CN1389847A - 运算放大电路、驱动电路及驱动方法 - Google Patents

运算放大电路、驱动电路及驱动方法 Download PDF

Info

Publication number
CN1389847A
CN1389847A CN02122263A CN02122263A CN1389847A CN 1389847 A CN1389847 A CN 1389847A CN 02122263 A CN02122263 A CN 02122263A CN 02122263 A CN02122263 A CN 02122263A CN 1389847 A CN1389847 A CN 1389847A
Authority
CN
China
Prior art keywords
voltage level
operational amplifier
mentioned
data line
during
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02122263A
Other languages
English (en)
Other versions
CN1191565C (zh
Inventor
石山久展
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1389847A publication Critical patent/CN1389847A/zh
Application granted granted Critical
Publication of CN1191565C publication Critical patent/CN1191565C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/301—CMOS common drain output SEPP amplifiers
    • H03F3/3011—CMOS common drain output SEPP amplifiers with asymmetrical driving of the end stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
    • H03K5/086—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold generated by feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors

Abstract

在对置电极VCOM为VC1的期间T1(正极),由含有P型驱动晶体管的P型运算放大器OP1驱动数据线;在VCOM为VC2的期间T2(负极),由含有N型驱动晶体管的N型运算放大器OP2驱动数据线。在VCOM转换时,将运算放大器OP1、OP2的选择电路的输出设定为高阻抗状态。在运算放大器OP1驱动时,使运算放大器OP2电流源的电流断开;在OP2驱动时,使OP1电流源的电流断开。在运算放大器OP1、OP2驱动前的期间,使OP1、OP2的驱动晶体管断开。积极利用对置电极、数据线间的寄生电容,在驱动前使数据线的电压电平变化。

Description

运算放大电路、驱动电路及驱动方法
技术领域
本发明涉及运算放大电路、驱动电路及驱动方法。
现有技术
众所周知，以往作为便携电话机等电子设备使用的液晶面板(电光学装置)是单纯矩阵方式的液晶面板和采用薄膜晶体管(Thin FilmTransistor：以下简称TFT)等开关元件的有源矩阵方式液晶面板。
单纯矩阵方式与有源矩阵方式相比，优点是低能耗容易，而缺点是多色化或活动图像显示困难。关于这种单纯矩阵方式的低能耗技术，例如有特开平7-98577号中公布的现有技术。
另一方面，有源矩阵方式的优点是适合于多色化或活动图像显示，缺点是低能耗困难。
而且，近年来，在便携电话机等便携式电子设备中，为了提供高质量的图像，对多色化、活动图像显示的要求越来越强了。因此，取代迄今使用的单纯矩阵方式液晶面板，使用了有源矩阵方式的液晶面板。
但是，又存在一个不能实现低能耗的课题，原因是在用于便携式电子设备的有源矩阵方式的液晶面板中，根据液晶交流驱动或电源低电压化的要求，例如在每一扫描期间使与像素电极相对的对置电极(共电极)的电压电平反相。结果，液晶面板的充放电大或需要驱动模拟电压的运算放大电路的工作电流等。
发明内容
本发明是鉴于上述技术课题完成的，其目的在于提供能以简单的电路结构实现电光学装置的低能耗的运算放大电路、使用它的驱动电路及驱动方法。
本发明是关于一种运算放大电路，用于驱动具有多条扫描线、多条数据线和由扫描线及数据线所特定的像素电极的电光学装置的各数据线，其包含在夹电光学物质与像素电极对置的对置电极的电压电平变为第1电压电平的第1期间，驱动数据线的第1运算放大器；在对置电极的电压电平变为第2电压电平的第2期间，驱动数据线的第2运算放大器。
如果根据本发明，在对置电极为第1电压电平的第1期间，由第1运算放大器驱动数据线；在对置电极为第2电压电平的第2期间，由第2运算放大器驱动数据线。从而可以用适应对置电极电压电平变化(极性反相)的最佳运算放大器来驱动数据线、能够实现运算放大电路的低能耗等。
另外在本发明中，可以包含选择电路，其在对置电极的电压电平为第1电压电平的第1期间，选择上述第1运算放大器的输出连接于数据线；在对置电极的电压电平为第2电压电平的第2期间，选择上述第2运算放大器的输出连接于数据线。
这样的话，通过简单的电路结构即可实现适应对置电极电压电平转换的运算放大器的转换。
另外在本发明中，在上述第1、第2期间转换时所给与的期间，上述选择电路的输出可以设定为高阻抗状态。
这样的话，能够例如有效利用对置电极、数据线间的寄生电容，在数据线驱动前使数据线变化为希望的电压电平。
另外在本发明中，上述第1运算放大器可以包含差动部和具有基于上述差动部的输出栅极被控制的第1导电型第1驱动晶体管的输出部；上述第2运算放大器可以包含差动部和具有基于上述差动部的输出栅极被控制的第2导电型第2驱动晶体管的输出部。
这样的话，在第1期间可以由第1导电型第1驱动晶体管驱动数据线；在第2期间可以由第2导电型第2驱动晶体管驱动数据线。从而能够由适当的驱动晶体管驱动数据线，以实现运算放大电路的低能耗等。
另外在本发明中，在对置电极的电压电平为第1电压电平的第1期间，可以限制或断开向上述第2运算放大器所含的电流源流动的电流；在对置电极的电压电平为第2电压电平的第2期间，可以限制或断开向上述第1运算放大器所含的电流源流动的电流。
这样的话，能够节省在第1期间第2运算放大器消耗的电流和在第2期间第1运算放大器消耗的电流，因此可以实现运算放大电路的低能耗。
另外在本发明中，在上述第1期间，可以限制或断开向上述第2运算放大器差动部所含的电流源流动的电流同时不限制或不断开向上述第2运算放大器输出部所含的电流源流动的电流；在上述第2期间，可以限制或断开向上述第1运算放大器差动部所含的电流源流动的电流同时不限制或不断开向上述第1运算放大器输出部所含的电流源流动的电流。
这样做的优点是能够使第1、第2运算放大器的输出稳定或设定为希望的电压电平。
另外，在本发明中，上述第1运算放大器输出部包含设于第1电源侧的第1导电型第1驱动晶体管；上述第2运算放大器输出部包含设于第2电源侧的第2导电型第2驱动晶体管，在上述第1运算放大器驱动数据线前所给与的期间，该第1运算放大器输出部所含的上述第1驱动晶体管栅极的电压电平设定为使该第1驱动晶体管断开的电压电平；在上述第2运算放大器驱动数据线前所给与的期间，该第2运算放大器输出部所含的上述第2驱动晶体管栅极的电压电平设定为使该第2驱动晶体管断开的电压电平。
这样的话，在第1、第2运算放大器驱动数据线前的期间，该第1、第2运算放大器所含的第1、第2驱动晶体管被设定为断开，因此，能够使第1、第2运算放大器的输出稳定。
另外在本发明中，上述第1运算放大器输出部包含设于第2电源侧的第1电流源；上述第2运算放大器输出部包含设于第1电源侧的第2电流源，在上述第1运算放大器驱动数据线前所给与的期间，当上述第1驱动晶体管被断开时，基于该第1运算放大器输出部所含的上述第1电流源，该第1运算放大器的输出被设定为第2电源侧所给与的电压电平；在上述第2运算放大器驱动数据线前所给与的期间，当上述第2驱动晶体管被断开时，基于该第2运算放大器输出部所含的上述第2电流源，该第2运算放大器的输出被设定为第1电源侧所给与的电压电平。
这样的话，第1、第2驱动晶体管即使断开，也能够通过第1、第2电流源的工作，将第1、第2运算放大器的输出设定为希望的电压电平。
另外在本发明中，当对置电极的电压电平从第1电源侧的第2电压电平变化至第2电源侧的第1电压电平，基于对置电极与数据线之间寄生电容的电容耦合，数据线的电压电平变化至第2电源侧时，上述第1运算放大器使变化至第2电源侧的数据线的电压电平变化至第1电源侧，设定为对应于灰度电平的电压电平；当对置电极的电压电平从第2电源侧的第1电压电平变化至第1电源侧的第2电压电平，基于对置电极与数据线之间寄生电容的电容耦合，数据线的电压电平变化至第1电源侧时，上述第2运算放大器使变化至第1电源侧的数据线的电压电平变化至第2电源侧，设定为对应于灰度电平的电压电平。
另外本发明是关于一种运算放大电路，用于驱动具有多条扫描线、多条数据线和由扫描线及数据线所特定的像素电极的电光学装置的各数据线，其当夹电光学物质和像素电极对置的对置电极的电压电平从第1电源侧的第2电压电平变化至第2电源侧的第1电压电平，基于对置电极与数据线间寄生电容的电容耦合，数据线的电压电平变化至第2电源侧时，使变化至第2电源侧的数据线电压电平变化至第1电源侧，设定为对应于灰度电平的电压电平；当对置电极的电压电平从第2电源侧的第1电压电平变化至第1电源侧的第2电压电平，基于对置电极与数据线间寄生电容的电容耦合，数据线的电压电平变化至第1电源侧时，使变化至第1电源侧的数据线的电压电平变化至第2电源侧，设定为对应于灰度电平的电压电平。
如果根据本发明，可以有效利用对置电极、数据线间的寄生电容，在数据线驱动前使数据线的电压电平变化至所给与的方向。而且通过运算放大电路可以使电压电平变化至与其变化方向相反的方向，将数据线设定为适应灰度电平的电压电平。这样一来，因为能够特定数据线驱动时的电压电平变化方向，所以可以实现运算放大电路的低能耗等。
另外本发明是关于一种运算放大电路，用于驱动具有多条扫描线、多条数据线和由扫描线及数据线所特定的像素电极的电光学装置的各数据线，其包含第1运算放大器，具有差动部和输出部；第2运算放大器，具有差动部和输出部；选择电路，选择上述第1运算放大器的输出及上述第2运算放大器的输出之一，连接于数据线，上述第1运算放大器的输出部包含基于上述第1运算放大器差动部的输出栅极被控制的第1导电型的第1驱动晶体管；上述第2运算放大器的输出部包含基于上述第2运算放大器差动部的输出栅极被控制的第2导电型的第2驱动晶体管。
如果根据本发明，由选择电路选择第1、第2运算放大器的之一，并由所选择的运算放大器驱动数据线。而且，当选择了第1运算放大器时，可由第1导电型的第1驱动晶体管驱动数据线；当选择了第2运算放大器时，可由第2导电型的第2驱动晶体管驱动数据线。从而能够由适应数据线状态的最佳驱动晶体管驱动数据线，以实现运算放大电路的低能耗等。
另外在本发明中，在上述第1、第2运算放大器选择转换时所给与的期间，上述选择电路的输出可以设定为高阻抗状态。
另外在本发明中，当由上述选择电路选择了上述第1运算放大器的输出时，向上述第2运算放大器电流源流动的电流被限制或被断开；当由上述选择电路选择了上述第2运算放大器的输出时，向上述第1运算放大器电流源流动的电流被限制或被断开。
另外在本发明中，在由上述选择电路选择了上述第1运算放大器的输出之前所给与的期间，上述第1运算放大器输出部所含的上述第1驱动晶体管栅极的电压电平被设定为使该第1驱动晶体管断开的电压电平；在由上述选择电路选择上述第2运算放大器的输出之前所给与的期间，上述第2运算放大器输出部所含的上述第2驱动晶体管栅极的电压电平被设定为使该第2驱动晶体管断开的电压电平。
另外本发明是关于一种驱动电路，用于驱动含有多条扫描线、多条数据线和由扫描线及数据线所特定的像素电极的电光学装置，包含按各数据线设置的上述某一运算放大电路和按各数据线设置、由上述运算放大电路阻抗被变换的生成数据电压的数据电压生成电路。
另外本发明是关于一种驱动方法，用于驱动具有多条扫描线，多条数据线和由扫描线及数据线所特定的像素电极的电光学装置，在夹电光学物质和像素电极对置的对置电极的电压电平为第1电压电平的第1期间，由第1运算放大器驱动数据线；在对置电极的电压电平为第2电压电平的第2期间，由第2运算放大器驱动数据线。
另外本发明是关于一种驱动方法，用于驱动含有多条扫描线，多条数据线和由扫描线、数据线所特定的像素电极的电光学装置，当夹电光学物质和像素电极对置的对置电极的电压电平从第1电源侧的第2电压电平变化至第2电源侧的第1电压电平、基于对置电极与数据线间寄生电容的电容耦合，数据线的电压电平变化至第2电源侧时，使变化至第2电源侧的数据线的电压电平变化至第1电源侧，设定为对应于灰度电平的电压电平；当对置电极的电压电平从第2电源侧的第1电压电平变化至第1电源侧的第2电压电平、基于对置电极与数据线间寄生电容的电容耦合，数据线的电压电平变化至第1电源侧时，使变化至第1电源侧的数据线的电压电平变化至第2电源侧，设定为对应于灰度电平的电压电平。
附图说明
图1是表示液晶装置构成例的框图。
图2是表示数据线驱动电路构成例的框图。
图3是表示扫描线驱动电路构成例的框图。
图4是关于液晶装置中各种反相驱动方式的说明图。
图5是表示对置电极、数据线电压电平变化的定时波形图。
图6是表示AB级运算放大电路的构成例图。
图7A、图7B是关于按照VCOM的转换转换运算放大器的方法说明图。
图8是表示P型运算放大器的构成例图。
图9是表示N型运算放大器的构成例图。
图10是关于在VCOM转换时将运算放大电路的输出设定为高阻抗状态的方法说明图。
图11A、图11B也是关于在VCOM转换时将运算放大电路的输出设定为高阻抗状态的方法说明图。
图12A、图12B是关于存储电容方式、附加电容方式的说明图。
图13是表示对置电极、数据线、扫描线的电压电平变化的定时波形图。
图14是关于对置电极与数据线间的寄生电容的说明图。
图15是关于对置电极与数据线间的寄生电容的说明图。
图16是关于因寄生电容引起的数据线电压电平变化图。
图17是对本实施方式驱动方法说明用的定时波形图。
图18是关于运算放大电路详细构成例的示意图。
图19A、图19B是对控制运算放大电路的电流源接通、断开的方法说明用的定时波形图。
图20是对控制驱动晶体管接通、断开的方法说明用的定时波形图。
图21A、图21B、图21C是关于在运算放大电路的输出设置箝位电路的方法的说明图。
图22A、图22B、图22C是关于基于设置箝位电路的低能耗方法的说明图。
图23是关于扫描线反相驱动的说明图。
图24是对不设置虚拟扫描期间时的问题点说明用的定时波形图。
图25是对设置虚拟扫描期间的方法说明用的定时波形图。
实施方式
以下使用附图详细说明本实施方式。
另外以下说明的本实施方式对权利要求记载的本发明的内容没有任何限定。另外在本实施方式说明的构成作为本发明的解决手段不一定全都是必须的。
1.液晶装置
图1表示应用本实施方式的运算放大电路的液晶装置的框图实例。
该液晶装置10(广义称显示装置)包含显示面板12[狭义称LCD(Liquid Crystal Display)面板]、数据线驱动电路20(狭义称源极驱动器)、扫描线驱动电路30(狭义称栅极驱动器)、控制器40、电源电路42。另外液晶装置中无须包含这些所有的电路块，构成可以省略其一部分电路块。
在这里，显示面板12(广义称电光学装置)包含多条扫描线(狭义称栅极线)、多条数据线(狭义称源极线)和由扫描线、数据线所特定的像素电极。这种场合，通过在数据线连接薄膜晶体管TFT(ThinFilm Transistor，广义称开关元件)、在该TFT连接像素电极，可以构成有源矩阵型的液晶装置。
具体地说，显示面板12由有源矩阵基片(例如玻璃基片)形成。在该有源矩阵基片上配置有多条在图1的Y方向排列、分别向X方向延伸的扫描线G1～GM(M为2以上的自然数)和多条在Y方向排列、分别向Y方向延伸的数据线S1～SN(N为2以上的自然数)。另外在对应于扫描线GK(1≤K≤M，K为自然数)与数据线SL(1≤L≤N，L为自然数)的交叉点的位置设置有薄膜晶体管TFTKL(广义称开关元件)。TFTKL的栅极连接于扫描线GK，TFTKL的源极连接于数据线SL，TFTKL的漏极连接于像素电极PEKL。在该像素电极PEKL与隔液晶元件(广义称电光学物质)与像素电极PEKL相对的对置电极VCOM(共电极)之间，形成液晶电容CLKL(液晶元件)及辅助电容CSKL。而且在形成TFTKL、像素电极PEKL等的有源矩阵基片与形成对置电极VCOM的对置基片之间封入液晶，液晶元件的透射率按照像素电极PEKL与对置电极VCOM间的附加电压变化。
另外给与对置电极VCOM的电压电平(第1、第2电压电平)由电源电路42生成。另外不使对置电极VCOM在对置基片上全面形成，可以对应各扫描线形成带状。
数据线驱动电路20根据图像数据驱动显示面板12的数据线S1～SN。另一方面，扫描线驱动电路30依次扫描驱动显示面板12的扫描线G1～GM
控制器40按照由无图示的中央处理装置(Central ProcessingUnit：以下简称CPU)等的主机设定的内容控制数据线驱动电路20、扫描线驱动电路30及电源电路42。具体地说，控制器40对数据线驱动电路20及扫描线驱动电路30供给例如在工作方式设定或内部生成的垂直同步信号或水平同步信号，对电源电路42进行对置电极VCOM电压电平的极性反相定时控制。
电源电路42根据外部供给的基准电压，生成驱动显示面板12所需要的各种电压电平(灰度电压)或对置电极VCOM的电压电平。
这种结构的液晶装置10在控制器40的控制下，根据外部供给的图像数据，由数据线驱动电路20、扫描线驱动电路30及电源电路42协调，驱动显示面板12。
另外在图1的构成为液晶装置10包含控制器40，但也可以在液晶装置10的外部设置控制器40。或者也可以将主机与控制器40一起包含与液晶装置10。另外也可以在显示面板12上形成数据线驱动电路20、扫描线驱动电路30、控制器40、电源电路42的一部分或全部。
1.1数据线驱动电路
图2示意图1的数据线驱动电路20的构成例。
数据线驱动电路20包含移位寄存器22、线闩锁24、26、DAC28(数字、模拟变换电路。广义称数据电压生成电路)、输出缓冲器29(运算放大电路)。
移位寄存器22与各数据线对应设置，包含依次连接的多台触发器。当与时钟信号CLK同步保持许可输入输出信号EIO时，该移位寄存器22依次将许可输入输出信号EIO与时钟信号CLK同步移动到邻接的触发器。
由控制器40例如以18比特[6比特(灰度数据)×3(RGB各色)]单位向线闩锁24输入图像数据(DIO)。线闩锁24将该图像数据(DIO)与由移位寄存器22各触发器依次移位的启动输入输出信号EIO同步闩锁。
线闩锁26与由控制器40供给的水平同步信号LP同步，将由线闩锁24闩锁的水平扫描单位的图像数据闩锁。
DAC28生成应供给各数据线的模拟数据电压。具体地说，DAC28根据来自闩锁器26的数字图像数据，选择来自图1的电源电路42的灰度电压的某一个，输出对应于数字图像数据的模拟数据电压。
输出缓冲器29缓冲来自DAC28的数据电压，向数据线输出，驱动数据线。具体地说，输出缓冲器29包含设置于各数据线的电压跟随器连接的运算放大电路OPC，这些各运算放大电路OPC阻抗变换来自DAC28的数据电压，向各数据线输出。
另外在图2中，构成为将数字图像数据进行数字、模拟变换，通过输出缓冲器29向数据线输出，但也可以构成为将模拟图像信号取样保持，通过输出缓冲器29向数据线输出。
1.2扫描线驱动电路
图3示意图1的扫描线驱动电路30的构成例。
扫描线驱动电路30包含移位寄存器32、电平移动器34、输出缓冲器36。
移位寄存器32包含对应各扫描线设置、依次连接的多台触发器。当将许可输入输出信号EIO与时钟信号CLK同步保持于触发器时，该移位寄存器32与时钟信号CLK同步依次将启动输入输出信号EIO向邻接的触发器移位。在这里，输入的启动输入输出信号EIO为由控制器40供给的垂直同步信号。
电平移动器34将来自移位寄存器32的电压电平向适应显示面板12的液晶元件和TFT晶体管能力的电压电平移动。作为该电压电平需要例如20V～50V的高电压电平，因此采用与其它逻辑电路部不同的高耐压技术。
输出缓冲器36缓冲由电平移动器34所移位的扫描电压，向扫描线输出，驱动扫描线。
2.运算放大电路
2.1线路反相驱动
液晶元件有当长时间附加直流电压时会劣化的性质。因此需要使附加于液晶元件的电压极性在规定期间反相的驱动方式。作为这这种驱动方式，如图4所示，有帧反相驱动、扫描(栅极)线反相驱动、数据(源极)线反相驱动、点反相驱动等。
其中，帧反相驱动消耗电力低，但有画质不太好的缺点。另外数据线反相驱动、点反相驱动画质好，但有显示面板的驱动需要高电压的缺点。
因此在本实施方式中，采用了图4的扫描线反相驱动。在该扫描线反相驱动中，附加于液晶元件的电压在每一扫描期间(每一扫描线)极性被反相。例如在第1扫描期间(扫描线)，向液晶元件附加正极性的电压；在第2扫描期间，附加负极性的电压；在第3扫描期间，附加正极性的电压。另一方面，在下一个帧中，下次在第1扫描期间，向液晶元件附加负极性的电压；在第2扫描期间，附加正极性的电压；在第3扫描期间，附加负极性的电压。
而且，在该扫描线反相驱动中，对置电极VCOM的电压电平在每一扫描期间，极性被反相。
具体地说，如图5所示，在正极期间T1(第1期间)，对置电极VCOM的电压电平变为VC1(第1电压电平)；在负极期间T2(第2期间)，变为VC2(第2电压电平)。
在这里，正极的期间T1为数据线S(像素电极)的电压电平比对置电极VCOM的电压电平高的期间。在该期间T1向液晶元件附加正极性的电压。另一方面，负极的期间T2，为数据线S的电压电平比对置电极VCOM电压电平低的期间。在该期间T2向液晶元件附加负极性的电压。另外VC2是以所给与的电压电平为基准使VC1极性反相的电压电平。
这样通过使VCOM极性反相，可以降低显示面板驱动所需要的电压。由此可以降低驱动电路的耐压，驱动电路制造工艺简单化，低成本化。
但是，用这种使VCOM极性反相的方法，从电路低能耗这一角度发现有以下说明那样的课题。
例如如图5的A1、A2所示，从期间T1向期间T2转换时，数据线S的电压电平有时变化为低电位侧(A1)，同时有时变化为高电位侧(A2)。同样如图5的A3、A4所示，从期间T2转换为期间T1时，数据线S的电压电平有时变化为高电位侧(A3)，同时有时变化为低电位侧(A4)。
例如在期间T1的数据线S的灰度为63、在期间T2的灰度也为63时，如图5的A1所示，数据线S的电压电平变化为低电位侧。另一方面在期间T1的数据线S的灰度为0、在期间T2的灰度也为0时，数据线S的电压电平变化为高电位侧。
这样，在有源矩阵型液晶装置中，使VCOM极性反相时，数据线S的电压电平变化方向依靠灰度电平。因此出现了不能直接采用特开平7-98577号公报中公布的单纯矩阵型液晶装置的低能耗技术的课题。
为此，在现有的有源矩阵型液晶装置中，作为数据线驱动用的运算放大电路(图2的输出缓冲器29所含的POC)，采用了图6所示的AB级(推挽式)运算放大电路。
该AB级运算放大电路包含差动部300和含有P型(广义称第1导电型)驱动晶体管PT53及N型(广义称第2导电型)驱动晶体管NT55的输出部310。
在这里，差动部300包含在差动部300的输出DQ共同连接栅极的P型晶体管PT51、PT52和在差动部300的输入I、XI连接栅极的N型晶体管NT51、NT52和电流源IS51。
输出部310包含由在差动部300的输出XDQ(反相输出)连接栅极的N型晶体管NT53及电流源IS52构成的反相电路。另外包含在差动部300的输出XDQ连接栅极的P型驱动晶体管PT53、在上述反相电路的输出BQ连接栅极的N型驱动晶体管NT55、在VSS连接栅极的N型晶体管NT54和相位补偿用的电容CC。
另外在图6的运算放大电路中，输出部310的输出Q被连接于差动部300的输入XI(反相输入)，变成电压跟随器连接。
另外电流源IS51、IS52可由在基准电压(恒压)连接栅极的N型晶体管构成。
在图6所示的AB级运算放大电路中，输出部310含有P型驱动晶体管PT53和N型驱动晶体管NT55两种。因而在图5的A1、A4的场合，由于N型驱动晶体管NT55工作，可以使数据线S的电压电平迅速降低为低电位侧。另一方面，在图5的A2、A3的场合，由于P型驱动晶体管PT53工作，因此可以使数据线S的电压电平迅速上升到高电位侧。因而在一边使对置电极VCOM极性反相一边进行扫描线反相驱动的液晶装置中，作为数据线驱动电路的输出缓冲器所含的运算放大电路，在大部分场合使用了图6的AB级运算放大电路。
但是，在该图6的AB级运算放大电路中，有电流I51、I52、I53的通路等3条电流流动的通路，因此缺点是浪费的电流多，消耗电力大。特别是在这种AB级运算放大电路中，为了适当控制驱动晶体管PT53、NT55的栅极，也有很多电路的构成为4条以上的电流通路，这样的电路构成消耗电力更大。另外当为降低消耗电力将电流I51、I52、I53集中时，又会出现响应速度减低或频率特性恶化等问题。
而且该图6的运算放大电路如图2所示，对应各数据线被设置多条。因此当各运算放大电路的消耗电力增加时，液晶装置的消耗电力只增加运算放大电路的个数的部分，出现大大妨碍低能耗的课题。
因此在本实施方式中，为了解决这一课题，采用了以下说明的方法。
2.2运算放大器的转换
首先在本实施方式中，适应对置电极VCOM的电压电平转换，转换了驱动数据线的运算放大器。
具体地说，如图7A所示，在对置电极VCOM的电压电平变为VC1(第1电压电平)的期间T1(第1期间、图5的正极期间)，使用运算放大器OP1驱动数据线。另一方面，在VCOM的电压电平变为VC2(使VC1极性反相的第2电压电平)的期间T2(第2期间、图5的负极期间)，使用与OP1不同的运算放大器OP2驱动数据线。
在图7B示出能够实现这种驱动方法的运算放大电路的构成例。该运算放大电路包含运算放大器OP1(P型第1运算放大器)、运算放大器OP2(N型第2放大器)和选择电路70
在这里，运算放大器OP1(P型)如图7B所示，包含差动部50和含有P驱动型晶体管PT13及电流源IS12的输出部52。在这里，P型驱动晶体管PT13通过差动部50的输出(反相输出)来控制栅极。
另外运算放大器OP2(N型)如图7B所示，包含差动部60和含有N型驱动晶体管NT23及电流源IS22的输出部62。在这里N型驱动晶体管NT23通过差动部60的输出(反相输出)控制栅极。
还有，电流源IS12、IS22用于流动恒电流，可以由在栅极连接基准电压的N型晶体管、耗尽型晶体管或电阻元件等构成。另外在图7B中，也可以为不设电流源IS12或IS22的结构。
选择电路70在对置电极VCOM为VC1的场合(期间T1的场合)，选择运算放大器OP1的输出Q1连接于数据线S。另一方面，在VCOM为VC2的场合(期间T2的场合)，选择运算放大器OP2的输出Q2连接于数据线S。这样，在期间T1可以由运算放大器OP1驱动数据线S，在期间T2可以由运算放大器OP2驱动数据线S。
图8表示运算放大器OP1的构成例。该OP1是输出部52包含P型驱动晶体管PT13同时不包含N型驱动晶体管的P型运算放大器。
运算放大器OP1的差动部50包含在差动部50的输出DQ1共同连接栅极的P型晶体管PT11、PT12、在差动部50的输入I1、XI1连接栅极的N型晶体管NT11、NT12和设于VSS(第2电源)侧的电流源IS11。
运算放大器OP1的输出部52包含在差动部50的输出XDQ1(反相输出)连接栅极的P型晶体管PT13、设于VSS侧的电流源IS12和相位补偿用的电容CC1。
另外在图8的运算放大器OP1中，在差动部50的输入XI1(反相输入)连接该输出Q1，变成电压跟随器连接。
图9表示运算放大器OP2的构成例，该OP2为输出部62包含N型驱动晶体管NT23同时不包含P型驱动晶体管的N型运算放大器。
运算放大器OP2的差动部60包含设于VDD(第1电源)侧的电流源IS21、在差动部60的输入I2、XI2连接栅极的P型晶体管PT21、PT22和在差动部60的输出DQ2共同连接栅极的N型晶体管NT21、NT22。
运算放大器OP2的输出部62包含设于VDD侧的电流源IS22、在差动部60的输出XDQ2(反相输出)连接栅极的N型晶体管NT23和相位补偿用的电容CC2。
另外在图9的运算放大器OP2中，在差动部60的输入XI2(反相输入)连接该输出Q2，变成电压跟随器连接。
在图8的运算放大器OP1中，电流流动的通路只有I11、I12的通路2条。同样在图9的运算放大器OP2中，电流流动的通路也只有I21、I22的通路2条。因而这些OP1、OP2与图6所示的电流通路为3条以上那样的AB级的运算放大电路相比，能够减少浪费电流，实现低能耗。
另外在图6的AB级运算放大电路中，当降低驱动晶体管PT53、NT55的电流供给能力时，会降低数据线的驱动能力。因此不能使向这些PT53、NT55的电路流动的电流I53变得那样小。
对此，在图8的运算放大器OP1中，在不太需要使输出Q1的电压电平下降到低电位侧的情况(后述的图17的B15)下，可以使向电流源IS12流动的电流IS12变得非常小。同样在图9的运算放大器OP2中，在不太需要使输出Q2的电压电平上升到高电位侧的情况(后述的图17的B5)下，可以使向电流源IS22流动的电流I22变得非常小。因此与图6的不能使在输出部310的电流I53变得那样小的AB级运算放大电路相比，图8、图9的运算放大器OP1、OP2可以充分减少向输出部52、62流动的电流I12、I22，能够大大降低消耗电力。
另外在本实施方式中如图7A所示，在期间T1，如上所述，只使用消耗电力非常少的运算放大器OP1，在期间T2，同样只使用消耗电力非常少的运算放大器OP2。因而与在所有期间(T1及T2)使用图6的低消耗电力多的AB级运算放大电路的现有方法相比，可以显著降低液晶装置的消耗电力。
而且图7B所示的本实施方式的运算放大电路如图2所示，对应各数据线设置，因为只有数据线的条数部分，所以其数量非常多。因而当可以使各运算放大电路的消耗电力变小时，可以使液晶装置的消耗电力只减少运算放大电路的个数部分，能够显著降低液晶装置的消耗电力。
2.3运算放大电路的输出的高阻抗设定
另外在本实施方式中，可以将运算放大电路的输出设定为高阻抗状态。
具体地说如图10所示，在对置电极VCOM的电压电平为VC1(第1电压电平)期间T1(第1期间)和与VCOM为VC2(第2电压电平)期间T2(第2期间)转换时所给与的期间(包含转换定时所给与的期间)，采用了将运算放大电路的输出设定为高阻抗状态(HIZ)的驱动方法。
将可以实现这种驱动方法的运算放大电路构成例示于图11A。该运算放大电路包含运算放大器OP1(P型)、运算放大器OP2(N型)和选择电路70。而且在期间T1、T2转换时所给与的期间，该选择电路70的输出被设定为高阻抗状态。
具体地说，选择电路70包含并联连接P型晶体管和N型晶体管的传输门TG1、TG2(通路晶体管，广义称开关元件)。而且TG1由信号SEL1进行接通、断开控制；TG2由信号SEL2进行接通、断开控制。
图11B表示使用SEL1、SEL2的TG1、TG2接通、断开控制的定时波形图。
如图11B所示，在VCOM为VC1期间T1，当SEL1为有源(H电平)时，TG1接通(导通状态)。于是，选择运算放大器OP1，OP1的输出Q1被连接于数据线S。由此数据线S被P型运算放大器OP1所驱动。
另一方面，在VCOM为VC2期间T2，当SEL2变为有源时，TG2接通。于是，选择运算放大器OP2，OP2的输出Q2被连接于数据线S。由此数据线S被N型运算放大器OP2所驱动。
而且当SEL1、SEL2都变为非有源(L电平)时，则TG1及TG2都断开(非导通状态)。于是，不论由运算放大器OP1、OP2哪一个都不能驱动数据线S，数据线S变为高阻抗状态(HIZ)。因此在期间T1、T2转换时，可将数据线S设定为高阻抗状态。
这样，在本实施方式中，在期间T1或T2变为有源，且变为有源的期间使用互不重叠的信号SEL1、SEL2，进行传输门TG1、TG2(开关元件)的接通、断开控制。这样，通过简单的电路结构和简单的电路控制就能够实现由运算放大器OP1、OP2进行的数据线S的转换驱动和数据线S的高阻抗设定。
另外在图11A、图11B中，通过将选择电路70的输出设定为高阻抗状态的方法实现了运算放大电路的输出高阻抗控制，但是通过将运算放大器OP1、OP2的输出Q1、Q2设定为高阻抗状态的方法等也可以实现。
3.低能耗的原理
下面对本实施方式的低能耗方法的原理进行说明。
在液晶装置中，为了保持在非选择期间的像素电极的电压电平、取得高质量的图像，辅助液晶电容用的辅助电容被连接于像素电极。作为这种辅助电容的形成方式，有图12A所示的存储容量方式和图12B所示的附加电容方式。
在图12A的存储容量方式中，在像素电极与VCOM之间形成辅助电容CS。这可以通过例如在有源矩阵基片上另外设置VCOM的配线来实现。另一方面，在图12B的附加电容方式中，在像素电极与前段的扫描线(栅极线)之间形成辅助电容CS。这可以通过使像素电极的图案与前段的扫描线的图案重叠配置来实现。
本实施方式的低能耗的方法既适用于图12A的存储容量方式的场合，也适用于图12B附加电容方式的场合，下面为了说明简单，以应用于图12A的存储容量的方式的场合为例进行说明。
另外在图12A的存储容量方式中，TFT的栅极、漏极间的寄生电容或栅极、源极间的寄生电容在控制数据线电压电平的变化方向工作。与此相反，在图12B附加电容方式中，VCOM的电压电平变化时，前段扫描线的电压电平也变化。因而该扫描线电压电平的变化在帮助数据线电压电平变化的方向发挥作用。因而在使数据线电压电平按照VCOM电压电平变化进行变化、利用该数据线电压电平的变化达到低能耗的本实施方式的方法中，图12B的附加电容方式更有效。
图13概念表示在存储容量方式的场合的数据线S、对置电极VCOM、扫描线G的信号波形的一例。
如图13所示，数据线S及VCOM的电压电平在每一扫描期间，以所给与的电压电平为基准极性被反相。而且在数据线S的电位比VCOM高时，液晶元件的附加电压变为正极性；在VCOM的电位比数据线S高时，液晶元件的附加电压变为负极性。这样，通过在每一扫描期间使液晶元件的附加电压的极性反相，可以防止在液晶元件长时间附加直流电压，以图延长液晶元件的寿命。
如图13所示，当VCOM极性反相，其电压电平从VC1变化为VC2或者从VC2变化为VC1时，通过VCOM与数据线S间寄生电容的电容耦合，VCOM的电压电平的变化被传递给数据线S。
在这里如图14所示，VCOM与数据线S之间每1像素的寄生电容CPAPIX如下式所示。
CPAPIN＝(1/CDS+1/(CL+CS)}-1                 (1)
在上式(1)中，CDS为TFT的漏极、源极间的寄生电容，CL为液晶电容，CS为辅助电容。另外在上式(1)中，关于TFT的栅极、漏极间的寄生电容或栅极、源极间的寄生电容忽略不计。
而且如图15所示，VCOM与数据线S之间每1数据线的寄生电容CPA如下式所示。
CPA＝CPAPIX×(M-1)                           (2)
在上式(2)中，M为扫描线的条数。在上式(2)中，之所以不是CPAPIX×M、而是CPAPIX×(M-1)，是因为寄生电容CPAPIX对由扫描线所选择的像素没有影响的缘故。
例如在上式(1)、(2)中，当CL+CS＝0.1pf(皮可法)、CDS＝0.05pf、扫描线数M＝228时，每1像素的寄生电容CPAPIX约为0.33pf，每1数据线的寄生电容CPA约为7.6pf。
这样在VCOM与数据线之间带有不容忽视的寄生电容CPA。因而如图16所示，当数据线S处于非驱动状态、VCOM的电压电平发生变化时，由于寄生电容CPA的电容耦合，数据线S的电压电平也发生变化。
例如，如图16所示，当VCOM的电压电平从VC1变化为VC2或者从VC2变化为VC1时，数据线S的电压电平也从VS1变化为VS2或者从VS2变化为VS1。这时，在数据线S没有其它寄生电容那样理想的场合，变为VS2-VS1＝VC2-VC1。但是实际上因为数据线S与基片之间或数据线S与大气之间等也存在寄生电容，因此变为VS2-VS1＜VC2-VC1。
在本实施方式中，积极利用因这种寄生电容CPA引起的数据线S的电压电平的变化，实现了液晶装置的低能耗。
例如，在图17的定时波形图的B1，对置电极VCOM的电压电平从VSS(第2电源)侧的VC1变化为VDD(第1电源)侧的VC2。这时在本实施方式中，通过该电压电平转换的定时，如B2所示，将数据线S(运算放大电路的输出)设定为高阻抗状态(参照图10～图11B)
这样，当将数据线S设定为高阻抗状态时，数据线S变为非驱动状态。因而通过VCOM与数据线S间的寄生电容CPA(参照图14～图16)，如图17的B3所示，数据线S的电压电平变化为VDD侧(高电位侧)。
而且在本实施方式中，如图17的B4所示，在VCOM变为VC2的期间T2，由N型运算放大器OP2驱动数据线S(参照图7A～图9)。因而如图17的B3所示，变化为VDD侧的数据线的电压电平如B5所示，通过运算放大器OP2的驱动变化为VSS侧(低电位侧)，设定为对应于灰度电平(参照图5)的B6所示的电压电平。
这种场合，OP2如图9所示，为含有N型驱动晶体管NT23的N型运算放大器。因而利用设于该VSS侧的驱动晶体管NT23的驱动能力，如图17的B5所示，能够容易地使数据线S的电压电平变化为VSS侧(低电位侧)。反过来说，因为无须使数据线S的电压电平变化为VDD侧(高电位侧)，所以可以减少向图9的电流源IS22流动的电流(或者可以失去)。因而会实现运算放大电路的低能耗，也会实现液晶装置的低能耗。
另一方面，在图17的B11中，VCOM的电压电平从VDI侧的VC2变化为VSS侧的VC1。这种场合，在本实施方式中，通过该电压电平的转换的定时，如B12所示，将数据线S设定为高阻抗状态。
这样，当将数据线S设定为高阻抗状态时，数据线S变为非驱动状态。因而通过VCOM与数据线S之间的寄生电容CPA，如图17的B13所示，数据线S的电压电平变化为VSS侧。
而且在本实施方式中，如图17的B14所示，在VCOM变为VC1期间T1，由P型运算放大器OP1驱动数据线S，。因而如图17的B13所示，变化为VSS侧的数据线的电压电平如B15所示，通过运算放大器OP1的驱动，变化为VDD侧，设定为B16所示对应于灰度电平的电压电平。
这时，OP1如图8所示，为含有P型驱动晶体管PT13的P型运算放大器。因而利用于该VDD侧的驱动晶体管PT13的驱动能力，如图17的B15所示，能够容易地使数据线S的电压电平变化为VDD侧。反过来说，因为无须使数据线S的电压电平变化为VSS侧，因此可以减少向图8的电流源IS12流动的电流(或者可以失去)。因而可以实现运算放大电路的低能耗，也可以实现液晶装置的低能耗。
例如，在VCOM的电压电平转换时，用不把数据线S设定为高阻抗状态的方法，通过运算放大电路，数据线S常变为驱动状态。因而，VCOM的电压电平即使变化，通过寄生电容CPA的电容耦合，数据线S的电压电平如图17的B3或B13所示，不发生变化。因而，如在图5的A1～A4说明的，使数据线S的电压电平变化的方向不依靠灰度电平，不能特定为一个方向。因此不得不使用以相同驱动力使数据线S的电压电平既向VDD侧也向VSS侧变化的图6的AB级运算放大电路。而且因为该AB级运算放大电路消耗电力大，因此不能实现液晶装置的低能耗。
对此，在本实施方式中，通过积极利用VCOM与数据线S间的寄生电容CPA，如图17的B3或B13所示，成功地使数据线S的电压电平在数据线S驱动前变化为VDD侧或VSS侧。
而且如图17的B3所示，数据线S的电压电平在其驱动前变化为VDD侧时，其后使数据线S的电压电平变化的方向不依靠灰度电平，变为VSS侧。因而作为驱动数据线S的运算放大器，可以使用VDD侧的驱动力弱而VSS侧的驱动力强的N型运算放大器OP2。
另一方面，如图17的B13所示，数据线S的电压电平在其驱动前变化为VSS侧时，其后使数据线S的电压电平变化的方向不依靠灰度电平，变为VDD侧。因而作为驱动数据线S的放大器，可以使用VSS侧的驱动力弱而VDD侧的驱动力强的P型运算放大器OP1运算。
而且这些P型、N型运算放大器OP1、OP2消耗电力都小。因此如果根据本实施方式，比使用图6的AB级运算放大电路的方法低能耗显著。
另外，当CPA以外的其它寄生电容(例如与大气间的寄生电容)大时，在图17的B3、B13的数据线S电压电平变化幅度变小。而且当数据线S的电压电平的变化幅度小时，由于灰度电平，在图17的B5中，必须使数据线S的电压电平变化为相反的VDD侧或者在B15中，必须使它变化为相反的VSS侧。
但是即使在产生这种情况时，在B3的电压电平的变化也会帮助驱动N型的运算放大器OP2。即可以缩短运算放大器OP2的电流源IS22(参照图9)使数据线S的电压电平变化为VDD侧的时间。同样，在B13的电压电平的变化也会帮助P型运算放大器OP1的驱动。即可以缩短运算放大器OP1的电流源IS12(参照图8)使数据线S的电压电平变化为VSS侧的时间。
另外在图17中，通过将运算放大电路的输出设定为高阻抗状态，如B3、B13所示，使数据线S的电压电平变化，但通过例如使用使电压电平变化用的附加晶体管(例如预充电用晶体管)的其它方法，在VCOM的转换时，也可以使数据线S的电压电平变化。
但是，如图17所示，如果按照将运算放大电路的输出设定为高阻抗状态的方法，有效利用由VCOM对显示面板的充放电，能够使数据线S的电压电平如B3、B13所示那样变化。因而与使用附加晶体管的上述方法相比，可以进一步实现低能耗。
4.运算放大电路的详细例
图18表示运算放大电路的详细构成例。
图18的运算放大电路之所以与在图7A～图11B说明过的运算放大电路不同，在于运算放大器OP1包含N型晶体管NT14、NT16、P型晶体管PT14；运算放大器OP2包含P型晶体管PT24、PT26、N型晶体管NT24。
另外在图18中，在栅极连接基准电压(偏压)VB1的N型晶体管NT13、NT15；在栅极连接基准电压VB2的P型晶体管PT23、PT25分别相当于图8、图9的电流源IS11、IS12、IS21、IS22的。另外RP为运算放大电路输出静电保护用的电阻。
4.1电流源的接通、断开控制
在本实施方式中，使用图18的晶体管NT14、NT16、PT24、PT26，对运算放大器OP1、OP2的电流源IS11(NT13)、IS12(NT15)、IS21(PT23)、IS22(PT25)进行接通、断开控制，实现了运算放大器工作的接通、断开控制。
在这里，在N型晶体管NT14、NT16的栅极连接了信号OFF1D、OFF1Q；在P型晶体管PT24、PT26的栅极连接了信号XOFF2D、XOFF2Q。而且这些OFF1D、OFF1Q、XOFF2D、XOFF2Q例如如图19A的定时波形图所示，被信号控制。另外XOFF2D、XOFF2Q的‘X’意思为负逻辑。
例如，在对置电极VCOM变为VC1的期间T1(第1期间)，OFF1D、OFF1Q变为H电平(有源)，图18的N型晶体管NT14、NT16接通。由此，向运算放大器OP1的电流源IS11(NT13)、IS12(NT15)流动的电流接通，运算放大器OP1变为工作状态。
另外，在该期间T1，XOFF2D、XOFF2Q变为H电平(非有源)，P型晶体管PT24、PT26断开。由此，向运算放大器OP2的电流源IS21(PT23)、IS22(PT25)流动的电流断开，运算放大器OP2变成非工作状态。
这样，在期间T1，通过将运算放大器OP1设定为工作状态，同时将运算放大器OP2设定为非工作状态，可以实现低能耗。即与OP1、OP2都变为工作状态的场合相比，消耗电力可以控制一半。而且在期间T1，由选择电路70只选择运算放大器OP1的输出，数据线S由该OP1驱动。因而在该期间T1，运算放大器OP2即使变为非工作状态，对数据线S的驱动也无妨碍。
在对置电极VCOM变为VC2的期间T2(第2期间)，OFF1D、OFF1Q变为L电平(非有源)，图18的N型晶体管NT14、NT16断开。由此，向运算放大器OP1的电流源IS11、IS12流动的电流断开，运算放大器OP1变为非工作状态。
另外在该期间T2，XOFF2D、XOFF2Q变为L电平(有源)，P型晶体管PT24、PT26接通。由此，向运算放大器OP2电流源IS21、IS22流动的电流接通，运算放大器OP2变为工作状态。
这样，在期间T2，通过将运算放大器OP2设定为工作状态，同时将运算放大器OP1设定为非工作状态，可以实现低能耗。即与OP1、OP2都变为工作状态的场合相比，消耗电力能够控制一半。而且在期间T2，由选择电路70只选择运算放大器OP2的输出，数据线S由该OP2驱动。因而在该期间T2，即使运算放大器OP 1变为非工作状态，对数据线S的驱动也无妨碍。
这样在本实施方式中，通过设置由信号OFF1D、OFF1Q、XOFF2D、XOFF2Q所控制的晶体管NT14、NT16、PT24、PT26，使不使用一方的运算放大器的电流源断开，成功地实现了运算放大电路的低能耗。
另外，如图19B所示的定时波形图所示，可以对OFF1D、OFF1Q、XOFF2D、XOFF2Q进行信号控制。
即在图19B中，OFF1D、XOFF2D按照期间T1、T2的转换进行变化，而OFF1Q、XOFF2Q不变化。而且OFF1Q被固定为H电平，另一方面XOFF2Q被固定为L电平。
而且通过使OFF1D、XOFF2D变化，图18的运算放大器OP1、OP2的差动部所含的电流源IS11、IS21被接通、断开控制。
另一方面，通过将OFF1Q、XOFF2Q固定为H电平、L电平，运算放大器OP1、OP2的输出部所含的电流源IS12、IS22常处于接通状态。
例如当向运算放大器差动部电流源IS11、IS21流动的电流大时，因为能够提高运算放大器的响应速度或频率特性，这些电流一般都是大的。因而通过对向电流源IS11、IS21流动的电流进行接通、断开控制，能够更有效地实现低能耗。
另一方面，如在图17的B5、B15说明过的，在本实施方式中，对运算放大器输出部的电流源IS12、IS22不太要求电流供给能力(驱动能力)。因而关于向这些电流源IS12、IS22流动的电流，即使不进行接通、断开控制、通常为接通状态，根据信号SEL1、SEL2，通过PT14、，NT24，PT13、NT23断开，因此不太增加消耗电力。而且如果通常使电流向电流源IS12、IS22流动，可以使运算放大器OP1、OP2的输出Q1、Q2的电压电平稳定化，在驱动晶体管PT13、NT23断开时，可以将输出Q1、Q2的电压电平设定为L电平(VSS)、H电平(VDD)，由此如后面所述，可以有效防止因输出Q1、Q2的电压电平不稳定产生的问题。
另外在图19A、图19B中，对向电流源IS11、IS12、IS21、IS22流动的电流进行断开控制，但可以不使这些电流完全断开，限制电流少一点。
4.2驱动晶体管的接通、断开控制
在本实施方式中，使用图18的晶体管PT14、NT24，对运算放大器OP1、OP2的驱动晶体管PT13、NT23进行接通、断开控制，防止了OP1、OP2的输出Q1、Q2变成不稳定状态。
在这里，在P型晶体管PT14的栅极连接信号SEL1。该SEL1也被用于对传输门TG1的接通、断开控制，是指示运算放大器OP1的选择、非选择的信号(参照图11A、图11B)。
另外在N型晶体管NT24的栅极连接信号SEL2的反相信号。该SEL2也被用于传输门TG2的接通、断开控制，是指示运算放大器OP2的选择、非选择的信号。
这些SEL1、SEL2例如如图20的定时波形图所示，被信号控制。
例如在对置电极VCOM变为VC1的期间T1，SEL1变为H电平(有源)，图18的传输门TG1接通。因而选择运算放大器OP1，其输出Q1被连接于数据线S。
另一方面，在该期间T1，SEL2变为L电平(非有源)，输入该SEL2的反相信号的N型晶体管NT24接通。由此，连接于驱动晶体管NT23栅极的XDQ2变为L电平，NT23断开。因而运算放大器OP2的输出Q2的电压电平由电流源IS22拉向VDD侧，被设定为H电平。即，在运算放大器OP2变为非工作状态期间T1，能够防止OP2的输出Q2的电压电平不稳定的情况。
另外在对置电极VCOM变为VC2期间T2，SEL2变为H电平(有源)，图18的传输门TG2接通。因而选择运算放大器OP2，该输出Q2被连接于数据线S。
另一方面，在该期间T2，SEL1变为L电平(非有源)，输入该SEL1的P型晶体管PT14接通。由此，连接于驱动晶体管PT13栅极的XDQ1变为H电平，PT13断开。因而运算放大器OP1的输出Q1的电压电平由电流源IS12拉向VSS侧，被设定为L电平。即，在运算放大器OP1变为非工作状态期间T2，能够防止OP1的输出Q1的电压电平不稳定的情况。
如上所述，在本实施方式中，选择运算放大器OP2，在OP2驱动数据线S前的期间，如图20的E1所示，OP2所含的驱动晶体管NT23的栅极变为L电平，NT23断开。这时，因为电流源IS22变为常时接通，因此运算放大器OP2的输出Q2的电压电平变化为VDD侧，变为H电平。
因而，其后如图20的E2所示，因为运算放大器OP2的选择，传输门TG2即使在接通的场合，也能够将电荷再分配的不良影响控制在最小限度。
即，在本实施方式中，由运算放大器OP2驱动数据线之前，如图20的E3所示，数据线S(运算放大电路的输出)被设定为高阻抗状态。而且在该状态下，通过使VCOM从VC1变化为VC2，如在图17的B3说明过的，数据线S的电压电平上升。
但是其后，当图18的传输门TG2接通、运算放大器OP2的输出Q2变为L电平时，如图17的B3所示，努力上升的数据线S的电压电平，由于电荷的再分配而下降。由此，会妨碍其后由运算放大器OP2对数据线的驱动。
如果根据本实施方式，在由运算放大器OP2驱动数据线之前的期间，如图20的E1所示，OP2的驱动晶体管NT23断开，OP2的输出Q2变为H电平，因此可以将因电荷再分配产生的不良影响控制在最小限度，可以防止上述那样的情况。
同样，在本实施方式中，选择运算放大器OP1，在OP1驱动数据线S之前的期间，如图20的E11所示，OP1所含的驱动晶体管PT13的栅极变为H电平，PT13断开。这时，因为电流源IS12常时接通，因此运算放大器OP1的输出Q1的电压电平变化为VSS侧，变为L电平。
因而其后，如图20的E12所示，因为运算放大器OP1的选择，即使在传输门TG1接通的场合，也可以将电荷再分配的不良影响控制在最小限度。
即，在本实施方式中，由运算放大器OP1驱动数据线S之前，如图20的E13所示，数据线S被设定为高阻抗状态。而且在该状态下，通过使VCOM从VC2变化为VC1，如在图17的B13说明过的，数据线S的电压电平下降。
但是其后，当图18的传输门TG1接通、运算放大器OP1的输出Q1变为H电平时，如图17的B13所示，努力下降的数据线S的电压电平因为电荷的再分配而上升。由此会妨碍其后由运算放大器OP1对数据线的驱动。
如果根据本实施方式，在由运算放大器OP1驱动数据线之前的期间，如图20的E11所示，OP1的驱动晶体管PT13断开，OP1的输出Q1变为L电平，因此，能够将因电荷再分配发生的不良影响控制在最小限度，可以防止上述那样的情况。
5.箝位电路
在本实施方式中，为了进一步实现液晶装置的低能耗，如图21A所示，进行了运算放大电路的输出Q的高阻抗控制同时在该输出Q设置了箝位电路80。通过该箝位电路80，运算放大，电路的输出Q(数据线S)被箝位在与运算放大电路的电源VDD、VSS间的电压范围相同或大的电压范围。由此可以使剩余电荷返回到VDD或VSS侧，可以实现液晶装置的低能耗。
如图21A所示，该箝位电路80包含设置于VSS(第2电源)与数据线S之间的二极管DI1(箝位元件)、设置于数据线S与VDD(第1电源)之间的二极管DI2。这里，DI1是以从VSS朝向数据线S的方向为正向的二极管，D12是以从数据线S朝向VDD的方向为正向的二极管。
图21B表示设置于VSS侧的二极管DI1的元件构造例。如图21B所示，该二极管DI1以通过有源区域P+连接于VSS的P阱区域P-为正极侧电极、以有源区域n+为负极侧电极。
图21C表示设置于VDD侧的二极管DI2的元件构造例。如图21C所示，该二极管DI2以有源区域P+为正极侧电极，以通过有源区域n+连接于VDD的n阱区域n-为负极侧电极。
这些二极管DI1、DI2也作为运算放大电路的保护电路使用。具体地说，这些二极管DI1、DI2可以包含在形成运算放大电路(驱动电路)的半导体器件(半导体芯片)的I/O电路(I/O衬垫)。
另外也可以不将二极管设在VDD侧、VSS侧两侧、只设在一侧。另外也可以将运算放大电路的输出晶体管(例如图18的TG1、TG2)作为二极管DI1、DI2(箝位电路)使用。
下面对通过设置图21A那样的箝位电路80实现低能耗方法的原理进行说明。另外为了使以下说明简单化，假定VSS、VDD为0V、5V，VCOM的VC1、VC2也为0V、5V来进行说明。
例如，如图22A的F1所示，设VCOM为0V时，数据线S的写入电压VS(灰度电压)为3V，而且在该状态下，如图22A的F1、F2所示，设VCOM从0V(VC1)变化为5V(VC2)。这时在本实施方式中，因为运算放大电路的输出被设定为高阻抗状态(参照图10～图11B)，由于VCOM与数据线S间的寄生电容CPA(参照图16)，数据线S将要从3V(VS)变化为VS+VC2＝8V。
但是在本实施方式中，如图21A所示，在运算放大电路的输出设置了箝位电路80。因而数据线S即使要变化为8V，该8V的电压也会被箝位电路80所箝位，变为VDD+0.6V＝5.6V。这里，0.6V为二极管PN接合的正向电压。
而且这样，当8V的电压被箝位变为5.6V时，EQ1＝(8V-5.6V)×CPA的电荷被返回到电源VDD侧，被重新利用到驱动电路所含的运算放大电路等的工作。即，使显示面板的VCOM变化所使用的能量不被抛弃而被返回到电源再利用，因此可以实现低能耗。
而且数据线S(运算放大电路的输出Q)的电压电平即使从8V下降到5.6V，也比灰度电压(0～5V)高得多。因而不影响在图17的B3、B5、B13、B15说明过的本实施方式的数据线驱动方法。
下面，如图22A的F3所示，在VCOM为5V的状态下，设2V的写入电压VS(灰度电压)被写入数据线S。而且如图22A的F3、F4所示，设VCOM从5V(VC2)变化为0V(VC1)。这时，在本实施方式中，运算放大电路的输出被设定为高阻抗状态，因此通过VCOM与数据线S间的寄生电容CPA，数据线S将要从2V变化为-3V。
但是，在本实施方式中，如图21A所示，在运算放大电路的输出设有箝位电路80。因而数据线S即使要变化为-3V，该-3V的电压也会被箝位电路80所箝位，变成VSS-0.6V＝-0.6V。
而且这样，当-3V的电压被箝位、变为-0.6V时，EQ2＝(-0.6-(-3V)}×CPA的电荷被返回到电源VSS测重新利用，因此可以实现低能耗。
如上所述，在本实施方式中，为了使数据线S的电压电平通过寄生电源CPA变化，在VCOM转换时，将运算放大电路的输出设定为高阻抗状态。而且如图22B所示，将运算放大电路的输出箝位在与运算放大电路的电源VDD、VSS间的电压范围(5V～0V)相同或大的电压范围(5.6V～-0.6V)。因而，通过该箝位，剩余的电荷EQ1＝2.4V×CPA、EQ2＝2.4V×CPA被返回到电源VDD、VSS，可以实现液晶装置低能耗。
为了在箝位时使电荷容易返回，最好使运算放大电路的电源与箝位电路的电源不同。
具体地说，如图22C的F5所示，以运算放大电路的电源为VDD、VSS(第1、第2电源)、以箝位电路的电源为VDD’、VSS’(第3、第4电源)的场合，要变为VDD-VSS＞VDI’-VSS’。即使箝位电路的电源VDD’、VSS’的电压范围比运算放大电路的电源VDD、VSS的电压范围窄。例如VDD、VSS的电压范围为5V～0V时，使VDD’、VSS’的电压范围变为4.4V～0.6V。
这样，如图22C的F6所示，与图22B相比，使更多的电荷返回到电源侧。例如对于在图22B中，EQ1＝EQ2＝2.4V×CPA的电荷返回，在图22C中，EQ1＝EQ2＝3.0V×CPA的电荷返回到电源侧。因而，更多的电荷被返回到电源侧，能够进一步实现液晶装置的低能耗。
另外箝位电路的电源VDD’、VSS’可以利用图1的电源电路42的电压生成功能(灰度电压的生成功能)来生成。
另外，二极管的正向电压为VBD时，最好成立为VDD’≥VDD-VBD、VSS’≤VSS+VBD的关系。例如VDD为5V、VSS为0V时，变为VDD’＞4.4V、VSS’＜0.6V。
这样，由运算放大电路驱动数据线时，可以防止运算放大电路的驱动电流流入箝位电路的电源VDD’或VSS’。由此能够实现运算放大电路适当的数据线驱动。
另外，在VCOM转换时，将运算放大电路的输出设定为高阻抗状态，同时在运算放大电路的输出设置箝位电路的低能耗方法对图6所示那样的AB级运算放大电路也有效。即，在这种AB级的运算放大电路中，通过使剩余电荷返回到电源侧，也能够节省该返回的电荷部分的消耗电力。
6.虚拟扫描期间
在图4说明过的扫描(栅)线反相驱动中，如图23所示，使液晶元件的附加电压的极性在各扫描期间(扫描线)进行极性反相，同时在各帧进行极性反相。由此，可以防止在液晶元件长时间附加直流电压的情况，能够防止液晶元件的劣化。
而且在这种扫描线反相驱动中，扫描线的条数M为偶数(例如228条)时，如图23的J1及J2、J3及J4所示，在最后第M扫描期间的附加电压极性与在下一帧的开始第1扫描期间的附加电压极性相同。例如在图23的J1、J2中，这些极性都变为负极性；在J3、J4中都变为正极性。
从而，用图17所示那样的本实施方式的驱动方法驱动扫描线条数M为偶数的显示面板时，已弄清会产生如下问题。
例如图24的第M-1扫描期间(选择第M-1扫描线的期间)，VCOM变为VC1，因为VC1低于灰度电压，因此，变为液晶元件的附加电压为正极性的期间T1。另外，最后第M扫描期间(选择第M扫描线的期间)，VCOM变为VC2，因为VC2高于灰度电压，因此，变为液晶元件的附加电压为负极性的期间T2。还有，下一帧开始的第1扫描期间(选择第1扫描线的期间)，因为VCOM变为VC1，因此变为液晶元件的附加电压为负极性的期间T2。
即，在图24中，第M扫描期间和下一帧的第1扫描期间都变为负极性的期间T2，即使从第M扫描期间转换为下一个第1扫描期间，如K1所示，VCOM仍然为VC2，极性不被反相。另外不管在第M扫描期间还是在第1扫描期间，数据线都由N型运算放大器OP2驱动。
这样，在图24的K1中，因为VCOM自身极性不被反相，因此如K2所示，运算放大电路的输出即使变为高阻抗状态，数据线S的电压电平也不会发生变化。即在图17的B11中，通过颠倒VCOM的极性，如B13所示，数据线的电压电平变化为VSS侧，但在图24的K1的场合，数据线的电压电平不发生变化。
因而，在其后的第1扫描期间，使数据线的电压电平变化的方向依靠灰度电平(参照图5的A1～A4)，不能特定为-个方向。因此在该第一扫描期间，如图24的K3所示，当由N型运算放大嚣OP2驱动数据线时，会产生到设定为适应灰度电平的电压电平需要长时间的情况。即，因为使数据线电压电平变化的方向为VDD侧时，必须由图9的电流供给能力低的电流源IS22来驱动数据线。
因此，在本实施方式中，采用了在第M扫描期间与第1扫描期间之间插入虚拟(Dummy)扫描期间的方法。
具体地说，首先作为前提，由图23所示那样的扫描线反相驱动(将在该扫描期间的VCOM的电压电平设定为与前扫描期间不同的电压电平的反相驱动)来驱动显示面板(电光学装置)。
而且如图25的L1所示，在第M(M为偶数)扫描期间，将VCOM设定为VC2(广义为VC1、VC2某一方的电压电平)，进行驱动。
下面如图25的L2所示，在第M扫描期间之后设虚拟(伪)扫描期间，在该虚拟扫描期间，将VCOM设定为VC1(广义为与上述一方不同的另一方的电压电平)，进行驱动。即，使VCOM的极性反相。
接着如图25的L3所示，在虚拟扫描期间之后的第1扫描期间，将VCOM设定为VC2(广义为上述一方的电压电平)，进行驱动。
另外按照这种VCOM的电压电平的转换，如图25的L4、L5、L6所示，运算放大器也依次从OP1(P型)转换为OP2(N型)、从OP2转换为OP1、从OP1转换为OP2。即，使用与前面的扫描期间不同的运算放大器，进行在该扫描期间的驱动。
进一步在VCOM的电压电平的转换时，将运算放大电路的输出(数据线)设定为高阻抗状态。
这样，与在图24的K1中VCOM的极性不反相相反，在图25中，如L1、L2、L3所示，VCOM常进行极性反相。因而如图17的B3、B13所示，积极利用寄生电容CPA，可以使数据线的电压电平在驱动前变化。其结果，如图17的B5、B15所示，不依靠灰度电平，电压电平的变化方向被特定为一个方向，可以使用消耗电力少的A级运算放大器OP1、OP2。结果，可以实现液晶装置的低能耗。
另外在图25的虚拟扫描期间，由适应该期间极性的运算放大器驱动数据线。例如在图25的L2中，为正极性的期间T1，因此由使电压电平变化为VDD侧的能力高的P型运算放大器OP1驱动数据线。反之，虚拟扫描期间为负极性的期间T2时，由使电压电平变化为VSS侧、能力高的N型运算放大器OP2驱动数据线。
另外在虚拟扫描期间，图1的扫描线驱动电路30不进行扫描线G1～GM的驱动，虚拟驱动虚拟的扫描线。
具体地说，例如扫描线的条数M为228条的场合，图1的控制器40不是在每一228扫描期间、而是在每一229扫描期间向移位寄存器32输入图3的许可输入输出信号EIO。这样，在第M扫描期间之后的虚拟扫描期间，在移位寄存器32内不存在EIO，不进行实体的扫描线的驱动。
另外如图25所示，设置虚拟扫描期间的方法也能适用于1帧被分割为多个驱动段那样的驱动方法。
另外图25的方法还能适用于在运算放大电路的输出设置附加的晶体管(例如预充电用晶体管)、在驱动前使数据线的电压电平变化的驱动方法。
另外本发明不限于本实施方式，在本发明主旨的范围内，可以实施种种变形。
例如在本实施方式中，对在使用TFT的有源矩阵型液晶装置应用本发明的情况进行了说明，但应用本发明的液晶装置不限于此。
另外运算放大电路的构成也不限于在本实施方式说明过的构成。
另外本发明不限于液晶装置(LCD面板)，也可以用于电致发光(EL)装置、有机EL装置、等离子区显示装置。
另外本发明不限于扫描线反相驱动，也可以应用于其它反相驱动方式。
另外本发明中在从属权利要求项相关的发明中，构成可以省略从属目标的权利要求项构成主要内容的一部分。另外也可以使本发明1的独立权利要求项相关的发明的主要部分从属于其它独立权利要求项。

Claims (24)

1.一种运算放大电路，用于驱动具有多条扫描线、多条数据线和由扫描线及数据线所特定的像素电极的电光学装置的各数据线，其特征在于：包括
第1运算放大器，在夹电光学物质和像素电极对置的对置电极的电压电平为第1电压电平的第1期间，驱动数据线；
第2运算放大器，在对置电极的电压电平为第2电压电平的第2期间，驱动数据线。
2.权利要求1记载的运算放大电路，其特征在于：包括
选择电路，在对置电极的电压电平为第1电压电平的第1期间，选择上述第1运算放大器的输出，连接于数据线；在对置电极的电压电平为第2电压电平的第2期间，选择上述第2运算放大器的输出，连接于数据线。
3.权利要求2记载的运算放大电路，其特征在于：
上述选择电路的输出，在上述第1、第2期间转换时所给与的期间被设定为高阻抗状态。
4.权利要求1记载的运算放大电路，其特征在于：
上述第1运算放大器包含
差动部；
输出部，具有基于上述差动部的输出栅极被控制的第1导电型的第1驱动晶体管，
上述第2运算放大器包含
差动部；
输出部，具有基于上述差动部的输出栅极被控制的第2导电型的第2驱动晶体管。
5.权利要求1记载的运算放大电路，其特征在于：
在对置电极的电压电平为第1电压电平的第1期间，向上述第2运算放大器所含的电流源流动的电流被限制或被断开；
在对置电极的电压电平为第2电压电平的第2期间，向上述第1运算放大器所含的电流源流动的电流被限制或被断开。
6.权利要求4记载的运算放大电路，其特征在于：
在对置电极的电压电平为第1电压电平的第1期间，向上述第2运算放大器所含的电流源流动的电流被限制或被断开；
在对置电极的电压电平为第2电压电平的第2期间，向上述第1运算放大器所含的电流源流动的电流被限制或被断开。
7.权利要求5记载的运算放大电路，其特征在于：
在上述第1期间，向上述第2运算放大器差动部所含的电流源流动的电流被限制或被断开，另一方面向上述第2运算放大器输出部所含的电流源流动的电流不被限制或不被断开；
在上述第2期间，向上述第1运算放大差动器部所含的电流源流动的电流被限制或被断开，另一方面向上述第1运算放大器输出部所含的电流源流动的电流不被限制或不被断开。
8.权利要求6记载的运算放大电路，其特征在于：
在上述第1期间，向上述第2运算放大器差动部所含的电流源流动的电流被限制或被断开，另一方面向上述第2运算放大器输出部所含的电流源流动的电流不被限制或不被断开；
在上述第2期间，向上述第1运算放大器差动部所含的电流源流动的电流被限制或被断开，另一方面向上述第1运算放大器输出部所含的电流源流动的电流不被限制或不被断开。
9.权利要求1记载的运算放大电路，其特征在于：
上述第1运算放大器的输出部包含设于第1电源侧的第1导电型的第1驱动晶体管；
上述第2运算放大器的输出部包含设于第2电源侧的第2导电型的第2驱动晶体管，
在上述第1运算放大器驱动数据线前所给与的期间，该第1运算放大器输出部所含的上述第1驱动晶体管栅极的电压电平被设定为使该第1驱动晶体管断开的电压电平；
在上述第2运算放大器驱动数据线前所给与的期间，该第2运算放大器输出部所含的上述第2驱动晶体管栅极的电压电平被设定为使该第2驱动晶体管断开的电压电平。
10.权利要求4记载的运算放大电路，其特征在于：
上述第1运算放大器的输出部包含设于第1电源侧的第1导电型的第1驱动晶体管；
上述第2运算放大器的输出部包含设于第2电源侧的第2导电型的第2驱动晶体管，
在上述第1运算放大器驱动数据线前所给与的期间，该第1运算放大器输出部所含的上述第1驱动晶体管栅极的电压电平被设定为使该第1驱动晶体管断开的电压电平；
在上述第2运算放大器驱动数据线前所给与的期间，该第2运算放大器输出部所含的上述第2驱动晶体管栅极的电压电平被设定为使该第2驱动晶体管断开的电压电平。
11.权利要求9记载的运算放大电路，其特征在于：
上述第1运算放大器输出部包含设于第2电源侧的第1电流源；
上述第2运算放大器输出部包含设于第1电源侧的第2电流源，
在上述第1运算放大器驱动数据线之前所给与的期间上述第1驱动晶体管被断开时，基于该第1运算放大器输出部所含的上述第1电流源，该第1运算放大器的输出被设定为第2电源侧所给与的电压电平；
在上述第2运算放大器驱动数据线之前所给与的期间上述第2驱动晶体管被断开时，基于该第2运算放大器输出部所含的上述第2电流源，该第2运算放大器的输出被设定为第1电源侧所给与的电压电平。
12.权利要求10记载的运算放大电路，其特征在于：
上述第1运算放大器输出部包含设于第2电源侧的第1电流源；
上述第2运算放大器输出部包含设于第1电源侧的第2电流源，
在上述第1运算放大器驱动数据线之前所给与的期间上述第1驱动晶体管被断开时，基于该第1运算放大器输出部所含的上述第1电流源，该第1运算放大器的输出被设定为第2电源侧所给与的电压电平；
在上述第2运算放大器驱动数据线之前所给与的期间上述第2驱动晶体管被断开时，基于该第2运算放大器输出部所含的上述第2电流源，该第2运算放大器的输出被设定为第1电源侧所给与的电压电平。
13.权利要求1记载的运算放大电路，其特征在于：
上述第1运算放大器，在对置电极的电压电平从第1电源侧的第2电压电平变化至第2电源侧的第1电压电平、通过对置电极与数据线间的寄生电容的电容耦合，数据线的电压电平变化至第2电源侧时，使变化至第2电源侧的数据线的电压电平变化至第1电源侧，设定为对应于灰度电平的电压电平；
上述第2运算放大器，在对置电极的电压电平从第2电源侧的第1电压电平变化至第1电源侧的第2电压电平、通过对置电极与数据线间的寄生电容的电容耦合，数据线的电压电平变化至第1电源侧时，使变化至第1电源侧的数据线的电压电平变化至第2电源侧，设定为对应于灰度电平的电压电平。
14.权利要求4记载的运算放大电路，其特征在于：其中
上述第1运算放大器，在对置电极的电压电平从第1电源侧的第2电压电平变化至第2电源侧的第1电压电平、通过对置电极与数据线间的寄生电容的电容耦合，数据线的电压电平变化至第2电源侧时，使变化至第2电源侧的数据线的电压电平变化至第1电源侧，设定为对应于灰度电平的电压电平；
上述第2运算放大器，在对置电极的电压电平从第2电源侧的第1电压电平变化至第1电源侧的第2电压电平、通过对置电极与数据线间的寄生电容的电容耦合，数据线的电压电平变化至第1电源侧时，使变化至第1电源侧的数据线的电压电平变化至第2电源侧，设定为对应于灰度电平的电压电平。
15.一种运算放大电路，用于驱动具有多条扫描线、多条数据线和由扫描线及数据线所特定的像素电极的电光学装置的各数据线，其特征在于：
夹电光学物质和像素电极对置的对置电极的电压电平，当从第1电源侧的第2电压电平变化至第2电源侧的第1电压电平、通过对置电极与数据线间的寄生电容的电容耦合，数据线的电压电平变化至第2电源侧时，使变化至第2电源侧的数据线的电压电平变化至第1电源侧，设定为对应于灰度电平的电压电平；
对置电极的电压电平，当从第2电源侧的第1电压电平变化至第1电源侧的第2电压电平、通过对置电极与数据线间的寄生电容的电容耦合，数据线的电压电平变化至第1电源侧时，使变化至第1电源侧的数据线的电压电平变化至第2电源侧，设定为对应于灰度电平的电压电平。
16.一种运算放大电路，用于驱动含有多条扫描线、多条数据线和由扫描线及数据线所特定的像素电极的电光学装置的各数据线，其特征在于：包括
第1运算放大器，具有差动部和输出部；
第2运算放大器，具有差动部和输出部；
选择电路，选择上述第1运算放大器的输出及上述第2运算放大器的输出之一，连接于数据线，
上述第1运算放大器的输出部包含
基于上述第1运算放大器差动部的输出栅极被控制的第1导电型的第1驱动晶体管；
上述第2运算放大器的输出部包含
基于上述第2运算放大器差动部的输出栅极被控制的第2导电型的第2驱动晶体管。
17.权利要求16记载的运算放大电路，其特征在于：
上述选择电路的输出，在上述第1、第2运算放大器选择转换时所给与的期间被设定为高阻抗状态。
18.权利要求16记载的运算放大电路，其特征在于：
在由上述选择电路选择了上述第1运算放大器的输出时，向上述第2运算放大器电流源流动的电流被限制或被断开；
在由上述选择电路选择了上述第2运算放大器的输出时，向上述第1运算放大器电流源流动的电流被限制或被断开。
19.权利要求16记载的运算放大电路，其特征在于：
在由上述选择电路选择上述第1运算放大器的输出之前所给与的期间，上述第1运算放大器输出部所含的上述第1驱动晶体管栅极的电压电平被设定为使该第1驱动晶体管断开的电压电平；
在由上述选择电路选择上述第2运算放大器的输出之前所给与的期间，上述第2运算放大器输出部所含的上述第2驱动晶体管栅极的电压电平被设定为使该第2驱动晶体管断开的电压电平。
20.一种驱动电路，用于驱动具有多条扫描线、多条数据线和由扫描线及数据线所特定的像素电极的电光学装置，其特征在于：包括
按各数据线设置的权利要求1至14之一的运算放大电路；
按各数据线设置，由上述运算放大电路阻抗被变换的生成数据电压的数据电压生成电路。
21.一种驱动电路，用于驱动具有多条扫描线、多条数据线和由扫描线及数据线所特定的像素电极的电光学装置，其特征在于：
按各数据线设置的权利要求15的运算放大电路；
按各数据线设置，由上述运算放大电路阻抗被变换的生成数据电压的数据电压生成电路。
22.一种驱动电路，用于驱动具有多条扫描线、多条数据线和由扫描线及数据线所特定的像素电极的电光学装置，其特征在于：
按各数据线设置的权利要求16至19之一的运算放大电路；
按各数据线设置，由上述运算放大电路阻抗被变换的生成数据电压的数据电压生成电路。
23.一种驱动方法，用于驱动具有多条扫描线、多条数据线和由扫描线及数据线所特定的像素电极的电光学装置，其特征在于：
在夹电光学物质和像素电极对置的对置电极的电压电平为第1电压电平的第1期间，由第1运算放大器驱动数据线；
在对置电极的电压电平为第2电压电平的第2期间，由第2运算放大器驱动数据线。
24.一种驱动方法，用于驱动具有多条扫描线、多条数据线和由扫描线及数据线所特定的像素电极的电光学装置，其特征在于：
在夹电光学物质和像素电极对置的对置电极的电压电平从第1电源侧的第2电压电平变化至第2电源侧的第1电压电平、通过对置电极与数据线间的寄生电容的电容耦合，数据线的电压电平变化至第2电源侧时，使变化至第2电源侧的数据线的电压电平变化至第1电源侧，设定为对应于灰度电平的电压电平；
在对置电极的电压电平从第2电源侧的第1电压电平变化至第1电源侧的第2电压电平、通过对置电极与数据线间的寄生电容的电容耦合，数据线的电压电平变化至第1电源侧时，使变化至第1电源侧的数据线的电压电平变化至第2电源侧，设定为对应于灰度电平的电压电平。
CNB021222630A 2001-06-04 2002-06-04 运算放大电路及驱动电路 Expired - Fee Related CN1191565C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP168518/01 2001-06-04
JP168518/2001 2001-06-04
JP2001168518A JP3791354B2 (ja) 2001-06-04 2001-06-04 演算増幅回路、駆動回路、及び駆動方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100898340A Division CN100458878C (zh) 2001-06-04 2002-06-04 运算放大电路、驱动电路及驱动方法

Publications (2)

Publication Number Publication Date
CN1389847A true CN1389847A (zh) 2003-01-08
CN1191565C CN1191565C (zh) 2005-03-02

Family

ID=19010736

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB2004100898340A Expired - Fee Related CN100458878C (zh) 2001-06-04 2002-06-04 运算放大电路、驱动电路及驱动方法
CNB021222630A Expired - Fee Related CN1191565C (zh) 2001-06-04 2002-06-04 运算放大电路及驱动电路

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNB2004100898340A Expired - Fee Related CN100458878C (zh) 2001-06-04 2002-06-04 运算放大电路、驱动电路及驱动方法

Country Status (7)

Country Link
US (1) US7030865B2 (zh)
EP (1) EP1265217B1 (zh)
JP (1) JP3791354B2 (zh)
KR (1) KR100579154B1 (zh)
CN (2) CN100458878C (zh)
DE (1) DE60221745T2 (zh)
TW (1) TWI233580B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100430974C (zh) * 2004-12-03 2008-11-05 佳能株式会社 编程电路，使用该编程电路的发光装置，以及显示装置
CN100442348C (zh) * 2003-08-08 2008-12-10 皇家飞利浦电子股份有限公司 用于信号放大的电路及其在有源矩阵装置中的应用
CN100449594C (zh) * 2003-04-25 2009-01-07 株式会社半导体能源研究所 半导体装置
CN100452132C (zh) * 2003-12-26 2009-01-14 卡西欧计算机株式会社 显示驱动装置及具备该显示驱动装置的显示装置
CN100454362C (zh) * 2003-02-12 2009-01-21 日本电气株式会社 显示装置的驱动电路
US7852330B2 (en) 2003-06-06 2010-12-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI409777B (zh) * 2007-12-25 2013-09-21 Innolux Corp 暫態控制之驅動方法、電路以及其影像顯示系統
CN111785204A (zh) * 2020-08-03 2020-10-16 四川遂宁市利普芯微电子有限公司 一种共阳led显示屏驱动芯片的预充电电路

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4132179B2 (ja) * 1998-02-18 2008-08-13 本田技研工業株式会社 自動二輪車のシート装置
JP3820918B2 (ja) * 2001-06-04 2006-09-13 セイコーエプソン株式会社 演算増幅回路、駆動回路、及び駆動方法
ITMI20021424A1 (it) 2002-06-27 2003-12-29 St Microelectronics Srl Dispositivo per il pilotaggio di colonne di un display a cristalli liquidi
JP4366914B2 (ja) 2002-09-25 2009-11-18 日本電気株式会社 表示装置用駆動回路及びそれを用いた表示装置
JP2005017941A (ja) * 2003-06-27 2005-01-20 Seiko Epson Corp 電気光学装置の駆動方法、電気光学装置および電子機器
US20060028418A1 (en) * 2004-08-09 2006-02-09 Chunghwa Picture Tubes, Ltd. Method of pre-charge scanning for TFT-LCD panel
TWI241064B (en) * 2005-01-13 2005-10-01 Denmos Technology Inc Push-pull buffer amplifier and source driver
JP4419897B2 (ja) * 2005-03-30 2010-02-24 エプソンイメージングデバイス株式会社 液晶表示装置の駆動法、液晶表示装置及び電子機器
JP4887657B2 (ja) * 2005-04-27 2012-02-29 日本電気株式会社 アクティブマトリクス型表示装置及びその駆動方法
JP4293162B2 (ja) * 2005-05-24 2009-07-08 セイコーエプソン株式会社 演算増幅器
US20080055200A1 (en) * 2006-09-01 2008-03-06 Dong Young Lee High voltage gate driver ic with multi-function gating
KR100968720B1 (ko) * 2007-06-29 2010-07-08 소니 주식회사 액정 장치, 및 전자기기
JP2009168841A (ja) * 2008-01-10 2009-07-30 Nec Electronics Corp 演算増幅器及び駆動回路、液晶表示装置の駆動方法
TWI391903B (zh) * 2008-08-06 2013-04-01 Novatek Microelectronics Corp 閘極驅動電路
KR101508719B1 (ko) * 2008-10-06 2015-04-03 삼성디스플레이 주식회사 구동유닛 및 이를 갖는 표시장치
KR101098288B1 (ko) * 2009-12-24 2011-12-23 주식회사 실리콘웍스 소오스 드라이버의 감마버퍼 회로
US9478186B2 (en) * 2010-10-28 2016-10-25 Sharp Kabushiki Kaisha Display device with idle periods for data signals
JP2014197120A (ja) * 2013-03-29 2014-10-16 ソニー株式会社 表示装置、ｃｍｏｓ演算増幅器及び表示装置の駆動方法
TWI508049B (zh) * 2013-07-29 2015-11-11 Himax Tech Ltd 源極驅動器
JP2015191118A (ja) * 2014-03-28 2015-11-02 シナプティクス・ディスプレイ・デバイス合同会社 電子機器及び表示ドライバ
JP6370647B2 (ja) * 2014-09-08 2018-08-08 ラピスセミコンダクタ株式会社 差動増幅器及び差動増幅器を含む表示ドライバ
US20230419919A1 (en) * 2022-06-28 2023-12-28 Novatek Microelectronics Corp. Method for driving liquid crystal display reducing ic area cost of a source driver ic layout

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4452113A (en) 1982-04-12 1984-06-05 Gerber Garment Technology, Inc. Method and apparatus for sealing cut sheet material
JPS62218943A (ja) * 1986-03-19 1987-09-26 Sharp Corp 液晶表示装置
US5059921A (en) 1990-07-27 1991-10-22 Motorola Inc. Amplifier having two operating modes
JP2695981B2 (ja) * 1990-10-05 1998-01-14 株式会社東芝 液晶表示器駆動電源回路
JPH06149188A (ja) 1992-11-13 1994-05-27 Fujitsu Ltd 液晶表示装置の出力バッファ回路
JP3329077B2 (ja) 1993-07-21 2002-09-30 セイコーエプソン株式会社 電源供給装置、液晶表示装置及び電源供給方法
KR0136966B1 (ko) * 1994-01-26 1998-04-28 김광호 시야각 조절기능을 구비한 액정표시장치용 그레이 전압 발생장치
JPH07281640A (ja) 1994-04-11 1995-10-27 Oki Electric Ind Co Ltd アクティブマトリクス型液晶ディスプレイの階調駆動方法及びアクティブマトリクス型液晶ディスプレイ
JPH07281639A (ja) 1994-04-11 1995-10-27 Oki Electric Ind Co Ltd アクティブマトリクス型液晶ディスプレイの階調駆動方法及びアクティブマトリクス型液晶ディスプレイ
JP3683604B2 (ja) 1994-10-19 2005-08-17 株式会社 日立ディスプレイズ 液晶駆動回路
EP0711033B1 (en) * 1994-10-31 1998-09-09 STMicroelectronics S.r.l. An operational amplifier which can be switched to different configurations
JP3322327B2 (ja) * 1995-03-14 2002-09-09 シャープ株式会社 駆動回路
JPH09152847A (ja) * 1995-09-29 1997-06-10 Sharp Corp 液晶表示パネルの駆動方法及びその駆動回路
JPH09230829A (ja) 1996-02-26 1997-09-05 Oki Electric Ind Co Ltd ソースドライバの出力回路
JP3368819B2 (ja) * 1997-01-16 2003-01-20 日本電気株式会社 液晶駆動回路
KR100284024B1 (ko) 1997-07-29 2001-03-02 윤종용 저전압 씨모오스 연산 증폭기 회로 및 그것을 구비한 샘플 앤드 홀드 회로
JP3228411B2 (ja) 1998-03-16 2001-11-12 日本電気株式会社 液晶表示装置の駆動回路
JPH11305735A (ja) * 1998-04-17 1999-11-05 Sharp Corp 差動増幅回路及びそれを用いた演算増幅器回路並びにその演算増幅器回路を用いた液晶駆動回路
KR100268904B1 (ko) * 1998-06-03 2000-10-16 김영환 Tft－lcd 구동 회로
JP3478989B2 (ja) * 1999-04-05 2003-12-15 Ｎｅｃエレクトロニクス株式会社 出力回路
JP2001004974A (ja) 1999-06-18 2001-01-12 Sanyo Electric Co Ltd 液晶駆動回路
JP2001125543A (ja) * 1999-10-27 2001-05-11 Nec Corp 液晶駆動回路
JP3791355B2 (ja) 2001-06-04 2006-06-28 セイコーエプソン株式会社 駆動回路、及び駆動方法
JP3820918B2 (ja) * 2001-06-04 2006-09-13 セイコーエプソン株式会社 演算増幅回路、駆動回路、及び駆動方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100454362C (zh) * 2003-02-12 2009-01-21 日本电气株式会社 显示装置的驱动电路
CN100449594C (zh) * 2003-04-25 2009-01-07 株式会社半导体能源研究所 半导体装置
US8284128B2 (en) 2003-06-06 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7852330B2 (en) 2003-06-06 2010-12-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN1802681B (zh) * 2003-06-06 2011-07-13 株式会社半导体能源研究所 半导体装置
CN102201196A (zh) * 2003-06-06 2011-09-28 株式会社半导体能源研究所 半导体装置
CN100442348C (zh) * 2003-08-08 2008-12-10 皇家飞利浦电子股份有限公司 用于信号放大的电路及其在有源矩阵装置中的应用
CN100452132C (zh) * 2003-12-26 2009-01-14 卡西欧计算机株式会社 显示驱动装置及具备该显示驱动装置的显示装置
US7511691B2 (en) 2003-12-26 2009-03-31 Casio Computer Co., Ltd. Display drive device and display apparatus having same
US8294655B2 (en) 2003-12-26 2012-10-23 Casio Computer Co., Ltd. Display drive device and display apparatus having same
CN100430974C (zh) * 2004-12-03 2008-11-05 佳能株式会社 编程电路，使用该编程电路的发光装置，以及显示装置
TWI409777B (zh) * 2007-12-25 2013-09-21 Innolux Corp 暫態控制之驅動方法、電路以及其影像顯示系統
CN111785204A (zh) * 2020-08-03 2020-10-16 四川遂宁市利普芯微电子有限公司 一种共阳led显示屏驱动芯片的预充电电路
CN111785204B (zh) * 2020-08-03 2023-08-25 四川遂宁市利普芯微电子有限公司 一种共阳led显示屏驱动芯片的预充电电路

Also Published As

Publication number Publication date
EP1265217B1 (en) 2007-08-15
CN100458878C (zh) 2009-02-04
CN1191565C (zh) 2005-03-02
KR20020092822A (ko) 2002-12-12
US7030865B2 (en) 2006-04-18
US20020180720A1 (en) 2002-12-05
EP1265217A3 (en) 2004-01-28
JP3791354B2 (ja) 2006-06-28
JP2002366104A (ja) 2002-12-20
TWI233580B (en) 2005-06-01
CN1604156A (zh) 2005-04-06
DE60221745T2 (de) 2008-06-05
EP1265217A2 (en) 2002-12-11
KR100579154B1 (ko) 2006-05-12
DE60221745D1 (de) 2007-09-27

Similar Documents

Publication Publication Date Title
CN1183499C (zh) 驱动电路及驱动方法
CN1191565C (zh) 运算放大电路及驱动电路
CN1183405C (zh) 运算放大电路、驱动电路、及驱动方法
CN1254008C (zh) 显示装置的放大器、驱动电路、便携电话和便携电子装置
CN1664739A (zh) 公共电压生成电路、电源电路、显示驱动器和公共电压生成方法
CN1197050C (zh) 信号驱动电路、显示装置、电光装置及信号驱动方法
CN1255777C (zh) 图像显示装置的驱动方法、图像显示装置的驱动装置、以及图像显示装置
CN1277247C (zh) 电平移动电路及包括其的显示装置
CN1287342C (zh) 移位寄存器以及具备该寄存器的显示装置
CN1677846A (zh) 差动放大器、数字/模拟转换器和显示装置
CN100350739C (zh) 电路
CN1385825A (zh) 脉冲输出电路、移位寄存器和显示器件
CN1595796A (zh) 差分放大器及数据驱动器和显示装置
CN1941615A (zh) 差动放大器与数字/模拟转换器以及显示装置
CN1737898A (zh) 源极驱动器、光电装置及驱动方法
CN1746963A (zh) 源极驱动器、光电装置、电子设备及驱动方法
CN1437083A (zh) 基准电压发生电路和方法、显示驱动电路、显示装置
CN1521714A (zh) 显示装置的驱动电路
CN1855211A (zh) 有源矩阵式显示装置及其驱动方法
CN1707942A (zh) 电压比较器电路
CN1722212A (zh) 模拟缓冲器及其驱动方法，具有该缓冲器的显示设备
CN1673819A (zh) 图像显示装置
CN1941616A (zh) 差动放大器、数字模拟变换器以及显示装置
CN1501346A (zh) 扫描方向控制电路和显示装置
CN1577475A (zh) 显示驱动器、显示装置及驱动方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050302

Termination date: 20140604