JP6370647B2 - 差動増幅器及び差動増幅器を含む表示ドライバ - Google Patents

差動増幅器及び差動増幅器を含む表示ドライバ Download PDF

Info

Publication number
JP6370647B2
JP6370647B2 JP2014182026A JP2014182026A JP6370647B2 JP 6370647 B2 JP6370647 B2 JP 6370647B2 JP 2014182026 A JP2014182026 A JP 2014182026A JP 2014182026 A JP2014182026 A JP 2014182026A JP 6370647 B2 JP6370647 B2 JP 6370647B2
Authority
JP
Japan
Prior art keywords
connection
differential
voltage
output
input terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014182026A
Other languages
English (en)
Other versions
JP2016058809A (ja
Inventor
樋口鋼児
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2014182026A priority Critical patent/JP6370647B2/ja
Priority to US14/845,264 priority patent/US9722554B2/en
Priority to CN201510565049.6A priority patent/CN105405418B/zh
Publication of JP2016058809A publication Critical patent/JP2016058809A/ja
Application granted granted Critical
Publication of JP6370647B2 publication Critical patent/JP6370647B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/38—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers
    • H03F3/387—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers with semiconductor devices only
    • H03F3/393—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
    • H03F3/45775—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using cross switches
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/026—Arrangements or methods related to booting a display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/396—Indexing scheme relating to amplifiers the output of an amplifier can be switched on or off by a switch to couple the output signal to a load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/417—A switch coupled in the output circuit of an amplifier being controlled by a circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45212—Indexing scheme relating to differential amplifiers the differential amplifier being designed to have a reduced offset
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45586—Indexing scheme relating to differential amplifiers the IC comprising offset generating means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45588—Indexing scheme relating to differential amplifiers the IC comprising offset compensating means

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Amplifiers (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)

Description

本発明は、差動増幅器、及びこの差動増幅器を含む表示ドライバに関する。
表示パネルとしての例えば液晶表示パネルを駆動する表示ドライバには、入力映像信号によって表される輝度レベルに対応した電圧値を有する階調電圧を液晶表示パネルのデータラインに夫々印加する複数のアンプが設けられている。
このような表示ドライバ用のアンプとして、差動増幅器（オペアンプ）を用いたものが提案されている（例えば、特許文献１参照）。ところで、差動増幅器には、製造上のバラツキ等の影響によりオフセットが生じる。よって、表示ドライバ用のアンプとして差動増幅器を用いると、このオフセットにより表示画像が劣化するという問題があった。そこで、かかる表示ドライバでは、差動増幅器の反転入力端子及び非反転入力端子のうちの一方に入力電圧を供給し、他方に出力電圧を供給するにあたり、入力電圧及び出力電圧を夫々供給する入力端子（反転入力端子、非反転入力端子）を、所定周期毎に入れ換えるようにしている。これにより、長期的に眺めた際に出力電圧に含まれるオフセットの平均値が低くなるという、オフセットキャンセルが為される。
特開平１１−２４９６２３号公報
しかしながら、上記したオフセットのキャンセル方法では、正極性のオフセットを含む出力電圧と、負極性のオフセットを含む出力電圧とが交互にそのまま出力されるので、その遷移周期によっては、オフセットが十分に平均化されない場合がある。従って、このようなオフセットキャンセル機能を有するアンプを採用した表示ドライバで表示パネルを駆動すると、表示画面にちらつき等の画質不良が生じる虞があった。
そこで、本発明は、画質不良を生じさせることなくオフセット低減を図ることが可能な差動増幅器及びこの差動増幅器を含む表示ドライバを提供することを目的とする。
本発明に係る差動増幅器は、入力電圧を増幅して得た出力電圧を出力ラインを介して送出する差動増幅器であって、夫々が、第１の入力端に供給された電圧と第２の入力端に供給された電圧との差分値に対応した電圧を第１ラインに生成する第１及び第２の差動部と、前記第１及び第２差動部各々の前記第１ライン同士を接続する駆動ラインと、前記駆動ラインの電圧に基づいて前記出力電圧を生成する出力トランジスタと、前記入力電圧を前記第１の差動部の前記第１の入力端に供給すると共に前記出力電圧を前記第１の差動部の前記第２の入力端に供給する通常接続と、前記入力電圧を前記第１の差動部の前記第１及び第２の入力端に供給するオフセット検出接続と、のうちのいずれか１の接続を行う第１の接続スイッチと、前記入力電圧を前記第２の差動部の前記第１の入力端に供給すると共に前記出力電圧を前記第２の差動部の前記第２の入力端に供給する通常接続と、前記入力電圧を前記第２の差動部の前記第１及び第２の入力端に供給するオフセット検出接続と、前記入力電圧を前記第２の差動部の前記第２の入力端に供給すると共に前記出力電圧を前記第２の差動部の前記第１の入力端に供給するチョッピング接続とのうちのいずれか１の接続を行う第２の接続スイッチと、前記第１の接続スイッチを前記オフセット検出接続に設定した状態で得られた前記出力電圧を第１のオフセット値とする第１処理と、前記第２の接続スイッチを前記オフセット検出接続に設定した状態で得られた前記出力電圧を第２のオフセット値とする第２処理と、前記第１及び第２のオフセット値が互いに異なる極性である場合には前記第１及び第２の接続スイッチを前記通常接続に設定する一方、前記第１及び第２のオフセット値が同一極性である場合には前記第１の接続スイッチを前記通常接続に設定すると共に前記第２の接続スイッチを前記チョッピング接続に設定する第３処理とを実行する制御部と、を有する。
また、本発明に係る表示ドライバは、映像データ信号に基づく各画素の輝度レベルに対応した階調電圧の各々を個別に増幅して得た出力電圧の各々を表示デバイスの各データラインに印加する複数の差動増幅器を含む表示ドライバであって、前記差動増幅器の各々は、夫々が、第１の入力端に供給された電圧と第２の入力端に供給された電圧との差分値に対応した電圧を第１ラインに生成する第１及び第２の差動部と、前記第１及び第２差動部各々の前記第１ライン同士を接続する駆動ラインと、前記駆動ラインの電圧に基づいて前記出力電圧を生成する出力トランジスタと、前記階調電圧を前記第１の差動部の前記第１の入力端に供給すると共に前記出力電圧を前記第１の差動部の前記第２の入力端に供給する通常接続と、前記階調電圧を前記第１の差動部の前記第１及び第２の入力端に供給するオフセット検出接続と、のうちのいずれか１の接続を行う第１の接続スイッチと、前記階調電圧を前記第２の差動部の前記第１の入力端に供給すると共に前記出力電圧を前記第２の差動部の前記第２の入力端に供給する通常接続と、前記階調電圧を前記第２の差動部の前記第１及び第２の入力端に供給するオフセット検出接続と、前記階調電圧を前記第２の差動部の前記第２の入力端に供給すると共に前記出力電圧を前記第２の差動部の前記第１の入力端に供給するチョッピング接続とのうちのいずれか１の接続を行う第２の接続スイッチと、前記第１の接続スイッチを前記オフセット検出接続に設定した状態で得られた前記出力電圧を第１のオフセット値とする第１処理と、前記第２の接続スイッチを前記オフセット検出接続に設定した状態で得られた前記出力電圧を第２のオフセット値とする第２処理と、前記第１及び第２のオフセット値が互いに異なる極性である場合には前記第１及び第２の接続スイッチを前記通常接続に設定する一方、前記第１及び第２のオフセット値が同一極性である場合には前記第１の接続スイッチを前記通常接続に設定すると共に前記第２の接続スイッチを前記チョッピング接続に設定する第３処理とを実行する制御部と、を有する。
また、本発明に係る表示ドライバは、映像データ信号に基づく各画素の輝度レベルに対応した階調電圧の各々を個別に増幅して得た出力電圧の各々を表示デバイスの各データラインに印加する複数の差動増幅器を含む表示ドライバであって、前記差動増幅器の各々は、夫々が、第１の入力端に供給された電圧と第２の入力端に供給された電圧との差分値に対応した電圧を第１ラインに生成する第１及び第２の差動部と、前記第１及び第２差動部各々の前記第１ライン同士を接続する駆動ラインと、前記駆動ラインの電圧に基づいて前記出力電圧を生成する出力トランジスタと、前記階調電圧を前記第１の差動部の前記第１の入力端に供給すると共に前記出力電圧を前記第１の差動部の前記第２の入力端に供給する通常接続と、前記階調電圧を前記第１の差動部の前記第１及び第２の入力端に供給するオフセット検出接続と、のうちのいずれか１の接続を行う第１の接続スイッチと、前記階調電圧を前記第２の差動部の前記第１の入力端に供給すると共に前記出力電圧を前記第２の差動部の前記第２の入力端に供給する通常接続と、前記階調電圧を前記第２の差動部の前記第１及び第２の入力端に供給するオフセット検出接続と、前記階調電圧を前記第２の差動部の前記第２の入力端に供給すると共に前記出力電圧を前記第２の差動部の前記第１の入力端に供給するチョッピング接続とのうちのいずれか１の接続を行う第２の接続スイッチと、を有し、前記差動増幅器の各々に対して、前記第１の接続スイッチを前記オフセット検出接続に設定した状態で得られた前記出力電圧を第１のオフセット値とする第１処理と、前記第２の接続スイッチを前記オフセット検出接続に設定した状態で得られた前記出力電圧を第２のオフセット値とする第２処理と、前記第１及び第２のオフセット値が互いに異なる極性である場合には前記第１及び第２の接続スイッチを前記通常接続に設定する一方、前記第１及び第２のオフセット値が同一極性である場合には前記第１の接続スイッチを前記通常接続に設定すると共に前記第２の接続スイッチを前記チョッピング接続に設定する第３処理とを実行する制御部を有する。
本発明においては、差動増幅器内に２つの差動部（第１差動部、第２差動部）を設け、第１差動部の出力と第２の差動部の出力とを加算することによってオフセット低減を図るにあたり、第１及び第２差動部各々のオフセットの極性が互いに異なる状態となるように接続の切替が為されるようになっている。
つまり、第１及び第２差動部各々のオフセットの極性が互いに異なる場合には、第１差動部及び第２差動部を共に通常の接続状態、つまり、入力電圧を第１及び第２差動部各々の第１入力端に供給し、出力電圧を第１及び第２差動部各々の第２入力端に供給する状態に設定する。これにより、第１及び第２差動部各々の出力同士が加算されることにより、オフセットの一部が相殺される。
一方、第１差動部のオフセットの極性と第２差動部のオフセットの極性とが同一である場合には、第１差動部を上記のような通常の接続状態とすると共に、第２差動部に対する接続を通常接続の状態からチョッピング接続に切り換える。つまり、第２差動部に対しては、その第１入力端に出力電圧を供給し、第２入力端に入力電圧を供給するように接続の切替が為される。これにより、第２差動部のオフセットの極性が反転するので、第１及び第２差動部の出力同士が加算されると、オフセットの一部が相殺されるようになる。
よって、本発明によれば、差動部に生じているオフセットがそのまま出力電圧に反映されてしまうことは無いので、画質不良を生じさせることなくオフセット低減を図ることが可能となる。
本発明に係る差動増幅器を含むデータドライバ１３を有する表示装置１０の構成を示すブロック図である。 映像データ信号ＶＤのフォーマットを示すタイムチャートである。 データドライバ１３の内部構成を示すブロック図である。 アンプＡＰ1の構成を示す回路図である。 接続スイッチＳＥ１、ＳＥ２各々の切り換え状態を示す図である。 差動部ＤＦ１、ＤＦ２各々の内部構成を示す回路図である。 制御部ＣＮＴが実行する処理（ＯＦＳ１、ＯＦＳ２、ＯＦＳＣ）を示す図である。 ＯＦＳ１、ＯＦＳ２及びＯＦＳＣ各々での制御内容を示す図である。 アンプＡＰ1における第１オフセット検出モードでの等価回路図である。 アンプＡＰ1における第２オフセット検出モードでの等価回路図である。 アンプＡＰ1における第１オフセットキャンセルモードでの等価回路図である。 アンプＡＰ1における第２オフセットキャンセルモードでの等価回路図である。
以下、本発明の実施例を図面を参照しつつ詳細に説明する。
図１は、本発明に係る差動増幅器を含むデータドライバ１３を有する表示装置１０の構成を示すブロック図である。図１に示す表示装置１０は、駆動制御部１１、走査ドライバ１２、データドライバ１３、及び液晶又は有機ＥＬ等の表示パネルからなる表示デバイス２０から構成される。
表示デバイス２０には、夫々が２次元画面の水平方向に伸張するｍ個（ｍは２以上の自然数）の水平走査ラインＳ1〜Ｓmと、夫々が２次元画面の垂直方向に伸張するｎ個（ｎは２以上の自然数）のデータラインＤ1〜Ｄnとが形成されている。更に、水平走査ライン及びデータラインの各交叉部の領域、つまり図１において破線にて囲まれた領域には、画素を担う表示セルが形成されている。
駆動制御部１１は、入力映像信号ＶＳに基づき、各画素毎にその画素の輝度レベルを例えば８ビットで表す画素データＰＤの系列を生成し、この画素データＰＤの系列を含む映像データ信号ＶＤをデータドライバ１３に供給する。尚、映像データ信号ＶＤ中には、図２に示すように、１フレーム分の画素データＰＤの系列と、次の１フレーム分の画素データＰＤの系列との間に、少なくとも２水平走査期間以上の期間中を有するブランク期間ＢＰが設けられている。また、駆動制御部１１は、入力映像信号ＶＳから水平同期信号を検出しこれを走査ドライバ１２に供給する。
走査ドライバ１２は、駆動制御部１１から供給された水平同期信号に同期させて、水平走査パルスを生成し、これを表示デバイス２０の走査ラインＳ1〜Ｓm各々に順次、択一的に印加する。
図３は、表示ドライバとしてのデータドライバ１３の内部構成を示すブロック図である。図３に示すように、データドライバ１３は、データラッチ部１３１、階調電圧生成部１３２及び出力アンプ部１３３を含む。
データラッチ部１３１は、駆動制御部１１から供給された映像データ信号ＶＤに含まれる画素データＰＤの系列を順次取り込む。この際、データラッチ部１３１は、１水平走査ライン分（ｎ個）の画素データＰＤの取り込みが為される度に、ｎ個の画素データＰＤを画素データＱＤ1〜ＱＤnとして階調電圧生成部１３２に供給する。階調電圧生成部１３２は、データラッチ部１３１から供給された画素データＱＤ1〜ＱＤnを、夫々の輝度レベルに対応した電圧値を有する階調電圧Ｖ1〜Ｖnに変換して出力アンプ部１３３に供給する。
出力アンプ部１３３は、階調電圧Ｖ1〜Ｖnを夫々個別に増幅するアンプＡＰ1〜ＡＰnを有する。アンプＡＰ1〜ＡＰnは、階調電圧Ｖ1〜Ｖnを夫々個別に増幅したものを画素駆動電圧Ｇ1〜Ｇnとして表示デバイス２０のデータラインＤ1〜Ｄnに夫々供給する。尚、アンプＡＰ1〜ＡＰnは、夫々が同一の内部構成を有する差動増幅器である。
以下に、アンプＡＰ1〜ＡＰnのうちからＡＰ1を抜粋して、本発明に係る差動増幅器について説明する。
図４は、本発明に係る差動増幅器としてのアンプＡＰ1の内部構成を示す回路図である。図４に示すように、アンプＡＰ1は、接続スイッチＳＥ１及びＳＥ２、差動部ＤＦ１及びＤＦ２、出力トランジスタＱｂ、出力スイッチＳＷ、及び制御部ＣＮＴを含む。
接続スイッチＳＥ１及びＳＥ２各々の第１の入力端Ａは入力ラインＬＩＮに接続されており、接続スイッチＳＥ１及びＳＥ２各々の第２の入力端Ｂは出力ラインＬＯＴ（後述する）に接続されている。
接続スイッチＳＥ１は、制御部ＣＮＴから供給された接続設定信号ＳＤ１が図５に示すように［通常］を示す場合には、入力ラインＬＩＮを介して供給された階調電圧Ｖ1を出力端ＹＡを介して差動部ＤＦ１の第１の入力端Ｉ１に供給する。更に、接続設定信号ＳＤ１が［通常］を示す場合には、接続スイッチＳＥ１は、出力ラインＬＯＴを介して供給された出力電圧ＯＵＴを出力端ＹＢを介して差動部ＤＦ１の第２の入力端Ｉ２に供給する。
また、接続設定信号ＳＤ１が図５に示すように［オフセット検出］を示す場合には、接続スイッチＳＥ１は、上記した階調電圧Ｖ1を、出力端ＹＡ及びＹＢを夫々介して差動部ＤＦ１の入力端Ｉ１及びＩ２に供給する。
また、接続設定信号ＳＤ１が図５に示すように［チョッピング］を示す場合には、接続スイッチＳＥ１は、上記した階調電圧Ｖ1を出力端ＹＢを介して差動部ＤＦ１の第２の入力端Ｉ２に供給する。更に、接続設定信号ＳＤ１が［チョッピング］を示す場合には、接続スイッチＳＥ１は、上記した出力電圧ＯＵＴを出力端ＹＡを介して差動部ＤＦ１の第１の入力端Ｉ１に供給する。
接続スイッチＳＥ２は、制御部ＣＮＴから供給された接続設定信号ＳＤ２が図５に示すように［通常］を示す場合には、上記した階調電圧Ｖ1を出力端ＹＡを介して差動部ＤＦ２の第１の入力端Ｉ１に供給する。更に、接続設定信号ＳＤ２が［通常］を示す場合には、接続スイッチＳＥ２は、上記した出力電圧ＯＵＴを出力端ＹＢを介して差動部ＤＦ２の第２の入力端Ｉ２に供給する。
また、接続設定信号ＳＤ２が図５に示すように［オフセット検出］を示す場合には、接続スイッチＳＥ２は、上記した階調電圧Ｖ1を、出力端ＹＡ及びＹＢを夫々介して差動部ＤＦ２の入力端Ｉ１及びＩ２に供給する。
また、接続設定信号ＳＤ２が図５に示すように［チョッピング］を示す場合には、接続スイッチＳＥ２は、上記した階調電圧Ｖ1を出力端ＹＢを介して差動部ＤＦ２の第２の入力端Ｉ２に供給する。更に、接続設定信号ＳＤ１が［チョッピング］を示す場合には、接続スイッチＳＥ２は、上記した出力電圧ＯＵＴを出力端ＹＡを介して差動部ＤＦ２の第１の入力端Ｉ１に供給する。
差動部ＤＦ１及びＤＦ２は同一の内部構成、例えば図６に示す内部構成を有する。
図６に示すように、差動部ＤＦ１及びＤＦ２の各々は、ｎチャネルＭＯＳ（Metal-Oxide-Semiconductor）型のトランジスタＱ１、Ｑ２及びＱａと、ｐチャネルＭＯＳ型のトランジスタＱｃ及びＱｄを有する。
差動対を為すトランジスタＱ１及びＱ２各々のソース端子は、電流源としてのトランジスタＱａのドレイン端子に接続されている。トランジスタＱａのゲート端子には差動部駆動用のバイアス電圧Ｖｂｃが印加されており、そのソース端子には接地電圧Ｖｓｓ（例えば０ボルト）が印加されている。
トランジスタＱ１のドレイン端子は、ラインＬ１を介してトランジスタＱｃのドレイン端子及び出力端Ｙに接続されている。トランジスタＱ２のドレイン端子はラインＬ２を介してトランジスタＱｃのゲート端子と、トランジスタＱｄのドレイン端子及びゲート端子とに夫々接続されている。トランジスタＱｃ及びＱｄ各々のソース端子には電源電圧Ｖｄｄが印加されている。
差動対を為す一方のトランジスタＱ１のゲート端子は第１の入力端Ｉ１に接続されており、他方のトランジスタＱ２のゲート端子は第２の入力端Ｉ２に接続されている。
ここで、トランジスタＱ１は、入力端Ｉ１を介して供給された電圧に対応した電流Ｉ1をラインＬ１に流す。トランジスタＱ２は、入力端Ｉ２を介して供給された電圧に対応した電流Ｉ2をラインＬ２に流す。この際、電流源としてのトランジスタＱａは、バイアス電圧Ｖｂｃに基づき、ラインＬ１に流れる電流Ｉ1と、ラインＬ２に流れる電流Ｉ2とを合成した電流ＩOを生成する。よって、トランジスタＱ１及びＱ２は、ＩO＝Ｉ1＋Ｉ2の関係を満たすように、ラインＬ１及びＬ２に夫々電流Ｉ1及びＩ2を流す。
上記した構成により、差動部ＤＦ１及びＤＦ２の各々は、入力端Ｉ１を介して供給された電圧と入力端Ｉ２を介して供給された電圧との差分値に対応した電圧値をラインＬ１上に生成する。
夫々が上記した構成からなる差動部ＤＦ１及びＤＦ２各々のラインＬ１は、出力端Ｙを介して駆動ラインＬＧに共通に接続されている。この際、差動部ＤＦ１及びＤＦ２各々のラインＬ１上に生成された電圧の各々が駆動ラインＬＧにおいて加算され、この加算された電圧値を有する出力電圧駆動信号ＰＧが出力トランジスタとしてのｐチャネルＭＯＳ型のトランジスタＱｂのゲート端子に供給される。
トランジスタＱｂのソース端子には電源電圧Ｖｄｄが印加されており、そのドレイン端子は出力ラインＬＯＴに接続されている。トランジスタＱｂは、ゲート端子に供給された出力電圧駆動信号ＰＧに基づく出力電流を出力ラインＬＯＴに送出する。これにより、出力ラインＬＯＴ上には、トランジスタＱｂが送出した出力電流に対応した電圧値を有する出力電圧ＯＵＴが生成される。この際、出力電圧ＯＵＴは、出力ラインＬＯＴを介して、接続スイッチＳＥ１及びＳＥ２各々の入力端Ｂ、制御部ＣＮＴ、及び出力スイッチＳＷに供給される。
出力スイッチＳＷは、制御部ＣＮＴから供給された出力スイッチ信号ＳＺがスイッチオフを示す場合にはオフ状態となる一方、スイッチオンを示す出力スイッチ信号ＳＺが供給された場合にはオン状態となる。出力スイッチＳＷはオン状態時には、出力ラインＬＯＴと、負荷としての表示デバイス２０のデータラインＤ1とを電気的に接続することにより、上記した出力電圧ＯＵＴを画素駆動電圧Ｇ1として、このデータラインＤ1に供給する。一方、オフ状態時には、出力スイッチＳＷは、出力ラインＬＯＴとデータラインＤ1との電気的接続を遮断する。これにより、データラインＤ1はハイインピーダンス状態となる。
制御部ＣＮＴは、差動対ＤＦ１におけるオフセット値を示す第１のオフセット情報Ｆ１（後述する）を保持するラッチＬＣ１、及び差動対ＤＦ２におけるオフセット値を示す第２のオフセット情報Ｆ２（後述する）を保持するラッチＬＣ２を含む。
制御部ＣＮＴは、図２に示す映像データ信号ＶＤ中において互いに隣接するフレーム同士の間に設けられているブランク期間ＢＰ内で、図７に示す第１オフセット検出処理ＯＦＳ１、第２オフセット検出処理ＯＦＳ２、及びオフセットキャンセル処理ＯＦＳＣを順次実行する。
先ず、第１オフセット検出処理ＯＦＳ１では、制御部ＣＮＴは、図８に示すように、スイッチオフを示す出力スイッチ信号ＳＺを出力スイッチＳＷに供給する。更に、第１オフセット検出処理ＯＦＳ１では、制御部ＣＮＴは、図８に示すように［オフセット検出］を示す接続設定信号ＳＤ１を接続スイッチＳＥ１に供給すると共に、［通常］を示す接続設定信号ＳＤ２を接続スイッチＳＥ２に供給する。
上記した第１オフセット検出処理ＯＦＳ１により、アンプＡＰ1は、等価的に図９に示すような接続状態となる（第１オフセット検出モード）。第１オフセット検出モードでは、差動対ＤＦ１の入力端Ｉ１及びＩ２には共に階調電圧Ｖ1が供給される。これにより、差動対ＤＦ１の出力値はこの差動対ＤＦ１のオフセット値を表すものとなる。よって、差動対ＤＦ２の出力値に拘わらず、駆動ラインＬＧには差動対ＤＦ１のオフセット値に対応した電圧が生成される。また、この際、図９に示すように、アンプＡＰ1の出力ラインＬＯＴは表示デバイス２０のデータラインＤ1と電気的に遮断されているので、差動対ＤＦ１のオフセット値を反映させた出力電圧ＯＵＴが出力ラインＬＯＴを介して制御部ＣＮＴに供給される。これにより、制御部ＣＮＴのラッチＬＣ１は、出力電圧ＯＵＴにて表される差動対ＤＦ１のオフセット値を取り込む。
制御部ＣＮＴは、上記した第１オフセット検出処理ＯＦＳ１の動作を１水平走査期間に亘り実行する。その結果、１水平走査期間の経過直前にラッチＬＣ１に取り込まれたオフセット値が、第１のオフセット情報Ｆ１としてラッチＬＣ１に保持される。
従って、第１オフセット検出処理ＯＦＳ１により、差動対ＤＦ１のオフセット値が検出されるのである。
第１オフセット検出処理ＯＦＳ１の実行後、引き続き、制御部ＣＮＴは、図７に示す第２オフセット検出処理ＯＦＳ２を実行する。
第２オフセット検出処理ＯＦＳ２では、制御部ＣＮＴは、図８に示すように、スイッチオフを示す出力スイッチ信号ＳＺを出力スイッチＳＷに供給する。更に、第２オフセット検出処理ＯＦＳ２では、制御部ＣＮＴは、図８に示すように、［通常］を示す接続設定信号ＳＤ１を接続スイッチＳＥ１に供給すると共に、［オフセット検出］を示す接続設定信号ＳＤ２を接続スイッチＳＥ２に供給する。
上記した第２オフセット検出処理ＯＦＳ２により、アンプＡＰ1は、等価的に図１０に示すような接続状態となる（第２オフセット検出モード）。第２オフセット検出モードでは、差動対ＤＦ２の入力端Ｉ１及びＩ２には共に階調電圧Ｖ1が供給される。これにより、差動対ＤＦ２の出力値はこの差動対ＤＦ２のオフセット値を表すものとなる。よって、差動対ＤＦ１の出力値に拘わらず、駆動ラインＬＧには差動対ＤＦ２のオフセット値に対応した電圧が生成される。また、この際、図１０に示すように、アンプＡＰ1の出力ラインＬＯＴは表示デバイス２０のデータラインＤ1と電気的に遮断されているので、差動対ＤＦ２のオフセット値を反映させた出力電圧ＯＵＴが出力ラインＬＯＴを介して制御部ＣＮＴに供給される。これにより、制御部ＣＮＴのラッチＬＣ２は、出力電圧ＯＵＴにて表される差動対ＤＦ２のオフセット値を取り込む。
制御部ＣＮＴは、上記した第２オフセット検出処理ＯＦＳ２の動作を１水平走査期間に亘り実行する。その結果、１水平走査期間の経過直前にラッチＬＣ２に取り込まれたオフセット値が、第２のオフセット情報Ｆ２としてラッチＬＣ２に保持される。
従って、第２オフセット検出処理ＯＦＳ２により、差動対ＤＦ２のオフセット値が検出されるのである。
第２オフセット検出処理ＯＦＳ２の実行後、引き続き、制御部ＣＮＴは、図７に示すオフセットキャンセル処理ＯＦＳＣを実行する。
オフセットキャンセル処理ＯＦＳＣでは、制御部ＣＮＴは、図８に示すように、スイッチオンを示す出力スイッチ信号ＳＺを出力スイッチＳＷに供給する。更に、オフセットキャンセル処理ＯＦＳＣでは、制御部ＣＮＴは、図８に示すように、［通常］を示す接続設定信号ＳＤ１を接続スイッチＳＥ１に供給する。
尚、オフセットキャンセル処理ＯＦＳＣでは、制御部ＣＮＴは、ラッチＬＣ１及びＬＣ２に保持されているオフセット情報Ｆ１及びＦ２に基づき、接続設定信号ＳＤ２の内容を決定する。
すなわち、図８に示すように、オフセット情報Ｆ１及びＦ２によって表される差動対ＤＦ１及びＤＦ２各々のオフセット値が互いに異なる極性の場合には、制御部ＣＮＴは、［通常］を示す接続設定信号ＳＤ２を接続スイッチＳＥ２に供給する。これにより、アンプＡＰ1は、等価的に図１１に示すような接続状態となる（第１オフセットキャンセルモード）。
第１オフセットキャンセルモードでは、差動対ＤＦ１及びＤＦ２各々の入力端Ｉ１には入力電圧としての階調電圧Ｖ1が供給され、差動対ＤＦ１及びＤＦ２各々の入力端Ｉ２には出力電圧ＯＵＴが供給される。これにより、差動対ＤＦ１及びＤＦ２が夫々ボルテージフォロワとして動作し、これら差動対ＤＦ１及びＤＦ２各々の出力値を加算したものが出力電圧駆動信号ＰＧとしてトランジスタＱｂのゲート端子に供給される。
この際、第１オフセットキャンセルモードを実行する条件は、その直前のオフセット検出処理（ＯＦＳ１、ＯＦＳ２）にて検出された差動対ＤＦ１及びＤＦ２各々のオフセット値の極性が互いに異なっていることである。
よって、第１オフセットキャンセルモードによれば、差動対ＤＦ１及びＤＦ２各々の出力値が加算されることにより、夫々に生じているオフセットの一部が相殺され、その分だけオフセットが低減するという、オフセットキャンセルが為される。
一方、図８に示すように、オフセット情報Ｆ１及びＦ２によって表される差動対ＤＦ１及びＤＦ２各々のオフセット値が同一極性の場合には、制御部ＣＮＴは、［チョッピング］を示す接続設定信号ＳＤ２を接続スイッチＳＥ２に供給する。これにより、アンプＡＰ1は、等価的に図１２に示すような接続状態となる（第２オフセットキャンセルモード）。
第２オフセットキャンセルモードでは、差動対ＤＦ１の入力端Ｉ１には入力電圧としての階調電圧Ｖ1が供給され、差動対ＤＦ１の入力端Ｉ２には出力電圧ＯＵＴが供給される。一方、差動対ＤＦ２の入力端Ｉ１には出力電圧ＯＵＴが供給され、差動対ＤＦ２の入力端Ｉ２には入力電圧としての階調電圧Ｖ1が供給される。つまり、差動対ＤＦ２に対しては、その直前まで入力端Ｉ１に供給していた階調電圧Ｖ1に代えて出力電圧ＯＵＴを入力端Ｉ１に供給すると共に、その直前まで入力端Ｉ２に供給していた出力電圧ＯＵＴに代えて階調電圧Ｖ1を入力端Ｉ２に供給するのである。要するに、第２オフセットキャンセルモードでは、差動対ＤＦ２に対して、オフセット検出処理（ＯＦＳ１、ＯＦＳ２）の直前の段階で入力端Ｉ１及びＩ２に夫々供給していた電圧を相互に入れ換えるのである。これにより、差動対ＤＦ１及びＤＦ２は夫々ボルテージフォロワとして動作し、これら差動対ＤＦ１及びＤＦ２各々の出力値を加算したものが出力電圧駆動信号ＰＧとしてトランジスタＱｂのゲート端子に供給される。
ここで、第２オフセットキャンセルモードを実行する条件は、その直前のオフセット検出処理（ＯＦＳ１、ＯＦＳ２）にて検出された差動対ＤＦ１及びＤＦ２各々のオフセットの極性が同一となっていることである。よって、このような状態で差動対ＤＦ１及びＤＦ２各々の出力値が加算されると全体のオフセット量が増加してしまう。そこで、第２オフセットキャンセルモードでは、差動対ＤＦ１及びＤＦ２のうちのＤＦ２に対してその入力端Ｉ１及びＩ２に夫々供給していた電圧を入れ換えることにより、ＤＦ２のオフセットの極性を強制的にＤＦ１のオフセットの極性と異ならせるのである。
よって、第２オフセットキャンセルモードによれば、差動対ＤＦ１及びＤＦ２各々の出力値が加算されることによって夫々に生じているオフセットの一部が相殺され、その分だけオフセットが低減するという、オフセットキャンセルが為される。
以上のように、本発明に係る差動増幅器としてのアンプＡＰ1は、図４に示すように、第１及び第２の差動部（ＤＦ１、ＤＦ２）、駆動ライン（ＬＧ）、出力トランジスタ（Ｑｂ）、第１の接続スイッチ（ＳＥ１）、第２の接続スイッチ（ＳＥ２）及び制御部（ＣＮＴ）を有する。第１及び第２の差動部は、夫々が第１の入力端（Ｉ１）に供給された電圧と第２の入力端（Ｉ２）に供給された電圧との差分値に対応した電圧を第１ライン（Ｌ１）に生成する。出力トランジスタは、第１及び第２差動部各々の第１ラインに接続された駆動ラインの電圧に基づいて出力電圧を生成する。第１の接続スイッチは、入力電圧（Ｖ1）を第１の差動部の第１の入力端に供給すると共に出力電圧を第１の差動部の第２の入力端に供給する通常接続と、入力電圧を第１の差動部の第１及び第２の入力端に供給するオフセット検出接続と、のうちのいずれか１の接続を行う。第２の接続スイッチは、入力電圧を第２の差動部の第１の入力端に供給すると共に出力電圧を第２の差動部の第２の入力端に供給する通常接続と、入力電圧を第２の差動部の第１及び第２の入力端に供給するオフセット検出接続と、入力電圧を第２の差動部の第２の入力端に供給すると共に出力電圧を第２の差動部の第１の入力端に供給するチョッピング接続とのうちのいずれか１の接続を行う。
制御部は、先ず、第１の接続スイッチをオフセット検出接続に設定した状態で得られた出力電圧を第１のオフセット値とする第１処理（ＯＦＳ１）を実行する。次に、制御部は、第２の接続スイッチをオフセット検出接続に設定した状態で得られた出力電圧を第２のオフセット値とする第２処理（ＯＦＳ２）を実行する。そして、制御部は、第１及び第２のオフセット値が互いに異なる極性である場合には第１及び第２の接続スイッチを通常接続に設定する一方、第１及び第２のオフセット値が同一極性である場合には第１の接続スイッチを通常接続に設定すると共に第２の接続スイッチをチョッピング接続に設定する第３処理（ＯＦＳＣ）を実行する。
よって、かかる構成によれば、第１及び第２の差動部各々のオフセットの極性を互いに異なる状態に設定する接続切替が自動的に為されるので、第１及び第２の差動部の出力同士を接続することによってオフセットキャンセルが施された出力電圧を得ることが可能となる。従って、表示ドライバのアンプとして図４に示す差動増幅器を採用すれば、正極性オフセットを含む出力電圧と、負極性オフセットを含む出力電圧とが交互に出力される従来のアンプを採用した場合に比べて、オフセットに起因する画質不良を低減させることが可能となる。
尚、上記実施例では、各アンプＡＰ内に制御部ＣＮＴを設けるようにしているが、アンプＡＰの外部に制御部ＣＮＴを設け、単一の制御部ＣＮＴにて複数のアンプＡＰを夫々個別に制御するようにしても良い。つまり、データドライバ１３に設けられているアンプＡＰ1〜ＡＰnの各々から制御部ＣＮＴを省き、この制御部ＣＮＴをデータドライバ１３内のアンプＡＰ1〜ＡＰn以外の領域に形成する。この際、制御部ＣＮＴにて、アンプＡＰ1〜ＡＰn各々に対して、上記の第１オフセット検出処理ＯＦＳ１、第２オフセット検出処理ＯＦＳ２、及びオフセットキャンセル処理ＯＦＳＣを順次実行するのである。
これにより、アンプＡＰ1〜ＡＰnの各々内に制御部ＣＮＴを設けた構成に比して、データドライバ１３の装置規模を縮小化することが可能となる。
また、上記実施例において、ラッチＬＣ１（ＬＣ２）は、出力電圧ＯＵＴにて表されるＤＦ１（ＤＦ２）のオフセット値をオフセット情報Ｆ１（Ｆ２）として保持しているが、オフセット値の極性を示す情報をオフセット情報Ｆ１（Ｆ２）として保持するようにしても良い。例えば、オフセット値が負極性であれば論理レベル０（又は１）、正極性であれば論理レベル１（又は０）のオフセット情報Ｆ１（Ｆ２）をラッチＬＣ１（ＬＣ２）に保持するのである。かかる構成によれば、ラッチＬＣ１（ＬＣ２）として、１ビットのラッチを用いれば良いので、オフセット値自体を保持させる場合に比して装置規模を縮小化することが可能となる。
また、上記実施例において制御部ＣＮＴは、図２に示すブランク期間ＢＰ毎、つまりフレーム周期毎に、図７に示す第１オフセット検出処理ＯＦＳ１、第２オフセット検出処理ＯＦＳ２、及びオフセットキャンセル処理ＯＦＳＣを実行している。しかしながら、必ずしもフレーム周期毎にこれらＯＦＳ１、ＯＦＳ２及びＯＦＳＣによる一連の処理を実行する必要は無い。要するに、予め設定した所定のオフセット処理期間毎に、これらＯＦＳ１、ＯＦＳ２及びＯＦＳＣによる一連の処理を実行すれば良いのである。
また、これらＯＦＳ１、ＯＦＳ２及びＯＦＳＣによる一連の処理を、電源投入時においてのみ実行するようにしても良い。
１３ データドライバ
１３３ 出力アンプ部
ＡＰ1〜ＡＰn アンプ
ＣＮＴ 制御部
ＤＦ１、ＤＦ２ 差動部
Ｑｂ トランジスタ
ＳＥ１、ＳＥ２ 接続スイッチ
ＳＷ 出力スイッチ

Claims (15)

  1. 入力電圧を増幅して得た出力電圧を出力ラインを介して送出する差動増幅器であって、
    夫々が、第１の入力端に供給された電圧と第２の入力端に供給された電圧との差分値に対応した電圧を第１ラインに生成する第１及び第２の差動部と、
    前記第１及び第２差動部各々の前記第１ライン同士を接続する駆動ラインと、
    前記駆動ラインの電圧に基づいて前記出力電圧を生成する出力トランジスタと、
    前記入力電圧を前記第１の差動部の前記第１の入力端に供給すると共に前記出力電圧を前記第１の差動部の前記第２の入力端に供給する通常接続と、前記入力電圧を前記第１の差動部の前記第１及び第２の入力端に供給するオフセット検出接続と、のうちのいずれか１の接続を行う第１の接続スイッチと、
    前記入力電圧を前記第２の差動部の前記第１の入力端に供給すると共に前記出力電圧を前記第２の差動部の前記第２の入力端に供給する通常接続と、前記入力電圧を前記第２の差動部の前記第１及び第２の入力端に供給するオフセット検出接続と、前記入力電圧を前記第２の差動部の前記第２の入力端に供給すると共に前記出力電圧を前記第２の差動部の前記第１の入力端に供給するチョッピング接続とのうちのいずれか１の接続を行う第２の接続スイッチと、
    前記第１の接続スイッチを前記オフセット検出接続に設定した状態で得られた前記出力電圧を第１のオフセット値とする第１処理と、前記第２の接続スイッチを前記オフセット検出接続に設定した状態で得られた前記出力電圧を第２のオフセット値とする第２処理と、前記第１及び第２のオフセット値が互いに異なる極性である場合には前記第１及び第２の接続スイッチを前記通常接続に設定する一方、前記第１及び第２のオフセット値が同一極性である場合には前記第１の接続スイッチを前記通常接続に設定すると共に前記第２の接続スイッチを前記チョッピング接続に設定する第３処理とを実行する制御部と、を有することを特徴とする差動増幅器。
  2. オン状態時には前記出力ラインと負荷とを電気的に接続し、オフ状態時には前記出力ラインと前記負荷との電気的接続を遮断する出力スイッチを有し、
    前記制御部は、前記第１処理及び前記第２処理を実行している間だけ前記出力スイッチを前記オフ状態に設定することを特徴とする請求項１記載の差動増幅器。
  3. 前記制御部は、前記第１のオフセット値の極性を示す情報を保持する第１のラッチ、及び前記第２のオフセット値の極性を示す情報を保持する第２のラッチを含むことを特徴とする請求項１又は２記載の差動増幅器。
  4. 前記制御部は、所定のオフセット処理期間毎に、前記第１処理、前記第２処理、及び前記第３処理を順次実行することを特徴とする請求項１〜３のいずれか１に記載の差動増幅器。
  5. 前記制御部は、電源投入時点にのみ、前記第１処理、前記第２処理、及び前記第３処理を順次実行することを特徴とする請求項１〜３のいずれか１に記載の差動増幅器。
  6. 映像データ信号に基づく各画素の輝度レベルに対応した階調電圧の各々を個別に増幅して得た出力電圧の各々を表示デバイスの各データラインに印加する複数の差動増幅器を含む表示ドライバであって、
    前記差動増幅器の各々は、
    夫々が、第１の入力端に供給された電圧と第２の入力端に供給された電圧との差分値に対応した電圧を第１ラインに生成する第１及び第２の差動部と、
    前記第１及び第２差動部各々の前記第１ライン同士を接続する駆動ラインと、
    前記駆動ラインの電圧に基づいて前記出力電圧を生成する出力トランジスタと、
    前記階調電圧を前記第１の差動部の前記第１の入力端に供給すると共に前記出力電圧を前記第１の差動部の前記第２の入力端に供給する通常接続と、前記階調電圧を前記第１の差動部の前記第１及び第２の入力端に供給するオフセット検出接続と、のうちのいずれか１の接続を行う第１の接続スイッチと、
    前記階調電圧を前記第２の差動部の前記第１の入力端に供給すると共に前記出力電圧を前記第２の差動部の前記第２の入力端に供給する通常接続と、前記階調電圧を前記第２の差動部の前記第１及び第２の入力端に供給するオフセット検出接続と、前記階調電圧を前記第２の差動部の前記第２の入力端に供給すると共に前記出力電圧を前記第２の差動部の前記第１の入力端に供給するチョッピング接続とのうちのいずれか１の接続を行う第２の接続スイッチと、
    前記第１の接続スイッチを前記オフセット検出接続に設定した状態で得られた前記出力電圧を第１のオフセット値とする第１処理と、前記第２の接続スイッチを前記オフセット検出接続に設定した状態で得られた前記出力電圧を第２のオフセット値とする第２処理と、前記第１及び第２のオフセット値が互いに異なる極性である場合には前記第１及び第２の接続スイッチを前記通常接続に設定する一方、前記第１及び第２のオフセット値が同一極性である場合には前記第１の接続スイッチを前記通常接続に設定すると共に前記第２の接続スイッチを前記チョッピング接続に設定する第３処理とを実行する制御部と、を有することを特徴とする表示ドライバ。
  7. オン状態時には前記出力ラインと前記表示デバイスの前記データラインとを電気的に接続し、オフ状態時には前記出力ラインと前記データラインとの電気的接続を遮断する出力スイッチを有し、
    前記制御部は、前記第１処理及び前記第２処理を実行している間だけ前記出力スイッチを前記オフ状態に設定することを特徴とする請求項６記載の表示ドライバ。
  8. 前記制御部は、前記第１のオフセット値の極性を示す情報を保持する第１のラッチ、及び前記第２のオフセット値の極性を示す情報を保持する第２のラッチを含むことを特徴とする請求項６又は７記載の表示ドライバ。
  9. 前記制御部は、前記映像データ信号中における互いに隣接するフレーム間に設けられているブランク期間毎に、そのブランク期間内において前記第１処理、前記第２処理、及び前記第３処理を順次実行することを特徴とする請求項６〜８のいずれか１に記載の表示ドライバ。
  10. 前記制御部は、電源投入時点にのみ、前記第１処理、前記第２処理、及び前記第３処理を順次実行することを特徴とする請求項６〜８のいずれか１に記載の表示ドライバ。
  11. 映像データ信号に基づく各画素の輝度レベルに対応した階調電圧の各々を個別に増幅して得た出力電圧の各々を表示デバイスの各データラインに印加する複数の差動増幅器を含む表示ドライバであって、
    前記差動増幅器の各々は、
    夫々が、第１の入力端に供給された電圧と第２の入力端に供給された電圧との差分値に対応した電圧を第１ラインに生成する第１及び第２の差動部と、
    前記第１及び第２差動部各々の前記第１ライン同士を接続する駆動ラインと、
    前記駆動ラインの電圧に基づいて前記出力電圧を生成する出力トランジスタと、
    前記階調電圧を前記第１の差動部の前記第１の入力端に供給すると共に前記出力電圧を前記第１の差動部の前記第２の入力端に供給する通常接続と、前記階調電圧を前記第１の差動部の前記第１及び第２の入力端に供給するオフセット検出接続と、のうちのいずれか１の接続を行う第１の接続スイッチと、
    前記階調電圧を前記第２の差動部の前記第１の入力端に供給すると共に前記出力電圧を前記第２の差動部の前記第２の入力端に供給する通常接続と、前記階調電圧を前記第２の差動部の前記第１及び第２の入力端に供給するオフセット検出接続と、前記階調電圧を前記第２の差動部の前記第２の入力端に供給すると共に前記出力電圧を前記第２の差動部の前記第１の入力端に供給するチョッピング接続とのうちのいずれか１の接続を行う第２の接続スイッチと、を有し、
    前記差動増幅器の各々に対して、前記第１の接続スイッチを前記オフセット検出接続に設定した状態で得られた前記出力電圧を第１のオフセット値とする第１処理と、前記第２の接続スイッチを前記オフセット検出接続に設定した状態で得られた前記出力電圧を第２のオフセット値とする第２処理と、前記第１及び第２のオフセット値が互いに異なる極性である場合には前記第１及び第２の接続スイッチを前記通常接続に設定する一方、前記第１及び第２のオフセット値が同一極性である場合には前記第１の接続スイッチを前記通常接続に設定すると共に前記第２の接続スイッチを前記チョッピング接続に設定する第３処理とを実行する制御部を有することを特徴とする表示ドライバ。
  12. 前記差動増幅器の各々は、オン状態時には前記出力ラインと前記表示デバイスの前記データラインとを電気的に接続し、オフ状態時には前記出力ラインと前記データラインとの電気的接続を遮断する出力スイッチを有し、
    前記制御部は、前記第１処理及び前記第２処理を実行している間だけ前記差動増幅器各々の前記出力スイッチを前記オフ状態に設定することを特徴とする請求項１１記載の表示ドライバ。
  13. 前記制御部は、前記第１のオフセット値の極性を示す情報を保持する第１のラッチ、及び前記第２のオフセット値の極性を示す情報を保持する第２のラッチを含むことを特徴とする請求項１１又は１２記載の表示ドライバ。
  14. 前記制御部は、前記映像データ信号中における互いに隣接するフレーム間に設けられているブランク期間毎に、そのブランク期間内において前記第１処理、前記第２処理、及び前記第３処理を順次実行することを特徴とする請求項１１〜１３のいずれか１に記載の表示ドライバ。
  15. 前記制御部は、電源投入時点にのみ、前記第１処理、前記第２処理、及び前記第３処理を順次実行することを特徴とする請求項１１〜１３のいずれか１に記載の表示ドライバ。
JP2014182026A 2014-09-08 2014-09-08 差動増幅器及び差動増幅器を含む表示ドライバ Active JP6370647B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014182026A JP6370647B2 (ja) 2014-09-08 2014-09-08 差動増幅器及び差動増幅器を含む表示ドライバ
US14/845,264 US9722554B2 (en) 2014-09-08 2015-09-03 Differential amplifier and display driver including the same
CN201510565049.6A CN105405418B (zh) 2014-09-08 2015-09-08 差动放大器和包含差动放大器的显示驱动器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014182026A JP6370647B2 (ja) 2014-09-08 2014-09-08 差動増幅器及び差動増幅器を含む表示ドライバ

Publications (2)

Publication Number Publication Date
JP2016058809A JP2016058809A (ja) 2016-04-21
JP6370647B2 true JP6370647B2 (ja) 2018-08-08

Family

ID=55438038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014182026A Active JP6370647B2 (ja) 2014-09-08 2014-09-08 差動増幅器及び差動増幅器を含む表示ドライバ

Country Status (3)

Country Link
US (1) US9722554B2 (ja)
JP (1) JP6370647B2 (ja)
CN (1) CN105405418B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11282426B2 (en) 2019-05-08 2022-03-22 Samsung Display Co., Ltd. Display device having a switch unit for power switching operation and method of driving the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6782614B2 (ja) * 2016-11-21 2020-11-11 ラピスセミコンダクタ株式会社 出力回路及び液晶表示装置のデータドライバ
KR20180090731A (ko) * 2017-02-03 2018-08-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 패널, 표시 장치, 입출력 장치, 정보 처리 장치

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05243863A (ja) * 1992-02-28 1993-09-21 Citizen Watch Co Ltd チョッパ安定化オペアンプ
JP3550016B2 (ja) * 1998-03-03 2004-08-04 株式会社 日立ディスプレイズ 液晶表示装置の駆動方法および映像信号電圧の出力方法
JPH11305735A (ja) * 1998-04-17 1999-11-05 Sharp Corp 差動増幅回路及びそれを用いた演算増幅器回路並びにその演算増幅器回路を用いた液晶駆動回路
JP3791354B2 (ja) * 2001-06-04 2006-06-28 セイコーエプソン株式会社 演算増幅回路、駆動回路、及び駆動方法
JP4214787B2 (ja) * 2002-02-06 2009-01-28 日本電気株式会社 増幅回路及びその制御方法
JP4291100B2 (ja) * 2003-10-01 2009-07-08 日本電気株式会社 差動増幅回路及びそれを用いた液晶表示装置の駆動回路
JP4826073B2 (ja) * 2004-08-05 2011-11-30 日本電気株式会社 差動増幅器、及びそれを用いた表示装置のデータドライバ
JP4600167B2 (ja) * 2005-06-14 2010-12-15 トヨタ自動車株式会社 差動増幅回路
JP4502207B2 (ja) * 2005-12-28 2010-07-14 ルネサスエレクトロニクス株式会社 差動増幅器とデータドライバ及び表示装置
TWI345745B (en) * 2006-04-13 2011-07-21 Novatek Microelectronics Corp Thin film transistor liquid crystal display panel driving device and method thereof
JP2008026783A (ja) * 2006-07-25 2008-02-07 Seiko Epson Corp 表示パネル駆動回路
JP4275166B2 (ja) * 2006-11-02 2009-06-10 Ｎｅｃエレクトロニクス株式会社 データドライバ及び表示装置
KR20130044643A (ko) * 2011-10-24 2013-05-03 삼성전자주식회사 구동 장치 및 이를 구비한 디스플레이 구동 시스템

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11282426B2 (en) 2019-05-08 2022-03-22 Samsung Display Co., Ltd. Display device having a switch unit for power switching operation and method of driving the same

Also Published As

Publication number Publication date
JP2016058809A (ja) 2016-04-21
CN105405418B (zh) 2020-01-14
US9722554B2 (en) 2017-08-01
US20160071453A1 (en) 2016-03-10
CN105405418A (zh) 2016-03-16

Similar Documents

Publication Publication Date Title
US8471794B2 (en) Driving circuit for display apparatus, and method for controlling same
KR101147354B1 (ko) 출력 버퍼용 슬루율 부스트 회로 및 이를 구비한 출력 버퍼
US9202425B2 (en) Device circuit and display apparatus having operational amplifiers with parasitic diodes
JP6370647B2 (ja) 差動増幅器及び差動増幅器を含む表示ドライバ
JP2018036534A (ja) 表示ドライバ及び半導体装置
JP2019003088A (ja) 出力回路及び表示ドライバ
TWI489430B (zh) 顯示器的驅動裝置
US10796665B1 (en) Control apparatus for driving display panel and method thereof
JP5236434B2 (ja) 表示パネルの駆動電圧出力回路
JP2015184633A (ja) 表示装置及び表示装置の駆動方法
WO2019127638A1 (zh) 伽马参考电压产生电路、液晶显示面板的驱动电路及方法
JP2010122510A (ja) オペアンプ及び表示パネルの駆動装置
JP2010122588A (ja) 表示パネルの駆動電圧出力回路
TWI395193B (zh) 液晶顯示器驅動電路及其驅動方法
CN101339749A (zh) 显示装置的显示驱动器电路
JP6755652B2 (ja) 表示ドライバ
US9705455B2 (en) Random chopper control circuit
JP5596477B2 (ja) 表示パネルの駆動装置
JP4214787B2 (ja) 増幅回路及びその制御方法
JP2018036348A (ja) 表示ドライバ及び半導体装置
JP2007078772A (ja) 自発光型表示装置
JP2010085943A (ja) 液晶表示装置
CN105429604B (zh) 放大电路
TWI463453B (zh) 顯示驅動裝置及顯示面板的驅動方法
EP4362326A1 (en) A differential amplifier and a data driving device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170628

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180612

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180711

R150 Certificate of patent or registration of utility model

Ref document number: 6370647

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150