CN1383164A - 叠层陶瓷电子部件及其制造方法 - Google Patents

叠层陶瓷电子部件及其制造方法 Download PDF

Info

Publication number
CN1383164A
CN1383164A CN02105896A CN02105896A CN1383164A CN 1383164 A CN1383164 A CN 1383164A CN 02105896 A CN02105896 A CN 02105896A CN 02105896 A CN02105896 A CN 02105896A CN 1383164 A CN1383164 A CN 1383164A
Authority
CN
China
Prior art keywords
layer
ceramic
conductor layer
hole
engineering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02105896A
Other languages
English (en)
Other versions
CN1174446C (zh
Inventor
桂田寿
西井基
竹中一彦
水野辰哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN1383164A publication Critical patent/CN1383164A/zh
Application granted granted Critical
Publication of CN1174446C publication Critical patent/CN1174446C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/20—Bonding
    • B23K26/206—Laser sealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H01F27/292—Surface mounted devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Laser Beam Processing (AREA)
  • Devices For Post-Treatments, Processing, Supply, Discharge, And Other Processes (AREA)

Abstract

本发明提供一种导体层和通路孔连接可靠性高、而且没有特性退化的叠层陶瓷电子部件及其制造方法。是在陶瓷原料片(4)上形成辅助磁性体层(辅助陶瓷层)(6)后形成贯通孔(5),然后形成导体层(2a)。还有,将用衍射光栅分光的激光束照射到陶瓷原料片(4)上,形成贯通孔(5)。还有,作为陶瓷原料片(4)及辅助陶瓷层(6)采用以磁性体陶瓷为主成分的材料。将通过陶瓷原料片(4)叠层的导体层(2a)经贯通孔(5)使之相互导通,由此形成线圈,这样制作叠层型电感器。

Description

叠层陶瓷电子部件及其制造方法
技术领域
本申请的发明涉及陶瓷电子部件及其制造方法，详细的说，它涉及在陶瓷元件中具有通过陶瓷层将导体层叠层、经通路孔将导体层连接起来的结构的叠层陶瓷电子部件及其制造方法。
背景技术
代表性的叠层型线圈部件之一是叠层型电感器。而且，在叠层型电感器中有一种叠层型电感器，例如如图5(a)、(b)所示，它具有在元件(片状元件)51中、配设着由连接多个内部导体(线圈图形)52a形成的叠层型线圈52，与此同时，还配设有与线圈52的两端部连接的外部电极53a、53b的结构。
这种叠层型电感器的制造工程如下：将多枚用印刷方法在表面上形成了线圈图形52a的磁性体原料片54叠层，与此同时，在它的上下两面一侧叠层没有形成线圈图形的磁性体原料片(外层用薄片)54a以后，压接、由通路孔55将各线圈图形52a连接起来形成线圈52，在将叠层体(未烧制成的元件)烧制成后，在元件51的两端部上涂覆导电胶、烘烤、形成外部电极53a、53b(图5(a))。
但是，在所述现有的叠层型电感器中，如图6所示、制造中使用的磁性体原料片54，因为预先在它的表面上印刷(付与)了线圈图形52a、与它的周围存在高度差(也就是说，印刷了线圈图形52a的部分厚度大、没有印刷的部分厚度小)，因此，将多枚这样的磁性体原料片54叠层、压接时，就不能将全体均匀的压接，会产生电器特性的参差不齐、层间剥离等问题。
因此，为解决这些问题，如图7、8所示，提出了在磁性体原料片54的表面印刷了线圈图形52a的周围配设辅助磁性体层56的叠层型电感器的制造方法(特公平7-123091号)，以使在烧制成后它的厚度比线圈图形52a的厚度大。此外，在图7、8中，与图5、6附以同样符号的部分、表示同一的或者相当的部分。
采用这种方法制造的叠层型电感器的情况下，由于在线圈图形52a和沿厚度方向邻接的磁性体层(磁性体原料片的烧结体层)54间存在空隙57，由于该空隙57的相对介电常数比磁性体层54的小、分布电容少、高频下的损失能够减小。
但是，在制造设有辅助磁性体层56的叠层型电感器时，历来是在陶瓷体原料片54上形成通路孔55用的贯通孔后，形成线圈图形(导体层)52a、然后形成辅助磁性体层56(特公平7-123091号公报的实施例1)。
这样，在形成线圈图形(导体层)52a后形成辅助磁性体层56的情况下，例如，由于用印刷形成辅助磁性体层56时的渗出、位置偏离等，有时会发生辅助磁性体层56覆盖整个线圈图形(导体层)52a，因而，会有不能经过形成在原料片54上的通路孔(贯通孔)55将线圈图形(导体层)52a导通的情况。
还有，在磁性体原料片上形成通路孔55用的贯通孔后，用印刷形成辅助磁性体层56，然后，在形成线圈图形(导体层)52a的情况下，由于在用印刷形成辅助磁性体层56时的渗出、位置偏离等，有可能发生辅助磁性体层56整个添埋先前形成的通路孔55用的贯通孔、招致连接不良的情况。
这样，为防止发生线圈图形(导体层)52a和通路孔55的连接不良，以往是如图9所示那样，在线圈图形(导体层)52a的必须与通路孔55连接的端部上设置连接用的接合面(大面积部)58。
但是，设置大面积的接合面58、虽然能够提高通路孔55的连接可靠性，但是，线圈周围的发生磁通量的空间变小、不能得到希望的电感值，因而，产生招致特性退化的问题。
本申请的发明的目的就是为解决上述问题，提供没有特性退化的、能够提高导体层和通路孔连接可靠性的叠层陶瓷电子部件及其制造方法。
发明内容
为达到上述目的，有关本申请的发明1的叠层陶瓷电子部件的制造方法的特征是，它具备：辅助陶瓷层形成工程、通路孔用贯通孔形成工程、导体层形成工程、叠层体形成工程、烧结体形成工程和外部电极形成工程；辅助陶瓷层形成工程，将辅助陶瓷层形成在陶瓷原料片的必须形成导体层区域的周围；通路孔用贯通孔形成工程，将通路孔用贯通孔形成在所述陶瓷原料片的、被所述辅助陶瓷层包围的、必须形成导体层的区域的规定位置上、使通过陶瓷层配设的导体层相互连接；导体层形成工程，将导体层形成在所述陶瓷原料片的、被所述辅助陶瓷层包围的区域上；叠层体形成工程，叠层体由所述辅助陶瓷层及形成了所述导体层的陶瓷原料片叠层、压接、所述导体层经所述贯通孔相互连接形成；烧结体形成工程，烧结体是将所述叠层体烧制而成；外部电极形成工程，外部电极是在烧结体表面规定的部分上涂敷电极胶、烘烤形成，使它与所述烧结体的导体层导通。
本申请的发明(本发明1)的叠层陶瓷电子部件的制造方法因为是在陶瓷原料片上形成辅助陶瓷层后、形成通路孔用贯通孔，然后形成导体层的，因而，能够防止象在形成导体层后形成辅助陶瓷层的情况下，用印刷法形成辅助陶瓷层时因渗出、位置偏离产生的辅助陶瓷层将导体层完全覆盖的问题，也能防止象在陶瓷原料片上形成通路孔用贯通孔后、用印刷法形成辅助陶瓷层、然后形成导体层的情况下，由印刷形成辅助陶瓷层时因渗出、位置偏离将通路孔用贯通孔填埋的问题，因而，能够提高导体层和通路孔的连接可靠性。
还有，在导体层必须与通路孔连接的端部上不设接合面，或者即使在设接合面的情况下也没必要设大的接合面，就能确保导体层和通路孔的连接，能够确保得到所希望的特性。
此外，本申请的发明中，所谓「在陶瓷原料片的必须形成导体层的区域的周围形成辅助陶瓷层」是意味着在陶瓷原料片的不形成导体层的区域上形成辅助陶瓷层的概念，并不是仅限于形成的辅助陶瓷层将导体层的周围完全包围起来的情况，而是也包含象导体层的一部分形成在陶瓷原料片的端部情况那样，不完全包围导体层周围的广义的概念。
还有，本发明2的叠层陶瓷电子部件制造方法的特征是：所述贯通孔是用衍射光栅分光后的激光束照射到陶瓷原料片上形成的。
用衍射光栅分光后的激光束照射陶瓷原料片形成贯通孔的情况下，能够以极高的效率对陶瓷原料片形成微细、尺寸精度和位置精度高的贯通孔，能够高效率制造本申请的发明的陶瓷电子部件。
还有，本发明3的叠层陶瓷电子部件制造方法的特征是：所述陶瓷原料片及所述辅助陶瓷层是以磁性体陶瓷为主成分的。
由于用磁性体陶瓷为主成分做陶瓷原料片和辅助陶瓷层，能够取得大的电感，因而能够提高特性。
还有，本发明4的叠层陶瓷电子部件制造方法的特征是：将通过所述陶瓷原料片叠层形成的所述导体层、经所述贯通孔使其导通、形成线圈，由此制作叠层型电感。
在将通过陶瓷原料片叠层而成的导体层经贯通孔使之相互间导通形成线圈的情况下，能够得到具备导体层连接可靠性高、能取得大电感的线圈的叠层型电感器。
还有，本申请的发明(本发明5)的叠层陶瓷电子部件的特征是：在至少具有(a)具备用激光加工形成的微细通路孔的陶瓷层，(b)通过所述陶瓷层配设的多个导体层、经所述通路孔相互连接的导体层，(c)在具有将配设在所述导体层周围的辅助陶瓷层叠层、一体烧结结构的叠层陶瓷元件的表面上，配设有与所述导体层导通的外部电极。
本申请的发明(本发明5)的叠层陶瓷电子部件，在具有具备由激光加工形成的通路孔的陶瓷层，通过陶瓷层配设的多个导体层、经通路孔相互连接的导体层，和配设在导体层周围的辅助陶瓷层叠层、一体烧结结构的叠层陶瓷元件的表面上、具有配设有通过引出电极与导体层导通的外部电极的结构，经通路孔导体层确实连接的同时、由于具备辅助陶瓷层就没有层间剥离等的结构上的缺陷和电气特性的参差不齐，而且、能够确实制造导体层连接可靠性高的叠层陶瓷电子部件。
此外，由于由激光加工形成的贯通孔形状精度、位置精度特别的高，导体层经该贯通孔确实连接，能够得到具备足够可靠性的叠层陶瓷电子部件。
还有，本发明6的叠层陶瓷电子部件的特征是：所述陶瓷层及所述辅助陶瓷层的主成分是磁性体陶瓷。
在陶瓷层及辅助陶瓷层以磁性体陶瓷为主成分材料形成的情况下，能够取得大的电感，能够提高叠层陶瓷电子部件的特性。
还有，本发明7的叠层陶瓷电子部件的特征是：它是具备所述导体层经所述通路孔相互连接而形成的线圈的叠层型电感。
通过陶瓷层叠层而成的导体层经贯通孔相互导通形成线圈的情况下，导体层的连接可靠性高、确实能取得足够的电感，能得到特性优秀的叠层型电感。
附图说明
图1是示出有关本申请的发明一实施方式的叠层陶瓷电子部件(叠层型电感)的制造方法的一工程图，(a)是示出在磁性体原料片上形成辅助磁性体层状态的立体图，(b)示出在形成了辅助磁性体层的磁性体原料片的规定位置上形成了通路孔用贯通孔状态的图，(c)示出在磁性体原料片的没有形成辅助磁性体层的区域上形成了导体层状态的立体图。
图2是示出本申请的发明实施方式变形例的图，(a)是示出在磁性体原料片上形成了辅助磁性体层及通路孔用贯通孔状态的图，(b)是在磁性体原料片的没有形成辅助磁性体层的区域上形成了导体层状态的立体图。
图3是示出有关本申请的发明一实施方式的叠层陶瓷电子部件(叠层型电感)内部结构的分解立体图。
图4是示出有关本申请的发明一实施方式的叠层陶瓷电子部件(叠层型电感)的立体图。
图5是示出现有的叠层型电感的图，(a)是立体图，(b)是显示内部结构的分解立体图。
图6是现有的叠层型电感器的重要部位剖面图。
图7是显示现有的其它叠层型电感器的分解立体图。
图8是现有的其它叠层型电感器的重要部位剖面图。
图9是显示在端部设置了接合面的导体层的图。
符号说明
1—叠层体，2—线圈，2a—导体层，3a、3b—外部电极，4—磁性体原料片，4a—没有配设导体层的磁性体原料片，5—通路孔(贯通孔)，6—辅助磁性体层(辅助陶瓷层)，12—接合面。
具体实施方式
下面，根据附图说明本申请的发明的实施方式。此外，在以下的实施方式中，以具有在磁性体陶瓷中配设了线圈结构的叠层型电感的制造方法为例进行说明。
(1)首先，把按三氧化二铁(Fe2O3)：49mol％、氧化锌(ZnO)：29mol％、氧化镍(NiO)：14mol％、氧化铜(CuO)：8mol％的比例秤量的各材料、在球磨机内湿式调合15小时、将得到的粉末在75℃下暂烧1小时。而且，将得到的暂烧粉末在球磨机内15小时湿式粉碎后，由干燥粉碎得到铁酸盐粉末。
(2)然后，对这些铁酸盐粉末加入胶粘剂树脂、增塑剂及湿润剂，在球磨机内进行15小时的混合，然后，进行减压脱泡得到铁酸盐浆。
(3)而且，用法兰盘涂敷器(Lip coater)或者复合涂敷器(Multicoater)将这样得到的铁酸盐浆作成膜厚为25μm的长尺寸铁酸盐原料片，将它按规定的尺寸切断、得到多枚磁性体原料片。
(4)其次，如图1(a)所示，用网印法等方法将在所述(3)得到的铁酸盐浆印刷在得到的磁性体原料片4的、应形成导体层2a(图1(c))的区域周围(即：磁性体原料片4的、没有形成导体层2a的区域)上，形成膜厚20μm的辅助磁性体层6。此外，辅助磁性体层6形成在与具备接合区12(图1(c))的导体层2a(图1(c))相对应的区域上。
(5)然后，如图1(b)所示，在磁性体原料片4的、被辅助陶瓷层6包围的、应形成导体层2a(图1(c))区域的规定的位置上、形成为形成导体层2a相互连接的线圈2(图3、图4)的通路孔用的贯通孔5。
此外，在该实施方式中、用以下说明的激光加工形成了烧制成后的直径为50μm的贯通孔5。
也就是说，贯通孔5用以下方法形成，用具备支持磁性体原料片(母片)移动的X-Y工作台、CO2、YAG等的激光光源，具有与能使从激光光源发射的激光束通过的贯通孔相对应的形状、例如有圆形的剖面形状的分光成多个激光束的衍射光栅，将通过衍射光栅被分光的激光束按规定的反射角反射的电扫描反射镜，将被反射的激光束聚光的聚光镜的加工装置，在磁性体原料片上预先设定与各个元件相对应的分区，一面移动该磁性体原料片、一面对一个一个的分区同时形成所要个数的贯通孔。
而且，在用这样的激光束照射方法的情况下，能够以±10μm的位置精度、对陶瓷原料片高效率的形成直径从50μm到200μm的贯通孔。因此，能够以相同的制品尺寸，形成圈数很多的线圈。
此外，贯通孔的形成方法不仅限于上述的激光束照射方法，也能适应于用金属模的穿孔加工、用穿孔器的穿孔等方法。
(6)而且，如图1(c)所示，在磁性体原料片4的、不形成辅助磁性体层6的区域上，涂敷以银粉末或者银合金粉末为导电成分的电极胶、形成膜厚25μm的导体层2a。此外，在该实施方式中，为更进一步提高导体层2a与通路孔(贯通孔)5的连接可靠性，在导体层2a的、成为与通路孔(贯通孔)5的连接部的端部(贯通孔5形成位置的周围部分)上形成了接合区12(烧制成后的直径约120μm)。
但是，采用该实施方式的方法，由于采用激光照射方法形成贯通孔5，能够在所希望的位置上确实形成贯通孔5，也能够得到如图2(a)、(b)所示的结构，在导体层2a(图2(b))的端部上、以不形成接合区的图形形成辅助磁性体层6，在规定的位置上形成贯通孔5后(图2(a))、形成在端部上没设接合区的导体层2a(图2(b))，用通路孔(贯通孔)5将该导体层2a连接形成线圈。
(7)然后如图3所示，形成贯通孔5，而且将配设了辅助磁性体层6及导体层2a的磁性体原料片4按规定的枚数重叠的同时、在它的上下两面侧上叠层没形成贯通孔、导体层、辅助磁性体层等的外层用的磁性体原料片4a，得到叠层体1。
(8)然后，在1.0t/cm2的压力下将该叠层体1压接、形成叠层压接体。在该叠层压接体(未加工的叠层压接体)的内部、导体层2a由通路孔(贯通孔)5连接、形成线圈2。
此外，通常是采用母磁性体原料片、同时制造多个元件的制造方法，在那种情况下、在这种未加工的叠层压接体的阶段，能够分割成各个元件。
(9)然后，在400℃下将该叠层体(未加工叠层压接体)进行2小时的脱粘接剂处理之后，再在900℃下烧结90分钟、得到电感器元件(烧结体)。
(10)接着，在电感器元件(烧结体)的两端面上、用浸渍法涂敷电极胶、在100℃下干燥10分钟之后，在780℃下将涂敷膜烧结15分钟、形成一对外部电极3a、3b，使线圈图形的引出部(最上层的导体层2a及最下层的导体层2a)导通。
因此，得到如图4所示的具有以下结构的叠层型电感器。该叠层型电感器是在元件1中配置线圈2，并且，在元件1的两端部配设与线圈2导通的一对外部电极3a、3b。
采用上述实施方式的方法，由于在磁性体原料片4上形成辅助磁性体层6后，形成贯通孔5，然后形成导体层2a，就能够防止例如在形成导体层后形成辅助磁性体层情况下所产生的辅助磁性体层完全覆盖导体层的问题，还可以防止在陶瓷原料片上形成通路孔用的贯通孔后，用印刷形成辅助磁性体层，然后形成导体层的情况下，辅助磁性体层填埋通路孔用贯通孔的问题，能够提高导体层2a和通路孔(贯通孔)5的连接可靠性。
还有，由于设在导体层2a的必须与通路孔(贯通孔)5连接的端部上的接合面12即使小、也能使导体层2a和通路孔(贯通孔)5准确连接，能充分确保线圈周围的磁通量产生的空间，能够得到具备所希望电感的电感器(采用本申请的发明，也可以没有接合区12)。
此外，调查了用上述实施方式的方法制造的叠层型电感器的导体层2a和通路孔(贯通孔)5的连接状态。提供实验的叠层型电感器的导电层2a的端部的接合区12的直径是120μm，贯通孔5的直径是50μm。
还有，为了比较，准备了具有与上述实施方式的叠层型电感器同样结构的叠层型电感器，在陶瓷原料片上形成贯通孔后，形成导体层，然后在导体层的周围形成辅助磁性体层的叠层型电感器(现有例)，及在陶瓷原料片上形成辅助磁性体层后形成贯通孔，然后，形成导体层的叠层型电感器(比较例)，与上述实施方式的叠层型电感器的情况一样，调查了导体层和通路孔(贯通孔)的连接状态。
调查结果示于表1(实施例、现有例、比较例的样品数都是200个)。【表1】
    制造方法 连接不良发生率(％)
现有例 贯通孔形成→导体层形成→辅助磁性体层形成     4
比较例 贯通孔形成→辅助磁性体层形成→导体层形成     8
实施例 辅助磁性体层形成→贯通孔形成→导体层形成     0
从表1可知：在现有例和比较例的叠层型电感器中，连接不良是4％(现有例)、及8％(比较例)，而在有关本申请的发明的叠层型电感器中没有发生连接不良。从这个结果可以知道采用本申请发明能够得到导体层2a和通路孔(贯通孔)5的连接可靠性高的叠层型电感器。
此外，在所述实施方式中，以叠层型电感器为例作了说明，本申请的发明不局限于叠层型电感器，也能广泛适用于在元件中配设有叠层型线圈、电容器部分等的叠层型LC复合部件及其它的各种各样的叠层陶瓷电子部件。
进一步，本申请的发明在其它的点上也不是仅限于所述实施方式，在发明要旨的范围内，可加以种种的应用、变形。发明的效果
如上所述，本申请发明(本发明1)的叠层陶瓷电子部件的制造方法由于是在陶瓷原料片上形成辅助陶瓷层后，形成通路孔用的贯通孔，然后形成导体层的，能够防止象在形成导体层后形成辅助陶瓷层的情况下那样，用印刷形成辅助陶瓷层时，因渗出、位置偏差等而发生辅助陶瓷层整个覆盖导体层的情况，还有，也能防止象在陶瓷原料片上形成通路孔用贯通孔后，由印刷形成辅助陶瓷层，然后形成导体层那种情况下那样，用印刷形成辅助陶瓷层时因渗出、位置偏差等而产生的通路孔用贯通孔被全部填埋的问题，能够提高导体层和通路孔的连接可靠性。
还有，因为在导体层的必须与通路孔连接的端部上不设接合区，或者即使设置接合区也不要大的接合区，就能够使导体层和通路孔准确连接，因而能够确保所希望的特性。
还有，象本发明2的叠层陶瓷电子部件制造方法那样，用衍射光栅分光的激光束照射陶瓷原料片形成贯通孔的情况下，由于能够以极高的效率对陶瓷原料片形成微细、尺寸精度和位置精度都高的贯通孔，因而能够高效率制造本申请发明的叠层陶瓷电子部件。
还有，象本发明3的叠层陶瓷电子部件制造方法那样，作为陶瓷原料片及辅助陶瓷层，在以磁性体陶瓷为主成分的情况下，能够取得大的电感、能够提高特性。
还有，象本发明4的叠层陶瓷电子部件制造方法那样，将通过陶瓷原料片叠层的导体层、经贯通孔相互导通、形成线圈的情况下，能够得到具备导体层的连接可靠性高、能够取得大电感的线圈的叠层型电感器。
还有，本申请的发明(本发明5)的叠层陶瓷电子部件因为在具有将由激光加工形成的微细、位置精度、形状精度高的通路孔的陶瓷层，通过陶瓷层配设多个导体层，经通路孔相互连接的导体层和配设在导体层周围的辅助陶瓷层叠层、一体化烧结结构的叠层陶瓷元件的表面上、具有配设有通过引出电极与导体层导通的外部电极的结构，导体层确实能经微细且位置精度、形状精度高的通路孔连接，具备高可靠性、而且、因为具备辅助陶瓷层，因而能够得到没有层间剥离等结构缺陷、电气特性参差不齐的叠层陶瓷电子部件。
还有，象本发明6的叠层陶瓷电子部件那样，在用以磁性体陶瓷为主成分的材料形成陶瓷层及辅助陶瓷层的情况下，因为能够取得大的电感，能够提高叠层陶瓷电子部件的特性。
还有，象本发明7的叠层陶瓷电子部件那样，通过陶瓷层叠层而成的导体层，经通路孔相互导通形成线圈的情况下，能够确实取得导体层连接可靠性高、有足够的电感值，因而，能够得到特性优秀的叠层型电感器。

Claims (7)

1.一种叠层陶瓷电子部件的制造方法，其特征在于：
它具备：辅助陶瓷层形成工程、通路孔用贯通孔形成工程、导体层形成工程、叠层体形成工程、烧结体形成工程和外部电极形成工程；
辅助陶瓷层形成工程中将辅助陶瓷层形成在陶瓷原料片的必须形成导体层区域的周围，
通路孔用贯通孔形成工程中将通路孔用贯通孔形成在所述陶瓷原料片的、被所述辅助陶瓷层包围的、必须形成导体层的区域的规定的位置上、通过陶瓷层使配设的导体层相互连接，
导体层形成工程中将导体层形成在所述陶瓷原料片的被所述辅助陶瓷层包围的区域上，
叠层体形成工程中将所述辅助陶瓷层及形成了所述导体层的陶瓷原料片叠层、压接，形成所述导体层经贯通孔相互连接的叠层体，
烧结体形成工程中将所述叠层体烧制形成烧结体，
外部电极形成工程中在烧结体的表面规定的部分上、涂敷电极胶、烘烧、形成外部电极、使与所述烧结体的导体层导通。
2.根据权利要求1所述的叠层陶瓷电子部件的制造方法，其特征在于：
用衍射光栅分光的激光束照射陶瓷原料片形成所述贯通孔。
3.根据权利要求1或2所述的叠层陶瓷电子部件的制造方法，其特征在于：
所述陶瓷原料片及所述辅助陶瓷层以磁性体陶瓷为主要成分。
4.根据权利要求1～3中任一权利要求所述的叠层陶瓷电子部件的制造方法，其特征在于：
将通过所述陶瓷原料片叠层而成的所述导体层、经所述贯通孔使之导通、形成线圈，由此制作叠层型电感器。
5.一种叠层陶瓷电子部件，其特征在于：至少、它具有由(a)具备由激光加工形成的微细的通路孔的陶瓷层、和(b)通过所述陶瓷层配设的多个导体层、经所述通路孔相互连接的导体层、和(c)配设在所述导体层周围的辅助陶瓷层叠层、一体化烧结形成的结构，在具有这样结构的叠层陶瓷元件的表面上、配设与所述导体层导通的外部电极。
6.根据权利要求5所述的叠层陶瓷电子部件，其特征在于：
所述陶瓷层及辅助陶瓷层以磁性体陶瓷为主成分。
7.根据权利要求5或6所述的叠层陶瓷电子部件，其特征在于：
它是具备所述导体层经所述通路孔相互连接形成的线圈的叠层型电感器。
CNB021058962A 2001-04-20 2002-04-12 叠层陶瓷电子部件及其制造方法 Expired - Lifetime CN1174446C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001123020A JP3680758B2 (ja) 2001-04-20 2001-04-20 積層セラミック電子部品の製造方法
JP2001123020 2001-04-20

Publications (2)

Publication Number Publication Date
CN1383164A true CN1383164A (zh) 2002-12-04
CN1174446C CN1174446C (zh) 2004-11-03

Family

ID=18972639

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021058962A Expired - Lifetime CN1174446C (zh) 2001-04-20 2002-04-12 叠层陶瓷电子部件及其制造方法

Country Status (4)

Country Link
JP (1) JP3680758B2 (zh)
KR (1) KR20020082751A (zh)
CN (1) CN1174446C (zh)
TW (1) TW544695B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1327747C (zh) * 2003-03-11 2007-07-18 富士通日立等离子显示器股份有限公司 电路板组件
CN1906715B (zh) * 2004-12-20 2010-06-16 株式会社村田制作所 层压陶瓷电子元件及其制造方法
CN102982987A (zh) * 2012-12-10 2013-03-20 深圳顺络电子股份有限公司 一种叠层线圈元器件制作方法
CN102301437B (zh) * 2009-02-02 2013-08-07 株式会社村田制作所 层叠电感
CN103377798A (zh) * 2012-04-17 2013-10-30 英诺晶片科技股份有限公司 电路保护装置
CN103887053A (zh) * 2014-04-10 2014-06-25 深圳市宏业翔科技有限公司 一种叠层片式电感器的制造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007152374A (ja) * 2005-12-02 2007-06-21 Fuji Electric Device Technology Co Ltd フェライト板のスルーホール形成方法
JP2008130736A (ja) * 2006-11-20 2008-06-05 Hitachi Metals Ltd 電子部品及びその製造方法
JP2010040860A (ja) * 2008-08-06 2010-02-18 Murata Mfg Co Ltd 積層コイル部品およびその製造方法
JP5245645B2 (ja) * 2008-08-25 2013-07-24 株式会社村田製作所 積層型コイル部品の製造方法
JP5293471B2 (ja) * 2009-07-14 2013-09-18 株式会社村田製作所 電子部品の製造方法
JP6090458B2 (ja) * 2013-09-04 2017-03-08 株式会社村田製作所 積層電子部品の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1327747C (zh) * 2003-03-11 2007-07-18 富士通日立等离子显示器股份有限公司 电路板组件
CN1906715B (zh) * 2004-12-20 2010-06-16 株式会社村田制作所 层压陶瓷电子元件及其制造方法
CN102301437B (zh) * 2009-02-02 2013-08-07 株式会社村田制作所 层叠电感
CN103377798A (zh) * 2012-04-17 2013-10-30 英诺晶片科技股份有限公司 电路保护装置
CN102982987A (zh) * 2012-12-10 2013-03-20 深圳顺络电子股份有限公司 一种叠层线圈元器件制作方法
CN103887053A (zh) * 2014-04-10 2014-06-25 深圳市宏业翔科技有限公司 一种叠层片式电感器的制造方法
CN103887053B (zh) * 2014-04-10 2016-04-27 深圳市宏业翔科技有限公司 一种叠层片式电感器的制造方法

Also Published As

Publication number Publication date
JP2002319519A (ja) 2002-10-31
JP3680758B2 (ja) 2005-08-10
CN1174446C (zh) 2004-11-03
TW544695B (en) 2003-08-01
KR20020082751A (ko) 2002-10-31

Similar Documents

Publication Publication Date Title
CN1174446C (zh) 叠层陶瓷电子部件及其制造方法
CN1175438C (zh) 层叠型线圈部件及其制造方法
CN1137497C (zh) 电感器件及其制造方法
KR101141442B1 (ko) 내부전극용 도전성 페이스트 조성물 및 이를 이용한 적층 세라믹 커패시터의제조방법
CN1781166A (zh) 层叠式陶瓷电子元件及其制造方法
CN1662116A (zh) 多层陶瓷基板及其制造方法
CN1701398A (zh) 层式线圈元件及其制造方法
CN1192696C (zh) 导电浆和用它制造多层陶瓷电子部件的方法
CN1258373A (zh) 复合元件及其制造方法
CN1520250A (zh) 用于互连多层印刷电路板的方法
KR100721322B1 (ko) 세라믹 그린시트용 캐리어 필름 및 그것을 이용한 세라믹그린시트의 가공방법, 전자부품의 제조방법
CN1384700A (zh) 多层陶瓷衬底的制造方法
CN1300526A (zh) 陶瓷电路板的制造方法以及陶瓷电路板
CN1178237C (zh) 叠层陶瓷电子元件的制造方法以及叠层电感器的制造方法
CN1909126A (zh) 叠层电容器的制造方法以及叠层电容器
KR100379205B1 (ko) 도전성 페이스트, 적층 세라믹 커패시터 및 이것의 제조방법
CN1220994C (zh) 积层电子元件
JP2006303057A (ja) 多層セラミック基板およびその製造方法
JPWO2006134673A1 (ja) セラミック板の製造方法
JP4290237B2 (ja) 積層電子部品の製造方法
CN1729566A (zh) 电子部件的制造方法及电子部件
KR100369302B1 (ko) 다층 형태의 칩 소자 및 그 제조 방법
JP5831984B2 (ja) 配線基板の製造方法
US20230420182A1 (en) Coil-component manufacturing method and coil component
JP4321200B2 (ja) 積層セラミック電子部品の製造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20041103