KR20020082751A - 적층세라믹 전자부품 및 그 제조방법 - Google Patents

Abstract

도체층과 바이어홀의 접속신뢰성이 높고, 또한 특성의 열화가 없는 적층세라믹 전자부품 및 그 제조방법을 제공한다.

세라믹그린시트(4)에 보조자성체층(보조세라믹층)(6)을 형성한 후, 관통구멍(5)을 형성하고, 그 후 도체층(2a)을 형성한다.

또, 회절격자로 분광된 레이저빔을 세라믹그린시트(4)에 조사함으로써 관통구멍(5)을 형성한다.

또, 세라믹그린시트(4) 및 보조세라믹층(6)으로서 자성체세라믹을 주성분으로 하는 것을 이용한다.

세라믹그린시트(4)를 매개로 적층된 도체층(2a)을 관통구멍(5)을 지나 서로 도통시킴으로써 코일을 형성하고, 적층형 인덕터로 한다.

Description

적층세라믹 전자부품 및 그 제조방법{LAMINATED CERAMIC ELECTRONIC COMPONENT AND METHOD OF MANUFACTURING THE SAME}

본 발명은 세라믹전자부품 및 그 제조방법에 관한 것으로, 상세하게는 세라믹소자중에 세라믹층을 매개로 도체층이 적층되어 바이어홀을 통해 도체층이 접속된 구조를 갖는 적층세라믹 전자부품 및 그 제조방법에 관한 것이다.

대표적인 적층형 코일부품의 하나로, 적층형 인덕터가 있다. 그리고, 적층형 인덕터 중에는 예를 들면, 도 5의 (a),(b)에 나타내듯이, 소자(칩형상소자)(51)중에 복수의 내부도체(코일패턴)(52a)를 접속함으로써 형성된 적층형 코일(52)이 형성되어 있는 동시에, 코일(52)의 양단부와 접속하도록 외부전극(53a,53b)이 형성된 구조를 갖는 적층형 인덕터가 있다.

이러한 적층형 인덕터는 예를 들면, 인쇄공법에 의해 코일패턴(52a)이 표면에 형성된 자성체 그린시트(54)를 복수매 적층하는 동시에 그 상하 양면측에 코일패턴이 형성되어 있지 않은 자성체 그린시트(외층용 시트)(54a)를 적층한 후, 압착하고, 각 코일패턴(52a)을 바이어홀(55)에 의해 접속해서 코일(52)을 형성하고, 적층체(미소성의 소자)를 소성한 후, 소자(51)의 양단부에 도전페이스트를 도포, 베이킹해서 외부전극(53a,53b)(도 5의 (a))을 형성하는 공정을 통해 제조되어 있다.

그런데, 상기 종래의 적층형 인덕터에 있어서는 도 6에 나타내듯이, 제조에 이용되는 자성체 그린시트(54)는 표면에 코일패턴(52a)이 인쇄(부여)되어 있고, 그 주위와는 단차가 있으므로(즉, 코일패턴(52a)이 인쇄되어 있는 부분의 두께가 크고, 인쇄되어 있지 않은 부분의 두께가 작다), 이 자성체그린시트(54)를 복수매 적층하여 압착했을 때, 전체를 균일하게 압착할 수 없고, 전기특성에 불균일함이 발생하여 층간박리를 발생시킨다라는 문제점이 있다.

그래서, 이러한 문제점을 해결하기 위해, 도 7,8에 나타내듯이, 자성체그린시트(54)의 표면에 인쇄된 코일패턴(52a)의 주위에 소성후에 있어서, 그 두께가 코일패턴(52a)의 두께보다 커지도록 보조자성체층(56)을 형성하도록 한 적층형 인덕터의 제조방법이 제안되고 있다(특공평 7-123091호). 또, 도 7, 8에 있어서, 도 5,6과 동일부호를 붙인 부분은 동일하거나 상당부분을 나타내고 있다.

이 방법에 의해 제조된 적층형 인덕터의 경우, 코일패턴(52a)과, 두께방향으로 인접하는 자성체층(자성체그린시트의 소결체층)(54) 사이에는 공극(57)이 개재하게 되고, 이 공극(57)이 자성체층(54)보다 비유전율이 작으므로, 분포용량을 적게 해서 고주파에 있어서의 손실을 작게 할 수 있게 되어 있다.

그런데, 이렇게 보조자성체층(56)을 형성하도록 한 적층형 인덕터를 제조하는 경우, 종래에는 세라믹그린시트(54)에 바이어홀(55)용 관통구멍을 형성한 후, 코일패턴(도체층)(52a)을 형성하고, 그 후 보조자성체층(56)을 형성하도록 하고 있다(특공평 7-123091호 공보의 실시예1).

이렇게, 코일패턴(도체층)(52a)의 형성후에 보조자성체층(56)을 형성하도록 한 경우, 예를 들면 보조자성체층(56)을 인쇄에 의해 형성할 때의 번짐이나 위치어긋남 등에 의해 보조자성체층(56)이 코일패턴(도체층)(52a)을 덮어 버리는 일이 있으며, 코일패턴(도체층)(52a)을 그린시트(54)에 형성된 바이어홀(관통구멍)(55)을 통해 도통시킬 수 없게 되는 경우가 있다.

또, 자성체그린시트(54)에 바이어홀(55)용 관통구멍을 형성한 후, 보조자성체층(56)을 인쇄에 의해 형성하고, 그리고 나서 코일패턴(도체층)(52a)을 형성하도록 한 경우, 보조자성체층(56)을 인쇄에 의해 형성할 때의 번짐이나 위치어긋남 등에 의해 먼저 형성되어 있는 바이어홀(55)용 관통구멍이 보조자성체층(56)에 의해 매립되어 버릴 우려가 있으며, 접속불량을 초래하는 경우가 있다.

이러한 코일패턴(도체층)(52a)과 바이어홀(55)의 접속불량을 방지하기 위해, 종래에는 코일패턴(도체층)(52a)의 바이어홀(55)에 접속되어야 할 단부에 도 9에 나타내듯이, 접속용 랜드(대면적부)(58)를 형성하는 일이 행해졌다.

그러나, 면적이 큰 랜드(58)를 형성하면, 바이어홀(55)과의 접속신뢰성을 향상시키는 것은 가능하게 되지만, 코일의 주위의 자속이 발생하는 스페이스가 작아지며, 원하는 인덕턴스를 얻을 수 없고, 특성의 열화를 초래한다라는 문제점이 있다.

본 발명은 상기 문제점을 해결하는 것으로, 특성의 열화를 초래하는 일없이, 도체층과 바이어홀의 접속신뢰성을 향상시킬 수 있는 적층세라믹 전자부품 및 그 제조방법을 제공하는 것을 목적으로 한다.

도 1은 본 발명의 일실시형태에 따른 적층세라믹 전자부품(적층형 인덕터)의 제조방법의 일공정을 나타내는 도이며, (a)는 자성체 그린시트에 보조자성체층을 형성한 상태를 나타내는 사시도, (b)는 보조자성체층이 형성된 자성층그린시트의 소정 위치에 바이어홀용 관통구멍을 형성한 상태를 나타내는 도, (c)는 자성체그린시트의 보조자성체층이 형성되어 있지 않은 영역에 도체층을 형성한 상태를 나타내는 사시도이다.

도 2는 본 발명의 실시형태의 변형예를 나타내는 도이며, (a)는 자성체그린시트에 보조자성체층 및 바이어홀용 관통구멍을 형성한 상태를 나타내는 도, (b)는 자성체그린시트의 보조자성체층이 형성되어 있지 않은 영역에 도체층을 형성한 상태를 나타내는 사시도이다.

도 3은 본 발명의 일실시형태에 따른 적층세라믹 전자부품(적층형 인덕터)의 내부구조를 나타내는 분해사시도이다.

도 4는 본 발명의 일실시형태에 따른 적층세라믹 전자부품(적층형 인덕터)을 나타내는 사시도이다.

도 5는 종래의 적층형 인덕터를 나타내는 도이며, (a)는 사시도, (b)는 내부구조를 나타내는 분해사시도이다.

도 6은 종래의 적층형 인덕터의 주요부분 단면도이다.

도 7은 종래의 다른 적층형 인덕터를 나타내는 분해사시도이다.

도 8은 종래의 다른 적층형 인덕터의 주요부분 단면도이다.

도 9는 단부에 랜드가 형성된 도체층을 나타내는 도이다.

(부호의 설명)

1:적층체 2:코일

2a:도체층 3a,3b:외부전극

4:자성체 그린시트 5:바이어홀(관통구멍)

4a:도체층이 형성되어 있지 않은 자성체 그린시트

6:보조자성체층(보조세라믹층) 12:랜드

상기 목적을 달성하기 위해, 본 발명의 제1항에 따른 적층세라믹 전자부품의 제조방법은,

세라믹그린시트의 도체층이 형성되어야할 영역의 주위에 보조세라믹층을 형성하는 공정;

상기 세라믹그린시트의, 상기 보조세라믹층에 의해 둘러싸여진, 도체층이 형성되어야 할 영역의 소정 위치에, 세라믹층을 매개로 형성된 도체층을 서로 접속하는 바이어홀용 관통구멍을 형성하는 공정;

상기 세라믹그린시트의, 상기 보조세라믹층에 의해 둘러싸여진 영역에 도체층을 형성하는 공정;

상기 보조세라믹층 및 상기 도체층이 형성된 세라믹그린시트를 적층, 압착함으로써 상기 도체층이 상기 관통구멍을 통해 서로 접속된 적층체를 형성하는 공정;

상기 적층체를 소성해서 소결체를 형성하는 공정; 및

상기 소결체의 도체층과 도통하도록 소결체의 표면의 소정 부분에 전극페이스트를 도포해서 베이킹함으로써 외부전극을 형성하는 공정을 구비하는 것을 특징으로 하고 있다.

본 발명(청구항 1)의 적층세라믹 전자부품의 제조방법은 세라믹그린시트에 보조세라믹층을 형성한 후, 바이어홀용 관통구멍을 형성하고, 그 후 도체층을 형성하도록 하고 있으므로, 도체층의 형성후에 보조세라믹층을 형성하는 경우와 같이, 보조세라믹층을 인쇄에 의해 형성할 때의 번짐이나 위치어긋남 등에 의해 보조세라믹층이 도체층을 덮어버리거나, 또, 세라믹그린시트에 바이어홀용 관통구멍을 형성한 후, 보조세라믹층을 인쇄에 의해 형성하고, 그리고 나서 도체층을 형성하는 경우와 같이, 보조세라믹층을 인쇄에 의해 형성할 때의 번짐이나 위치어긋남 등에 의해 바이어홀용 관통구멍이 매립되는 것을 방지해서 도체층과 바이어홀의 접속신뢰성을 향상시키는 것이 가능하게 된다.

또, 도체층의, 바이어홀에 접속되어야 할 단부에 랜드를 형성하는 일없이, 또는 랜드를 형성하는 경우에도 큰 랜드를 필요로 하는 일없이 도체층과 바이어홀을 확실하게 접속하는 것이 가능하게 되므로 원하는 특성을 확보할 수 있게 된다.

또, 본 발명에 있어서, 「세라믹그린시트의, 도체층이 형성되어야 할 영역의 주위에 보조세라믹층을 형성한다」란 세라믹그린시트의 도체층이 형성되지 않는 영역에 보조세라믹층을 형성하는 것을 의미하는 개념이며, 반드시 도체층의 주위를 완전하게 둘러싸도록 보조세라믹층을 형성하는 경우에 한정되는 것은 아니고, 도체층의 일부가 세라믹그린시트의 단부까지 형성되는 경우와 같이, 도체층의 주위를 완전하게 둘러싸지 않는 경우도 포함하는 넓은 개념이다.

또, 청구항 2의 적층세라믹 전자부품의 제조방법은 상기 관통구멍을 회절격자로 분광된 레이저빔을 세라믹그린시트에 조사함으로써 형성하는 것을 특징으로 하고 있다.

회절격자로 분광된 레이저빔을 세라믹그린시트에 조사함으로써 관통구멍을 형성하도록 한 경우, 세라믹그린시트에 대해서 미세하고, 치수정밀도나 위치정밀도가 높은 관통구멍을 매우 효율좋게 형성할 수 있게 되며, 본 발명의 적층세라믹 전자부품을 효율좋게 제조하는 것이 가능하게 된다.

또, 청구항 3의 적층세라믹 전자부품의 제조방법은 상기 세라믹그린시트 및 상기 보조세라믹층이 자성체 세라믹을 주성분으로 하는 것임을 특징으로 하고 있다.

세라믹그린시트 및 보조세라믹층으로서, 자성체세라믹을 주성분으로 하는 것을 이용함으로써 큰 인덕턴스를 취득할 수 있게 되고, 특성을 향상시키는 것이 가능하게 된다.

또, 청구항 4의 적층세라믹 전자부품의 제조방법은 상기 세라믹그린시트를 매개로 적층된 상기 도체층을 상기 관통구멍을 통해 도통시키고, 코일을 형성함으로써 적층형 인덕터로 하는 것을 특징으로 하고 있다.

세라믹그린시트를 매개로 적층된 도체층을 관통구멍을 통해 서로 도통시키고, 코일을 형성하도록 한 경우, 도체층의 접속신뢰성이 높고, 큰 인덕턴스를 취득하는 것이 가능한 코일을 구비한 적층형 인덕터를 얻는 것이 가능하게 된다.

또, 본 발명(청구항 5)의 적층세라믹 전자부품은

적어도, (a)레이저가공에 의해 형성된 미세한 바이어홀을 구비한 세라믹층과, (b)상기 세라믹층을 매개로 형성된 복수의 도체층으로서, 상기 바이어홀을 통해서로 접속된 도체층과, (c)상기 도체층의 주위에 형성된 보조세라믹층이 적층되고, 일체로 소결된 구조를 갖는 적층세라믹소자의 표면에 상기 도체층과 도통되는 외부전극이 형성되어 있는 것을 특징으로 하고 있다.

본 발명(청구항 5)의 적층세라믹 전자부품은 레이저가공에 의해 형성된 미세한 바이어홀을 구비한 세라믹층과, 세라믹층을 매개로 형성된 복수의 도체층으로서, 바이어홀을 통해 서로 접속된 도체층과, 도체층의 주위에 형성된 보조세라믹층이 적층되고, 일체로 소결된 구조를 갖는 적층세라믹소자의 표면에 인출전극을 통해 도체층과 도통하는 외부전극이 형성된 구조를 갖고 있으며, 도체층이 바이어홀을 통해 확실하게 접속되어 있는 동시에, 보조세라믹층을 구비하고 있으므로, 층간박리 등의 구조상의 결함이나, 전기특성의 불균일 등이 없고, 또한 도체층의 접속신뢰성이 높은 적층세라믹 전자부품을 확실하게 제조하는 것이 가능하게 된다.

또, 레이저가공에 의해 형성된 관통구멍은 특히 형상정밀도, 위치정밀도가 높고, 도체층이 이 관통구멍을 지나 확실하게 접속되므로 충분한 신뢰성을 구비한 적층세라믹 전자부품을 얻는 것이 가능하게 된다.

또, 청구항 6의 적층세라믹 전자부품은 상기 세라믹층 및 보조세라믹층이 자성체 세라믹을 주성분으로 하는 것임을 특징으로 하고 있다.

세라믹층 및 보조세라믹층을, 자성체세라믹을 주성분으로 하는 재료로 형성한 경우, 큰 인덕턴스를 취득하는 것이 가능하게 되며, 적층세라믹 전자부품의 특성을 향상시키는 것이 가능하게 된다.

또, 청구항 7의 적층세라믹 전자부품은 상기 도체층이 상기 바이어홀을 통해 서로 접속됨으로써 형성된 코일을 구비하는 적층형 인덕터인 것을 특징으로 하고 있다.

세라믹층을 매개로 적층된 도체층이 관통구멍을 지나, 서로 도통함으로써 코일을 형성하도록 한 경우, 도체층의 접속신뢰성이 높고, 충분한 인덕턴스를 확실하게 취득하는 것이 가능하며, 특성이 우수한 적층형 인덕터를 얻는 것이 가능하게 된다.

이하, 본 발명의 실시형태를 도면에 기초하여 설명한다. 또, 이하의 실시형태에서는 자성체세라믹속에 코일이 형성된 구조를 갖는 적층형 인덕터의 제조방법을 예로 들어 설명한다.

(1)먼저, 산화제2철(Fe₂O₃):49mol%, 산화아연(ZnO):29mol%, 산화니켈(NiO):14mol%, 산화구리(CuO):8mol%의 비율로 칭량한 각 재료를 볼밀로 15시간 습식조합하여, 얻어진 분말을 750℃에서 1시간 임시 소성한다. 그리고, 얻어진 임시소성분말을 볼밀로 15시간 습식분쇄한 후, 건조해서 분쇄함으로써 페라가트분말을 얻는다.

(2)그리고 나서, 이 페라가트분말에 대해서 바인더수지, 가소제, 및 습윤재를 첨가하여, 볼밀로 15시간 혼합을 행하고, 그 후, 감압탈포를 행해서 페라가트슬러리를 얻는다.

(3)그리고, 이렇게 해서 얻어진 페라가트슬러리를 립코터 또는 멀티코터를 이용해서 막두께 25㎛의 긴 페라가트그린시트를 제작하고 이것을 소정의 치수로 절단해서 복수매의 자성체그린시트를 얻는다.

(4)다음에, 도 1의 (a)에 나타내듯이, 얻어진 자성체그린시트(4)의 도체층(2a)(도 1의 (c))이 형성되어야 할 영역의 주위(즉, 자성체그린시트(4)의 도체층(2a)이 형성되지 않는 영역)에 상기 (3)에서 얻은 페라이트슬러리를 스크린인쇄법 등의 방법에 의해 인쇄해서 막두께 20㎛의 보조자성체층(6)을 형성한다. 또 보조자성체층(6)은 랜드(12)(도 1의 (c))를 구비한 도체층(2a)(도 1의 (c))에 대응하는 영역에 형성되어 있다.

(5)그리고 나서, 도 1의 (b)에 나타내듯이, 자성체 그린시트(4)의 보조세라믹층(60)에 의해 둘러싸여진, 도체층(2a)(도 1의 (c))이 형성되어야 할 영역의 소정 위치에 도체층(2a)을 서로 접속해서 코일(2)(도 3, 도 4)을 형성하기 위한 바이어홀용 관통구멍(5)을 형성한다.

또, 이 실시형태에서는 이하에 설명하는 레이저가공법에 의해 소성후의 직경이 약 50㎛의 관통구멍(5)을 형성했다.

즉, 관통구멍(5)은 예를 들면 자성체그린시트(마더시트)를 이동가능하게 지지하는 X-Y테이블과, CO₂나 YAG 등의 레이저광원과, 레이저광원으로부터 방사된 레이저빔을 통과시켜서 관통구멍과 대응한 형상, 예를 들면 원형의 단면형상을 갖는 복수의 레이저빔으로 분광되는 회절격자와, 회절격자를 통과해서 분광된 레이저빔을 소정의 반사각으로 반사시키는 갈바노스캔미러와, 반사된 레이저빔을 집광하는 집광렌즈 등을 구비한 가공장치를 이용하여, 자성체그린시트상에 소자의 각각과 대응하는 구획을 미리 설정해서 이 자성체그린시트를 이동시키면서 하나씩 구획에 대해서 소정 개수의 관통구멍을 동시적으로 형성하는 방법에 의해 형성했다.

그리고, 이러한 레이저빔의 조사에 의한 방법을 이용한 경우에는 직경이 50㎛에서 200㎛정도까지의 관통구멍을 ±10㎛정도의 위치정밀도로, 세라믹그린시트에 대해서 효율좋게 형성할 수 있다. 따라서, 같은 제품치수로 권취수가 많은 코일을 형성하는 것이 가능하게 된다.

또, 관통구멍의 형성방법은 상술한 레이저빔의 조사에 의한 방법에 한정되는 것은 아니고, 금형에 의한 펀칭가공이나 드릴에 의한 천공 등의 방법을 적용하는 것도 가능하다.

(6)그리고, 도 1의 (c)에 나타내듯이, 자성체그린시트(4)의 보조자성체층(6)이 형성되어 있지 않은 영역에 은분말 또는 은합금분말을 도전성분으로 하는 전극페이스트를 도포해서 막두께가 약 25㎛의 도체층(2a)을 형성한다. 또, 이 실시형태에서는 도체층(2a)과 바이어홀(관통구멍)(5)의 접속신뢰성을 보다 향상시키기 위해, 도체층(2a)의 바이어홀(관통구멍)(5)과의 접속부가 되는 단부(관통구멍(5)이 형성된 위치의 주위부분)에 랜드(12)(소성후의 직경이 약 120㎛)를 형성하도록 하고 있다.

단, 이 실시형태의 방법에 의하면, 레이저빔을 조사하는 방법에 의해 관통구멍(5)을 형성하도록 하고 있으며, 원하는 위치에 확실하게 관통구멍(5)을 형성할 수 있으므로, 도 2의 (a),(b)에 나타내듯이, 도체층(2a)(도 2의 (b))의 단부에 랜드가 형성되지 않는 패턴으로 보조자성체층(6)을 형성하고, 소정 위치에 관통구멍(5)을 형성한 후(도 2의 (a)), 단부에 랜드가 형성되지 않은 도체층(2a)(도 2의 (b))을 형성하고, 이 도체층(2a)을 바이어홀(관통구멍)(5)에 의해 접속해서 코일을 형성하도록 구성하는 것도 가능하다.

(7)그리고 나서, 도 3에 나타내듯이, 관통구멍(5)이 형성되며, 또한 보조자성체층(6) 및 도체층(2a)이 형성된 자성체그린시트(4)를 소정 매수 적층하는 동시에, 그 상하 양면측에 관통구멍, 도체층, 보조자성체층 등이 형성되지 않은 외층용 자성체그린시트(4a)를 적층해서 적층체(1)를 얻는다.

(8)그리고 나서, 이 적층체(1)를 1.0t/㎠의 압력으로 압착해서 적층압착체를 형성한다. 이 적층압착체(그린적층압착체)의 내부에서는 도체층(2a)이 바이어홀(관통구멍)(5)에 의해 접속되며, 코일(2)이 형성된다.

또, 통상은 마더자성체그린시트를 이용해서 다수개의 소자를 동시에 제조하는 방법이 이용되지만, 그 경우에는 이 그린적층압착체의 단계에서 각각의 소자로 분할되게 된다.

(9)그리고 나서 이 적층체(그린적층압착체)를 400℃에서 2시간 가열해서 탈바인더처리를 실시한 후, 900℃에서 90분간 소성함으로써 인덕터소자(소결체)를 얻는다.

(10)다음에, 인덕터소자(소결체)의 양단면에 코일패턴의 인출부(최상층의 도체층(2a) 및 최하층의 도체층(2a))와 도통하도록 침지법에 의해 전극페이스트를 도포하고, 100℃에서 10분간 건조한 후, 780℃에서 15분간 도막을 베이킹함으로써 한 쌍의 외부전극(3a,3b)을 형성한다.

이것에 의해, 도 4에 나타내듯이, 소자(1)중에 코일(2)이 형성되고, 또한 소자(1)의 양단부에 코일(2)과 도통하도록 한 쌍의 외부전극(3a,3b)이 형성된 구조를 갖는 적층형 인덕터가 얻어진다.

상기 실시형태의 방법에 의하면, 자성체그린시트(4)에 보조자성체층(6)을 형성한 후, 관통구멍(5)을 형성하고, 그 후 도체층(2a)을 형성하도록 하고 있으므로, 예를 들면 도체층의 형성후에 보조자성체층을 형성하는 경우와 같이, 보조자성체층이 도체층을 덮어 버리거나, 또, 세라믹그린시트에 바이어홀의 관통구멍을 형성한 후, 보조자성체층을 인쇄에 의해 형성하고, 그리고 나서 도체층을 형성하는 경우와 같이, 보조자성체층에 의해 바이어홀용 관통구멍이 매립되어 버리는 것을 방지해서 도체층(2a)과 바이어홀(관통구멍)(5)의 접속신뢰성을 향상시키는 것이 가능하게 된다.

또, 도체층(2a)의 바이어홀(관통구멍)(5)에 접속되어야 할 단부에 형성되는 랜드(12)를 작게 해도 도체층(2a)과 바이어홀(관통구멍)(5)을 확실하게 접속하는 것이 가능하게 되므로, 코일주위의 자속을 발생하는 스페이스를 충분히 확보해서 원하는 인덕턴스를 구비한 인덕터를 얻는 것이 가능하게 된다(본 발명에 의하면, 랜드(12)를 업애는 것도 가능하다.).

또, 상기 실시형태의 방법으로 제조한 적층형 인덕터에 대해서, 도체층(2a)과 바이어홀(관통구멍)(5)의 접속상태를 조사했다. 또, 시험에 공급한 적층형 인덕터로서는 도전층(2a)의 단부의 랜드(12)의 직경이 120㎛, 관통구멍(5)의 직경이 50㎛의 것을 이용했다.

또, 비교를 위해, 상기 실시형태의 적층형 인덕터와 동일한 구성을 갖는 적층형 인덕터로서, 세라믹그린시트에 관통구멍을 형성한 후, 도체층을 형성하고, 그 후, 도체층의 주위에 보조자성체층을 형성한 적층형 인덕터(종래예), 및 세라믹그린시트에 보조자성체층을 형성한 후, 관통구멍을 형성하고, 그 후, 도체층을 형성한 적층형 인덕터(비교예)를 준비해서 상기 실시형태의 적층형 인덕터의 경우와 동일하게 도체층과 바이어홀(관통구멍)의 접속상태를 조사했다.

그 결과를 표 1에 나타낸다(샘플수는 실시예, 종래예, 비교예 모두 어느 것이나 200개).

	제조방법	접속불량발생율(%)
종래예	관통구멍형성→도체층형성→보조자성체층형성	4
비교예	관통구멍형성→보조자성체층형성→도체층형성	8
실시예	보조자성체층형성→관통구멍형성→도체층형성	0

표 1로부터 종래예 및 비교예의 적층형 인덕터에 있어서는 접속불량이 4%(종래예)였던 것에 비해, 본 발명의 실시형태에 따른 적층형 인덕터에 있어서는 접속불량의 발생은 인지되지 않았다. 이 결과로부터, 본 발명에 의하면, 도체층(2a)과 바이어홀(관통구멍)(5)의 접속신뢰성이 높은 적층형 인덕터가 얻어지는 것을 알 수 있다.

또, 상기 실시형태에 있어서는, 적층형 인덕터를 예로 들어 설명했지만, 본발명은 적층형 인덕터에 한정되지 않고, 소자중에 적층형 코일이나 콘덴서부 등을 형성해서 이루어지는 적층형LC복합부품외의 여러가지 적층세라믹 전자부품에 널리 적용하는 것이 가능하다.

본 발명은 또한 그외의 점에 있어서도 상기 실시형태에 한정되는 것은 아니고, 발명의 요지의 범위내에서 여러가지 응용, 변형을 추가하는 것이 가능하다.

상술한 바와 같이, 본 발명(청구항1)의 적층세라믹 전자부품의 제조방법은 세라믹그린시트에 보조세라믹층을 형성한 후, 바이어홀용 관통구멍을 형성하고, 그 후 도체층을 형성하도록 하고 있으므로, 도체층의 형성후에 보조세라믹층을 형성하는 경우와 같이, 보조세라믹층을 인쇄에 의해 형성할 때의 번짐이나 위치어긋남 등에 의해 보조세라믹층이 도체층을 덮어버리거나, 또, 세라믹그린시트에 바이어홀용 관통구멍을 형성한 후, 보조세라믹층을 인쇄에 의해 형성하고, 그리고 나서 도체층을 형성하는 경우와 같이, 보조세라믹층을 인쇄에 의해 형성할 때의 번짐이나, 위치어긋남 등에 의해 바이어홀용 관통구멍이 매립되어 버리거나 하는 것을 방지해서 도체층과 바이어홀의 접속신뢰성을 향상시킬 수 있다.

또, 도체층의, 바이어홀에 접속되어야 할 단부에 랜드를 형성하는 일없이, 또는 랜드를 형성하는 경우에도 큰 랜드를 필요로 하는 일없이 도체층과 바이어홀을 확실하게 접속하는 것이 가능하게 되므로, 원하는 특성을 확보할 수 있다.

또, 청구항 2의 적층세라믹 전자부품의 제조방법과 같이, 회절격자로 분광된 레이저빔을 세라믹그린시트에 조사함으로써 관통구멍을 형성하도록 한 경우, 세라믹그린시트에 대해서 미세하고, 치수정밀도나 위치정밀도가 높은 관통구멍을 매우 효율좋게 형성하는 것이 가능하게 되며, 본 발명의 적층세라믹 전자부품을 효율좋게 제조할 수 있다.

또, 청구항 3의 적층세라믹 전자부품의 제조방법과 같이, 세라믹그린시트 및 보조세라믹층으로서, 자성체세라믹을 주성분으로 하는 것을 이용한 경우, 큰 인덕턴스를 취득하는 것이 가능하게 되며, 특성을 향상시킬 수 있다.

또, 청구항 4의 적층세라믹 전자부품의 제조방법과 같이, 세라믹그린시트를 매개로 적층된 도체층을 관통구멍을 통해 서로 도통시키고, 코일을 형성하도록 한 경우, 도체층의 접속신뢰성이 높고, 큰 인덕턴스를 취득하는 것이 가능한 코일을 구비한 적층형 인덕터를 얻을 수 있게 된다.

또, 본 발명(청구항 5)의 적층세라믹 전자부품은 레이저가공에 의해 형성된 미세하고, 위치정밀도, 형상정밀도가 높은 바이어홀을 구비한 세라믹층과, 세라믹층을 매개로 형성된 복수의 도체층으로서, 바이어홀을 통해 서로 접속된 도체층과, 도체층의 주위에 형성된 보조세라믹층이 적층되며, 일체로 소결된 구조를 갖는 적층세라믹소자의 표면에 인출전극을 통해 도체층과 도통하는 외부전극이 형성된 구조를 가지고 있으므로, 도체층이 미세하고 위치정밀도, 형상정밀도가 높은 바이어홀을 통해 확실하게 접속되므로, 높은 접속신뢰성을 구비하고, 또한 보조세라믹층을 구비하고 있으므로, 층간박리 등의 구조상의 결함이나 전기특성의 불균일함이 없는 적층세라믹 전자부품을 얻는 것이 가능하게 된다.

또, 청구항 6의 적층세라믹 전자부품과 같이, 세라믹층 및 보조세라믹층을자성체세라믹층 주성분으로 하는 재료로 형성한 경우, 큰 인덕턴스를 취득하는 것이 가능하게 되며, 적층세라믹 전자부품의 특성을 향상시키는 것이 가능하게 된다.

또, 청구항 7의 적층세라믹 전자부품과 같이, 세라믹층을 매개로 적층된 도체층과, 바이어홀을 통해 서로 도통함으로써 코일을 형성하도록 한 경우, 도체층의 접속신뢰성이 높고, 충분한 인덕턴스를 확실하게 취득하는 것이 가능하며, 특성이 우수한 적층형 인덕터를 얻는 것이 가능하게 된다.

Claims (7)

1. 세라믹그린시트의, 도체층이 형성되어야할 영역의 주위에 보조세라믹층을 형성하는 공정;

   상기 세라믹그린시트의, 상기 보조세라믹층에 의해 둘러싸여진, 도체층이 형성되어야 할 영역의 소정 위치에 세라믹층을 매개로 형성된 도체층을 서로 접속하는 바이어홀용 관통구멍을 형성하는 공정;

   상기 세라믹그린시트의, 상기 보조세라믹층에 의해 둘러싸여진 영역에 도체층을 형성하는 공정;

   상기 보조세라믹층 및 상기 도체층이 형성된 세라믹그린시트를 적층, 압착함으로써 상기 도체층이 상기 관통구멍을 통해 서로 접속된 적층체를 형성하는 공정;

   상기 적층체를 소성해서 소결체를 형성하는 공정; 및

   상기 소결체의 도체층과 도통하도록 소결체의 표면의 소정 부분에 전극페이스트를 도포해서 베이킹함으로써 외부전극을 형성하는 공정을 구비하는 것을 특징으로 하는 적층세라믹 전자부품의 제조방법.
2. 제1항에 있어서, 상기 관통구멍을 회절격자로 분광시킨 레이저빔을 세라믹그린시트에 조사함으로써 형성하는 것을 특징으로 하는 적층세라믹 전자부품의 제조방법.
3. 제1항 또는 제2항에 있어서, 상기 세라믹그린시트 및 상기 보조세라믹층이 자성체 세라믹을 주성분으로 하는 것임을 특징으로 하는 적층세라믹 전자부품의 제조방법.
4. 제1항 또는 제2항에 있어서, 상기 세라믹그린시트를 매개로 적층된 상기 도체층을 상기 관통구멍을 통해 도통시켜 코일을 형성함으로써 적층형 인덕터로 하는 것을 특징으로 하는 적층세라믹 전자부품의 제조방법.
5. 적어도, (a)레이저가공에 의해 형성된 미세한 바이어홀을 구비한 세라믹층과, (b)상기 세라믹층을 매개로 형성된 복수의 도체층으로서, 상기 바이어홀을 통해서로 접속된 도체층과, (c)상기 도체층의 주위에 형성된 보조세라믹층이 적층되어 일체로 소결된 구조를 갖는 적층세라믹소자의 표면에 상기 도체층과 도통하는 외부전극이 형성되어 있는 것을 특징으로 하는 적층세라믹 전자부품.
6. 제5항에 있어서, 상기 세라믹층 및 보조세라믹층이 자성체 세라믹을 주성분으로 하는 것임을 특징으로 하는 적층세라믹 전자부품.
7. 제5항 또는 제6항에 있어서, 상기 도체층이 상기 바이어홀을 통해 서로 접속됨으로써 형성된 코일을 구비하는 적층형 인덕터인 것을 특징으로 하는 적층세라믹 전자부품.