CN1361924A - 具有分离式隧道窗口的非易失性半导体存储器单元的制造方法 - Google Patents
具有分离式隧道窗口的非易失性半导体存储器单元的制造方法 Download PDFInfo
- Publication number
- CN1361924A CN1361924A CN00809569A CN00809569A CN1361924A CN 1361924 A CN1361924 A CN 1361924A CN 00809569 A CN00809569 A CN 00809569A CN 00809569 A CN00809569 A CN 00809569A CN 1361924 A CN1361924 A CN 1361924A
- Authority
- CN
- China
- Prior art keywords
- tunnel
- layer
- window
- memory cell
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 238000000034 method Methods 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 claims abstract description 14
- 238000002347 injection Methods 0.000 claims description 23
- 239000007924 injection Substances 0.000 claims description 23
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 210000004027 cell Anatomy 0.000 abstract 2
- 210000004725 window cell Anatomy 0.000 abstract 2
- 230000000694 effects Effects 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 238000009413 insulation Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000003321 amplification Effects 0.000 description 4
- 239000002800 charge carrier Substances 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 238000005755 formation reaction Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 230000005641 tunneling Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 230000003313 weakening effect Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 150000004767 nitrides Chemical group 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明涉及一种具有分离式隧道窗口的非易失性半导体存储器单元的制造方法,包括以下步骤:构成具有一个隧道区(TG)、一个隧道层(4)、一个隧道窗口存储器层(T5)、一个介电隧道窗口层(T6)和一个隧道窗口控制电极层(T7)的隧道窗口单元(TF)。本发明所述方法可使存储器单元所需的空间最小,并且能够实现高质量的编码/清除循环。
Description
技术领域
本发明涉及一种具有分离式隧道窗口的非易失性半导体存储器单元的制造方法，并且特别涉及一种具有很小的面积需求以及很高数量的编程/清除循环的EEPROM单元的制造方法。
背景技术
可重写的非易失性半导体存储器单元在高集成度电路中的作用越来越大，因为它例如可以用在智能卡中，在长时间内存储可修改的数据，而无需使用电源。
根据所使用的非易失性半导体存储器单元的类型，基本上可将其分成EEPROMs，EPROMs和闪存EPROM存储器。
图5表示的是一个公知的EEPROM存储器单元SZ的剖视图，它主要由一个隧道窗口单元TF和一个晶体管存储单元TZ组成。如图5所示，所述晶体管存储单元TZ由一个相对较厚而且对泄漏电流不敏感的栅极层3、一个位于其上的浮栅层5、一个介电层6和一个控制电极层7组成。储存在所述浮栅层5中的电荷可确定相应的场效应晶体管的开关特性，所述晶体管经源区/漏区1和控制电极层7控制。为了将电荷引入浮栅层5，所述存储器单元具有隧道窗口单元TF，它基本上和晶体管存储单元TZ一样，具有相同的层序，但是其半导体基片100和浮栅层5之间的绝缘层是由一个很薄的隧道层4构成的。
制造这种公知的EEPROM存储器单元SZ时，首先要在隧道窗口单元TF区域内进行离子注入，构成一个均匀的隧道区2’。接着制造出绝缘隧道层4和栅极层3以及浮栅层5，介电层6和控制电极层7。然后通过一次(或多次)其他的离子注入构成源区/漏区1，采用自调节方式并且使用半导体基片100中的存储器单元SZ作为掩模。通过该方式可得到一种质量极高的可重写非易失性半导体存储器单元它具有很好的“耐久性”。所述“耐久性”表示编程/清除循环的数量，目前这种公知的EEPROM常约为106次循环。
但是这种公知EEPTOM的缺点是，对存储器单元SZ有着很高的面积需求，所以它在高集成度电路中的使用范围有限。
与此不同的是，闪存EPROM存储器单元具有极小的面积需求。图6表示一种公知闪存EPROM存储器单元的剖视图，其中在一个半导体基片100上制造出一个隧道氧化层4。一个浮栅层5、一个介电层6和一个控制电极层7，它们构成层叠形状。为了在所述闪存EPROM存储器单元的隧道窗口区TF’内构成一个隧道区，要使用层叠形状的存储器单元在半导体基片100内构成自调节的注入区2。随后采用存储器单元以及附加的辅助层或隔离层8在半导体基片100上制出自调节方式的源区/漏区1。在这种公知的闪存EPROM存储器单元中，以类似于上述EEPROM存储器单元的方式，例如通过注入热的电荷载体和/或富勒—诺德海姆隧道，在所述隧道窗口区TF’中通过隧道层4在浮栅层5上送入电荷。所注入的电荷载体随后确定晶体管单元区TZ’的特性。
尽管这种公知的闪存EPROM存储器单元对面积的需求大大减小，但是这种非易失性存储器单元的一个主要缺点是，其“耐久性”，即编程/清除循环的数量大大小于图4所示的公知EEPROM存储器单元。这种闪存EPROM存储器单元的耐久性大约为103次循环。
这种可重写的公知非易失性存储器单元的另一个缺点是，它只能有条件地与一个共同的集成电路组合。其原因特别在于，图5所示的隧道区2’的注入会影响随后构成的隧道层4的厚度。准确地说，使用相同的制造工艺时，图5所示的隧道窗口单元TF的隧道层4的厚度与图6所示的闪存EPROM存储器单元的厚度是不同的。此外图5所示的注入区2’对后续的热处理非常敏感，而图6所示的注入区2’只是在相对较迟的时刻在制造工艺中形成的。因此对于在相同的集成电路中构成的存储器单元，图4和图5中的构造具有不同的编程/清除电压。
此外，在美国专利文献US5565371中公开了一种具有分离式隧道窗口的非易失性半导体存储器单元的制造方法，其中晶体管存储器单元的编程是通过注入热电荷载体实现的，所述晶体管存储器单元的清除是经富勒—诺德海姆隧道进行的。其中的缺点是有极高的面积需求，以及采用了大量非标准制造工艺。所以将这种方法与公知方法相结合是不可能的。
发明内容
本发明的任务是，提供一种具有分离式隧道窗口的非易失性半导体存储器单元的制造方法，它使用标准工艺可减小存储器单元的面积需求，同时改善了“耐久性”。
本发明对以上任务的解决方案体现在权利要求1所述的措施中。
所述方案特别在于，在隧道窗口单元的活性区内，所述隧道区的构成是在构成了隧道层之后进行的，所得到的非易失性半导体存储器单元其耐久性，即编程/清除循环与公知的EEPROM单元的数量相同，但是其面积需求有了本质的改善。此外按这种方法制造的存储器单元能够顺利地与公知的闪存EPROM存储器单元相结合，采用标准工艺集成在同一个集成电路中。工作电压(编程/清除/读取电压)对于各种不同的非易失性半导体存储器单元类型可以是相同的。
所述隧道区优选采用自调节注入方式构成，其中使用至少一层所述隧道窗口单元。特别对于结构尺寸≤1μm的高集成度电路，以这种方式能够简单和司靠地制造出存储器单元。构成所述注入区时在所述隧道层下面进行垂直和/或斜向的注入，其中所述注入区与隧道层下部接触，或者相互贴近，从而在施加工作电压时，其空间电荷区能够实现所谓的击穿效应。通过该方式可在隧道层下面得到一层非常均匀的隧道区，它和以上所述注入法得到的隧道区相同，所以在编程/清除过程中能够设定相同的场强，并可以改善“耐久性”。
一种优选的方案是，一个浮栅连接区与一个控制电极连接区与所属的隧道窗口单元及晶体管存储器单元的浮栅层和控制电极层同时构成，通过该方式可实现制造工艺的进一步简化。
其他从属权利要求体现了本发明的其他有利构成。
附图说明
下面对照附图所示实施例对本发明作进一步的说明。
图1表示根据一个第一实施例，所述具有分离式隧道窗口的非易失性半导体存储器单元的剖视图；
图2表示图1所示第一实施例中的隧道窗口单元的放大剖视图；
图3表示根据一个第二实施例，所述隧道窗口单元的放大剖视图；
图4表示根据一个第三实施例，所述隧道窗口单元的放大剖视图；
图5表示已有技术中的EEPROM存储器单元的剖视图；
图6表示已有技术中的闪存EPROM存储器单元的剖视图。
实施例详细说明
图1表示根据一个第一实施例，所述具有分离式隧道窗口的非易失性半导体存储器单元的示意性剖视图。相同的标号表示与图5和图6中相同或相似的层或部分，所以以下不再详细说明。
如图1所示，在一个半导体基片100上构成一个晶体管存储器单元TZ、一个隧道窗口单元TF和一个连接区VB。所述晶体管存储器单元TZ、连接区VB和隧道窗口单元TF构成了存储器单元SZ本体。所述半导体基片100优选用硅制成，但是也可以采用一种III-V-联合半导体或其他半导体基片。所述存储器单元SZ例如可以在半导体基片100上作为PMOS单元、作为NMOS单元或者作为CMOS单元实现，其中要设置相应的p和/或n凹槽。
如图1所示，所述晶体管存储器单元TZ由一个绝缘栅极层3组成，它例如是采用加热法构成的SiO2。在栅极层3上面有一层导电的浮栅层5(多晶硅)用于存储电荷。相应于存储在浮栅层5中的电荷，一个位于栅极层3下面的沟道区KG可以是导电的或者不导电的，通过该方式可在读取存储器单元SZ时，读出逻辑信息0和1。为了控制所述晶体管存储器单元TZ或存储器单元SZ，设置了一个控制电极层7，它通过一个介电层6与浮栅层5绝缘。通过该方式可以使保持在浮栅层5中的电荷既不会流向半导体基片100，也不会流入控制电极层7。如图1所示，与晶体管存储器单元TZ相隔离的是一个隧道窗口单元TF，它经一个连接区VB与晶体管存储器单元TZ相连接，并且用于通过诸如注入热电荷载体和/或富勒—诺德海姆隧道实现写/清除。
所述隧道窗口单元TF优选由与晶体管存储器单元TZ相同的层结构组成，其中仅仅是隧道层4具有用于隧道的足够小的厚度。所述隧道层4最好由一种隧道氧化层如二氧化硅组成。位于其上面的一个隧道窗口浮栅层T5最好由与晶体管存储器单元TZ的浮栅层5相同的材料组成，并且经一个介电隧道窗口层T6与导电的隧道窗口控制电极层T7绝缘。所述介电隧道窗口层T6和介电层6一样，最好由一种ONO(氧化物/氮化物/氧化物)层序组成，但是它也可以由其他绝缘介电层组成。所述导电的隧道窗口控制电极层T7以及导电的隧道窗口浮栅层T5和控制电极层7以及浮栅层5一样，最好由多晶硅组成，但是也可以由另一种导电的和/或存储电荷的材料制成。
所述连接区VB通常与晶体管存储器单元TZ或隧道窗口单元TF一样，由相同的层序构成，其中所述控制电极层7主要经一个控制电极连接区VB7与隧道窗口控制电极层T7相连接，并且浮栅层5经一个浮栅连接区VB5与隧道窗口浮栅层T5相连接。所述控制电极连接区7和浮栅连接区5也可以经导电的金属条和/或扩散区在半导体基片100上实现。
本发明的基本点特别在于晶体管存储器单元TZ和隧道窗口单元TF的相互隔离的结构，它例如可通过适当的蚀刻和/或照相光刻方法实现。所述隧道窗口单元TF可以具有一个凸起、一个凸缘或者一种其他几何结构，从而能够优选采用一种隧道注入IT实现两侧注入。
如图1所示，隧道区TG是通过制造工艺中相对靠后实施的隧道注入IT构成的，它最好相当于同时制造闪存ERROM存储器单元时进行的隧道注入。通过该方式，不仅存储器单元SZ的隧道窗口单元TF，而且隧道窗口区均由相同工艺(未表示出)制造的闪存EPROM储器单元构成。因为本发明所述存储器单元SZ的隧道层4优选采用相同的步骤制成，即与未示出的闪存EPROM存储器单元的相同，所以两个存储器单元具有相同的编程/清除电特性，从而降低了面积需求，而且改善了“耐久性”。
下面对所述非易失性半导体存储器单元的制造方法加以详细说明。首先在半导体基片100上通过STI工艺(平面沟道绝缘)构成用于隧道窗口单元TF和晶体管存储器单元TZ的活性区。所产生的沟道优选用一层淀积的二氧化硅层充满，随后进行平面化处理。以相同方式也可以采用LOCOS工艺进行活性区绝缘。
接着在隧道窗口单元TF和晶体管存储器单元TZ的活性区内构成栅极层3和隧道层4，并且进行对应的构图。然后制造出所述浮栅层5、介电层6和控制淀积层7，并且进行构图，从而得到图1所示的剖视图。
在图1中，所述STI层处在平行于所示剖视图的存储器单元SZ的范围内(未画出)。以相同的方式，所述控制电极连接区VB7和浮栅连接区VB5在一个(空间)剖面上具有对应的层结构。为构成隧道窗口单元TF和晶体管存储器单元TZ，随后要对层结构3、5、6和7或者4、T5、T6和T7进行蚀刻，通过该方式可得到图1所示的多层单元TF和TZ。在随后进行的隧道注入IT中，采用自调节方式在多层形状的隧道窗口单元TF旁边构成一个注入区2，其中通过发散效应，在隧道层4下面产生隧道区TG。在未示出的一个随后的源区/漏区注入步骤中，在隧道窗口单元TF和晶体管存储器单元TZ的两侧之间采用自调节方式构成源区/漏区1。其中的隧道窗口单元TF例如司采用一个未示出的辅助层或隔离层。
位于隧道窗口单元TF和晶体管存储器单元TZ之间的源区/漏区1不仅构成了与隧道窗口单元TF的触点，而且构成了与晶体管存储器单元TZ的触点，并且其作用不仅在于对存储器单元SZ进行读取，也进行编程/清除非。
图2表示图1所示隧道窗口单元TF的放大剖视图，此时正在进行隧道注入步骤。如图2所示，在半导体基片100上有一个层叠构造，包括隧道层4、隧道窗口浮栅层T5、介电隧道窗口层T6和隧道窗口控制电极层T7。对该层叠隧道窗口单元TF完成了构图后，要进行正式的隧道注入IT，以在隧道层4的下面构成隧道区TG。其中采用自调节方式并使用多层隧道窗口单元TF在两侧构成一个注入区2，其方式是它与隧道层4的下部接触，从而构成一个均匀的隧道区TG。
为了构成这种注入区2，特别是在小于1微米的很小的结构尺寸中，在注入时要利用发散效应构成层叠隧道区TG。对于n区的注入特别适于使用As，因为它具有很小的渗透深度以及相对较高的扩散性。但是也可以采用Ph和/或Sb掺杂。相同的方式可以使用在p掺杂材料中，以构成p区，条件是它在隧道层4的下面具有足够的发散分布，从而能够产生足够均匀的隧道区TG。
作为垂直隧道注入IT的选择，可以采用图3所示的斜向隧道注入ITS，其中的注入角度约为5至8度，它在隧道层4下面斜向布置。其中注入区2在半导体基片100中例如从一侧完全在下面构成作为起到掩模作用的隧道窗口单元TF。以这种方式同样可以在隧道层4下面产生一层均匀的隧道区TG。与图3所示单侧斜向隧道注入ITS不同的是另一种选择，即隧道注入也可以从多个层面(两个)在隧道层4下面斜向实现。如图4所示，所述隧道注入IT还可以按照以下方式进行，即在半导体基片100上构成的各个注入区2并不接触，而是部分地在隧道层4的下面延伸。所述注入区2按以下方式在隧道层4下面延伸较大程度。使得施加工作电压时(例如编程/清除电压为-10伏/+6伏)，空间电荷区RLZ与注入区2接触从而出现所谓的“击穿效应”，并且在隧道层4的下面也构成一层均匀的隧道区。在该情况下也可得到一种存储器单元，其特点是具有改善的“耐久性”，即改善的编程/清除循环数量。
根据本发明，所述隧道注入IT优选使用整个隧道窗口单元TF作为掩模进行。但是也可以仅采用一层处在隧道窗口单元内的结构作为掩模层，或者采用一个附加的掩模层，其形式是一种光掩模和/或一种硬掩模。优选用于隧道注入IT的是在标准工艺中采用的LDD注入(少量掺杂漏极)或MD注入(矩阵漏极)。
代替以上所述的层序也可以采用其他的层序(例如SONOX)，条件是通过该层序能够构成一种可重写的非易失性半导体存储器单元。
Claims (10)
1.具有分离式隧道窗口的非易失性半导体存储器单元的制造方法，包括以下步骤：
构成具有一个隧道区(TG)、一个隧道层(4)、一个隧道窗口存储器层(T5)、一个介电隧道窗口层(T6)和一个隧道窗口控制电极层(T7)的隧道窗口单元(TF)，并且
构成具有一个沟道区(KG)、一个栅极层(3)、一个存储器层(5)、一个介电层(6)和一个控制电极层(7)的晶体管存储单元(TZ)，
在一个半导体基片(100)以及一个连接区(VB)的活性区内，将所述隧道窗口单元(TF)与处在半导体基片(100)的非活性区内的晶体管存储单元(TZ)相连接，
本发明的特征在于，在所述隧道窗口单元(TF)的活性区内隧道区(TG)的构成是在构成了隧道层(4)之后进行的。
2.如权利要求1所述的方法，其特征在于，所述隧道区(TG)的构成包括采用自调节方式构成一个注入区(2)，其中使用至少一层所述隧道窗口单元(TF)作为掩模。
3.如权利要求2所述的方法，其特征在于，构成所述注入区(2)时在所述隧道层(4)下面进行垂直和/或斜向的注入(IT)。
4.如权利要求2或3所述的方法，其特征在于，构成所述隧道区(TG)的方式是，所述注入区(2)完全布置在隧道层(4)下面。
5.如权利要求2或3所述的方法，其特征在于，构成所述隧道区(TG)的方式是，在施加工作电压的条件下，所述注入区(2)的空间电荷区(RLZ)完全布置在隧道层(4)下面。
6.如权利要求1至5中任何一项所述的方法，其特征在于，一个存储器层连接区(VB5)与所述存储器层(5)和隧道窗口存储器层(T5)同时构成。
7.如权利要求1至6中任何一项所述的方法，其特征在于，一个控制电极连接区(VB7)与所述控制电极层(7)和隧道窗口控制电极层(T7)同时构成。
8.如权利要求1至7中任何一项所述的方法，其特征在于，所述隧道区(TG)的构成是采用MD注入实现的。
9.如权利要求1至7中任何一项所述的方法，其特征在于，所述隧道区(TG)的构成是采用LDD注入实现的。
10.如权利要求1至9中任何一项所述的方法，其特征在于，所述非易失性半导体存储器单元是一种EEPROM存储器单元。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19929618A DE19929618B4 (de) | 1999-06-28 | 1999-06-28 | Verfahren zur Herstellung einer nichtflüchtigen Halbleiter-Speicherzelle mit separatem Tunnelfenster |
| DE19929618.9 | 1999-06-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1361924A true CN1361924A (zh) | 2002-07-31 |
| CN1171293C CN1171293C (zh) | 2004-10-13 |
Family
ID=7912849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB008095698A Expired - Fee Related CN1171293C (zh) | 1999-06-28 | 2000-05-30 | 具有分离式隧道窗口的非易失性存储器单元的制造方法 |
Country Status (11)
| Country | Link |
|---|---|
| US (1) | US6645812B2 (zh) |
| EP (1) | EP1192652A1 (zh) |
| JP (2) | JP2003503851A (zh) |
| KR (1) | KR100447962B1 (zh) |
| CN (1) | CN1171293C (zh) |
| BR (1) | BR0011998A (zh) |
| DE (1) | DE19929618B4 (zh) |
| MX (1) | MXPA01013170A (zh) |
| RU (1) | RU2225055C2 (zh) |
| UA (1) | UA73508C2 (zh) |
| WO (1) | WO2001001476A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100350442C (zh) * | 2003-05-14 | 2007-11-21 | 夏普株式会社 | 显示驱动器、显示装置和便携电子设备 |
| CN113054001A (zh) * | 2021-03-16 | 2021-06-29 | 中国电子科技集团公司第五十八研究所 | 可编程的电源开关器件及其制备方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10235072A1 (de) * | 2002-07-31 | 2004-02-26 | Micronas Gmbh | EEPROM-Struktur für Halbleiterspeicher |
| JP4497290B2 (ja) * | 2004-04-14 | 2010-07-07 | 富士通株式会社 | 半導体装置とその製造方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57112078A (en) * | 1980-12-29 | 1982-07-12 | Fujitsu Ltd | Manufacture of electrically rewritable fixed memory |
| US4477825A (en) * | 1981-12-28 | 1984-10-16 | National Semiconductor Corporation | Electrically programmable and erasable memory cell |
| US4608585A (en) * | 1982-07-30 | 1986-08-26 | Signetics Corporation | Electrically erasable PROM cell |
| JPS6325980A (ja) * | 1986-07-17 | 1988-02-03 | Nec Corp | 不揮発性半導体記憶装置及びその製造方法 |
| JPS6384168A (ja) * | 1986-09-29 | 1988-04-14 | Toshiba Corp | 不揮発性半導体記憶装置 |
| JP2792028B2 (ja) * | 1988-03-07 | 1998-08-27 | 株式会社デンソー | 半導体記憶装置およびその製造方法 |
| JP2784765B2 (ja) * | 1988-03-11 | 1998-08-06 | セイコーインスツルメンツ株式会社 | 半導体不揮発性メモリの製造方法 |
| JPH0334579A (ja) * | 1989-06-30 | 1991-02-14 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
| US5565371A (en) * | 1990-04-12 | 1996-10-15 | Texas Instruments Incorporated | Method of making EPROM with separate erasing and programming regions |
| US5371031A (en) * | 1990-08-01 | 1994-12-06 | Texas Instruments Incorporated | Method of making EEPROM array with buried N+ windows and with separate erasing and programming regions |
| JP3222705B2 (ja) * | 1993-11-30 | 2001-10-29 | 東芝マイクロエレクトロニクス株式会社 | 不揮発性半導体記憶装置及びその製造方法 |
| KR0147452B1 (ko) * | 1993-11-30 | 1998-08-01 | 사토 후미오 | 불휘발성 반도체기억장치 |
| US5793081A (en) * | 1994-03-25 | 1998-08-11 | Nippon Steel Corporation | Nonvolatile semiconductor storage device and method of manufacturing |
| US5633186A (en) * | 1995-08-14 | 1997-05-27 | Motorola, Inc. | Process for fabricating a non-volatile memory cell in a semiconductor device |
| EP0782196A1 (en) * | 1995-12-28 | 1997-07-02 | STMicroelectronics S.r.l. | Method of fabricating EEPROM memory devices and EEPROM memory device so formed |
| TW437099B (en) * | 1997-09-26 | 2001-05-28 | Matsushita Electronics Corp | Non-volatile semiconductor memory device and the manufacturing method thereof |
-
1999
- 1999-06-28 DE DE19929618A patent/DE19929618B4/de not_active Expired - Lifetime
-
2000
- 2000-05-30 RU RU2002101921/28A patent/RU2225055C2/ru not_active IP Right Cessation
- 2000-05-30 MX MXPA01013170A patent/MXPA01013170A/es active IP Right Grant
- 2000-05-30 BR BR0011998-9A patent/BR0011998A/pt not_active IP Right Cessation
- 2000-05-30 EP EP00943661A patent/EP1192652A1/de not_active Withdrawn
- 2000-05-30 WO PCT/DE2000/001769 patent/WO2001001476A1/de active IP Right Grant
- 2000-05-30 UA UA2001129149A patent/UA73508C2/uk unknown
- 2000-05-30 KR KR10-2001-7016646A patent/KR100447962B1/ko active IP Right Grant
- 2000-05-30 CN CNB008095698A patent/CN1171293C/zh not_active Expired - Fee Related
- 2000-05-30 JP JP2001506603A patent/JP2003503851A/ja not_active Withdrawn
-
2001
- 2001-12-28 US US10/033,949 patent/US6645812B2/en not_active Expired - Lifetime
-
2006
- 2006-07-19 JP JP2006197022A patent/JP2006319362A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100350442C (zh) * | 2003-05-14 | 2007-11-21 | 夏普株式会社 | 显示驱动器、显示装置和便携电子设备 |
| CN113054001A (zh) * | 2021-03-16 | 2021-06-29 | 中国电子科技集团公司第五十八研究所 | 可编程的电源开关器件及其制备方法 |
| CN113054001B (zh) * | 2021-03-16 | 2021-11-09 | 中国电子科技集团公司第五十八研究所 | 可编程的电源开关器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1171293C (zh) | 2004-10-13 |
| US6645812B2 (en) | 2003-11-11 |
| EP1192652A1 (de) | 2002-04-03 |
| BR0011998A (pt) | 2002-03-05 |
| KR100447962B1 (ko) | 2004-09-08 |
| MXPA01013170A (es) | 2002-08-12 |
| DE19929618A1 (de) | 2001-01-11 |
| US20020119626A1 (en) | 2002-08-29 |
| WO2001001476A1 (de) | 2001-01-04 |
| UA73508C2 (en) | 2005-08-15 |
| KR20020019472A (ko) | 2002-03-12 |
| JP2006319362A (ja) | 2006-11-24 |
| RU2225055C2 (ru) | 2004-02-27 |
| DE19929618B4 (de) | 2006-07-13 |
| JP2003503851A (ja) | 2003-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6977201B2 (en) | Method for fabricating flash memory device | |
| US6130452A (en) | Virtual ground flash cell with asymmetrically placed source and drain and method of fabrication | |
| CN100530600C (zh) | 形成非易失性半导体内存组件的方法 | |
| JP3055426B2 (ja) | 分離トランジスタを有するｅｅｐｒｏｍセルとその製造・動作方法 | |
| US7033890B2 (en) | ONO formation method | |
| CN1495905A (zh) | 自对准分离栅极与非闪存及制造方法 | |
| JPH09283644A (ja) | フラッシュメモリーの構造および製造方法 | |
| CN1665019A (zh) | 操作电可写和可擦除存储单元的方法及用于电存储的存储装置 | |
| CN100561753C (zh) | 堆叠栅-源一侧电子注入闪存储器及其制造方法 | |
| US20050224858A1 (en) | [non-volatile memory structure and manufacturing method thereof] | |
| US6355523B1 (en) | Manufacturing process for making single polysilicon level flash EEPROM cell | |
| CN1171293C (zh) | 具有分离式隧道窗口的非易失性存储器单元的制造方法 | |
| US7164177B2 (en) | Multi-level memory cell | |
| US20040217412A1 (en) | [flash memory structure and operating method thereof] | |
| US6867463B2 (en) | Silicon nitride read-only-memory | |
| CN101421795A (zh) | 擦除eeprom器件的方法 | |
| US5726070A (en) | Silicon-rich tunnel oxide formed by oxygen implantation for flash EEPROM | |
| JPH05167078A (ja) | 半導体装置およびその製造方法 | |
| JP3671432B2 (ja) | 不揮発性メモリ及びその製造方法 | |
| CN1979788A (zh) | 多位闪存单元的制造方法 | |
| US6437396B1 (en) | Nonvolatile memory | |
| KR100451491B1 (ko) | 플래쉬이이피롬셀및그의제조방법 | |
| CN1263148C (zh) | 氮化硅只读存储器及其制造方法 | |
| CN1222041C (zh) | 可电擦除可编程逻辑元件 | |
| CN1229869C (zh) | 一种单层多晶硅可电擦除可编程只读存储器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20041013 Termination date: 20190530 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |