KR20020019472A - 별도의 터널 윈도우를 가진 비휘발성 반도체 메모리 셀의제조 방법 - Google Patents

별도의 터널 윈도우를 가진 비휘발성 반도체 메모리 셀의제조 방법 Download PDF

Info

Publication number
KR20020019472A
KR20020019472A KR1020017016646A KR20017016646A KR20020019472A KR 20020019472 A KR20020019472 A KR 20020019472A KR 1020017016646 A KR1020017016646 A KR 1020017016646A KR 20017016646 A KR20017016646 A KR 20017016646A KR 20020019472 A KR20020019472 A KR 20020019472A
Authority
KR
South Korea
Prior art keywords
tunnel
layer
memory cell
region
window
Prior art date
Application number
KR1020017016646A
Other languages
English (en)
Other versions
KR100447962B1 (ko
Inventor
바버페터
스프링만올리버
볼프콘라트
하이츠쉬올라프
훅켈스카이
렌네캄프라인홀드
뢰리히마이크
슈타인폰카민스키엘라르트
쿠터크리스토프
루트비크크리스토프
Original Assignee
마이클 골위저, 호레스트 쉐퍼
인피네온 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 골위저, 호레스트 쉐퍼, 인피네온 테크놀로지스 아게 filed Critical 마이클 골위저, 호레스트 쉐퍼
Publication of KR20020019472A publication Critical patent/KR20020019472A/ko
Application granted granted Critical
Publication of KR100447962B1 publication Critical patent/KR100447962B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Abstract

본 발명은 별도의 터널 윈도우 셀(TF)을 가진 비휘발성 반도체 메모리 셀(SZ)의 제조 방법에 관한 것이다. 터널 영역(TG)은 마스크로서 터널 윈도우 셀(TF)을 사용해서 터널 주입(IT)에 의해 나중의 주입 단계에서 형성된다. 이로 인해, 최소 공간 필요 및 많은 수의 프로그램/소거 사이클을 갖는 메모리 셀이 얻어진다.

Description

별도의 터널 윈도우를 가진 비휘발성 반도체 메모리 셀의 제조 방법{METHOD OF PRODUCING A NON-VOLATILE SEMICONDUCTOR MEMORY CELL WITH A SEPARATE TUNNEL WINDOW}
재기록 가능한 비휘발성 반도체 메모리 셀은 고집적 회로에서 점점 더 중요해지고 있는데, 그 이유는 그것이 예컨대 칩카드 내에 변동 가능한 데이터를 긴 시간 동안 전압 공급 없이 저장할 수 있기 때문이다.
사용된 비휘발성 반도체 메모리 셀의 방식에 따라 EEPROM, EPROM 및 플래시 EPROM 메모리로 구별된다.
도 5는 종래의 EEPROM 메모리 셀(SZ)의 단면도를 도시한다. 상기 메모리 셀은 실질적으로 터널 윈도우 셀(TF) 및 트랜지스터 메모리 셀(TZ)로 이루어진다. 도 5에 따라 트랜지스터 메모리 셀(TZ)은 누설 전류에 대해 민감하지 않은 비교적 두꺼운 게이트 층(3), 그 위에 배치된 부동 게이트 층(5), 유전 층(6) 및 제어 전극 층(7)으로 이루어진다. 여기서, 부동 게이트 층(5)내로 주입된 전하는 상응하는 FET의 스위칭 특성을 결정한다. 상기 FET는 소오스/드레인 영역(1) 및 제어 전극 층(7)을 통해 제어된다. 부동 게이트 층(5) 내로 전하를 주입하기 위해, 메모리 셀은 터널 윈도우 셀(TF)을 갖는다. 상기 터널 윈도우 셀(TF)은 트랜지스터 메모리 셀(TZ)과 동일한 층 시퀀스를 갖지만, 반도체 기판(100)과 부동 게이트 층(5) 사이의 절연층이 매우 얇은 터널 층(4)으로 이루어진다.
종래의 EEPROM 메모리 셀(SZ)의 제조 시, 먼저 균일한 터널 영역(2')을 형성하기 위해 터널 윈도우 셀(TF)의 영역에 이온 주입이 이루어진다. 그리고 나서, 절연 터널 층(4) 또는 게이트 층(3) 및 부동 게이트 층(5), 유전층(6) 및 제어 전극층(7)이 제공된다. 그 다음에, 한번의 (또는 여러번의) 후속 이온 주입에 의해 소오스/드레인 영역(1)이 마스크로서 메모리 셀(SZ)의 사용해서 셀프 얼라인되도록 반도체 기판(100)내에 형성된다. 이러한 방식으로 매우 양호한 "내구성"을 가진 고가의 재기록 가능한 비휘발성 반도체 메모리 셀이 얻어진다. 여기서, 상기 "내구성"은 프로그램/소거 사이클의 수를 나타내며, 상기 방식의 종래 EEPROM에서는 통상적으로 약 106사이클이다.
이러한 종래의 EEPROM의 단점은 메모리 셀(SZ)에 대한 공간이 많이 필요하다는 것인데, 특히 그것이 고집적 회로에만 사용되기 때문에 그러하다.
이에 비해, 플래시 EPROM 메모리 셀은 극도로 작은 장소를 필요로 한다. 도 6은 종래의 플래시 EPROM 메모리 셀의 단면도를 도시한다. 반도체 기판(100)상에 터널 산화물 층(4), 부동 게이트 층(5), 유전 층(6) 및 제어 전극 층(7)이 스택형으로 제공된다. 플래시 EPROM 메모리 셀의 터널 윈도우 영역(TF')에 터널 영역을 형성하기 위해, 스택형 메모리 셀을 사용해서 주입 영역(2)이 셀프 얼라인되도록 반도체 기판(100)에 형성된다. 그리고 나서, 메모리 셀 및 부가의 보조층 또는 스페이서(8)를 사용해서 소오스/드레인 영역(1)이 셀프 얼라인되도록 반도체 기판(100)내로 주입된다. 상기 종래의 플래시 EPROM 메모리 셀에서는 전술한 EEPROM 메모리 셀에서와 유사한 방식으로 예컨대 핫 전하 캐리어의 주입 및/또는 터널 윈도우 영역(TF')의 포울러 노르트하임(Fowler-Nordheim)-터널에 의해 전하가 터널 층(4)을 통해 부동 게이트 층(5)으로 주입된다. 이렇게 주입된 전하 캐리어는 트랜지스터 셀 영역(TZ')의 스위칭 특성을 결정한다.
상기 종래의 플래시 EPROM 메모리 셀이 현저히 작은 공간을 필요로 함에도 불구하고, 상기 방식의 비휘발성 메모리 셀은 그 "내구성", 즉 프로그램/소거 사이클의 수가 도 4에 따른 종래의 EEPROM 메모리 셀 보다 현저히 작다는 중요한 단점을 갖는다. 상기 플래시 EPROM 메모리 셀의 내구성은 통상적으로 약 103사이클이다.
재기록 가능한 종래의 비휘발성 메모리 셀의 다른 단점은 그것이 제한적으로만 하나의 공동 집적 회로에 사용될 수 있다는 것이다. 특히, 도 5에 따라 앞서 실시된 터널 영역(2')의 주입이 후속 형성된 터널 층(4)의 두께에 영향을 준다는 것이 중요하다. 다시 말하면, 동일한 제조 공정을 사용할 때 도 5에 따른 터널 윈도우 셀(TF)을 위한 터널 층(4)이 도 6에 따른 플래시 EPROM 메모리 셀에서 와는다른 두께를 갖는다. 또한, 도 5에 따른 주입 영역(2')은 후속 열처리에 대해 매우 민감한 한편, 도 6에 따른 주입 영역(2)은 제조 공정에서 비교적 늦은 시점에서야 비로소 형성된다. 이로 인해, 동일한 집적 회로에 형성된, 도 4 및 도 5에 따른 메모리 셀에 대해 상이한 프로그램/소거 전압이 주어진다.
또한, 간행물 US 5,565,371호에는 별도의 터널 윈도우를 가진 비휘발성 반도체 메모리 셀의 제조 방법이 공지되어 있다. 여기서는, 트랜지스터 메모리 셀의 프로그램이 핫 전하 캐리어의 주입을 통해 이루어지고, 트랜지스터 메모리 셀의 소거는 포울러 노르트하임(Fowler-Nordheim)-터널을 통해 이루어진다. 여기서의 단점은 메모리 셀이 극도로 큰 장소를 필요로 하며, 다수의 비표준화된 제조 공정이 도입되어야 한다는 것이다. 따라서, 상기 방법과 종래의 방법의 조합이 불가능하다.
본 발명은 별도의 터널 윈도우를 가진 비휘발성 반도체 메모리 셀의 제조 방법, 특히 적은 공간을 필요로 하고 많은 수의 프로그램/소거 사이클을 가진 EEPROM 셀의 제조 방법에 관한 것이다.
도 1은 제 1 실시예에 따른 별도의 터널 윈도우를 가진 비휘발성 반도체 메모리 셀의 단면도.
도 2은 제 1 실시예에 따른, 도 1에 도시된 터널 윈도우 셀의 확대 단면도.
도 3은 제 2 실시예에 따른 터널 윈도우 셀의 확대 단면도.
도 4는 제 3 실시예에 따른 터널 윈도우 셀의 확대 단면도.
도 5는 종래 기술에 따른 EEPROM-메모리 셀의 단면도.
도 6은 종래 기술에 따른 플래시-EPROM-메모리 셀의 단면도.
본 발명의 목적은 표준 공정을 사용하면서 메모리 셀의 장소 필요를 줄이고 동시에 "내구성"을 향상시킨, 별도의 터널 윈도우를 가진 비휘발성 반도체 메모리 셀의 제조 방법을 제공하는 것이다.
상기 목적은 청구항 제 1항의 특징에 의해 달성된다.
특히 터널 윈도우 셀의 액티브 영역에 터널 영역을 형성함으로써 터널 층의 형성 후, 내구성, 즉 프로그램/소거 사이클이 종래의 EEPROM 셀과 동일하지만 장소 필요가 현저히 감소된, 비휘발성 반도체 메모리 셀이 형성될 수 있다. 또한, 이러한 방식으로 제조된 메모리 셀이 문제없이 종래의 플래시 EPROM 메모리 셀과 함께표준 공정을 사용해서 하나의 공동 집적 회로에 구현될 수 있다. 이 경우, 동작 전압(프로그램/소거/판독 전압)은 상이한 비휘발성 반도체 메모리 셀 형태에 대해 동일할 수 있다.
바람직하게는 터널 영역이 터널 윈도우 셀의 적어도 하나의 층을 사용해서 주입에 의해 셀프 얼라인되도록 형성된다. 특히, 구조물 크기 ≤1을 가진 고집적 회로에서 상기 방식으로 메모리 셀이 간단하고 확실하게 제조될 수 있다. 이 경우, 주입은 수직으로 및/또는 경사지게 터널 층 하부에서 이루어지고, 주입 영역은 터널 층의 하부에서 완전히 접촉되거나, 또는 동작 전압의 인가 시 그 공간 전하 구역이 소위 펀치 스루 효과를 나타내도록 서로 인접하게 형성된다. 이로 인해, 터널 층의 하부에서 이전에 주입된 터널 영역에 필적할만한 매우 균일한 터널 영역이 얻어지기 때문에, 프로그램/소거 시 균일한 필드 세기가 세팅되고 "내구성"이 향상된다.
바람직하게는 부동 게이트 접속 영역과 제어 전극 접속 영역이 관련 부동 게이트 층 및 터널 윈도우 셀과 트랜지스터 메모리 셀의 제어 전극 층과 동시에 형성됨으로써, 제조 공정이 보다 간소화된다.
본 발명의 바람직한 실시예는 청구범위 종속항에 제시된다.
이하, 본 발명의 실시예를 첨부한 도면을 참고로 구체적으로 설명한다.
도 1은 제 1 실시예에 따른 별도의 터널 윈도우를 가진 비휘발성 반도체 메모리 셀의 단면도를 도시한다. 도 5 및 6에서와 동일한 도면 부호는 동일한 또는 유사한 층 또는 소자를 나타내므로, 하기에서는 그것이 상세히 설명되지 않는다.
도 1에 따라 반도체 기판(100)상에는 트랜지스터 메모리 셀(TZ), 터널 윈도우 셀(TF) 및 접속 영역(VB)이 형성된다. 여기서, 트랜지스터 메모리 셀(TZ), 접속 영역(VB) 및 터널 윈도우 셀(TF)은 하나의 고유 메모리 셀(SZ)을 형성한다. 바람직하게는 반도체 기판(100)은 Si로 이루어지지만, Ⅲ-Ⅴ-반도체 또는 그 밖의 반도체 기판을 포함할 수 있다. 메모리 셀(SZ)은 예컨대 PMOS-셀, NMOS-셀 또는 CMOS-셀로서 반도체 기판(100)에 구현될 수 있고, 상응하는 p-웰 및/또는 n-웰이 제공된다.
도 1에 따라 트랜지스터 메모리 셀(TZ)은 절연 게이트 층(3), 예컨대 열에 의해 형성된 SiO2로 이루어진다. 게이트 층(3)위에는 전하의 저장을 위해 도전 부동 게이트 층(5)(폴리-Si)이 배치된다. 부동 게이트 층(5)내에 저장된 전하에 따라 게이트 층(3) 하부에 있는 채널 영역(KG)이 도전되거나 또는 도전되지 않기 때문에, 메모리 셀(SZ)의 판독 시 논리 정보 0 또는 1이 판독될 수 있다. 트랜지스터 메모리 셀(TZ) 또는 메모리 셀(SZ)의 제어를 위해 제어 전극 층(7)이 제공된다. 상기 제어 전극 층(7)은 유전층(6)에 의해 부동 게이트 층(5)으로부터 절연된다. 이렇게 함으로써, 부동 게이트 층(5)내에 있는 전하가 반도체 기판(100) 및 제어 전극 층(7)내로 흐를 수 없다. 도 1에 따라 트랜지스터 메모리 셀(TZ)로부터 이격되게 터널 윈도우 셀(TF)이 배치된다. 상기 터널 윈도우 셀(TF)은 접속 영역(VB)을 통해 트랜지스터 메모리 셀(TZ)에 접속되고 예컨대 핫 전하 캐리어의 주입 및/또는 포울러-노르트하임-터널을 통해 기록/소거를 하기 위해 사용된다.
터널 윈도우 셀(TF)은 바람직하게는 트랜지스터 메모리 셀(TZ)과 동일한 층으로 이루어진다. 단 하나의 터널 층(4)은 터널에 대해 충분히 작은 두께를 갖는다. 터널 층(4)은 바람직하게는 터널 산화물 층, 예컨대 SiO2로 이루어진다. 그 위에 놓인 터널 윈도우 부동 게이트 층(T5)은 바람직하게는 트랜지스터 메모리 셀(TZ)의 부동 게이트 층(5)과 동일한 재료로 이루어지고 유전 터널 윈도우 층(T6)을 통해 도전 터널 윈도우 제어 전극 층(T7)으로부터 절연된다. 유전 터널 윈도우 층(6)은 유전층(6)과 같이 바람직하게는 ONO(산화물/질화물/산화물)-층 시퀀스로 이루어지지만, 다른 절연 유전 층으로 이루어질 수도 있다. 도전 터널 윈도우 제어 전극 층(T7) 및 도전 터널 윈도우 부동 게이트 층(T5)은 제어 전극 층(7) 및 부동 게이트 층(5)과 같이 바람직하게는 폴리 Si로 이루어지지만, 다른 도전 및/또는전하 축적 재료로 이루어질 수도 있다.
접속 영역(VB)은 통상적으로 트랜지스터 메모리 셀(TZ) 또는 터널 윈도우 셀(TF)과 동일한 층 시퀀스로 이루어진다. 제어 전극 층(7)은 제어 전극 접속 영역(VB7)을 통해 터널 윈도우 제어 전극 층(T7)과 접속되고 부동 게이트 층(5)은 부동 게이트 접속 영역(VB5)을 통해 터널 윈도우 부동 게이트(T5)에 접속된다. 그러나, 제어 전극 접속 영역(7) 및 부동 게이트 접속 영역(5)은 금속 도전 스트립 및/또는 확산 영역을 통해 반도체 기판(100)에 구현될 수 있다.
본 발명에서는 특히 트랜지스터 메모리 셀(TZ)과 터널 윈도우 셀(TF)를 서로 분리하여 형성하는 것이 중요하다. 상기 터널 윈도우 셀(TF)은 예컨대 적합한 에칭 및/또는 포토리소그래피에 의해 구현될 수 있다. 이 경우, 터널 윈도우 셀(TF)은 바람직하게는 터널 주입(IT)에 의한 양측 주입을 가능하게 하는 돌기, 노우즈 및 그 밖의 구조물을 갖는다.
도 1에 따라 터널 영역(TG)이 제조 공정 중에 비교적 늦게 수행되는 터널 주입(IT)에 의해 형성된다. 상기 터널 주입(IT)은 바람직하게는 동시에 제조되는 플래시 EPROM 메모리 셀에서의 터널 주입에 상응한다. 이로 인해, 메모리 셀(SZ)의 터널 윈도우 셀(TF) 뿐만 아니라 동일한 공정으로 제조되는(도시되지 않은) 플래시 EPROM 메모리 셀의 터널 윈도우 영역도 형성될 수 있다. 본 발명에 따른 메모리 셀(SZ)의 터널 층(4)이 바람직하게는 도시되지 않은 플래시 EPROM 메모리 셀과 동일한 제조 단계에서 형성되기 때문에, 2개의 메모리 셀은 동일한 전기적 프로그램/소거 특성을 가지며, 장소 필요가 줄어들고 "내구성"이 향상된다.
이하, 비휘발성 반도체 메모리 셀의 제조 방법이 상세히 설명된다.
먼저, 반도체 기판(100)내에 액티브 영역이 터널 윈도우 셀(TF) 및 트랜지스터 메모리 셀(TZ)에 대한 STI-공정(shallow trench isolation)에 의해 형성된다. 이렇게 형성된 트렌치는 바람직하게는 디포짓된 SiO2-층으로 채워진 다음 평탄화된다. 동일한 방식으로 LOCOS-공정도 액티브 영역의 절연을 위해 사용될 수 있다.
후속해서, 트랜지스터 메모리 셀(TZ) 및 터널 윈도우 셀(TF)의 액티브 영역에 게이트 층(3) 및 터널층(4)이 형성되고 상응하게 구조화된다. 그리고 나서, 부동 게이트 층(5), 유전층(6), 및 제어 전극 층(7)이 제공되고, 도 1에 도시된 단면도가 얻어지도록 구조화된다.
도 1에 따라 STI-층은 도시된 단면도에 대해 평행하게 놓인 (도시되지 않은) 메모리 셀(SZ)의 영역에 배치된다. 동일한 방식으로 제어 전극 접속 영역(VB7) 및 부동 게이트 접속 영역(VB5)은 (공간적으로) 그 후방에 놓인 단면에서 상응하는 층을 나타낸다. 터널 윈도우 셀(TF) 및 트랜지스터 메모리 셀(TZ)을 형성하기 위해, 후속해서 층(3), (5), (6) 및 (7) 또는 (4), (T5), (T6) 및 (T7)의 에칭이 수행됨으로써, 도 1에 도시된 스택형 셀(TF) 및 (TZ)이 주어진다. 후속해서 수행되는 터널 주입(IT)에서 주입 영역(2)는 셀프 얼라인되도록 스택형 터널 윈도우 셀(TF)옆에 형성되고, 제어 효과에 의해 터널 영역(TG)이 터널 층(4) 아래 형성된다. 그리고 나서, 도시되지 않은 후속 소오스/드레인 주입 시, 소오스/드레인 영역(1)은 셀프얼라인되도록 터널 윈도우 셀(TF) 사이에 그리고 트랜지스터 메모리 셀(TZ)의 양 측면에 형성된다. 이 경우, 터널 윈도우 셀(ZF)은 예컨대 도시되지 않은 보조층 또는 스페이서를 사용할 수 있다.
트랜지스터 메모리 셀(TZ)과 터널 윈도우 셀(TF) 사이의 소오스/드레인 영역(1)은 터널 윈도우 셀(TF) 및 트랜지스터 메모리 셀(TZ)에 대한 콘택을 형성하고 메모리 셀(SZ)의 판독 및 프로그램/소거를 위해 사용된다.
도 2는 터널 주입 단계 동안 도 1에 도시된 터널 윈도우 셀(TF)의 확대 단면도를 도시한다. 도 2에 따라 반도체 기판(100)상에 터널 층(4), 터널 윈도우 부동 게이트 층(T5), 유전 터널 윈도우 층(T6) 및 터널 윈도우 제어 전극 층(T7)이 스택형으로 배치된다. 상기 스택형 터널 윈도우 셀(TF)의 구조화 후에, 터널 층(4)의 하부에 터널 영역(TG)을 형성하기 위해 고유의 터널 주입(IT)이 이루어진다. 이 경우, 셀프 얼라인 방식으로 스택형 터널 윈도우 셀(TF)을 사용해서 양측에 주입 영역(2)이 형성됨으로써, 상기 주입 영역(2)이 터널 층(4)의 하부에서 접촉되고, 따라서 균일한 터널 영역(TG)이 형성된다.
이러한 방식으로 주입 영역(2)을 형성하는 것은 특히 ㎛ 미만의 매우 작은 구조물 크기에서 가능하다. 제어 효과는 중첩된 터널 영역(TG)을 형성하기 위한 주입 시 이용된다. 특히 As가 n-영역의 주입에 적합한데, 그 이유는 As가 낮은 침투 깊이 및 비교적 높은 확산을 갖기 때문이다. 그러나, Ph 및/또는 Sb도 도핑을 위해 사용될 수 있다. 동일한 방식으로 p-도펀트가 터널 층(4)의 하부에서 충분한스트레이(stray)를 가짐으로써 충분히 균일한 터널 영역(TG)이 형성되면, p-영역을 형성하기 위해 p-도펀트가 사용될 수 있다.
수직 터널 주입(IT)에 대한 대안으로서, 도 3에 따라 경사 터널 주입(ITS)이 이루어질 수 있고, 이 경우 주입은 약 5 내지 8°의 각으로 경사지게 터널층(4) 하부에서 이루어진다. 예컨대, 한 측면의 주입 영역(2)은 완전히 마스크로서 작용하는 터널 윈도우 셀(TF) 아래로 반도체 기판(100)내에 형성된다. 따라서, 터널층(4) 하부에 균일한 터널 영역(TG)이 형성될 수 있다. 도 3에 도시된 한 측면에서 경사진 터널 주입(ITS)에 대한 대안으로서, 다수의 측면(2 측면)의 터널 주입이 터널층(4) 하부에서 경사지게 이루어질 수 있다.
도 4에 따라 터널 주입(IT)은 반도체 기판(100)내에 형성된 주입 영역(2)이 접촉되지 않고 단지 부분적으로만 터널층(4) 하부로 연장되도록 이루어질 수 있다. 그러나, 주입 영역(2)이 터널층(2) 하부로 넓게 연장됨으로써, 동작 전압의 인가 시(예컨대, -10볼트/+6볼트의 프로그램/소거 전압) 주입 영역(2)의 공간 전하 구역(RLZ)이 접촉되고 그 결과, 소위 "펀치 스루-효과"가 나타나고 재차 터널층(4) 하부에 균일한 터널 영역이 형성된다. 이 경우에도, 향상된 "내구성", 즉 프로그램/소거 사이클 수를 특징으로 하는 메모리 셀이 얻어진다.
본 발명에 따라 터널 주입(IT)은 바람직하게는 전체 터널 윈도우 셀(TF)을 마스크로 사용해서 수행된다. 물론, 터널 윈도우 셀 내에 있는 층만이 마스크 층으로서 사용되거나, 또는 추가의 마스크 층이 포토레지스트 및/또는 하드마스크의형태로 사용될 수도 있다. 바람직하게는 터널 주입(IT)을 위해 표준 공정에 있는 LDD-주입(lightly doped drain) 또는 MD-주입(matrix drain)이 사용된다.
재기록 가능한 비휘발성 반도체 메모리 셀이 형성될 수 있다면, 전술한 층 시퀀스 대신에, 다른 층 시퀀스가 사용될 수도 있다(예컨대 SONOX).

Claims (10)

  1. - 터널 영역(TG), 터널층(4), 터널 윈도우 메모리 층(T5), 유전 터널 윈도우 층(T6) 및 터널 윈도우 제어 전극 층(T7)을 가진 터널 윈도우 셀(TF) 및
    - 채널 영역(KG), 게이트 층(3), 메모리 층(5), 유전층(6) 및 제어 전극층(7)을 가진 트랜지스터 메모리 셀(TZ)을 반도체 기판(100)의 액티브 영역에 형성하는 단계, 및
    - 상기 터널 윈도우 셀(TF)을 트랜지스터 메모리 셀(TZ)과 접속하기 위한 접속 영역(VB)을 반도체 기판(100)의 인액티브 영역에 형성하는 단계로 이루어진, 별도의 터널 윈도우를 가진 비휘발성 반도체 메모리 셀의 제조 방법에 있어서,
    상기 터널 윈도우 셀(TF)의 액티브 영역에 터널 영역(TG)을 형성하는 것은 터널층(4)의 형성 후에 이루어지는 것을 특징으로 하는, 별도의 터널 윈도우를 가진 비휘발성 반도체 메모리 셀의 제조 방법.
  2. 제 1항에 있어서,
    상기 터널 영역(TG)의 형성이 마스크로서 터널 윈도우 셀(TF)의 적어도 하나의 층을 사용한 주입 영역(2)의 셀프 얼라인 방식 형성을 포함하는 것을 특징으로 하는, 별도의 터널 윈도우를 가진 비휘발성 반도체 메모리 셀의 제조 방법.
  3. 제 2항에 있어서,
    상기 주입 영역(2)의 형성 시 주입(IT)이 수직으로 및/또는 경사지게 터널층(4) 하부에서 이루어지는 것을 특징으로 하는, 별도의 터널 윈도우를 가진 비휘발성 반도체 메모리 셀의 제조 방법.
  4. 제 2항 또는 제 3항에 있어서,
    상기 터널 영역(TG)은 주입 영역(2)이 완전히 터널층(4) 하부로 연장되도록 형성되는 것을 특징으로 하는, 별도의 터널 윈도우를 가진 비휘발성 반도체 메모리 셀의 제조 방법.
  5. 제 2항 또는 제 3항에 있어서,
    상기 터널 영역(TG)은 동작 전압의 인가 시 주입 영역(2)의 공간 전하 구역(RLZ)이 완전히 터널층(4) 하부로 연장되도록 형성되는 것을 특징으로 하는, 별도의 터널 윈도우를 가진 비휘발성 반도체 메모리 셀의 제조 방법.
  6. 제 1항 내지 제 5항 중 어느 한 항에 있어서,
    메모리 층 접속 영역(VB5)이 메모리 층(5) 및 터널 윈도우 메모리 층(T5)과 동시에 형성되는 것을 특징으로 하는, 별도의 터널 윈도우를 가진 비휘발성 반도체 메모리 셀의 제조 방법.
  7. 제 1항 내지 제 6항 중 어느 한 항에 있어서,
    제어 전극 접속 영역(VB7)이 제어 전극 층(7) 및 터널 윈도우 제어 전극 층(T7)과 동시에 형성되는 것을 특징으로 하는, 별도의 터널 윈도우를 가진 비휘발성 반도체 메모리 셀의 제조 방법.
  8. 제 1항 내지 제 7항 중 어느 한 항에 있어서,
    상기 터널 영역(TG)이 MD-주입에 의해 형성되는 것을 특징으로 하는, 별도의 터널 윈도우를 가진 비휘발성 반도체 메모리 셀의 제조 방법.
  9. 제 1항 내지 제 7항 중 어느 한 항에 있어서,
    상기 터널 영역(TG)이 LDD-주입에 의해 형성되는 것을 특징으로 하는, 별도의 터널 윈도우를 가진 비휘발성 반도체 메모리 셀의 제조 방법.
  10. 제 1항 내지 제 9항 중 어느 한 항에 있어서,
    상기 비휘발성 반도체 메모리 셀이 EEPROM-메모리 셀을 형성하는 것을 특징으로 하는, 별도의 터널 윈도우를 가진 비휘발성 반도체 메모리 셀의 제조 방법.
KR10-2001-7016646A 1999-06-28 2000-05-30 별도의 터널 윈도우를 가진 비휘발성 반도체 메모리 셀의제조 방법 KR100447962B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19929618A DE19929618B4 (de) 1999-06-28 1999-06-28 Verfahren zur Herstellung einer nichtflüchtigen Halbleiter-Speicherzelle mit separatem Tunnelfenster
DE19929618.9 1999-06-28

Publications (2)

Publication Number Publication Date
KR20020019472A true KR20020019472A (ko) 2002-03-12
KR100447962B1 KR100447962B1 (ko) 2004-09-08

Family

ID=7912849

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-7016646A KR100447962B1 (ko) 1999-06-28 2000-05-30 별도의 터널 윈도우를 가진 비휘발성 반도체 메모리 셀의제조 방법

Country Status (11)

Country Link
US (1) US6645812B2 (ko)
EP (1) EP1192652A1 (ko)
JP (2) JP2003503851A (ko)
KR (1) KR100447962B1 (ko)
CN (1) CN1171293C (ko)
BR (1) BR0011998A (ko)
DE (1) DE19929618B4 (ko)
MX (1) MXPA01013170A (ko)
RU (1) RU2225055C2 (ko)
UA (1) UA73508C2 (ko)
WO (1) WO2001001476A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10235072A1 (de) * 2002-07-31 2004-02-26 Micronas Gmbh EEPROM-Struktur für Halbleiterspeicher
JP4393106B2 (ja) * 2003-05-14 2010-01-06 シャープ株式会社 表示用駆動装置及び表示装置、並びに携帯電子機器
JP4497290B2 (ja) * 2004-04-14 2010-07-07 富士通株式会社 半導体装置とその製造方法
CN113054001B (zh) * 2021-03-16 2021-11-09 中国电子科技集团公司第五十八研究所 可编程的电源开关器件及其制备方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57112078A (en) * 1980-12-29 1982-07-12 Fujitsu Ltd Manufacture of electrically rewritable fixed memory
US4477825A (en) * 1981-12-28 1984-10-16 National Semiconductor Corporation Electrically programmable and erasable memory cell
US4608585A (en) * 1982-07-30 1986-08-26 Signetics Corporation Electrically erasable PROM cell
JPS6325980A (ja) * 1986-07-17 1988-02-03 Nec Corp 不揮発性半導体記憶装置及びその製造方法
JPS6384168A (ja) * 1986-09-29 1988-04-14 Toshiba Corp 不揮発性半導体記憶装置
JP2792028B2 (ja) * 1988-03-07 1998-08-27 株式会社デンソー 半導体記憶装置およびその製造方法
JP2784765B2 (ja) * 1988-03-11 1998-08-06 セイコーインスツルメンツ株式会社 半導体不揮発性メモリの製造方法
JPH0334579A (ja) * 1989-06-30 1991-02-14 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
US5565371A (en) * 1990-04-12 1996-10-15 Texas Instruments Incorporated Method of making EPROM with separate erasing and programming regions
US5371031A (en) * 1990-08-01 1994-12-06 Texas Instruments Incorporated Method of making EEPROM array with buried N+ windows and with separate erasing and programming regions
JP3222705B2 (ja) * 1993-11-30 2001-10-29 東芝マイクロエレクトロニクス株式会社 不揮発性半導体記憶装置及びその製造方法
KR0147452B1 (ko) * 1993-11-30 1998-08-01 사토 후미오 불휘발성 반도체기억장치
US5793081A (en) * 1994-03-25 1998-08-11 Nippon Steel Corporation Nonvolatile semiconductor storage device and method of manufacturing
US5633186A (en) * 1995-08-14 1997-05-27 Motorola, Inc. Process for fabricating a non-volatile memory cell in a semiconductor device
EP0782196A1 (en) * 1995-12-28 1997-07-02 STMicroelectronics S.r.l. Method of fabricating EEPROM memory devices and EEPROM memory device so formed
TW437099B (en) * 1997-09-26 2001-05-28 Matsushita Electronics Corp Non-volatile semiconductor memory device and the manufacturing method thereof

Also Published As

Publication number Publication date
CN1171293C (zh) 2004-10-13
US6645812B2 (en) 2003-11-11
EP1192652A1 (de) 2002-04-03
BR0011998A (pt) 2002-03-05
KR100447962B1 (ko) 2004-09-08
MXPA01013170A (es) 2002-08-12
CN1361924A (zh) 2002-07-31
DE19929618A1 (de) 2001-01-11
US20020119626A1 (en) 2002-08-29
WO2001001476A1 (de) 2001-01-04
UA73508C2 (en) 2005-08-15
JP2006319362A (ja) 2006-11-24
RU2225055C2 (ru) 2004-02-27
DE19929618B4 (de) 2006-07-13
JP2003503851A (ja) 2003-01-28

Similar Documents

Publication Publication Date Title
US6130452A (en) Virtual ground flash cell with asymmetrically placed source and drain and method of fabrication
US6330190B1 (en) Semiconductor structure for flash memory enabling low operating potentials
US5399891A (en) Floating gate or flash EPROM transistor array having contactless source and drain diffusions
US6337250B2 (en) Semiconductor device containing MOS elements and method of fabricating the same
KR100251981B1 (ko) 비휘발성 반도체 메모리 및 그의 제조방법
US6914290B2 (en) Split-gate type nonvolatile memory devices
US20040065917A1 (en) Flash memory cells with separated self-aligned select and erase gates, and process of fabrication
US20090181506A1 (en) Novel Method to Form Memory Cells to Improve Programming Performance of Embedded Memory Technology
US20020182829A1 (en) Method for forming nitride read only memory with indium pocket region
US7851306B2 (en) Method for forming a flash memory device with straight word lines
JPH0685283A (ja) 多結晶シリコントンネルスペーサを備えた高密度ｅｅｐｒｏｍセル及び製造方法
US6744105B1 (en) Memory array having shallow bit line with silicide contact portion and method of formation
CN101136414A (zh) 非易失性半导体存储装置及其制造方法
US6867463B2 (en) Silicon nitride read-only-memory
KR100447962B1 (ko) 별도의 터널 윈도우를 가진 비휘발성 반도체 메모리 셀의제조 방법
US6770950B2 (en) Non-volatile semiconductor memory structure
US6127224A (en) Process for forming a non-volatile memory cell with silicided contacts
US7029975B1 (en) Method and apparatus for eliminating word line bending by source side implantation
EP0612108B1 (en) Double polysilicon EEPROM cell and corresponding manufacturing process
JPH1174490A (ja) 半導体メモリデバイスの製造方法
US7217964B1 (en) Method and apparatus for coupling to a source line in a memory device
US20020089010A1 (en) Semiconductor device comprising a non-volatile memory cell
JP4420478B2 (ja) 不揮発性半導体メモリデバイスの製造方法
EP0996161A1 (en) EEPROM with common control gate and common source for two cells
US20020102799A1 (en) Method for the integrated production of EEPROM and FLASH memory cells

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120827

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130823

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140822

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150821

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160819

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170818

Year of fee payment: 14