CN1321449C - 半导体晶片的保护结构、半导体晶片的保护方法以及所用的层压保护片和半导体晶片的加工方法 - Google Patents

半导体晶片的保护结构、半导体晶片的保护方法以及所用的层压保护片和半导体晶片的加工方法 Download PDF

Info

Publication number
CN1321449C
CN1321449C CNB03820410XA CN03820410A CN1321449C CN 1321449 C CN1321449 C CN 1321449C CN B03820410X A CNB03820410X A CN B03820410XA CN 03820410 A CN03820410 A CN 03820410A CN 1321449 C CN1321449 C CN 1321449C
Authority
CN
China
Prior art keywords
semiconductor wafer
protective layer
wafer
film
screening glass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB03820410XA
Other languages
English (en)
Other versions
CN1679157A (zh
Inventor
妹尾秀男
永元公市
堀米克彦
大桥仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lintec Corp
Original Assignee
Lintec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lintec Corp filed Critical Lintec Corp
Publication of CN1679157A publication Critical patent/CN1679157A/zh
Application granted granted Critical
Publication of CN1321449C publication Critical patent/CN1321449C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Manufacturing Optical Record Carriers (AREA)

Abstract

本发明的半导体晶片的保护结构通过将外径大于半导体晶片(5)的保护片(13)层压在该半导体晶片的电路面上而制得。本发明提供了当晶片研磨至极薄后，在搬运等情况下，能防止在研磨中乃至搬运中出现的晶片破损现象的半导体晶片的保护结构、半导体晶片的保护方法及所用的层压保护片。此外，本发明还提供了在进行粘合薄膜的粘贴、切除时能减少晶片破损的半导体晶片的加工方法。

Description

半导体晶片的保护结构、半导体晶片的保护方法以及所用的层压保护片和半导体晶片的加工方法
技术领域
本发明涉及半导体晶片的保护结构、半导体晶片的保护方法以及所用的层压保护片和半导体晶片的加工方法。特别涉及半导体晶片研磨至极薄时，其在保管、搬运中所适宜使用的半导体晶片的保护结构、半导体晶片的保护方法及所用的层压保护片。另外，本发明还涉及运用了上述半导体晶片保护方法的半导体晶片的加工方法。
背景技术
近年来，人们希望IC卡不断地普及并更加薄型化。因此，以往350μm左右厚度的半导体芯片有必要加工至厚度为50～100μm，甚至更薄。此外，为了提高生产效率，人们开始考虑晶片的大口径化。
以往都是电路图形形成后再研磨晶片的内侧面。此时，在电路面贴上保护片以保护电路面和固定晶片，然后再在内侧面进行研磨加工。在内侧面研磨时，为了避免内侧面研磨中的保护片产生震动，保护片被切割成与晶片大致相同的形状。
本申请人提出了种种有关此类保护片的提案。例如，在日本专利特愿2001-329146号、特愿2002-67080号等中，提出了将刚性薄膜和应力缓和性薄膜层压后得到的层压保护片。通过使用这样的层压保护片，在晶片的内侧面研磨中所负载的力被应力缓和性薄膜消减。并且，通过刚性薄膜补充了强度，所以在搬运晶片时破损减少。
但是，如果把晶片研磨至极薄，那么晶片的强度将显著降低。即使是微弱的冲击也能使晶片破损。例如，当内侧面研磨结束后，要将晶片装入晶片盒运送至下道工序，而工序间的搬运大多数是在装入晶片盒中的状态下由人工搬运的。搬运时，晶片的边缘接触到晶片盒的内侧壁就会产生晶片的破损和龟裂。
另外，在日本专利特开2000-353682号公报及特开2002-57208号公报中，揭示了在半导体晶片上贴上保护片后，将保护片切割得比晶片的最大直径稍稍小一些，然后提供给内侧面研磨等下道工序的技术。由此得到的保护片的“游隙”较小，所以能降低内侧面研磨时保护片的震动。但是，上述技术不能防止在搬运时晶片的边缘部分与晶片盒侧壁的接触。并且，在晶片内侧面研磨结束后，存在种种以在晶片研磨面上设置粘合用粘合剂层等为目的而粘贴粘合薄膜的情况。贴上粘合薄膜后，通过剥离保护片，晶片就复制到粘合薄膜上了。此时，粘合薄膜贴于晶片上后被切割成与晶片的直径大致相同的形状，在切割粘合薄膜时，应使刀具慢慢靠拢至晶片的外周，然后切下。这样就能将粘合薄膜切割得与晶片的直径大致相同。但是，此时，由于刀刃与晶片外周的接触，即使是在如此的工艺中，也能招致晶片的破损。
发明的揭示
鉴于如上所述的现有技术，本发明的目的在于，当晶片研磨至极薄后，在搬运等情况下，提供能防止在研磨中乃至搬运中发生的晶片破损现象的半导体晶片的保护结构、半导体晶片的保护方法及所用的层压保护片。此外，本发明的目的还在于，提供在进行粘合薄膜的粘合、切除时能减少晶片破损的半导体晶片加工方法。
本发明的半导体晶片的第1保护结构通过将外径大于半导体晶片的保护片层压在该半导体晶片的电路面上而形成。
本发明的半导体晶片的第2保护结构通过将与半导体晶片的外径尺寸大致相同的第1保护层和在上述第1保护层的上面、外径与第1保护层相同或比第1保护层大的第2保护层所组成的层压保护片以第1保护层的一侧层压在该半导体晶片的电路面上而形成。
在上述保护结构中，保护片或层压保护片的最大外径最好为上述半导体晶片外径的+0.1～10mm。
另外，在使用层压保护片时，第1保护片的外径最好为上述半导体晶片外径的-2.0～0mm；第2保护层的外径最好为上述半导体晶片外径的+0.1～+2.0mm。
并且，在使用层压保护片时，较好的是第1保护层包含拉长10％时的1分钟后的应力缓和率为40％以上的薄膜；第2保护层包含拉伸弹性模量×厚度为5.0×104N/m以上的薄膜。
本发明的半导体晶片的第1保护方法的特征是，将外径大于半导体晶片的保护片层压在该半导体晶片的电路面上。
本发明的半导体晶片的第2保护方法的特征是，将与半导体晶片的外径尺寸大致相同的第1保护层和在上述第1保护层的上面、外径与第1保护层相同或比第1保护层大的第2保护层所组成的层压保护片以第1保护层的一侧层压在该半导体晶片的电路面上。
在上述第1及第2保护方法中，作为保护片或层压保护片，最好使用其最大外径为上述半导体晶片的外径的+0.1～10mm的保护片或层压保护片。
另外，使用层压保护片时的较好形态与上述相同。
本发明中的半导体晶片用层压保护片的特征是，由第1保护层与第2保护层层压而得，第2保护层的外径比第1保护层大。
半导体晶片用层压保护片的较好形态与上述相同。
本发明提供了在晶片研磨至极薄后，在搬运等情况下，可防止在研磨中乃至搬运中发生的晶片破损现象的半导体晶片的保护结构、半导体晶片的保护方法及所用的层压保护片。
本发明的半导体晶片的加工方法的特征是，包含通过上述半导体晶片的保护方法，一面保护半导体晶片一面研磨该半导体晶片的内侧面、在研磨面上粘贴粘合薄膜的工序；通常在贴上粘合薄膜后，还包含将粘合薄膜的外周部分切除的工序，此时，沿着保护片或层压保护片的外周端面进行切割操作。
通过本发明的半导体晶片的加工方法，不会在粘贴粘合薄膜时对半导体晶片造成破损，并由于在切除粘合薄膜的外周部时刀刃与晶片边缘不接触，所以在粘贴、切除粘合薄膜时能减少晶片的破损。
附图的简单说明
图1表示本发明中的第1保护结构的截面示意图。
图2表示本发明中的第2保护结构的一例的截面示意图。
图3表示本发明中的第2保护结构的另一例子的截面示意图。
图4表示本发明中的半导体晶片的加工方法的一个工序。
1…第1保护层
2…第2保护层(或基材)
3…粘合剂层
4…粘接剂层
5…半导体晶片
6…粘合薄膜
7…刀具
11…保护片
12，13…层压保护片
A，B，C…半导体晶片的保护结构
实施发明的最佳方式
下面，在参考附图的同时具体地对本发明加以说明。
如图1所示，本发明的半导体晶片的第1保护结构A通过将外径大于半导体晶片5的保护片11层压在该半导体晶片5的电路面上而得到。
通常，保护片11由基材2与在其上面形成的粘合剂层3组成，基材2可以是具有多层结构层的材料。
本发明的半导体晶片的第2保护结构B、C如图2或图3所示，通过将与半导体晶片的外径尺寸大致相同的第1保护层1和在上述第1保护层1的上面、外径与第1保护层1相同(图2)或比第1保护层1大(图3)的第2保护层2所组成的层压保护片12，13以第1保护层1侧层压在该半导体晶片的电路面上而得到。
通过采取这样的构造，即使是在晶片被装入半导体晶片盒时，晶片5的端部也不直接与盒壁接触，半导体晶片的保护结构能防止晶片的破损。即，保护片的端部起到了衬垫的作用，保护了晶片5。另外，如果保护片层具有刚性的话，那么从剥离胶带上剥离就变得困难。然而，在本发明中，因为是从突出于晶片5外侧的保护片的端部开始剥离，所以，即使保护片含有刚性的薄膜，也能使保护片的剥离变得容易。
并且，在此必要的工序后，由于晶片切切实实被保护起来了，所以即使在半导体晶片的研磨面侧粘贴粘合薄膜时，半导体晶片也不会破损。并且，如图4所示，在切除粘合薄膜6的外周部时能沿着保护片的外周端面进行切除操作。这样，由于刀刃7不与晶片端面接触，所以，在粘贴、切除粘合薄膜时能减少晶片的破损。
以下，对本发明的理想形态作具体的说明。但是，这些并不限于对本发明的解释。
首先，详细说明本发明的第1保护结构A(图1)。
第1保护结构A是将外径大于半导体晶片5的保护片11层压在该半导体晶片5的电路面上而得到的。
保护片11的外径与上述半导体晶片5的外径之差[(保护片11的外径)-(半导体晶片5的外径)]以0.1～10mm为好，更好的是0.1～5mm，最好是0.1～2mm。
半导体晶片5被固定在保护片11上。当基材2自身具有粘合性时，半导体晶片5也可不用粘合剂等而被固定在基材2上。此外，半导体晶片5也可通过粘合剂层3固定。
因为基材2必须具有充分的保护性能，所以以使用含有刚性薄膜的基材为好。
作为刚性薄膜，可以采用各种薄层制品，从耐水性、耐热性、刚性等观点出发，以使用合成树脂薄膜为好。刚性薄膜的拉伸弹性模量×厚度以5.0×104N/m以上为好，更好的是1×105～1×106N/m。这里，刚性薄膜的厚度通常是10μm～5mm，较好的是50～500μm。
此类刚性薄膜具体可以使用下列各种聚丙烯薄膜、聚甲基戊烯薄膜等聚烯烃类薄膜，聚氯乙烯薄膜、聚萘二甲酸乙二酯薄膜、聚酰亚胺薄膜、聚醚醚酮薄膜、聚醚砜薄膜、聚苯乙烯薄膜、聚对苯二甲酸乙二酯薄膜、聚对苯二甲酸丁二酯薄膜、聚氨酯薄膜、聚酰胺薄膜等。刚性薄膜既可以是上述各种薄膜的单层品，也可以是层压品。
其中，作为刚性薄膜还是以对晶片没有离子污染等不良影响的材料为好。具体地说，尤其以聚对苯二甲酸乙二酯薄膜、聚丙烯薄膜、聚萘二甲酸乙二酯薄膜、聚酰胺薄膜等为好。
在基材2的上面设置了粘合剂层3，为了提高与粘合剂层3的粘合性，基材2的上面可以作一些电晕处理，或者也可以进行底涂处理等而设置其它的层。
粘合剂层3的面积可以与基材2相同，也可以与被粘贴的晶片大致相同。
为了在半导体晶片的搬运和加工时固定晶片5，粘合剂层3被设置在基材2上。此粘合剂层3既可以由能量线硬化型粘合剂形成，也可以由橡胶类、丙烯酸类、硅类、聚氨酯类、聚乙烯醚类等得到的再剥离型通用粘合剂形成。
一般说来，能量线硬化型粘合剂是以丙烯酸系粘合剂和能量线硬化型化合物为主要成分而形成的。
如日本专利特开昭60-196956号公报及日本专利特开昭60-223139号公报所揭示的那样，作为能量线硬化型粘合剂中被广泛使用的能量线硬化型化合物是通过光照射能形成三维网状结构的分子内至少有2个以上的光聚合性碳-碳双键的低分子量的化合物。具体可采用三羟甲基丙烷三丙烯酸酯、季戊四醇三丙烯酸酯、季戊四醇四丙烯酸酯、二季戊四醇-羟基五丙烯酸酯、二季戊四醇六丙烯酸酯、二丙烯酸1，4-丁二酯、二丙烯酸1，6-己二酯、聚二丙烯酸乙二酯或低聚酯丙烯酸酯、聚氨酯丙烯酸酯等低聚物。
能量线硬化型粘合剂中的丙烯酸系粘合剂和能量线聚合性化合物的配比是，对应于丙烯酸系粘合剂100重量份，能量线聚合性化合物以50～200重量份的量为好。此时，得到的粘合薄膜的初期粘合力较大，但是，当能量线照射后，粘合力大大降低。因此，晶片5与丙烯酸系能量线硬化型粘合剂层的界面的剥离变得容易。
此外，能量线硬化型粘合剂层也可以由侧链上具有能量线聚合性基团的能量线硬化型共聚物构成。这种能量线硬化型共聚物有着粘合性和能量线硬化性兼备的性质。侧链上有能量线聚合性基团的能量线硬化型共聚物在日本专利特开平5-32946号公报、日本专利特开平8-27239号公报中有详细记载。
粘合剂层3的厚度根据其材质的不同，通常为3～100μm左右，较好的是10～50μm左右。
上述粘合剂用一般公知的涂布机，如滚涂机、刮涂机、滚刮涂机、逆涂机、模涂机等，在基材2的上面涂布至适当的厚度，干燥后形成粘合剂层3；或是在剥离胶带上形成粘合剂层3，再复制到基材2上，从而形成保护片11。
接着，说明本发明中的第2保护结构。第2保护结构相当于在上述第1保护结构中基材2具有多层结构层的情况。以下，把构成基材2的两层称作“第1保护层1”和“第2保护层2”。
这种情况下，第1保护层1和第2保护层2既可以由同种或异种的刚性薄膜构成，也可以由刚性薄膜与其它薄膜形成基材。特别是以用后述的应力缓和性薄膜形成面向晶片侧的第1保护层1，而以刚性薄膜形成位于与晶片相反位置的第2保护层2为好。
作为第2保护结构的例子之一的保护结构B如图2所示，将由外径大于半导体晶片的第1保护层1和在上述第1保护层1的上面、外径与第1保护层1相同的第2保护层2所组成的层压保护片12以第1保护层1侧层压在半导体晶片5的电路面上而获得。
作为第2保护层结构的另一例的保护结构C如图3所示，将由外径与半导体晶片大致相同的第1保护层1和在上述第1保护层1的上面、外径大于第1保护层1的第2保护层2所组成的层压保护片13以第1保护层1侧层压在半导体晶片5的电路面上而获得。
在第2保护层2的上面，为了与第1保护层1层压，设置了粘接剂层4。第1保护层1和第2保护层2既可以不剥离地紧密粘合，也可以可剥离地层压。
作为坚固粘合第1保护层1和第2保护层2的粘接剂，可以使用橡胶类、丙烯酸类等永久粘合性粘接剂或聚酯类及聚酰胺类层压干燥用粘接剂。另外，作为第1保护层1和第2保护层2之间可剥离的层压粘接剂，可以从与上述粘合剂层3相同的粘合剂中选择。粘接剂层4的厚度可根据材质的不同而不同，通常以1～100μm左右为好，较好的是3～50μm左右。
粘接剂层4的尺寸以与第2保护层2相同为好(面一)，而保护结构C的粘接剂层4的尺寸也可以与第1保护层1的尺寸相同。
在保护结构B中，第1保护层1和第2保护层2的大小大致相同，层压保护片12的外径与上述半导体晶片5外径之差[(层压保护片12的外径)-(半导体晶片5的外径)]以0.1～10mm为好，更好的是0.1～5mm，最好是0.1～2mm。
在上述保护结构C中，第1保护层1具有能覆盖上述半导体晶片的电路面的面积。为了防止破损，半导体晶片的边缘轮廓被斜削，由于在其内侧形成了电路面，所以第1保护层1的外径以与半导体晶片5的外径相同或略小为好。具体地说，第1保护层1与上述半导体晶片5外径之差[(第1保护层1的外径)-(半导体晶片5的外径)]以-2～0mm为好，更好的是-1.5～0mm，最好是-1.0～0mm。
另一方面，第2保护层2的外径以比上述半导体晶片5的外径略大为好。具体地说，第2保护层2与上述半导体晶片5外径之差[(第2保护层2的外径)-(半导体晶片5的外径)]以+0.1～+10mm为好，较好的是+0.1～+5mm，更好是+0.1～+2mm，特好的是+0.1～+1.5mm，最好的是+0.1～+1mm。
因此，第2保护层2的外径与上述第1保护层1的外径之差[(第2保护层2的外径)-(第1保护层1的外径)]以+0.1～+12mm为好，较好的是+0.1～+6mm，更好是+0.1～+4mm，特好的是+0.1～+3mm，最好的是+0.1～-2mm。
特别好的是第1保护层1中包含后述的应力缓和性薄膜，第2保护层2中包含前述刚性薄膜。
半导体晶片5被固定在第1保护层1。当第1保护层1具有自我粘合性时，第1保护层1也可以不使用粘合剂等而固定半导体晶片5。此外，也可以通过上述粘合剂层3固定半导体晶片5。
第1保护层1中最好含有应力缓和性薄膜。
应力缓和性薄膜具有优异的应力缓和性，具体地说，在拉伸实验时，拉长10％时的应力缓和率在1分钟后为40％以上，较好的是50％以上，更好的是60％以上。应力缓和性越高越好，其上限理论上是100％，根据情况不同，可以是99.9％、99％或95％。
由于应力缓和性薄膜具有优异的应力缓和性，所以粘贴到晶片5上后，残留应力迅速衰减。因此，贴附层压保护片12、13后，即使是研磨至极薄发脆的晶片，由于层压保护片全部的残留应力极小，所以也能保持不使其弯曲。
另外，应力缓和性薄膜的厚度以30～1000μm为好，更好的是50～800μm，最好是80～500μm。
应力缓和性薄膜由树脂制薄膜而得，只要满足以上性能，无特别限定。既可以是本身显示以上性能的树脂，也可以是通过添加其它的添加物成为具有上述性能的树脂。并且，应力缓和性薄膜既可以是由固化性树脂制膜硬化而得到的，也可以是由热塑性树脂制膜而得到的。
固化性树脂可以使用光固化性树脂、热固化性树脂等，以光固化性树脂为好。
光固化性树脂以用诸如光聚合性的聚氨酯丙烯酸酯系低聚物为主剂的树脂组合物为好。本发明所使用的较好的聚氨酯丙烯酸酯系低聚物的分子量以1000～50000为好，较好的是2000～30000。上述聚氨酯丙烯酸酯系低聚物可以单独或两种以上组合使用。
由于大多数情况下仅用上述聚氨酯丙烯酸酯系低聚物难以成膜，所以，通常用光聚合性单体稀释后再成膜，然后固化得到薄膜。光聚合性单体在分子内具有光聚合性双键，特别是在本发明中，以使用(甲基)丙烯酸异冰片酯、(甲基)丙烯酸二环戊烯酯、丙烯酸苯基羟丙酯等具有较大基团的丙烯酸酯系化合物为好。
上述光聚合性单体相对于100重量份的聚氨酯丙烯酸酯系低聚物，以5～900重量份的比例使用为好，更好的是10～500重量份，特好的是30～200重量份。
由上述光固化性树脂形成的应力缓和性薄膜的情况下，由于该树脂中混入了光聚合引发剂，所以能减少光照射的聚合硬化时间及光照射量。
光聚合引发剂的使用量相对于树脂的合计量100重量份，以0.05～15重量份为好，较好的是0.1～10重量份，特好的是0.5～5重量份。
上述固化性树脂可以从低聚物或单体组成的各种符合上述性能值的组合中选择。
上述树脂中也可以加入碳酸钙、二氧化硅、云母等无机填充剂；铁、铅等金属填充剂；颜料、染料等着色剂等添加剂。
应力缓和性薄膜的成膜方法如下所述。即，将液态的树脂(硬化前的树脂、树脂的溶液等)在工程薄膜上浇注成薄膜状后，通过规定的方法使其薄膜化(硬化、干燥)，然后除去工程薄膜，制得应力缓和性薄膜。通过这样的方法成膜时，树脂所承受的应力小，形成的小孔少。此外，膜厚的均匀性高，厚度精度通常在2％以内。
也可以用其它的成膜方法，例如通过T铸膜、压印法压出成型及压延法制得应力缓和性薄膜备用。
为了提高与粘合剂层3的粘合紧密性，也可以在第1保护层上进行电晕处理或涂布底涂料设置其它的层。粘合剂层3可以使用与上述第1保护结构A中所述的相同的材料。
本发明中的半导体晶片的保护结构可被用于极薄的半导体晶片的保管、搬运及加工等过程中。特别是在晶片内侧研磨至极薄后，在保管、搬运时，对于电路面的保护有用。
在采用了保护结构A的半导体晶片的内侧研磨工序中，将上述保护片11贴在半导体晶片5的电路面后，通过常规方法进行内侧研磨。
在采用了本发明的保护结构B、C的半导体晶片的内侧研磨工序中，首先，将层压保护片12、13的粘合剂层粘贴在晶片5的表面。在晶片5的表面形成了电路图形，尽管此粘贴工序是使用了晶片专用的层压装置，尽可能不施加太大的张力，但是完全不施加张力进行粘贴也是不可能的。常用的粘贴薄膜有时在粘贴过程中产生的张力会作为残留应力积累其中，本发明中作为第1保护层1如果使用应力缓和性薄膜，则可通过应力缓和衰减内部应力。另外，刚性薄膜不易受粘贴时张力的影响，内部应力的残留少。
使用层压保护片时，既可以是将第1保护层1在晶片5的电路面粘贴后，再在该第1保护层1的露出面粘贴第2保护层2，也可以将第1保护层1和第2保护层2预先层压为层压保护片，再以第1保护层1侧粘贴于晶片5的电路面。
在后一种情况下，第1保护层1和第2保护层2既可以以各自规定的尺寸切割后以片状被使用，也可先以不切割的状态使用，在粘贴于晶片5后，再以规定的尺寸切割。保护结构C的较好的情况是，第1保护层1以不切割的状态被使用，在粘贴于晶片5后，再沿着晶片5的边缘用切刀切割，接着第2保护层2以规定尺寸切割后被使用，在晶片5与第2保护层2的中心保持一致的情况下将其粘贴于第1保护层1。如果以上述方法进行加工，就能得到精度良好的本发明的半导体晶片的保护结构C。
通过上述保护结构，在保护半导体晶片的同时可以进行研磨。研磨通常是用研磨机等机械将晶片的内侧面研磨至规定厚度，必要时用腐蚀等化学方法研磨。
例如，通过上述研削将晶片的厚度研磨至30μm～100μm。如上所述，常用的粘贴薄膜有时在粘贴过程中产生的张力会作为残留应力积累在其中，导致极薄的晶片变得弯曲。使用应力缓和性薄膜的话，由于应力缓和的作用衰减了内部应力，所以即使将晶片研磨至极薄，也不会使晶片发生弯曲。
在研磨工序结束后，将晶片5装入晶片盒等容器中运至下道工序。在搬运作业中，由于保护片11或层压保护片12、13的最大外径比晶片5略大，所以半导体晶片的保护结构能防止晶片的破损。例如，即使是在装入晶片盒时，晶片5的端部也不直接与盒壁接触，即保护片的端部起到了衬垫的作用，保护了晶片5。
接着，半导体晶片在搬运、保管等之后被送至切块工序。在切块工序之前，有时会将粘合薄膜6粘贴到晶片的研磨面上(电路形成面的反面)，其目的是设置小片接合用粘合剂层等。贴上粘合薄膜6后，剥离保护片或层压保护片，晶片就被复制到粘合薄膜6上了。对于粘合薄膜，除小片接合用以外，在半导体加工中所用的具有各种性能的粘合薄膜都可无特别限制地被使用。
当粘合薄膜6没有切块带的性能(晶片、芯片的固定性能及抽出性能)时，将粘合薄膜6以与晶片大致相同的尺寸粘贴在晶片上，再在其背后贴上切块带后送至切块工序。在将粘合薄膜6做成与晶片大致相同的尺寸时，有时是在粘合薄膜粘贴在晶片上之前预先将其切割成晶片的形状，但多数情况是将未切割的带状粘合薄膜6粘贴到晶片上后，再沿晶片的外周进行切割。
如果通过本发明的保护结构保护半导体晶片，则即使是在半导体晶片5的研磨面上粘贴粘合薄膜6时，由于晶片切切实实地被保护了，所以半导体晶片也不会出现破损。并且，如图4所示，在切除粘合薄膜6的外周部时，可沿着保护片的外周端面进行切割操作。这样，因为刀刃7不与晶片端面接触，所以在粘贴、切除粘合薄膜时能减少半导体晶片的破损。
接着，通过剥离保护片或层压保护片，将晶片复制到粘合薄膜6，然后经过切块等通常的工序制成半导体装置。
在使用了可剥离的粘合剂作为粘接剂层4时，粘合薄膜6粘贴在晶片的研磨面上，切除外周部后，最好先剥离第2保护层2，然后在切块之前再剥离晶片表面上残存的第1保护层1。由于剥离第2保护层2和剥离第1保护层1的工序分开进行，因而与一次性剥离第1保护层1和第2保护层2的工序相比较，能减少施加在晶片上的弯曲应力。
这样，被完全剥离了第1保护层1和第2保护层2、并被复制到切块带上的晶片，通过常用方法的切块后，制得半导体芯片，并通过常用方法制成半导体装置。
本发明的半导体晶片用层压保护片是上述保护结构C中所用的层压保护片13。
即，本发明的半导体晶片用层压保护片13的特征是，由第1保护层1和第2保护层2层压得到，该第2保护层2的外径比第1保护层1的外径大。
本发明的半导体晶片用层压保护片的较好状态与上述半导体晶片的保护结构所述相同。
产业上利用的可能性
本发明提供了当晶片被研磨至极薄后、在进行搬运等工序时能防止在研磨中乃至搬运中发生的晶片破损现象的半导体晶片的保护结构、半导体晶片的保护方法及所用的层压保护片。
另外，通过本发明的半导体晶片的加工方法，不会在粘贴粘合薄膜时造成半导体晶片的破损，并由于在切除粘合薄膜的外周部时刀刃与晶片端面不接触，所以，在粘贴、切除粘合薄膜时能减少晶片的破损。
实施例
以下通过实施例具体说明本发明，但是，本发明并不局限于这些实施例。
晶片的搬运性、粘合薄膜的粘合性用以下的方法评价。
[晶片的搬运性]
在实施例及比较例制成半导体晶片的保护结构，使用晶片研磨装置(株式会社ディスコ公司制ダラインダ-DFG系列)，将硅晶片的厚度研磨至50μm，通过晶片装载交换装置(リンテック公司制Adwill RAD-CXV)收入晶片盒。接着，用人工将晶片盒搬运至切块带装置(リンテック公司制Adwill RAD-2500系列)的盒收容部。
处理实施例及比较例各10片8英寸的晶片，对晶片端部的裂缝和破损的发生数进行计数评价。
[粘合薄膜的粘合性]
在实施例及比较例制作半导体晶片的保护结构，用晶片研磨装置(株式会社ディスコ公司制ダラインダ-DFG系列)将硅晶片的厚度研磨至50μm，在贴有保护片的状态下往晶片的研磨面上粘贴粘合薄膜(リンテック公司制Adwill LP系列)。粘贴装置使用リンテック公司制Adwill RAD-3500系列。此时为了提高晶片研磨面与粘合薄膜的粘合紧密性，边进行150℃左右的加热边粘贴粘合薄膜。然后，沿着晶片的形状用刀具按规定的尺寸切割粘合薄膜。
处理实施例及比较例各10片8英寸的晶片，对在粘贴粘合薄膜时晶片端部的裂缝和破损的发生数进行计数评价。
实施例1
(1)应力缓和性薄膜
将重均分子量为5000的聚氨酯丙烯酸酯系低聚物(荒川化学工业株式会社制)50重量份和丙烯酸异冰片酯25重量份、丙烯酸苯基羟丙酯25重量份、光聚合引发剂(チバ·スペシャルティケミカルズ公司制，イルガキェア184)2.0重量份及酞菁类颜料0.2重量份混合，得到应力缓和性薄膜成膜用的具有光聚合性的树脂组合物。
将得到的树脂组合物通过喷涂的方式，在聚对苯二甲酸乙二酯(PET)薄膜(东レ株式会社制：厚度38μm)上喷涂至厚度达到110μm，形成树脂组合物层。涂布结束后马上在该树脂组合物层上层压同样的PET薄膜，然后用高压水银灯(160W/cm、高度10cm)，在光通量250mJ/cm2的条件下进行紫外线照射，使树脂组合物层交联、硬化。然后，剥离两面的PET薄膜，得到厚度为110μm、应力缓和率为87％、拉伸弹性模量为1.8×108Pa的应力缓和性薄膜。
(2)用于晶片电路面的粘贴的粘合剂
在使由丙烯酸正丁酯85重量份、丙烯酸2-羟乙酯15重量份组成的重均分子量约65万的共聚体100重量份与异氰酸甲基丙烯酰氧乙酯16重量份反应而得到的侧链上有能量线聚合性基团的能量线硬化型共聚体中加入硬化剂(甲苯二异氰酸酯与三羟甲基丙烷的加成物)5重量份、光聚合引发剂(チバ·スペシメルディケミカル公司制，イルガキェア184)5重量份，调制出粘合剂备用。用滚刀涂布机在PET制剥离带(リンテック公司制、SP-PET3801、厚度38μm)上涂布该粘合剂，干燥后膜厚达到15μm，将其复制至上述(1)制成的应力缓和性薄膜，制成第1保护层。
(3)第2保护层
将强粘合性的丙烯酸系粘合剂(リンテック公司制、PK)在PET制剥离带(リンテック公司制、SP-PET3801、厚度38μm)上涂布成干燥后膜厚能达到20μm的薄膜，干燥后将其复制至作为刚性薄膜的PET薄膜(东レ株式会社制：厚度125μm、拉伸弹性模量4.9×109Pa、厚度×拉伸弹性模量：6.1×105N/m)，制成第2保护层。
(4)层压保护片的形状
第2保护层预先被切割成直径为201mm的圆形。剥去第1保护层上的剥离带，借助露出的粘合剂用胶带层压装置(リンテック公司制Adwill RAD 3500/m12)贴于硅晶片(直径200mm、厚度750μm)的镜面上，并沿着硅晶片的轮廓切割第1保护层。但是，切割时由于刀具相对于第1保护层的垂直面成约15度的角倾斜切割，所以第1保护层的表面的直径变为199.9mm。
接着，将第2保护层的粘合剂层面的中心与第1保护层的露出面的中心对齐，将该粘合剂层面贴付于露出面，获得半导体晶片的保护结构。
实施例2
将实施例1的(1)～(3)中制成的第1保护层及第2保护层各自切割成直径为199.5mm、201mm的圆形。然后，借助于第2保护层剥去剥离带后露出的粘合剂，将该第2保护层中心一致地粘贴在第1保护层的应力缓和性薄膜上，制成层压保护片。接着，借助于第1保护层的一侧的粘合剂层面，将该层压保护片中心一致地粘贴在硅晶片的镜面上，形成半导体晶片的保护结构。
实施例3～实施例5
借助于第2保护层上的剥离带剥去后露出的粘合剂，将第2保护层粘贴在实施例1的(1)～(3)中制成的第1保护层的应力缓和性薄膜上，制成层压保护片。然后，将该层压保护片切割成预定的直径201mm的圆形。接着，借助于第1保护层的一侧的粘合剂层面，将层压保护片中心一致地粘贴在硅晶片的镜面上，该半导体晶片的保护结构作为实施例3，将切割成直径205mm、208mm的膜片分别作为实施例4及实施例5。
实施例6～实施例7
借助于第2保护层上的剥离带剥去后露出的粘合剂，将第2保护层粘贴在实施例1的(1)～(3)中制成的第1保护层的应力缓和性薄膜上，制成层压保护片。接着，借助于第1保护层的一侧的粘合剂层面，将层压保护片中心一致地粘贴在硅晶片的镜面上。然后，切割该层压保护片，达到从晶片的中心出发外径为201mm的尺寸。将得到的半导体晶片的保护结构作为实施例6，并将按直径208mm切割的层压保护片作为实施例7。
实施例8
将实施例(2)中所使用的粘合剂在PET制剥离胶带(リンテック公司制、SP-PET3801、厚度38μm)上涂布成干燥后膜厚能达到20μm的薄膜，干燥后将其复制到作为刚性薄膜的PET薄膜(东レ株式会社制：厚度125μm、拉伸弹性模量4.9×109Pa、厚度×拉伸弹性模量：6.1×105N/m)上，制成保护片。然后，将该保护片按预定直径205mm切割成圆形。接着，将该保护片中心一致地粘贴在硅晶片的镜面上，作为半导体晶片的保护结构。
实施例9
将实施例(2)中所使用的粘合剂在PET制剥离胶带(リンテック公司制、SP-PET3801、厚度38μm)上涂布成干燥后膜厚能达到20μm的薄膜，干燥后将其复制到作为刚性薄膜的PET薄膜(东レ株式会社制：厚度125μm、拉伸弹性模量4.9×109Pa、厚度×拉伸弹性模量：6.1×105N/m)上，制成保护片。然后将该保护片中心一致地粘贴在硅晶片的镜面上，并切割该保护片，达到从晶片的中心出发外径为205mm的尺寸，作为半导体晶片的保护结构。
比较例1
借助于实施例1的(3)制得的第2保护层上的剥离带剥去后露出的粘合剂层面，将第2保护层粘贴到实施例1的(1)～(2)中制成的第1保护层的应力缓和性薄膜上，层压后制成保护片。接着，利用胶带层压机将层压保护片粘贴到硅晶片镜面上，并沿着硅晶片的轮廓切割层压保护片，作为半导体晶片的保护结构。保护片基材的最上面的直径为199.8mm。
比较例2
将实施例1的(1)～(2)中制成的第1保护层借助于其粘合剂层中心一致地粘贴在硅晶片镜面上，并沿着硅晶片的轮廓切割，形成半导体晶片的保护结构。保护片基材的最上面的直径为199.8mm。
表1所示的是上述实施例及比较例的构成，表2所示的是各评价结果。
表1
              第1保护层                       第2保护层    粘贴方法*2)     切割方法*3)
   厚度(μm)    应力缓和率(％)   UV粘合剂厚度(μm)   厚度(μm)    拉伸弹性模量(Pa)    厚度×拉伸弹性模量(N/m)   粘接剂层*1)种类：厚度
实施例1     110     87   UV型15μm   PET125   4.9×109     6.1×105     PK20μm   2次贴合   仅第2保护层先切割201mm
实施例2     110     87   UV型15μm   PET125   4.9×109     6.1×105     PK20μm   1次贴合   第1：199.5mm第2：201mm
实施例3     110     87   UV型15μm   PET125   4 9×109     6.1×105     PK20μm   1次贴合   先切割201mm
实施例4     110     87   UV型15μm   PET125   4.9×109     6.1×105     PK20μm   1次贴合   先切割205mm
实施例5     110     87   UV型15μm   PET125   4.9×109     6.1×105     PK20μm   1次贴合   先切割208mm
实施例6     110     87   UV型15μm   PET125   4.9×109     6 1×105     PK20μm   1次贴合   后切割201mm
实施例7     110     87   UV型15μm   PET125   4.9×109     6.1×105     PK20μm   1次贴合   后切割208mm
实施例8     -     -   -   PET125   4.9×109     6.1×105     UV型20μm   1次贴合   先切割205mm
实施例9     -     -   -   PET125   4.9×109     6.1×105     UV型20μm   1次贴合   后切割205mm
比较例1     110     87   UV型15μm   PET125   4.9×109     6.1×105     PK20μm   1次贴合   后切割199.8mm
比较例2     160     87   UV型20μm   -   -     -     -   1次贴合   后切割199.8mm
*1)PK(强粘合剂)、UV型(紫外线硬化型粘合剂)
*2)2次贴合(在晶片上粘贴第1保护层后，在第1保护层上粘贴第2保护层)，1次贴合(在第1保护层粘贴第2保护层后，将第1保护层的一侧粘贴于晶片。实施例8、9和比较例1、2中粘贴单层薄膜)
*3)先切割(粘贴前切割成规定尺寸)，后切割(粘贴后切割成规定尺寸)，第1＝第1保护层，第2＝第2保护层
表2
   50μm研磨结果     晶片搬运性   粘合薄膜的粘合性     备注
实施例1     10/10成功 10/10晶片破损0片 10/10晶片破损0片
实施例2     10/10成功 10/10晶片破损0片 10/10晶片破损0片
实施例3     10/10成功 10/10晶片破损0片 10/10晶片破损0片
实施例4     10/10成功 10/10晶片破损0片 10/10晶片破损0片
实施例5     10/10成功 10/10晶片破损0片 10/10晶片破损0片
实施例6     10/10成功 10/10晶片破损0片 10/10晶片破损0片
实施例7     10/10成功 10/10晶片破损0片 10/10晶片破损0片
实施例8     10/10成功 10/10晶片破损0片 10/10晶片破损0片
实施例9     10/10成功 10/10晶片破损0片 10/10晶片破损0片
比较例1     10/10成功 7/10破损3片 评价10片5片晶片破损 粘合薄膜在切割时晶片破损
比较例2     10/10成功 6/10破损4片 评价10片7片晶片破损

Claims (9)

1.半导体晶片的保护结构，其特征在于，将外径为半导体晶片外径的-2.0～0mm的第1保护层和在上述第1保护层的上面、外径为上述半导体晶片外径的+0.1～+10mm的第2保护层所组成的层压保护片以第1保护层的一侧层压在该半导体晶片的电路面上而形成。
2.如权利要求1所述的半导体晶片的保护结构，其特征还在于，第1保护层包含拉长10％时的1分钟后的应力缓和率为40％以上的薄膜，第2保护层包含拉伸弹性模量×厚度为5.0×104N/m以上的薄膜。
3.半导体晶片的保护方法，其特征在于，将外径为半导体晶片外径的-2.0～0mm的第1保护层和在上述第1保护层的上面、外径为上述半导体晶片外径的+0.1～+10mm的第2保护层所组成的层压保护片以第1保护层的一侧层压在该半导体晶片的电路面上。
4.如权利要求3所述的半导体晶片的保护方法，其特征还在于，第1保护层包含拉长10％时的1分钟后的应力缓和率为40％以上的薄膜，第2保护层包含拉伸弹性模量×厚度为5.0×104N/m以上的薄膜。
5.半导体晶片用层压保护片，其特征在于，由第1保护层与第2保护层层压形成，所述第1保护层的外径为半导体晶片外径的-2.0～0mm，所述第二保护层的外径为上述半导体晶片外径的+0.1～+10mm。
6.如权利要求5所述的半导体晶片用层压保护片，其特征还在于，第2保护层的外径为第1保护层的外径的+0.1～+4.0mm。
7.如权利要求5或6所述的半导体晶片用层压保护片，其特征还在于，第1保护层包含拉长10％时的1分钟后的应力缓和率为40％以上的薄膜，第2保护层包含拉伸弹性模量×厚度为5.0×104N/m以上的薄膜。
8.半导体晶片的加工方法，其特征在于，包含通过权利要求3或4所述的半导体晶片的保护方法，一面保护半导体晶片一面研磨该半导体晶片的内侧面，在研磨面上粘贴粘合薄膜的工序。
9.如权利要求8所述的半导体晶片的加工方法，其特征还在于，还包含用刀具将粘合薄膜的外周部切除的工序，此时，沿着保护片或层压保护片的外周端面进行切割操作。
CNB03820410XA 2002-08-28 2003-08-21 半导体晶片的保护结构、半导体晶片的保护方法以及所用的层压保护片和半导体晶片的加工方法 Expired - Lifetime CN1321449C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP249622/2002 2002-08-28
JP2002249622 2002-08-28
JP2002352626A JP4307825B2 (ja) 2002-08-28 2002-12-04 半導体ウエハの保護構造、半導体ウエハの保護方法、これらに用いる積層保護シートおよび半導体ウエハの加工方法
JP352626/2002 2002-12-04

Publications (2)

Publication Number Publication Date
CN1679157A CN1679157A (zh) 2005-10-05
CN1321449C true CN1321449C (zh) 2007-06-13

Family

ID=31980506

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB03820410XA Expired - Lifetime CN1321449C (zh) 2002-08-28 2003-08-21 半导体晶片的保护结构、半导体晶片的保护方法以及所用的层压保护片和半导体晶片的加工方法

Country Status (8)

Country Link
US (1) US7361971B2 (zh)
EP (2) EP2270848B1 (zh)
JP (1) JP4307825B2 (zh)
KR (3) KR101186064B1 (zh)
CN (1) CN1321449C (zh)
PT (2) PT2270848E (zh)
TW (1) TWI316734B (zh)
WO (1) WO2004021432A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4318471B2 (ja) * 2003-03-05 2009-08-26 日東電工株式会社 保護テープの貼付・剥離方法
JP2005353859A (ja) * 2004-06-11 2005-12-22 Taiyo Yuden Co Ltd 半導体ウェハの剥離方法
JP2006066841A (ja) * 2004-08-30 2006-03-09 Epson Toyocom Corp シート状ウェハのダイシング及び梱包方法、ウェハの梱包物、剥離治具
JP4515357B2 (ja) * 2005-01-27 2010-07-28 リンテック株式会社 偏光板用粘着剤、粘着剤付き偏光板及びその製造方法
JP4637057B2 (ja) * 2006-05-25 2011-02-23 リンテック株式会社 シート貼付装置及び貼付方法
FR2903809B1 (fr) 2006-07-13 2008-10-17 Soitec Silicon On Insulator Traitement thermique de stabilisation d'interface e collage.
JP2011023396A (ja) * 2009-07-13 2011-02-03 Nitto Denko Corp 表面保護シート
JP2013008915A (ja) * 2011-06-27 2013-01-10 Toshiba Corp 基板加工方法及び基板加工装置
JP6034682B2 (ja) * 2012-12-07 2016-11-30 リンテック株式会社 シート貼付装置およびシート貼付方法
WO2014155756A1 (ja) * 2013-03-26 2014-10-02 リンテック株式会社 粘着シートおよび保護膜形成用複合シートならびに保護膜付きチップの製造方法
CN107078042B (zh) * 2014-10-23 2021-05-04 琳得科株式会社 表面保护用片材
JP6875865B2 (ja) * 2017-01-12 2021-05-26 リンテック株式会社 半導体加工用シートおよび半導体装置の製造方法
JP6357262B2 (ja) * 2017-04-10 2018-07-11 リンテック株式会社 積層シート
KR102605655B1 (ko) * 2017-06-16 2023-11-23 후지필름 일렉트로닉 머티리얼스 유.에스.에이., 아이엔씨. 다층 구조물
KR101982200B1 (ko) * 2017-09-15 2019-05-24 에스케이씨 주식회사 반도체 웨이퍼 보호용 백그라인딩 테이프
JP2020131552A (ja) * 2019-02-20 2020-08-31 株式会社東芝 キャリアおよび半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6310480A (ja) * 1986-07-02 1988-01-18 住友電装株式会社 防水コネクタにおける誤結防止方法
JPH09115863A (ja) * 1995-10-23 1997-05-02 Oki Electric Ind Co Ltd 表面保護テープ貼り付け方法およびその装置
JP2000129227A (ja) * 1998-10-29 2000-05-09 Lintec Corp 半導体ウエハ保護用粘着シートおよびその使用方法
EP0999250A2 (en) * 1998-11-06 2000-05-10 Lintec Corporation Pressure sensitive adhesive sheet for use in semiconductor wafer working
JP2001244317A (ja) * 2000-02-25 2001-09-07 Seiko Epson Corp 保護テープ貼付装置及び保護テープ貼付方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0616524B2 (ja) 1984-03-12 1994-03-02 日東電工株式会社 半導体ウエハ固定用接着薄板
JPS60223139A (ja) 1984-04-18 1985-11-07 Nitto Electric Ind Co Ltd 半導体ウエハ固定用接着薄板
JP2601956B2 (ja) 1991-07-31 1997-04-23 リンテック株式会社 再剥離型粘着性ポリマー
JP3325646B2 (ja) * 1993-04-27 2002-09-17 富士フイルムマイクロデバイス株式会社 半導体ウエハの裏面研削方法および保護テープ貼付機
JPH0745559A (ja) * 1993-07-26 1995-02-14 Furukawa Electric Co Ltd:The 半導体ウエハに粘着テープを接着する方法
JP2984549B2 (ja) 1994-07-12 1999-11-29 リンテック株式会社 エネルギー線硬化型感圧粘着剤組成物およびその利用方法
MY118036A (en) * 1996-01-22 2004-08-30 Lintec Corp Wafer dicing/bonding sheet and process for producing semiconductor device
US6465329B1 (en) * 1999-01-20 2002-10-15 Amkor Technology, Inc. Microcircuit die-sawing protector and method
JP3865184B2 (ja) * 1999-04-22 2007-01-10 富士通株式会社 半導体装置の製造方法
JP3303294B2 (ja) 1999-06-11 2002-07-15 株式会社東京精密 半導体保護テープの切断方法
AU6236700A (en) * 1999-09-17 2001-04-24 Ericsson Inc. Safe zones for portable electronic devices
JP4409014B2 (ja) * 1999-11-30 2010-02-03 リンテック株式会社 半導体装置の製造方法
JP4369584B2 (ja) 2000-01-21 2009-11-25 日東電工株式会社 半導体ウエハ保持保護用粘着シート
JP4392732B2 (ja) * 2000-02-07 2010-01-06 リンテック株式会社 半導体チップの製造方法
JP2001329146A (ja) 2000-03-13 2001-11-27 Shin Etsu Chem Co Ltd 半導体封止用エポキシ樹脂組成物及び半導体装置
JP4438973B2 (ja) * 2000-05-23 2010-03-24 アムコア テクノロジー，インコーポレイテッド シート状樹脂組成物及びそれを用いた半導体装置の製造方法
JP4475772B2 (ja) 2000-08-08 2010-06-09 日東電工株式会社 保護テープ貼付け方法および保護テープ貼付け装置
US6524881B1 (en) * 2000-08-25 2003-02-25 Micron Technology, Inc. Method and apparatus for marking a bare semiconductor die
JP3744327B2 (ja) 2000-09-01 2006-02-08 セイコーエプソン株式会社 成形部品の製造方法
JP3945565B2 (ja) * 2001-10-26 2007-07-18 リンテック株式会社 半導体ウエハの加工方法
JP4219605B2 (ja) 2002-03-12 2009-02-04 リンテック株式会社 半導体ウエハ加工用粘着シートおよびその使用方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6310480A (ja) * 1986-07-02 1988-01-18 住友電装株式会社 防水コネクタにおける誤結防止方法
JPH09115863A (ja) * 1995-10-23 1997-05-02 Oki Electric Ind Co Ltd 表面保護テープ貼り付け方法およびその装置
JP2000129227A (ja) * 1998-10-29 2000-05-09 Lintec Corp 半導体ウエハ保護用粘着シートおよびその使用方法
EP0999250A2 (en) * 1998-11-06 2000-05-10 Lintec Corporation Pressure sensitive adhesive sheet for use in semiconductor wafer working
JP2001244317A (ja) * 2000-02-25 2001-09-07 Seiko Epson Corp 保護テープ貼付装置及び保護テープ貼付方法

Also Published As

Publication number Publication date
EP1542274A1 (en) 2005-06-15
EP1542274A4 (en) 2006-10-11
EP1542274B1 (en) 2012-10-31
EP2270848A2 (en) 2011-01-05
KR20050058495A (ko) 2005-06-16
TW200403722A (en) 2004-03-01
KR20110049904A (ko) 2011-05-12
US7361971B2 (en) 2008-04-22
KR101186097B1 (ko) 2012-09-26
PT2270848E (pt) 2014-10-14
KR101186064B1 (ko) 2012-09-26
EP2270848B1 (en) 2014-10-01
US20060043532A1 (en) 2006-03-02
EP2270848A3 (en) 2012-04-18
KR101040504B1 (ko) 2011-06-09
WO2004021432A1 (ja) 2004-03-11
KR20110052728A (ko) 2011-05-18
PT1542274E (pt) 2012-12-07
CN1679157A (zh) 2005-10-05
TWI316734B (en) 2009-11-01
JP2004146761A (ja) 2004-05-20
JP4307825B2 (ja) 2009-08-05

Similar Documents

Publication Publication Date Title
CN1321449C (zh) 半导体晶片的保护结构、半导体晶片的保护方法以及所用的层压保护片和半导体晶片的加工方法
JP4762671B2 (ja) ダイシングテープ、および半導体ウェハダイシング方法
WO2005038894A1 (ja) 表面保護用シートおよび半導体ウエハの研削方法
CN102208366A (zh) 晶片的加工方法
KR102282587B1 (ko) 반도체 칩의 제조 방법
CN102653661B (zh) 晶片加工用胶带
JP2009239124A (ja) ウェハ表面保護テープ
TWI452619B (zh) Wafer processing film
CN1796528B (zh) 清洁片和使用该清洁片清洁基底处理设备的方法
TW201343497A (zh) 黏著薄片
US20150017374A1 (en) Adhesive sheet
US6235366B1 (en) Adhesive sheet
JP5006126B2 (ja) ウエハ表面保護テープおよびウエハ研削方法
TWI496868B (zh) Adhesive sheet
JPWO2017150330A1 (ja) ウエハ加工用テープ
JPS6258638A (ja) 半導体ウエハの保護部材
TWI519620B (zh) A wafer for processing a wafer, and a method for manufacturing a semiconductor device using a wafer processing wafer
JP2010140931A (ja) ウエハ加工用テープ
JP2009135509A (ja) 半導体ウエハの保護構造、半導体ウエハの保護方法、これらに用いる積層保護シートおよび半導体ウエハの加工方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20070613