KR101186097B1 - 반도체웨이퍼의 보호구조, 반도체웨이퍼의 보호 방법, 이들에 이용하는 적층 보호시트 및 반도체웨이퍼의 가공방법 - Google Patents

반도체웨이퍼의 보호구조, 반도체웨이퍼의 보호 방법, 이들에 이용하는 적층 보호시트 및 반도체웨이퍼의 가공방법 Download PDF

Info

Publication number
KR101186097B1
KR101186097B1 KR1020117007476A KR20117007476A KR101186097B1 KR 101186097 B1 KR101186097 B1 KR 101186097B1 KR 1020117007476 A KR1020117007476 A KR 1020117007476A KR 20117007476 A KR20117007476 A KR 20117007476A KR 101186097 B1 KR101186097 B1 KR 101186097B1
Authority
KR
South Korea
Prior art keywords
protective layer
semiconductor wafer
protective
outer diameter
laminated
Prior art date
Application number
KR1020117007476A
Other languages
English (en)
Other versions
KR20110052728A (ko
Inventor
히데오 세노오
고이치 나가모토
가츠히코 호리고메
히토시 오하시
Original Assignee
린텍 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 린텍 가부시키가이샤 filed Critical 린텍 가부시키가이샤
Publication of KR20110052728A publication Critical patent/KR20110052728A/ko
Application granted granted Critical
Publication of KR101186097B1 publication Critical patent/KR101186097B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Manufacturing Optical Record Carriers (AREA)

Abstract

본 발명은 반도체웨이퍼를 극박으로까지 연삭하고, 이것을 보관ㆍ반송할 때에 가장 적합하게 사용되는 반도체웨이퍼의 보호구조에 관한 것으로서, 특히 반도체웨이퍼의 보호방법을 이용한 반도체웨이퍼의 가공방법에 관한 것으로서, 반도체 웨이퍼의 회로면 상에 해당 반도체 웨이퍼의 외경보다 대직경의 제 1 보호층과, 상기 제 1 보호층 위에 적층된 제 1 보호층의 외경과 동일한 외경의 제 2 보호층으로 이루어지는 적층 보호 시트가 제 1 보호층측을 통하여 적층되어 이루어지고, 상기 제 1 보호층에 10% 신장시의 1분 후에 있어서의 응력완화율이 40% 이상인 필름을 포함하고, 상기 제 2 보호층에 영률×두께가 5. 0×104N/m 이상인 필름을 포함하는 것을 특징으로 한다.

Description

반도체웨이퍼의 보호구조, 반도체웨이퍼의 보호 방법, 이들에 이용하는 적층 보호시트 및 반도체웨이퍼의 가공방법{PROTECTIVE STRUCTURE OF SEMICONDUCTOR WAFER, METHOD FOR PROTECTING SEMICONDUCTOR WAFER, MULTILAYER PROTECTIVE SHEET USED THEREIN, AND METHOD FOR PROCESSING SEMICONDUCTOR WAFER}
본 발명은 반도체웨이퍼의 보호구조, 반도체웨이퍼의 보호방법, 이들에 이용하는 적층보호시트 및 반도체웨이퍼의 가공방법에 관한 것으로, 특히 반도체웨이퍼를 극박으로까지 연삭하고, 이것을 보관ㆍ반송할 때에 가장 적합하게 사용되는 반도체웨이퍼의 보호구조, 반도체웨이퍼의 보호방법, 이들에 이용하는 적층보호시트에 관한 것이다. 또 본 발명은 상기 반도체웨이퍼의 보호방법을 이용한 반도체웨이퍼의 가공방법에 관한 것이다.
근래 IC카드의 보급이 진전되어 더한층의 박형화가 요망되고 있다. 이 때문에 종래는 두께가 350㎛ 정도이었던 반도체칩을 두께 50～100㎛ 또는 그 이하까지 얇게 할 필요가 발생하고 있다. 또 생산성을 향상하기 위해 웨이퍼의 대구경화가 검토되어 왔다.
회로패턴형성 후에 웨이퍼이면을 연삭하는 것은 종래부터 실시되고 있으며, 그 때 회로면에 보호시트를 부착하고, 회로면의 보호 및 웨이퍼의 고정을 실시하여 이면연삭을 실시하고 있다. 이면연삭시에는 이면연삭 중의 보호시트의 진동을 피하기 위해 보호시트는 웨이퍼와 대략 동일형상으로 재단된다.
본원 출원인은 이와 같은 보호시트에 관한 여러 가지 제안을 실시하고 있으며, 예를 들면 일본국 특원2001-329146호, 일본국 특원2002-67080호 등에 있어서는, 강성의 필름과 응력완화성 필름을 적층한 적층보호시트를 제안하고 있다. 이와 같은 적층보호시트를 이용하는 것으로 웨이퍼의 이면연삭 중에 부하되는 힘을 응력완화성 필름에 의해 감쇠시키고, 또 웨이퍼의 반송시에는 강성 필름에 의하여 강도를 보충하는 것으로 웨이퍼의 파손을 저감하고 있다.
그러나 웨이퍼를 극박으로까지 연삭하면 웨이퍼의 강도가 현저히 저하하고, 약간의 충격에 의해서도 웨이퍼가 파손되어 버린다. 예를 들면 이면연삭종료 후에는 웨이퍼를 웨이퍼카세트에 수납하여 후공정으로 이송하게 되는데, 공정간의 반송은 웨이퍼카세트에 수납한 상태에서 사람 손으로 반송하는 일이 많다. 이 반송시에 웨이퍼의 단부가 웨이퍼카세트의 측벽에 접촉하여 웨이퍼단부가 이지러지거나 웨이퍼에 균열이 발생하는 일이 있었다.
또 일본국 특개2000-353682호 공보 및 특개2002-57208호 공보에는 반도체웨이퍼에 보호시트를 부착한 후 웨이퍼의 최대직경보다도 약간 작게 보호시트를 절제하여 이면연삭 등의 후공정에 이용하는 기술이 개시되어 있다. 이에 따라 보호시트의 「공간」이 적어지기 때문에 이면연삭시의 보호시트의 진동을 저감할 수 있다. 그러나 상기한 바와 같은 반송시에 웨이퍼의 단부가 웨이퍼카세트의 측벽에 접촉하는 것을 방지할 수는 없다. 또 웨이퍼의 이면연삭종료 후에는 웨이퍼의 연삭면에 다이본드용 접착제층을 설치하는 등 여러 가지의 목적으로 접착시트를 부착하는 경우가 있다. 접착시트를 부착한 후 보호시트를 박리하는 것으로 웨이퍼를 접착시트에 전사하고 있다. 이 때에 접착시트는 웨이퍼에 부착 후 웨이퍼와 대략 동일직경으로 되도록 절제된다. 접착시트의 절제시에는 웨이퍼외주부에 커터를 뻗어가도록 하고, 이것을 컷한다. 이에 따라 접착시트를 웨이퍼와 대략 동일직경으로 절제할 수 있다. 그러나 이 때에 웨이퍼외주부에 커터날이 접촉하기 때문에 이 공정에 있어서도 웨이퍼의 파손을 초래하는 일이 있다.
본 발명은 상기와 같은 종래기술을 감안하여 이루어진 것으로, 웨이퍼를 극박으로까지 연삭하고, 이것을 반송하는 등의 경우에 연삭 중 내지 반송 중의 웨이퍼의 파손을 방지할 수 있는 반도체웨이퍼의 보호구조, 반도체웨이퍼의 보호방법 및 이들에 이용하는 적층보호시트를 제공하는 것을 목적으로 하고 있다.
또한, 본 발명은 접착시트의 부착, 절제를 실시할 때에 있어서의 웨이퍼의 파손을 저감할 수 있는 반도체웨이퍼의 가공방법을 제공하는 것을 목적으로 하고 있다.
상기 목적을 달성하기 위한 본 발명에 관련되는 반도체웨이퍼의 제 2 보호구조는, 반도체 웨이퍼의 회로면 상에, 제 1 보호층과, 상기 제 1 보호층 위에 적층된 제 1 보호층의 외경과 동일한 외경의 제 2 보호층으로 이루어지는 적층 보호 시트가 제 1 보호층측을 통하여 적층되어 이루어지고, 적층 보호 시트의 외경과 상기 반도체 웨이퍼의 외경의 차[(적층 보호 시트의 외경)-(반도체 웨이퍼의 외경)]가 ＋0.1～10㎜이며, 상기 제 1 보호층에 10% 신장시의 1분 후에 있어서의 응력완화율이 40% 이상인 필름을 포함하고, 상기 제 2 보호층에 영률×두께가 5. 0×104N/m 이상인 필름을 포함하는 것을 특징으로 한다.
삭제
삭제
삭제
삭제
본 발명에 관련되는 반도체웨이퍼의 제 2 보호방법은, 반도체 웨이퍼의 회로면 상에, 제 1 보호층과, 상기 제 1 보호층 위에 적층된 제 1 보호층의 외경과 동일한 외경의 제 2 보호층으로 이루어지는 적층보호시트로서, 적층 보호 시트의 외경과 상기 반도체 웨이퍼의 외경의 차[(적층 보호 시트의 외경)-(반도체 웨이퍼의 외경)]가 ＋0.1～10㎜이며, 상기 제 1 보호층에 10% 신장시의 1분 후에 있어서의 응력완화율이 40% 이상인 필름을 포함하고, 상기 제 2 보호층에 영률×두께가 5. 0×104N/m 이상인 필름을 포함하는 적층 보호 시트를, 제 1 보호층측을 통하여 적층하는 것을 특징으로 하고 있다.
삭제
또 적층보호시트를 이용하는 경우의 바람직한 형태는 상기와 같다.
본 발명에 관련되는 반도체웨이퍼용 적층보호시트는 제 1 보호층과 제 2 보호층을 적층하여 이루어지고, 해당 제 1 보호층의 외경보다도 제 2 보호층의 외경이 큰 것을 특징으로 하고 있다.
반도체웨이퍼용 적층보호시트의 바람직한 형태는 상기와 똑같다.
이와 같은 본 발명에 따르면, 웨이퍼를 극박으로까지 연삭하고, 이것을 반송하는 등의 경우에 연삭 중 내지 반송 중의 웨이퍼의 파손을 방지할 수 있는 반도체웨이퍼의 보호구조, 반도체웨이퍼의 보호방법 및 이들에 이용하는 적층보호시트가 제공된다.
본 발명에 관련되는 반도체웨이퍼의 가공방법은, 상기 반도체웨이퍼의 보호방법에 의해 반도체웨이퍼를 보호하면서 해당 반도체웨이퍼의 이면을 연삭하고, 연삭면에 접착시트를 부착하는 공정을 포함한다.
여기에서 통상은 접착시트를 부착한 후 접착시트의 외주부를 커터에 의하여 절단제거하는 공정을 추가로 포함하고, 이 때에 본 발명에서는 보호시트 또는 적층보호시트의 외주단면을 따라서 커터를 조작하는 것을 특징으로 하고 있다.
이와 같은 본 발명에 따르면, 웨이퍼를 극박으로까지 연삭하고, 이것을 반송하는 등의 경우에 연삭 중 내지 반송 중의 웨이퍼의 파손을 방지할 수 있는 반도체웨이퍼의 보호구조, 반도체웨이퍼의 보호방법 및 이들에 이용하는 적층보호시트가 제공된다.
또 본 발명에 관련되는 반도체웨이퍼의 가공방법에 따르면, 접착시트의 부착시에 반도체웨이퍼가 파손되는 일도 없고, 또 접착시트의 외주부를 절제할 때에 커터날이 웨이퍼단면에 접하는 일이 없기 때문에 접착시트의 부착, 절제를 실시할 때에 있어서의 웨이퍼의 파손을 저감할 수 있다.
도 1은 본 발명에 관련되는 제 1 보호구조의 개략단면도를 나타낸다.
도 2는 본 발명에 관련되는 제 2 보호구조의 한 예의 개략단면도를 나타낸다.
도 3은 본 발명에 관련되는 제 2 보호구조의 다른 예의 개략단면도를 나타낸다.
도 4는 본 발명에 관련되는 반도체웨이퍼의 가공방법의 1공정을 나타낸다.
이하 도면을 참조하면서 본 발명에 대하여 더욱 구체적으로 설명한다.
본 발명에 관련되는 반도체웨이퍼의 제 1 보호구조(A)는 도 1에 나타내는 바와 같이, 반도체웨이퍼(5)의 회로면상에 해당 반도체웨이퍼의 외경보다도 대직경인 보호시트(11)가 적층되어 이루어진다.
보호시트(11)는 통상은 기재(2)와, 그 위에 형성된 점착제층(3)으로 이루어지는데, 기재(2)는 복수의 구성층을 갖는 것이어도 좋다.
즉 본 발명에 관련되는 반도체웨이퍼의 제 2 보호구조(B, C)는 도 2 또는 도 3에 나타내는 바와 같이, 반도체웨이퍼의 회로면상에 해당 반도체웨이퍼의 외경과 대략 동일 사이즈의 제 1 보호층(1)과, 상기 제 1 보호층(1)의 위에 제 1 보호층(1)의 외경과 같거나(도 2), 또는 이보다도 대직경(도 3)인 제 2 보호층(2)으로 이루어지는 적층보호시트(12, 13)가 제 1 보호층(1)측을 통하여 적층되어 이루어진다.
이와 같은 구성을 취하는 것으로 반도체웨이퍼의 보호구조를 예를 들면 웨이퍼카세트에 수납하는 경우이어도 웨이퍼(5)의 단부가 직접 카세트의 측벽에 접촉하는 일이 없어서 웨이퍼의 파손을 방지할 수 있다. 즉 보호시트의 단부가 쿠션의 역할을 완수하여 웨이퍼(5)가 보호되게 된다. 또 보호시트층이 강성이면 박리테이프에 의한 박리가 곤란하게 되는데, 본 발명에서는 웨이퍼(5)보다도 외측으로 돌출한 보호시트의 단부가 박리의 계기로 되기 때문에 보호시트가 강성 필름을 포함하는 경우이어도 보호시트를 박리하기 쉬워진다.
또 소요의 공정 후 반도체웨이퍼(5)의 연삭면측에 접착시트(6)를 부착할 때이어도 웨이퍼(5)는 확실하게 보호되기 때문에 반도체웨이퍼가 파손되는 일도 없다. 또한 도 4에 나타내는 바와 같이, 접착시트(6)의 외주부를 절제할 때에 보호시트의 외주단면을 따라서 커터를 조작할 수 있다. 이 때문에 커터날(7)이 웨이퍼단면에 접하는 일이 없어서 접착시트의 부착, 절제를 실시할 때에 있어서의 웨이퍼의 파손을 저감할 수 있다.
이하 본 발명의 바람직한 형태에 대하여 구체적으로 설명하는데, 이들은 본 발명을 전혀 한정적으로 해석하는 것은 아니다.
우선 본 발명의 제 1 보호구조(A)(도 1)에 대하여 상세하게 설명한다.
제 1 보호구조(A)에 있어서는, 반도체웨이퍼(5)의 회로면상에 해당 반도체웨이퍼의 외경보다도 대직경인 보호시트(11)가 적층되어 이루어진다.
보호시트(11)의 외경과 상기 반도체웨이퍼(5)의 외경의 차[(보호시트(11)의 외경)－(반도체웨이퍼(5)의 외경)]가 바람직하게는 0. 1～10㎜, 더욱 바람직하게는 0. 1～5㎜, 특히 바람직하게는 0. 1～2㎜이다.
반도체웨이퍼(5)는 보호시트(11)상에 홀딩된다. 기재(2)가 자기접착성을 갖는 경우에는 기재(2)상에 점착제 등을 이용하는 일 없이 반도체웨이퍼(5)를 홀딩해도 좋다. 또 점착제층(3)을 통하여 반도체웨이퍼(5)를 홀딩해도 좋다.
기재(2)로서는, 충분한 보호기능을 얻기 위해 강성 필름을 포함하는 기재를 이용하는 것이 바람직하다.
강성 필름으로서는, 여러 가지 박층품이 이용되고, 내수성, 내열성, 강성 등의 관점에서 합성수지필름이 바람직하게 이용된다. 강성 필름의 영률×두께는 바람직하게는 5. 0×104N/m 이상, 더욱 바람직하게는 1×105～1×106N/m의 범위에 있는 것이 바람직하다. 여기에서 강성 필름의 두께는 통상 10㎛～5㎜이고, 바람직하게는 50～500㎛이다.
이와 같은 강성 필름으로서는, 구체적으로는 폴리프로필렌필름, 폴리메틸펜텐필름 등의 폴리올레핀필름; 폴리염화비닐필름, 폴리에틸렌나트탈레이트필름, 폴리이미드필름, 폴리에테르에테르케톤필름, 폴리에테르설폰필름, 폴리스틸렌필름, 폴리에틸렌테레프탈레이트필름, 폴리부틸렌테레프탈레이트필름, 폴리우레탄필름, 폴리아미드필름 등이 이용된다. 강성 필름은 상기한 각종 필름의 단층품이어도 좋고, 적층품이어도 좋다.
상기 중에서도 강성 필름으로서는, 웨이퍼에 이온오염 등의 악영향을 주지 않는 것이 바람직하고, 구체적으로는, 폴리에틸렌테레프탈레이트필름, 폴리프로필렌필름, 폴리에틸렌나프탈레이트필름, 폴리아미드필름 등이 특히 바람직하다.
기재(2)의 상면에는 점착제층(3)이 설치된다. 점착제층(3)과의 밀착성을 향상시키기 위해 기재(2)의 상면에는 코로나처리 등을 실시해도 좋고, 또 프라이머처리 등의 다른 층을 설치해도 좋다.
점착제층(3)의 면적은 기재(2)와 동일해도 좋고, 또 부착되는 웨이퍼와 대략 동일한 것이어도 좋다.
점착제층(3)은 반도체웨이퍼의 반송 및 가공시에 웨이퍼(5)를 홀딩하기 위해 기재(2)상에 설치된다. 이와 같은 점착제층(3)은 에너지선경화형 점착제로 형성되어 있어도 좋고, 또 고무계, 아크릴계, 실리콘계, 폴리우레탄계, 폴리비닐에테르계 등으로 이루어지는 재박리형의 범용점착제로 형성되어 있어도 좋다.
에너지선경화형 점착제는 일반적으로는 아크릴계 점착제와 에너지선경화성 화합물을 주성분으로 하여 이루어진다.
에너지선경화형 점착제에 이용되는 에너지선경화성 화합물로서는, 예를 들면 일본국 특개소60-196, 956호 공보 및 특개소60-223, 139호 공보에 개시되어 있는 바와 같은 광조사에 의하여 3차원망상화(網狀化)할 수 있는 분자내에 광중합성 탄소-탄소이중결합을 적어도 2개 이상 갖는 저분자량화합물이 널리 이용되고, 구체적으로는, 트리메티롤프로판트리아크릴레이트, 펜타에리스리톨트리아크릴레이트, 펜타에리스리톨테트라아크릴레이트, 디펜타에리스리톨모노히드록시펜타아크릴레이트, 디펜타에리스리톨헥사아크릴레이트, 1, 4-부틸렌글리콜디아크릴레이트, 1, 6-헥산디올디아크릴레이트, 폴리에틸렌글리콜디아크릴레이트, 또는 올리고에스테르아크릴레이트, 우레탄아크릴레이트 등의 올리고머가 이용된다.
에너지선경화형 점착제 중의 아크릴계 점착제와 에너지선중합성 화합물의 배합비는 아크릴계 점착제 100중량부에 대하여 에너지선중합성 화합물은 50～200중량부의 양으로 이용되는 것이 바람직하다. 이 경우에는 얻어지는 점착시트는 초기의 접착력이 크고, 또한 에너지선조사 후에는 점착력은 크게 저하한다. 따라서 웨이퍼(5)와 아크릴계 에너지선경화형 점착제층의 계면에서의 박리가 용이해진다.
또 에너지선경화형 점착제층은 측쇄에 에너지선중합성 기를 갖는 에너지선경화형 공중합체로 형성되어 있어도 좋다. 이와 같은 에너지선경화형 공중합체는 점착성과 에너지선경화성을 겸비하는 성질을 갖는다. 측쇄에 에너지선중합성 기를 갖는 에너지선경화형 공중합체는 예를 들면 특개평5-32946호 공보, 특개평8-27239호 공보에 그 상세가 기재되어 있다.
점착제층(3)의 두께는 그 재질에도 따르지만, 통상은 3～100㎛ 정도이며, 바람직하게는 10～50㎛ 정도이다.
보호시트(11)는 상기의 점착제를 롤코터, 나이프코터, 롤나이프코터, 리바스코터, 다이코터 등 일반적으로 공지의 도공기를 이용하여 기재(2)의 상면에 적절한 두께로 되도록 도포건조해서 점착제층(3)을 형성하거나 박리필름에 점착제층(3)을 형성하여 기재(2)에 전사함으로써 얻어진다.
다음으로 본 발명에 관련되는 제 2 보호구조에 대하여 설명한다. 제 2 보호구조는 상기 제 1 보호구조에 있어서, 기재(2)가 복수의 구성층을 갖는 경우에 상당한다. 이하 기재(2)를 구성하는 2개의 층을 「제 1 보호층(1)」, 「제 2 보호층(2)」이라 부른다.
이 경우 제 1 보호층(1)과 제 2 보호층(2)은 동종 또는 이종의 강성 필름으로 구성되어 있어도 좋고, 또 강성 필름과 다른 필름으로 기재를 구성해도 좋다. 특히 웨이퍼측에 면하는 제 1 보호층(1)을 후술하는 응력완화성 필름으로 형성하고, 웨이퍼와는 반대면에 위치하는 제 2 보호층(2)을 강성 필름으로 형성하는 것이 바람직하다.
이와 같은 제 2 보호구조의 한 예로서는 도 2에 나타내는 바와 같이, 반도체웨이퍼(5)의 회로면상에 해당 반도체웨이퍼의 외경보다도 대직경의 제 1 보호층(1)과, 상기 제 1 보호층(1)의 위에 제 1 보호층(1)의 외경과 같은 제 2 보호층(2)으로 이루어지는 적층보호시트(12)가 제 1 보호층(1)측을 통하여 적층되어 이루어지는 보호구조(B)를 들 수 있다.
또 제 2 보호구조의 다른 한 예로서는 도 3에 나타내는 바와 같이, 반도체웨이퍼(5)의 회로면상에 해당 반도체웨이퍼의 외경과 대략 동일 사이즈의 제 1 보호층(1)과, 상기 제 1 보호층(1)의 위에 제 1 보호층(1)의 외경보다도 대직경인 제 2 보호층(2)으로 이루어지는 적층보호시트(13)가 제 1 보호층(1)측을 통하여 적층되어 이루어지는 보호구조(C)를 들 수 있다.
제 2 보호층(2) 상면에는 제 1 보호층(1)에 적층하기 위한 접착제층(4)이 설치된다. 제 1 보호층(1)과 제 2 보호층(2)은 박리하지 않도록 강고하게 접착해도 좋고, 박리 가능하게 되도록 적층되어도 좋다.
제 1 보호층(1)과 제 2 보호층(2)을 강고하게 접착하기 위한 접착제로서는, 고무계, 아크릴계 등의 영구접착형 점착제나 폴리에스테르계나 폴리아미드계 등의 드라이라미네이트용 접착제 등을 사용할 수 있다. 또 제 1 보호층(1)과 제 2 보호층(2)을 박리 가능하게 적층하기 위한 접착제로서는, 상기 점착제층(3)과 같은 점착제로부터 선택할 수 있다. 접착제층(4)의 두께는 그 재질에도 따르지만, 통상은 1～100㎛ 정도이며, 바람직하게는 3～50㎛ 정도이다.
또한 접착제층(4)은 제 2 보호층(2)과 동일 사이즈(면일치)인 것이 바람직한데, 보호구조(C)의 경우에는 접착제층(4)은 제 1 보호층(1)의 사이즈와 같아도 좋다.
보호구조(B)에 있어서는, 제 1 보호층(1)은 제 2 보호층(2)과 대략 동일한 크기이며, 적층보호시트(12)의 외경과 상기 반도체웨이퍼(5)의 외경의 차[(적층보호시트(12)의 외경)－(반도체웨이퍼(5)의 외경)]가 바람직하게는 0. 1～10㎜, 더욱 바람직하게는 0. 1～5㎜, 특히 바람직하게는 0. 1～2㎜이다.
상기 보호구조(C)에 있어서는, 제 1 보호층(1)은 상기 반도체웨이퍼의 회로면을 덮을 수 있는 면적을 갖는다. 반도체웨이퍼의 가장자리의 윤곽은 파손방지를 위해 비스듬하게 깎이고, 그 내측에 회로면이 형성되어 있기 때문에 제 1 보호층(1)의 외경이 상기 반도체웨이퍼(5)의 외경과 동일하거나, 또는 약간 작은 것이 바람직하다. 구체적으로는, 제 1 보호층(1)의 외경과 상기 반도체웨이퍼(5)의 외경의 차[(제 1 보호층(1)의 외경)－(반도체웨이퍼(5)의 외경)]가 바람직하게는 －2～0㎜, 특히 바람직하게는 -1. 5～0㎜, 가장 바람직하게는 -1. 0～0㎜이다.
한편 제 2 보호층(2)의 외경은 상기 반도체웨이퍼(5)의 외경보다도 약간 크고, 구체적으로는, 제 2 보호층(2)의 외경과 상기 반도체웨이퍼(5)의 외경의 차[(제 2 보호층(2)의 외경)－(반도체웨이퍼(5)의 외경)]가 바람직하게는 ＋0. 1～＋10㎜, 더욱 바람직하게는 ＋0. 1～＋5㎜, 한층 바람직하게는 ＋0. 1～＋2㎜, 특히 바람직하게는 ＋0. 1～＋1. 5㎜, 가장 바람직하게는 ＋0. 1～＋1㎜이다.
따라서 제 2 보호층(2)의 외경과 상기 제 1 보호층(1)의 외경의 차[(제 2 보호층(2)의 외경)－(제 1 보호층(1)의 외경)]가 바람직하게는 ＋0. 1～＋12㎜, 더욱 바람직하게는 ＋0. 1～＋6㎜, 한층 바람직하게는 ＋0. 1～＋4㎜, 특히 바람직하게는 ＋0. 1～＋3㎜, 가장 바람직하게는 ＋0. 1～＋2㎜이다.
또 특히 제 1 보호층(1)에 후술하는 응력완화성 필름이 포함되어 있는 것이 바람직하고, 제 2 보호층(2)에 상기한 강성 필름이 포함되어 있는 것이 바람직하다.
반도체웨이퍼(5)는 제 1 보호층(1)상에 홀딩된다. 제 1 보호층(1)이 자기접착성을 갖는 경우에는 제 1 보호층(1)상에 점착제 등을 이용하는 일 없이 반도체웨이퍼(5)를 홀딩해도 좋다. 또 상기한 점착제(3)를 통하여 반도체웨이퍼(5)를 홀딩해도 좋다.
제 1 보호층(1)은 바람직하게는 응력완화성 필름을 포함한다.
응력완화성 필름은 응력완화성이 우수하고, 구체적으로는 인장시험에 있어서의 10% 신장시의 응력완화율이 1분 후에 40% 이상, 바람직하게는 50% 이상, 더욱 바람직하게는 60% 이상을 나타내는 것이다. 응력완화율은 높을수록 바람직하고, 그 상한은 이론적으로 100%이며, 경우에 따라서는 99. 9%, 99%, 또는 95%이어도 좋다.
응력완화성 필름은 응력완화성이 우수하기 때문에 웨이퍼(5)에 부착 후 신속하게 잔류응력이 감쇠한다. 따라서 적층보호시트(12, 13)를 부착 후 극박까지 연삭되어 약해진 웨이퍼이어도 적층보호시트 전체의 잔류응력이 매우 작기 때문에 만곡시키지 않고 홀딩할 수 있다.
또 응력완화성 필름의 두께는 바람직하게는 30～1000㎛, 더욱 바람직하게는 50～800㎛, 특히 바람직하게는 80～500㎛이다.
응력완화성 필름은 수지제 필름으로 이루어지고, 상기의 물성을 만족하는 한 특별히 한정되지 않으며, 수지 그 자체가 상기 물성을 나타내는 것이어도, 다른 첨가물을 덧붙임으로써 상기 물성으로 되는 것이어도 좋다. 또 응력완화성 필름은 경화성 수지를 제막, 경화한 것이어도, 열가소성 수지를 제막한 것이어도 좋다.
경화성 수지로서는, 광경화형 수지, 열경화형 수지 등이 이용되고, 바람직하게는 광경화형 수지가 이용된다.
광경화형 수지로서는, 예를 들면 광중합성의 우레탄아크릴레이트계 올리고머를 주제(主劑)로 한 수지조성물이 바람직하게 이용된다. 본 발명에서 바람직하게 이용되는 우레탄아크릴레이트계 올리고머의 분자량은 1000～50000, 더욱 바람직하게는 2000～30000의 범위에 있다. 상기의 우레탄아크릴레이트계 올리고머는 1종 단독으로, 또는 2 이상을 조합하여 이용할 수 있다.
상기와 같은 우레탄아크릴레이트계 올리고머만으로는 성막이 곤란한 경우가 많기 때문에 통상은 광중합성의 모노머로 희석하여 성막한 후, 이것을 경화하여 필름을 얻는다. 광중합성 모노머는 분자내에 광중합성의 이중결합을 갖고, 특히 본 발명에서는 이소보닐(메타)아크릴레이트, 디시클로펜테닐(메타)아크릴레이트, 페닐히드록시프로필아크릴레이트 등의 비교적 부피가 큰 기를 갖는 아크릴에스테르계 화합물이 바람직하게 이용된다.
상기 광중합성 모노머는 우레탄아크릴레이트계 올리고머 100중량부에 대하여 바람직하게는 5～900중량부, 더욱 바람직하게는 10～500중량부, 특히 바람직하게는 30～200중량부의 비율로 이용된다.
응력완화성 필름을 상기의 광경화형 수지로 형성하는 경우에는 해당 수지에 광중합개시제를 혼입함으로써 광조사에 의한 중합경화시간 및 광조사량을 적게 할 수 있다.
광중합개시제의 사용량은 수지의 합계 100중량부에 대하여 바람직하게는 0. 05～15중량부, 더욱 바람직하게는 0. 1～10중량부, 특히 바람직하게는 0. 5～5중량부이다.
상기와 같은 경화성 수지는 올리고머 또는 모노머를 상기의 물성값으로 되도록 여러 가지 조합의 배합으로부터 선택할 수 있다.
또 상기의 수지 속에 탄산칼슘, 실리카, 운모 등의 무기필러, 철, 납 등의 금속필러, 안료나 염료 등의 착색제 등의 첨가물이 함유되어 있어도 좋다.
응력완화성 필름의 성막방법으로서는, 액상의 수지(경화 전의 수지, 수지의 용액 등)를 공정필름상에 박막상으로 캐스트한 후에, 이것을 소정의 수단에 의해 필름화(경화, 건조)하고, 공정필름을 제거하는 것으로 응력완화성 필름을 제조할 수 있다. 이와 같은 제법에 따르면, 성막시에 수지에 걸리는 응력이 적고, 피시아이의 형성이 적다. 또 막두께의 균일성도 높고, 두께정밀도는 통상 2% 이내가 된다.
별도의 성막방법으로서, T다이나 인플레이션법에 의한 압출성형이나 캘린더법에 의해 제조하여 응력완화성 필름을 준비해도 좋다.
제 1 보호층(1)의 상면에는 점착제층(3)과의 밀착성을 향상하기 위해 코로나처리를 실시하거나 프라이머처리 등의 다른 층을 설치해도 좋다. 또 점착제층(3)으로서는, 상기한 제 1 보호구조(A)에서 설명한 것과 똑같은 것이 이용된다.
이와 같은 본 발명에 관련되는 반도체웨이퍼의 보호구조는 예를 들면 극박반도체웨이퍼의 보관, 이송, 또는 가공시에 있어서 바람직하게 채용되고, 특히 웨이퍼이면을 극박으로까지 연마하며, 이것을 보관ㆍ반송할 때에 회로면을 보호하기 위해 유용하다.
보호구조(A)를 이용한 반도체웨이퍼의 이면연삭공정에 있어서는, 상기한 보호시트(11)를 반도체웨이퍼(5)의 회로면에 부착한 후 상법에 의해 이면연삭을 실시한다.
본 발명의 보호구조(B, C)를 이용한 반도체웨이퍼의 이면연삭공정에 있어서는, 우선 적층보호시트(12, 13)의 점착제층(3)을 웨이퍼(5) 표면에 부착한다. 웨이퍼(5) 표면에는 회로패턴이 형성되어 있다. 이 부착공정은 웨이퍼전용의 라미네이터장치를 이용하여 힘껏 장력을 걸지 않도록 실시되는데, 완전하게 장력을 걸지 않고 부착을 실시하는 것은 실질적으로 불가능하다. 통상의 점착시트에서는 이 때의 장력이 점착시트 속에 잔류응력으로서 축적되는 일이 있는데, 본 발명에 있어서 제 1 보호층(1)으로서 응력완화성 필름을 이용하면 응력완화에 의해 내부응력이 감쇠한다. 또 강성 필름은 부착시의 장력의 영향을 받기 어려워서 내부응력의 잔류는 적다.
적층보호시트를 이용하는 경우 제 1 보호층(1)을 웨이퍼(5)의 회로면에 부착한 후, 해당 제 1 보호층(1)의 노출면에 제 2 보호층(2)을 부착해도 좋고, 또 제 1 보호층(1)과 제 2 보호층(2)을 미리 적층한 적층보호시트를 제 1 보호층(1)측을 통하여 웨이퍼(5)의 회로면에 부착해도 좋다.
후자의 경우 제 1 보호층(1) 및 제 2 보호층(2)은 각각 소정의 사이즈로 컷된 시트상으로 공급되어도 좋고, 컷되어 있지 않은 상태로 공급되어 웨이퍼(5)에 부착된 후에 소정의 사이즈에 맞추어서 컷되어도 좋다. 보호구조(C)에 있어서는, 바람직하게는 제 1 보호층(1)은 컷되지 않는 상태로 공급되어 웨이퍼(5)에 부착된 후 웨이퍼(5)의 가장자리를 따라서 커터나이프로 절단되고, 계속해서 제 2 보호층(2)은 미리 소정의 사이즈로 컷된 상태로 공급되며, 웨이퍼(5)와 제 2 보호층(2)의 중심이 일치하도록 제 1 보호층(1)상에 부착하는 것이 바람직하다. 이와 같은 수단으로 가공을 실시하면 정밀도 좋게 본 발명에 의한 반도체웨이퍼의 보호구조(C)로 할 수 있다.
상기와 같은 보호구조에 의해 반도체웨이퍼를 보호하면서 이어서 통상은 웨이퍼의 이면을 그라인더 등에 의해 소정의 두께로 되기까지 연삭하고, 필요에 따라서 에칭 등에 의한 화학연삭을 실시한다.
이와 같은 연삭에 의해 웨이퍼는 예를 들면 두께 30㎛～100㎛로까지 연삭된다. 상기와 같이, 통상의 점착시트에서는 부착시의 장력이 점착시트 속에 잔류응력으로서 축적되어 극박웨이퍼를 만곡시키는 원인으로 되는 일이 있는데, 응력완화성 필름을 이용하면 응력완화에 의해 내부응력이 감쇠하기 때문에 웨이퍼를 극박으로까지 연삭해도 웨이퍼가 만곡하는 일은 없다.
이와 같은 연삭공정을 끝낸 후 웨이퍼(5)는 웨이퍼카세트 등에 수납되어 차공정으로 반송된다. 반송작업에 있어서는, 보호시트(11) 또는 적층보호시트(12, 13)의 최대직경이 웨이퍼(5)보다도 약간 대직경이기 때문에 반도체웨이퍼의 보호구조를 예를 들면 웨이퍼카세트에 수납하는 경우이어도 웨이퍼(5)의 단부가 직접 카세트의 측벽에 접촉하는 일이 없어서 웨이퍼의 파손을 방지할 수 있다. 즉 보호시트의 단부가 쿠션의 역할을 완수하여 웨이퍼(5)가 보호되게 된다.
이어서 반도체웨이퍼는 반송되고, 보관 등을 한 후 다이싱공정에 이용된다. 다이싱공정에 앞서서 웨이퍼의 연삭면(회로형성면의 반대측)에 다이본드용의 접착제층을 설치하는 등의 목적으로 접착시트(6)를 부착하는 경우가 있다. 접착시트(6)를 부착한 후 보호시트 또는 적층보호시트를 박리하여 웨이퍼는 접착시트(6)에 전사된다. 접착시트로서는, 다이본드용 외에 반도체가공에 있어서 이용되고 있는 여러 가지 기능을 갖는 접착시트가 특별히 제한되는 일 없이 이용된다.
접착시트(6)에 다이싱테이프로서의 기능(웨이퍼, 칩의 고정기능 및 픽업기능)이 없는 경우에는 접착시트(6)는 웨이퍼에 대략 동일 사이즈로 부착되고, 또한 그 배면에 다이싱테이프가 부착되어 다이싱공정에 이용된다. 접착시트(6)를 웨이퍼와 대략 동일 사이즈로 하는 데는, 접착시트를 웨이퍼에 부착하기 전에 미리 그 형상으로 절단해 두는 경우도 있는데, 대부분의 경우 미절단의 테이프형상의 접착시트(6)를 웨이퍼에 부착한 후에 웨이퍼외주를 따라서 절단한다.
본 발명의 보호구조에 의해 반도체웨이퍼를 보호해 두면 반도체웨이퍼(5)의 연삭면측에 접착시트(6)를 부착할 때이어도 웨이퍼(5)는 확실하게 보호되기 때문에 반도체웨이퍼가 파손되는 일도 없다. 또한 도 4에 나타내는 바와 같이, 접착시트(6)의 외주부를 절제할 때에 보호시트의 외주단면을 따라서 커터를 조작할 수 있다. 이 때문에 커터날(7)이 웨이퍼단면에 접하는 일이 없기 때문에 접착시트의 부착, 절제를 실시할 때에 있어서의 웨이퍼의 파손을 저감할 수 있다.
이어서 보호시트 또는 적층보호시트를 박리하는 것으로 웨이퍼는 접착시트(6)에 전사되고, 그 후 다이싱 등의 통상의 공정을 거쳐서 반도체장치가 제조된다.
또한 접착제층(4)으로서 박리 가능한 접착제를 사용한 경우 웨이퍼의 연삭면에 접착시트(6)를 부착하고, 외주부를 절제한 후 제 2 보호층(2)을 박리하며, 또한 다이싱을 실시하기 전에 웨이퍼의 표면에 남아 있는 제 1 보호층(1)을 박리하는 것이 바람직하다. 제 2 보호층(2)의 박리와 제 1 보호층(1)의 박리로 공정을 분리하는 것으로 제 1 보호층(1)과 제 2 보호층(2)을 한꺼번에 박리하는 경우에 비하여 웨이퍼에 가해지는 구부림응력을 저감할 수 있다.
이와 같이 하여 제 1 보호층(1)과 제 2 보호층(2)이 함께 박리되고, 다이싱테이프에 전사된 웨이퍼는 상법에 의해 다이싱되어 반도체칩이 얻어지며, 또한 상법에 의해 반도체장치가 제조된다.
또 본 발명에 관련되는 반도체웨이퍼용 적층보호시트는 상기 보호구조(C)에 이용된 적층보호시트(13)이다.
즉 본 발명에 관련되는 반도체웨이퍼용 적층보호시트(13)는 제 1 보호층(1)과 제 2 보호층(2)을 적층하여 이루어지고, 해당 제 1 보호층(1)의 외경보다도 제 2 보호층(2)의 외경이 큰 것을 특징으로 하고 있다.
본 발명에 관련되는 반도체웨이퍼용 적층보호시트의 바람직한 형태 등은 상기 반도체웨이퍼의 보호구조에 있어서 설명한 것과 똑같다.
실시예
이하 본 발명을 실시예에 의해 설명하는데, 본 발명은 이들 실시예에 한정되는 것은 아니다.
또한 이하에 있어서 「웨이퍼반송성」, 「접착시트부착성」은 다음의 방법으로 평가했다.
「웨이퍼반송성」
실시예 및 비교예에서 반도체웨이퍼의 보호구조를 작성하고, 웨이퍼연삭장치(주식회사 디스코사제 그라인더DFG시리즈)를 이용하여 실리콘웨이퍼의 두께가 50㎛로 되기까지 연삭하고, 웨이퍼캐리어교환장치(린텍사제 Adwill RAD-CXV)에 의해 웨이퍼카세트케이스에 수납했다. 계속해서 사람 손에 의해 웨이퍼카세트케이스를 반송하여 다이싱테이프마운터(린텍사제 AdwillRAD-2500시리즈)의 카세트수용부에 세트했다.
실시예, 비교예에 대하여 각각 10장의 8인치웨이퍼를 처리해서 웨이퍼단부의 크랙, 웨이퍼파손의 발생수를 카운트하는 것으로 평가를 실시했다.
「접착시트부착성」
실시예 및 비교예에서 반도체웨이퍼의 보호구조를 작성하여 웨이퍼연삭장치(주식회사 디스코사제 그라인더DFG시리즈)를 이용해서 실리콘웨이퍼의 두께가 50㎛로 되기까지 연삭했다. 보호시트를 부착한 상태에서 접착시트(린텍사제, Adwill LP시리즈)를 웨이퍼의 연삭면에 부착했다. 부착장치로서 린텍사제 Adwill RAD-3500시리즈를 사용했다. 이 때 웨이퍼연삭면과 접착시트의 밀착성을 높이기 위해 150℃ 정도의 가열을 실시하면서 접착시트를 부착했다. 그 후 웨이퍼형상을 따라서 나이프를 사용하여 접착시트를 소정 사이즈로 컷했다.
실시예, 비교예에 대하여 각각 10장의 8인치웨이퍼를 처리해서 접착시트의 부착시에 있어서의 웨이퍼의 크랙ㆍ파손의 발생수를 카운트하는 것으로 평가를 실시했다.
실시예 1
(1) 응력완화성 필름
중량평균분자량 5000의 우레탄아크릴레이트계 올리고머(아라카와화학공업사제) 50중량부와, 이소보닐아크릴레이트 25중량부와, 페닐히드록시프로필아크릴레이트 25중량부와, 광중합개시제(치바ㆍ스페셜리티케미컬즈사제, 이루가큐어184) 2. 0중량부와, 프탈로시아닌계 안료 0. 2중량부를 배합하여 응력완화성 필름을 성막하기 위한 광경화성을 갖는 수지조성물을 얻었다.
얻어진 수지조성물을 파운텐다이방식에 의해 폴리에틸렌테레프탈레이트(PET)필름(히가시레사제: 두께 38㎛)의 위에 두께가 110㎛로 되도록 도공하여 수지조성물층을 형성했다. 도공 직후에 수지조성물층의 위에 다시 같은 PET필름을 라미네이트하고, 그 후 고압수은램프(160W/㎝, 높이 10㎝)를 이용하여 광량 250mJ/㎠의 조건으로 자외선조사를 실시함으로써 수지조성물층을 가교ㆍ경화시키며, 양면의 PET필름을 박리하여 두께 110㎛, 응력완화율 87%, 영률 1. 8×108Pa의 응력완화성 필름을 얻었다.
(2) 웨이퍼회로면에 부착되는 점착제
n-부틸아크릴레이트 85중량부, 2-히드록시에틸아크릴레이트 15중량부로 이루어지는 중량평균분자량 약 65만의 공중합체 100중량부와 메타크릴로일옥시에틸이소시아네이트 16중량부의 반응에 의해 얻어지는 측쇄에 에너지선중합성 기를 갖는 에너지선경화형 공중합체에 경화제(톨루이렌디이소시아네이트와 트리메티롤프로판의 부가물) 5중량부와, 광중합개시제(치바ㆍ스페셜티케미컬즈사제, 이루가큐어184) 5중량부를 배합한 점착제를 준비했다. 해당 점착제를 PET제의 박리필름(린텍사제, SP-PET3801, 두께 38㎛)상에 롤나이프코터로 건조막두께가 15㎛로 되도록 도포건조하고, 상기 (1)에서 작성한 응력완화성 필름에 전사하여 제 1 보호층을 작성했다.
(3) 제 2 보호층
PET제의 박리필름(린텍사제, SP-PET3801, 두께 38㎛)에 강점착성의 아크릴계 점착제(린텍사제, PK)를 건조도포두께가 20㎛로 되도록 도포건조하고, 강성 필름으로서의 PET필름(히가시레사제, 두께: 125㎛, 영률: 4. 9×109Pa, 두께×영률: 6. 1×105N/m)에 전사하여 제 2 보호층을 작성했다.
(4) 적층보호시트형상
제 2 보호층은 미리 직경 201㎜의 원형상으로 컷했다. 제 1 보호층상의 박리필름을 벗기고, 노출한 점착제를 통하여 테이프라미네이터(린텍사제, Adwill RAD3500/m12)를 이용해서 실리콘웨이퍼(200㎜직경, 두께 750㎛)의 경면에 부착하며, 실리콘웨이퍼의 윤곽을 따라서 제 1 보호층을 절단했다. 또한 절단할 때에 커터는 제 1 보호층의 수직면에 대하여 약 15°로 경사해서 절단을 실시했기 때문에 제 1 보호층의 표면의 직경은 199. 9㎜로 되었다.
계속해서 제 1 보호층의 노출면에 대하여 제 2 보호층의 점착제층면을 각각의 중심이 일치하도록 하여 부착하고, 반도체웨이퍼의 보호구조로 했다.
실시예 2
실시예 1 (1)～(3)에서 작성한 제 1 보호층 및 제 2 보호층을 각각 직경 199. 5㎜, 201㎜의 원형상으로 컷했다. 다음으로 제 1 보호층의 응력완화성 필름에 대하여 제 2 보호층상의 박리필름을 벗기고, 노출한 점착제를 통하여 제 2 보호층을 중심이 일치하도록 부착해서 적층보호시트를 작성했다. 계속해서 실리콘웨이퍼의 경면에 대하여 제 1 보호층측의 점착제층면을 통해서 해당 적층보호시트를 중심이 일치하도록 하여 부착하고, 반도체웨이퍼의 보호구조로 했다.
실시예 3～ 실시예 5
실시예 1 (1)～(3)에서 작성한 제 1 보호층의 응력완화성 필름에 대하여 제 2 보호층상의 박리필름을 벗기고, 노출한 점착제를 통하여 제 2 보호층을 부착하여 적층보호시트를 작성했다. 다음으로 해당 적층보호시트를 미리 직경 201㎜의 원형상으로 컷했다. 계속해서 실리콘웨이퍼의 경면에 대하여 제 1 보호층측의 점착제층면을 통해서 해당 적층보호시트를 중심이 일치하도록 하여 부착하고, 반도체웨이퍼의 보호구조로 한 것을 실시예 3으로 하며, 직경 205㎜, 208㎜로 컷한 것을 각각 실시예 4 및 실시예 5로 했다.
실시예 6～ 실시예 7
실시예 1 (1)～(3)에서 작성한 제 1 보호층의 응력완화성 필름에 대하여 제 2 보호층상의 박리필름을 벗기고, 노출한 점착제를 통하여 제 2 보호층을 부착해서 적층보호시트를 작성했다. 계속해서 실리콘웨이퍼의 경면에 대하여 제 1 보호층측의 점착제층면을 통해서 적층보호시트를 중심이 일치하도록 하여 부착했다. 그 후 웨이퍼의 중심으로부터 201㎜의 외경사이즈로 되도록 해당 적층보호시트를 컷하고, 반도체웨이퍼의 보호구조로 한 것을 실시예 6으로 하며, 직경 208㎜로 컷한 것을 실시예 7로 했다.
실시예 8
PET제의 박리필름(린텍사제, SP-PET3801, 두께 38㎛)에 실시예 (2)에서 사용하고 있는 점착제를 건조도포두께가 20㎛로 되도록 도포건조하고, 강성 필름으로서의 PET필름(히가시레사제, 두께: 125㎛, 영률: 4. 9×109Pa, 두께×영률: 6. 1×105N/m)에 전사하여 보호시트를 작성했다. 해당 보호시트를 미리 직경 205㎜의 원형상으로 컷했다. 계속해서 실리콘웨이퍼의 경면에 대하여 해당 보호시트를 중심이 일치하도록 해서 부착하고, 반도체웨이퍼의 보호구조로 했다.
실시예 9
PET제의 박리필름(린텍사제, SP-PET3801, 두께 38㎛)에 실시예 (2)에서 사용하고 있는 점착제를 건조도포두께가 20㎛로 되도록 도포건조하고, 강성 필름으로서의 PET필름(히가시레제, 두께: 125㎛, 영률: 4. 9×109Pa, 두께×영률: 6. 1×105N/m)에 전사하여 보호시트를 작성했다. 실리콘웨이퍼의 경면에 대하여 해당 보호시트를 중심이 일치하도록 해서 부착하고, 그 후 웨이퍼의 중심으로부터 205㎜의 외경사이즈로 되도록 해당 보호시트를 컷하고, 반도체웨이퍼의 보호구조로 했다.
비교예 1
실시예 1 (1)～(2)에서 작성한 제 1 보호층의 응력완화성 필름에 대하여 실시예 1 (3)에서 작성한 제 2 보호층상의 박리필름을 벗기고, 노출한 점착제층면을 통하여 제 2 보호층을 부착해서 적층한 보호시트를 작성했다. 계속해서 테이프라미네이터를 이용하여 적층보호시트를 실리콘웨이퍼의 경면에 부착하고, 실리콘웨이퍼의 윤곽을 따라서 적층보호시트를 절단하여 반도체웨이퍼의 보호구조로 했다. 보호시트의 기재최상면의 직경은 199. 8㎜로 되었다.
비교예 2
실시예 1 (1)～(2)에서 작성한 제 1 보호층을, 그 점착제층을 통하여 실리콘웨이퍼의 경면에 대해서 중심이 일치하도록 부착하고, 실리콘웨이퍼의 윤곽을 따라서 절단하여 반도체웨이퍼의 보호구조로 했다. 보호시트의 기재최상면의 직경은 199. 8㎜로 되었다.
상기 실시예 및 비교예의 구성을 표 1에 나타내고, 각 평가결과를 표 2에 나타낸다.
Figure 112011023547243-pat00001
Figure 112011023547243-pat00002
이와 같은 본 발명에 따르면, 웨이퍼를 극박으로까지 연삭하고, 이것을 반송하는 등의 경우에 연삭 중 내지 반송 중의 웨이퍼의 파손을 방지할 수 있는 반도체웨이퍼의 보호구조, 반도체웨이퍼의 보호방법 및 이들에 이용하는 적층보호시트가 제공된다.
또 본 발명에 관련되는 반도체웨이퍼의 가공방법에 따르면, 접착시트의 부착시에 반도체웨이퍼가 파손되는 일도 없고, 또 접착시트의 외주부를 절제할 때에 커터날이 웨이퍼단면에 접하는 일이 없기 때문에 접착시트의 부착, 절제를 실시할 때에 있어서의 웨이퍼의 파손을 저감할 수 있다.
1: 제 1 보호층 2: 제 2 보호층(또는 기재)
3: 점착제층 4: 접착제층
5: 반도체웨이퍼 6: 접착시트
7: 커터 11: 보호시트
12, 13: 적층보호시트 A, B, C: 반도체웨이퍼의 보호구조

Claims (9)

  1. 반도체 웨이퍼의 회로면 상에, 제 1 보호층과, 상기 제 1 보호층 위에 적층된 제 1 보호층의 외경과 동일한 외경의 제 2 보호층으로 이루어지는 적층 보호 시트가 제 1 보호층측을 통하여 적층되어 이루어지고,
    적층 보호 시트의 외경과 상기 반도체 웨이퍼의 외경의 차[(적층 보호 시트의 외경)-(반도체 웨이퍼의 외경)]가 ＋0.1～10㎜이며,
    상기 제 1 보호층에 10% 신장시의 1분 후에 있어서의 응력완화율이 40% 이상인 필름을 포함하고,
    상기 제 2 보호층에 영률×두께가 5. 0×104N/m 이상인 필름을 포함하는 것을 특징으로 하는 반도체 웨이퍼의 보호구조.
  2. 삭제
  3. 반도체 웨이퍼의 회로면 상에 해당 반도체 웨이퍼의 외경과 동일한 외경을 가지는 제 1 보호층과, 상기 제 1 보호층 위에 적층된 제 1 보호층의 외경과 동일한 외경인 제 2 보호층으로 이루어지는 적층 보호 시트가 제 1 보호층측을 통하여 적층되어 이루어지고,
    상기 제 1 보호층에 10% 신장시의 1분 후에 있어서의 응력완화율이 40% 이상인 필름을 포함하고,
    상기 제 2 보호층에 영률×두께가 5. 0×104N/m 이상인 필름을 포함하는 것을 특징으로 하는 반도체 웨이퍼의 보호 구조.
  4. 반도체 웨이퍼의 회로면 상에, 제 1 보호층과, 상기 제 1 보호층 위에 적층된 제 1 보호층의 외경과 동일한 외경의 제 2 보호층으로 이루어지는 적층보호시트로서, 적층 보호 시트의 외경과 상기 반도체 웨이퍼의 외경의 차[(적층 보호 시트의 외경)-(반도체 웨이퍼의 외경)]가 ＋0.1～10㎜이며, 상기 제 1 보호층에 10% 신장시의 1분 후에 있어서의 응력완화율이 40% 이상인 필름을 포함하고, 상기 제 2 보호층에 영률×두께가 5. 0×104N/m 이상인 필름을 포함하는 적층 보호 시트를, 제 1 보호층측을 통하여 적층하는 것을 특징으로 하는 반도체 웨이퍼의 보호 방법.
  5. 삭제
  6. 반도체 웨이퍼의 회로면 상에 해당 반도체 웨이퍼의 외경과 동일한 외경을 가지는 제 1 보호층과, 상기 제 1 보호층 위에 적층된 제 1 보호층의 외경과 동일한 외경인 제 2 보호층으로 이루어지고, 상기 제 1 보호층에 10% 신장시의 1분 후에 있어서의 응력완화율이 40% 이상인 필름을 포함하고, 상기 제 2 보호층에 영률×두께가 5. 0×104N/m 이상인 필름을 포함하는 적층 보호 시트를, 제 1 보호층측을 통하여 적층하는 것을 특징으로 하는 반도체 웨이퍼의 보호 방법.
  7. 제 1 보호층과 제 2 보호층을 적층하여 이루어지고, 제 1 보호층의 외경과 제 2 보호츠의 외경이 동일하고,
    제 1 보호층에 10% 신장시의 1분 후에 있어서의 응력완화율이 40% 이상인 필름을 포함하고,
    제 2 보호층에 영률×두께가 5. 0×104N/m 이상인 필름을 포함하는 것을 특징으로 하는 반도체 웨이퍼용 적층 보호 시트.
  8. 청구항 4 또는 청구항 6에 기재된 반도체 웨이퍼의 보호 방법에 의해, 반도체 웨이퍼를 보호하면서 해당 반도체 웨이퍼의 이면을 연삭하고, 연삭면에 접착시트를 부착하는 공정을 포함하는 것을 특징으로 하는 반도체 웨이퍼의 가공방법.
  9. 제 8 항에 있어서,
    접착시트의 외주부를 커터에 의하여 절단 제거하는 공정을 더 포함하고, 이 때, 적층보호 시트의 외주 단면을 따라서 커터를 조작하는 것을 특징으로 하는 반도체 웨이퍼의 가공방법.
KR1020117007476A 2002-08-28 2003-08-21 반도체웨이퍼의 보호구조, 반도체웨이퍼의 보호 방법, 이들에 이용하는 적층 보호시트 및 반도체웨이퍼의 가공방법 KR101186097B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2002249622 2002-08-28
JPJP-P-2002-249622 2002-08-28
JPJP-P-2002-352626 2002-12-04
JP2002352626A JP4307825B2 (ja) 2002-08-28 2002-12-04 半導体ウエハの保護構造、半導体ウエハの保護方法、これらに用いる積層保護シートおよび半導体ウエハの加工方法
PCT/JP2003/010570 WO2004021432A1 (ja) 2002-08-28 2003-08-21 半導体ウエハの保護構造、半導体ウエハの保護方法、これらに用いる積層保護シートおよび半導体ウエハの加工方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020057003118A Division KR101040504B1 (ko) 2002-08-28 2003-08-21 반도체웨이퍼의 보호구조, 반도체웨이퍼의 보호방법, 이들에 이용하는 적층보호시트 및 반도체웨이퍼의 가공방법

Publications (2)

Publication Number Publication Date
KR20110052728A KR20110052728A (ko) 2011-05-18
KR101186097B1 true KR101186097B1 (ko) 2012-09-26

Family

ID=31980506

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020117007476A KR101186097B1 (ko) 2002-08-28 2003-08-21 반도체웨이퍼의 보호구조, 반도체웨이퍼의 보호 방법, 이들에 이용하는 적층 보호시트 및 반도체웨이퍼의 가공방법
KR1020057003118A KR101040504B1 (ko) 2002-08-28 2003-08-21 반도체웨이퍼의 보호구조, 반도체웨이퍼의 보호방법, 이들에 이용하는 적층보호시트 및 반도체웨이퍼의 가공방법
KR1020117007475A KR101186064B1 (ko) 2002-08-28 2003-08-21 반도체웨이퍼의 보호구조, 반도체웨이퍼의 보호 방법, 이들에 이용하는 적층보호시트 및 반도체웨이퍼의 가공방법

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020057003118A KR101040504B1 (ko) 2002-08-28 2003-08-21 반도체웨이퍼의 보호구조, 반도체웨이퍼의 보호방법, 이들에 이용하는 적층보호시트 및 반도체웨이퍼의 가공방법
KR1020117007475A KR101186064B1 (ko) 2002-08-28 2003-08-21 반도체웨이퍼의 보호구조, 반도체웨이퍼의 보호 방법, 이들에 이용하는 적층보호시트 및 반도체웨이퍼의 가공방법

Country Status (8)

Country Link
US (1) US7361971B2 (ko)
EP (2) EP2270848B1 (ko)
JP (1) JP4307825B2 (ko)
KR (3) KR101186097B1 (ko)
CN (1) CN1321449C (ko)
PT (2) PT2270848E (ko)
TW (1) TWI316734B (ko)
WO (1) WO2004021432A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4318471B2 (ja) * 2003-03-05 2009-08-26 日東電工株式会社 保護テープの貼付・剥離方法
JP2005353859A (ja) * 2004-06-11 2005-12-22 Taiyo Yuden Co Ltd 半導体ウェハの剥離方法
JP2006066841A (ja) * 2004-08-30 2006-03-09 Epson Toyocom Corp シート状ウェハのダイシング及び梱包方法、ウェハの梱包物、剥離治具
JP4515357B2 (ja) * 2005-01-27 2010-07-28 リンテック株式会社 偏光板用粘着剤、粘着剤付き偏光板及びその製造方法
JP4637057B2 (ja) * 2006-05-25 2011-02-23 リンテック株式会社 シート貼付装置及び貼付方法
FR2903809B1 (fr) 2006-07-13 2008-10-17 Soitec Silicon On Insulator Traitement thermique de stabilisation d'interface e collage.
JP2011023396A (ja) * 2009-07-13 2011-02-03 Nitto Denko Corp 表面保護シート
JP2013008915A (ja) * 2011-06-27 2013-01-10 Toshiba Corp 基板加工方法及び基板加工装置
JP6034682B2 (ja) * 2012-12-07 2016-11-30 リンテック株式会社 シート貼付装置およびシート貼付方法
WO2014155756A1 (ja) * 2013-03-26 2014-10-02 リンテック株式会社 粘着シートおよび保護膜形成用複合シートならびに保護膜付きチップの製造方法
CN107078042B (zh) * 2014-10-23 2021-05-04 琳得科株式会社 表面保护用片材
JP6875865B2 (ja) * 2017-01-12 2021-05-26 リンテック株式会社 半導体加工用シートおよび半導体装置の製造方法
JP6357262B2 (ja) * 2017-04-10 2018-07-11 リンテック株式会社 積層シート
WO2018232214A1 (en) 2017-06-16 2018-12-20 Fujifilm Electronic Materials U.S.A., Inc. Multilayer structure
KR101982200B1 (ko) * 2017-09-15 2019-05-24 에스케이씨 주식회사 반도체 웨이퍼 보호용 백그라인딩 테이프
JP2020131552A (ja) * 2019-02-20 2020-08-31 株式会社東芝 キャリアおよび半導体装置の製造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0616524B2 (ja) 1984-03-12 1994-03-02 日東電工株式会社 半導体ウエハ固定用接着薄板
JPS60223139A (ja) 1984-04-18 1985-11-07 Nitto Electric Ind Co Ltd 半導体ウエハ固定用接着薄板
JPS6310480A (ja) * 1986-07-02 1988-01-18 住友電装株式会社 防水コネクタにおける誤結防止方法
JP2601956B2 (ja) 1991-07-31 1997-04-23 リンテック株式会社 再剥離型粘着性ポリマー
JP3325646B2 (ja) * 1993-04-27 2002-09-17 富士フイルムマイクロデバイス株式会社 半導体ウエハの裏面研削方法および保護テープ貼付機
JPH0745559A (ja) * 1993-07-26 1995-02-14 Furukawa Electric Co Ltd:The 半導体ウエハに粘着テープを接着する方法
JP2984549B2 (ja) 1994-07-12 1999-11-29 リンテック株式会社 エネルギー線硬化型感圧粘着剤組成物およびその利用方法
JPH09115863A (ja) * 1995-10-23 1997-05-02 Oki Electric Ind Co Ltd 表面保護テープ貼り付け方法およびその装置
MY118036A (en) 1996-01-22 2004-08-30 Lintec Corp Wafer dicing/bonding sheet and process for producing semiconductor device
JP2000129227A (ja) * 1998-10-29 2000-05-09 Lintec Corp 半導体ウエハ保護用粘着シートおよびその使用方法
JP3383227B2 (ja) * 1998-11-06 2003-03-04 リンテック株式会社 半導体ウエハの裏面研削方法
US6465329B1 (en) * 1999-01-20 2002-10-15 Amkor Technology, Inc. Microcircuit die-sawing protector and method
JP3865184B2 (ja) 1999-04-22 2007-01-10 富士通株式会社 半導体装置の製造方法
JP3303294B2 (ja) 1999-06-11 2002-07-15 株式会社東京精密 半導体保護テープの切断方法
AU6236700A (en) * 1999-09-17 2001-04-24 Ericsson Inc. Safe zones for portable electronic devices
JP4409014B2 (ja) * 1999-11-30 2010-02-03 リンテック株式会社 半導体装置の製造方法
JP4369584B2 (ja) 2000-01-21 2009-11-25 日東電工株式会社 半導体ウエハ保持保護用粘着シート
JP4392732B2 (ja) 2000-02-07 2010-01-06 リンテック株式会社 半導体チップの製造方法
JP2001244317A (ja) * 2000-02-25 2001-09-07 Seiko Epson Corp 保護テープ貼付装置及び保護テープ貼付方法
JP2001329146A (ja) 2000-03-13 2001-11-27 Shin Etsu Chem Co Ltd 半導体封止用エポキシ樹脂組成物及び半導体装置
JP4438973B2 (ja) * 2000-05-23 2010-03-24 アムコア テクノロジー，インコーポレイテッド シート状樹脂組成物及びそれを用いた半導体装置の製造方法
JP4475772B2 (ja) 2000-08-08 2010-06-09 日東電工株式会社 保護テープ貼付け方法および保護テープ貼付け装置
US6524881B1 (en) * 2000-08-25 2003-02-25 Micron Technology, Inc. Method and apparatus for marking a bare semiconductor die
JP3744327B2 (ja) 2000-09-01 2006-02-08 セイコーエプソン株式会社 成形部品の製造方法
JP3945565B2 (ja) * 2001-10-26 2007-07-18 リンテック株式会社 半導体ウエハの加工方法
JP4219605B2 (ja) 2002-03-12 2009-02-04 リンテック株式会社 半導体ウエハ加工用粘着シートおよびその使用方法

Also Published As

Publication number Publication date
KR20110052728A (ko) 2011-05-18
EP2270848A2 (en) 2011-01-05
KR20110049904A (ko) 2011-05-12
KR20050058495A (ko) 2005-06-16
JP2004146761A (ja) 2004-05-20
PT1542274E (pt) 2012-12-07
EP1542274A1 (en) 2005-06-15
WO2004021432A1 (ja) 2004-03-11
EP2270848B1 (en) 2014-10-01
CN1321449C (zh) 2007-06-13
TWI316734B (en) 2009-11-01
EP2270848A3 (en) 2012-04-18
EP1542274A4 (en) 2006-10-11
PT2270848E (pt) 2014-10-14
EP1542274B1 (en) 2012-10-31
US20060043532A1 (en) 2006-03-02
US7361971B2 (en) 2008-04-22
KR101040504B1 (ko) 2011-06-09
CN1679157A (zh) 2005-10-05
KR101186064B1 (ko) 2012-09-26
TW200403722A (en) 2004-03-01
JP4307825B2 (ja) 2009-08-05

Similar Documents

Publication Publication Date Title
JP4762671B2 (ja) ダイシングテープ、および半導体ウェハダイシング方法
TWI618594B (zh) 半導體晶片之製造方法及用於其之遮罩一體型表面保護帶
KR101186097B1 (ko) 반도체웨이퍼의 보호구조, 반도체웨이퍼의 보호 방법, 이들에 이용하는 적층 보호시트 및 반도체웨이퍼의 가공방법
JP3784202B2 (ja) 両面粘着シートおよびその使用方法
JP4447280B2 (ja) 表面保護用シートおよび半導体ウエハの研削方法
TWI664078B (zh) Mask integrated surface protection film
JP5019619B2 (ja) ウェハ表面保護テープ
JP4312419B2 (ja) 半導体ウエハの加工方法
WO2003043076A2 (en) Surface protective sheet for use in wafer back grinding and process for producing semiconductor chip
TWI389267B (zh) 晶圓加工用帶
TW201729276A (zh) 遮罩一體型表面保護帶
JP2004331743A (ja) 粘着シートおよびその使用方法
JP3945565B2 (ja) 半導体ウエハの加工方法
WO2017150330A1 (ja) ウエハ加工用テープ
KR102188284B1 (ko) 마스크 일체형 표면 보호 테이프
JP6582013B2 (ja) 剥離ライナー付マスク一体型表面保護テープ
JP5006126B2 (ja) ウエハ表面保護テープおよびウエハ研削方法
JP2001127029A (ja) ウエハ裏面研削時の表面保護シートおよび半導体チップの製造方法
JP2009130333A (ja) 半導体装置の製造方法
TWI519620B (zh) A wafer for processing a wafer, and a method for manufacturing a semiconductor device using a wafer processing wafer
KR101809331B1 (ko) 웨이퍼 가공용 테이프
JP4180557B2 (ja) 両面粘着シート
JP2009135509A (ja) 半導体ウエハの保護構造、半導体ウエハの保護方法、これらに用いる積層保護シートおよび半導体ウエハの加工方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150819

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160818

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170822

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180903

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190903

Year of fee payment: 8