CN1232937C - 测试方法、半导体器件和显示设备 - Google Patents
测试方法、半导体器件和显示设备 Download PDFInfo
- Publication number
- CN1232937C CN1232937C CNB028028066A CN02802806A CN1232937C CN 1232937 C CN1232937 C CN 1232937C CN B028028066 A CNB028028066 A CN B028028066A CN 02802806 A CN02802806 A CN 02802806A CN 1232937 C CN1232937 C CN 1232937C
- Authority
- CN
- China
- Prior art keywords
- pixel
- data line
- semiconductor substrate
- pixel switch
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136254—Checking; Testing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Abstract
一种测试形成液晶显示设备的半导体衬底的方法,该方法使得甚至在像素电容对布线电容的比率随着液晶显示设备的尺寸降低或液晶显示设备的分辨率提高而降低时也能准确检测到对应于像素单元驱动电路的缺陷状态的电势改变。该方法包括:电荷保持步骤,用于使连接于从连接一个数据线的所有像素开关中选择出的多个像素开关的像素电容保持电荷;以及检测步骤,用于从该一个数据线同时检测在电荷保持步骤中保持在多个像素电容中的电荷。
Description
技术领域
本发明涉及用于测试半导体衬底的方法和具有这种半导体器件的显示设备,其中在半导体衬底上按矩阵形式形成像素驱动单元,半导体器件包括可使用该测试方法的半导体衬底。
背景技术
使用有源矩阵系统的液晶显示设备在例如液晶投影仪设备、液晶显示设备等领域得到广泛使用。图6表示使用有源矩阵系统的这种液晶显示设备100的电路图例子。众所周知,使用有源矩阵系统的液晶显示设备具有像素单元驱动电路,每个像素单元驱动电路具有例如像素开关和连接像素开关的像素电容,该电路按矩阵形式形成在半导体衬底上。液晶显示设备还具有如下结构:具有在其上形成的公共电极的对置衬底(counter substrate)与半导体衬底对置,并且把液晶密封在半导体衬底与对置衬底之间。
例如,如图6中虚线包围的部分中的像素单元驱动电路10所示,在半导体衬底上形成的每个像素单元驱动电路具有像素开关S1、像素电容C11和像素电极P11。在这种情况下,将N沟道型FET(场效应晶体管)用作像素开关。像素开关S11具有经像素电容C11连接公共电极(或地)的源。像素开关S11的源节点和像素电容C11与像素电极P11相连。顺便说一下,液晶显示设备中的“像素单元”指的是液晶层中对应每个这种像素电极的显示区。像素开关S11具有连接从垂直扫描电路2延伸的栅线G1的栅,并且具有连接从水平扫描电路3延伸的数据线D1的漏。这样形成一个像素单元驱动电路,并且如图6所示,在半导体衬底上按矩阵形式排列像素单元驱动电路。
垂直扫描电路2和水平扫描电路3例如每一个都包括移位寄存器,也形成在半导体衬底上。垂直扫描电路2顺序扫描在水平方向上延伸的栅线G1,G2,.....Gv。水平扫描电路3顺序扫描在垂直方向上延伸的数据线D1,D2,D3到Dh。
具有提供公共电势Vcom的公共电极的对置衬底与如此形成的半导体衬底相对配置。将液晶密封于按这种彼此相对位置配置的半导体衬底100与对置衬底之间,从而形成液晶层5。液晶显示设备100整体上具有这种结构。
图7(a)到7(j)是示出带有上述结构的液晶显示设备100中驱动像素单元的定时的时序图。垂直扫描电路2通过移位寄存器将其输出移动一个线。从而垂直扫描电路2在在垂直方向上按栅线G1→G2→G3→....的顺序在线序列基础上扫描栅线,如图7(a),7(b)和7(c)所示。如图所示,在扫描周期中将电源电压VDD施加于栅线。在这个周期中,连接于栅线的像素开关处于接通状态。在不执行扫描时,把栅线置于地电势VSS,并且因此使像素开关处于切断状态。
图7(d)按放大尺寸表示部分A,其中如图7(a)所示开始扫描栅线G1。当如图7(d)所示,开始栅线G1的扫描时,连接于栅线G1的成行设置的像素开关S11到S1h都进入接通状态。在扫描栅线G1的周期内,水平扫描电路3在水平方向上按数据线D1→D2→D3→....的顺序把对应数据的电压V1,V2,V3,....施加于数据线,如图7(e)到7(g)所示。即,水平扫描电路3在水平方向上执行扫描。水平扫描电路3顺序移动数据线,通过移位寄存器对数据线施加其输出,从而得到上述操作。
首先,当如图7(e)所示扫描数据线D1时,经此时处于接通状态的像素开关S11存储对应电压V1的电平的电荷。也就是,把数据写入一个像素中。从而在像素电容C11处产生对应存储的电荷的电势。电势表示为对应电压值V1的电势V1。
电势V1还出现在像素电极P11处。响应像素电极P11的电势V1与和像素电极P11对置的共汞电极的公共电势Vcom的电势差,激活液晶层5的对应像素电极P11的位置处的液晶。即,驱动像素单元。如从图7(e)中扫描数据线D1的定时和图7(h)中电荷存储定时所理解的那样,甚至在一个数据线扫描(数据写入)结束并移动到下一数据线的扫描后都继续保持存储在像素电容中的电荷,即数据,并且从而继续激活液晶(像素单元)。
在如此扫描数据线D1后,扫描数据线D2,如图7(f)所示。类似地,经像素开关S12把数据写入像素电容C12,如图7(i)所示。之后,如图7(g)所示扫描下一数据线D3,并且如图7(j)所示,经像素开关S12把数据写入像素电容C12。
当完成了一行的水平方向扫描并且因此也完成了栅线G1的扫描时,那么开始下一栅线G2的扫描,如图7(b)所示。如参考图7(e)到7(j)所述,也是在扫描栅线G2的周期内,执行水平方向的扫描,即把数据写入对应栅线G2的水平线中的像素单元。此后,在如图7(c)所示扫描下一栅线G3的状态下,按图7(e)到7(j)所示定时把数据写入对应栅线G3的水平线中的像素单元。随后,顺序扫描剩余的栅线,并且在扫描每个栅线的周期内,类似地将数据写入与栅线对应的水平线中的像素单元。这样,使用有源矩阵系统的液晶显示设备中的垂直扫描电路2和水平扫描电路3通过扫描栅线以顺序驱动栅线并且通过扫描数据线以顺序驱动数据线来在扫描一个栅线的周期内写入数据,从而顺序驱动像素单元。
形成上述结构的液晶显示设备的半导体衬底在其制造过程中可能有形成于电路中的故障或缺陷。即,半导体衬底可能由于像素开关或像素电容的短路、栅线或数据线的断路或短路等而存在不正确地操作的像素单元驱动电路。这样在制造液晶显示设备的过程中就对半导体衬底上的电路测试缺陷。
这种对半导体衬底上电路的缺陷测试例如如下执行。首先,从要被测试的半导体衬底延伸的数据线与测试设备相互连接。在半导体衬底上,垂直扫描电路2和水平扫描电路3按类似于显示时的定时执行驱动。尤其是,垂直扫描电路2和水平扫描电路3按例如参考图7(a)到7(j)所述的方式驱动像素单元。在这种情况下,连接要写入数据的像素单元驱动电路的数据线应具有处于和正常操作像素单元驱动电路时写入的数据对应的电平的电势。当有一些缺陷时,电势电平将不是标准值。因此,通过测试设备检测到电势电平,即从数据线读出像素电容的电荷,从而可对像素单元驱动电路测试缺陷。
但是,考虑在例如投影仪设备等中的利用,最近,为改善分辨率,要求液晶显示设备具有减小的大小和每单位面积更大数目的像素。在这种情况下,例如当液晶显示设备的大小整体降低到1/2而不改变像素数目时,或者当分辨率加倍而不改变设备的大小时,在两种情况下,像素单元的纵向/横向尺寸需要降低为大约1/2。假设像素单元具有方形形状,当像素单元的纵向/横向尺寸要降低为1/2时,像素电容将降低为1/4。
由于制造上的原因,在像素单元驱动电路内降低像素开关的大小是有限制的。从而,当像素开关的大小大致降低到极限并且像素单元需要进一步降低大小时,像素电容必须降低大小。因此,例如当像素单元驱动电路要降低为其大小的1/2时,以及当像素开关的大小已经相当小时,由于像素电容的大小降低比率增加,像素电容的大小需要降低到比1/4还小。
考虑数据线的电容,例如假设数据线的横向宽度在液晶显示设备的纵向/横向尺寸要降低为1/2时不改变,那么仅将数据线的纵向长度降低为1/2,并且数据线在它本身的区域内的大小降低为1/2。即,数据线的电容仅需要降低1/2。从而由于像素电容降低为1/4,反之数据线的电容仅降低到1/2,使得产生电容降低比率的不平衡。
另外,当不改变液晶显示设备的大小而使分辨率加倍时,即便数据线长度不改变,连接于数据线的像素开关数也加倍。当像素开关不能再减少时,数据线的电容增加与增加的像素开关的漏电容对应的量。这样,随着像素单元的大小进一步降低,数据线电容与像素电容的比率增加,并且所谓的布线电容占据主要地位。在这种情况下,当从数据线读出像素电容的电荷时,数据线的电势改变很少,难以检测到。由于通过上述方法测试半导体衬底涉及到从数据线读出像素电容的电荷,因此如上所述,当分布电容与像素电容的比率增加上难以正确进行测试。
这样,在这种情况下,要求在填充液晶后实际上在作为液晶显示设备的最终产品上显示图像,然后例如从视觉上检查图像,从而对像素缺陷进行测试。当在完成了液晶显示设备的阶段中进行这样的测试时,如果例如找到缺陷,需要拆开液晶显示设备并进行修理或者废弃液晶显示设备。也就是,从生产效率和生产成本的角度看,要求半导体衬底上形成的电路能够在例如将其组装成为液晶显示设备之前形成作为半导体电路衬底的晶片的阶段中进行测试。
因此本发明的一个目的是提供一种半导体衬底测试方法,甚至在分布电容与像素电容的比率随着具有像素单元驱动电路的半导体器件的尺寸减小或分辨率提高而增加时都能在作为半导体器件完成之前正确检测像素单元驱动电路中的故障,半导体器件包括可使用该测试方法的半导体衬底,并且显示设备具有这种半导体器件。
发明内容
根据本发明,提供一种测试半导体衬底的方法,半导体衬底由对应数据线和像素开关控制线的交叉位置、按矩阵形式排列的像素单元驱动电路形成,像素单元驱动电路每一个包括像素开关和连接于像素开关的像素电容,用于保持像素数据,该方法的特征在于包括:电荷保持步骤,用于使连接到从连接到所述数据线之一的所有像素开关中选择出的任意多个像素开关的像素电容保持电荷;以及检测步骤,用于从一个数据线同时检测在电荷保持步骤中保持在多个像素电容中的电荷。
根据本发明,提供一种半导体器件,其特征在于在半导体衬底上包括:像素单元驱动电路,对应数据线和像素开关控制线的交叉位置按矩阵形式排列,像素单元驱动电路每一个包括像素开关和连接于像素开关的像素电容,用于保持像素数据;水平扫描装置,用于通过按预定定时将数据信号施加于数据线在水平方向上扫描;以及垂直扫描装置,用于通过顺序将接通像素开关的扫描信号输出到像素开关控制线,从而在垂直方向上扫描,并且对于测试,产生用于在一个数据线上同时接通任意多个像素开关的测试扫描信号。
另外,根据本发明,提供一种显示设备,其特征在于包括:半导体衬底;对置衬底(counter substrate),具有公共电极并且与半导体衬底相对配置;以及液晶层,插入在半导体衬底与对置衬底之间。半导体衬底包括:像素单元驱动电路,对应数据线和像素开关控制线的交叉位置按矩阵形式排列,像素单元驱动电路每一个包括像素开关和连接于像素开关的像素电容,用于保持像素数据;水平扫描装置,用于通过按预定定时将数据信号施加于数据线在水平方向上扫描;以及垂直扫描装置,用于通过顺序将接通像素开关的扫描信号输出到像素开关控制线,从而在垂直方向上扫描,并且对于测试,产生用于在一个数据线上同时接通任意多个像素开关的测试扫描信号。
每个上述构成包括使连接于一个数据线的像素单元驱动电路中的像素电容的任意多个像素电容保持电荷和从数据线同时读出并检测电荷的步骤。或者提供一种可同时接通连接于一个数据线的多个像素开关的结构,从而同时在数据线中获得对应多个像素电容中存储的电荷的电势。在本发明中,从数据线读出存储在多个像素电容中的电荷意味着可检测多个像素电容的电荷总量。因此,可使得在数据线中获得的电势改变大于例如读出存储在一个像素电容中的电荷的时候。
另外,根据本发明,提供一种测试半导体衬底的方法,半导体衬底由对应数据线和像素开关控制线的交叉位置、按矩阵形式排列的像素单元驱动电路形成,像素单元驱动电路每一个包括像素开关和连接于像素开关的像素电容,用于保持像素数据,该方法的特征在于包括:电势产生步骤,用于对应像素电容中保持的电荷在数据线中产生电势电平;放大步骤,用于通过在半导体衬底上形成的放大电路放大在电势产生步骤中在数据线中产生的电势电平;以及检测步骤,用于检测放大步骤中得到的放大输出。
另外,根据本发明,提供一种半导体器件,其特征在于在半导体衬底上包括:像素单元驱动电路,对应数据线和像素开关控制线的交叉位置按矩阵形式排列,像素单元驱动电路每一个包括像素开关和连接于像素开关的像素电容,用于保持像素数据;垂直扫描装置,用于通过顺序将接通像素开关的扫描信号输出到像素开关控制线在垂直方向上扫描;水平扫描装置,用于通过按预定定时将数据信号施加于数据线在水平方向上扫描;以及放大装置,用于放大在数据线中产生的电势电平,以输出到外部测试设备。
另外,根据本发明,提供一种显示设备,其特征在于包括:半导体衬底;对置衬底,具有公共电极并且与半导体衬底相对配置;以及液晶层,插入在半导体衬底与对置衬底之间;其中半导体衬底包括:像素单元驱动电路,对应数据线和像素开关控制线的交叉位置按矩阵形式排列,像素单元驱动电路每一个包括像素开关和连接于像素开关的像素电容,用于保持像素数据;垂直扫描装置,用于通过顺序将接通像素开关的扫描信号输出到像素开关控制线在垂直方向上扫描;水平扫描装置,用于通过按预定定时将数据信号施加于数据线在水平方向上扫描;以及放大装置,用于放大在数据线中产生的电势电平,以输出到外部测试设备。
在每个上述结构中,数据线中获得的电势电平由衬底中形成的放大装置(放大电路)放大。当从数据线读出像素电容中存储的电荷进行测试时,检测到数据线中电势改变。本发明的放大效果使得电势改变引起的电平变化可放大,以用于检测。
此外,根据本发明,按如下步骤形成一种测试半导体衬底的方法,半导体衬底由对应数据线和像素开关控制线的交叉位置、按矩阵形式排列的像素单元驱动电路形成,像素单元驱动电路每一个包括像素开关和连接于像素开关的像素电容,用于保持像素数据。该方法的特征在于包括:电荷保持步骤,用于使连接到从连接到所述数据线之一的所有像素开关中选择出的任意多个像素开关的像素电容保持电荷;电势产生步骤,用于对应电荷保持步骤中在多个像素电容中保持的电荷在一个数据线中产生电势电平;放大步骤,用于通过在半导体衬底上形成的放大电路放大在电势产生步骤中在数据线中产生的电势电平;以及检测步骤,用于检测放大步骤中得到的放大输出。
根据本发明,提供一种半导体器件,其特征在于在半导体衬底上包括:像素单元驱动电路,对应数据线和像素开关控制线的交叉位置按矩阵形式排列,像素单元驱动电路每一个包括像素开关和连接于像素开关的像素电容,用于保持像素数据;水平扫描装置,用于通过按预定定时将数据信号施加于数据线在水平方向上扫描;垂直扫描装置,用于通过顺序将接通像素开关的扫描信号输出到像素开关控制线,从而在垂直方向上扫描,并且对于测试,产生用于在数据线之一上同时接通任意多个像素开关的测试扫描信号;以及放大装置,用于放大在数据线中产生的电势电平,以输出到外部测试设备。
此外,根据本发明,提供一种显示设备,其特征在于包括:半导体衬底;对置衬底,具有公共电极并且与半导体衬底相对配置;以及液晶层,插入在半导体衬底与对置衬底之间,其中半导体衬底包括:像素单元驱动电路,对应数据线和像素开关控制线的交叉位置按矩阵形式排列,像素单元驱动电路每一个包括像素开关和连接于像素开关的像素电容,用于保持像素数据;水平扫描装置,用于通过按预定定时将数据信号施加于数据线在水平方向上扫描;垂直扫描装置,用于通过顺序将接通像素开关的扫描信号输出到像素开关控制线,从而在垂直方向上扫描,并且对于测试,产生用于在一个数据线上同时接通任意多个像素开关的测试扫描信号;以及放大装置,用于放大在数据线中产生的电势电平,以输出到外部测试设备。
每个上述构成包括使连接于一个数据线的像素单元驱动电路中的像素电容的任意多个像素电容保持电荷和从数据线同时读出并检测电荷的步骤。或者提供一种可同时接通连接于一个数据线的多个像素开关的结构,从而同时在数据线中获得对应多个像素电容中存储的电荷的电势。因此,在一个数据线中产生对应存储在多个像素电容中的电荷总量的电势。这样,可获得例如大于把一个像素电容的电荷读入数据线时的电势改变。另外,对应多个像素电容的电荷放大这样得到的电势电平,从而使检测到的用于测试的电势电平改变更大。这样,根据本发明,组合使用用于放大电势电平改变的两个结构,一个产生对应多个像素电容中存储的电荷总量的电势,并且另一个放大电势,从而使得对应像素电容电荷的电势电平改变更明显。
附图说明
图1是表示对应本发明的第一实施例的液晶显示设备的电路配置的图;
图2(a)到2(g)是第一实施例中在测试中执行的同时接通/切断像素开关的操作的时序图;
图3是表示对应本发明的第二实施例的液晶显示设备的电路配置的图;
图4(a)到4(e)是对应第二实施例的测试过程的各个部分的操作的时序图;
图5是表示作为本发明的第三实施例的液晶显示设备的电路配置的图;
图6是表示作为传统例子的液晶显示设备的电路配置例子的图;
图7(a)到7(j)是液晶显示设备中显示驱动定时的时序图。
具体实施方式
后面说明本发明的优选实施例。将在例如液晶投影仪设备和各种其他视频设备和电子设备中使用的有源矩阵型液晶显示设备作为实施例。
图1表示根据本发明的第一实施例的液晶显示设备的电路配置的例子。作为图1所示的液晶显示设备1的基本结构,在半导体衬底上形成例如至少包括按矩阵形式排列的像素单元驱动电路的必需电路。具有其上形成公共电极的对置衬底与半导体衬底相对布置,并且把液晶密封在半导体衬底与对置衬底之间。
在第一实施例中,将硅(Si)材料的硅衬底用于半导体衬底。半导体衬底上形成有按矩阵形式排列的像素单元驱动电路10,并且还具有插入每个栅线中的垂直扫描电路2、水平扫描电路3、AND门4以及插入每个数据线中的开关6。
首先把图1中的虚线包围的部分当作例子说明在半导体衬底上形成的像素单元驱动电路10的电路配置。如图所示,一个像素单元驱动电路10具有像素开关Smn、像素电容Cmn和像素电极P22。像素开关Smn具有例如FET(场效应晶体管)结构。像素开关Smn具有连接于栅线Gm的栅和连接于数据线Dn的漏。顺便说一下,每个栅线和数据线都形成在半导体衬底上。像素开关Smn还具有连接于像素电容Cmn的一端的源。像素电容Cmn的另一端在这种情况下连接于公共电极。像素开关的源与像素电容Cmn的节点连接于像素电极P22。这样形成的像素单元驱动电路10沿着行方向和列方向按矩阵形式排列,如图1所示。在具有这样形成的像素单元驱动电路10的半导体衬底上,像素单元驱动电路10的像素电极P按矩阵形式排列并呈现在表面上。
由例如移位寄存器形成垂直扫描电路2,并且提供垂直扫描电路2,以在垂直方向上扫描每一行(一个水平线)。尤其,在显示时,垂直扫描电路2通过在每个水平扫描周期中按脉冲形式输出扫描信号(扫描脉冲)按栅线Gm-1→Gm→Gm+1...的顺序扫描栅线。例如,当通过垂直扫描电路2的扫描驱动栅线Gm时,栅电压施加于连接于栅线Gm的一行像素开关(Smn-1,Smn和Smn+1)的栅,从而接通像素开关(Smn-1,Smn和Smn+1)。
在第一实施例中,在垂直扫描电路2与各个栅线(Gm-1,Gm,Gm+1...)之间插入AND门4(m-1),4(m)和4(m+1),以测试半导体衬底。AND门4(m-1),4(m)和4(m+1)分别具有各自连接于从垂直扫描电路2延伸的栅线Pr(Gm-1),Pr(Gm)和Pr(Gm+1)的一个输入端,并且具有连接于公共屏蔽信号的另一输入。
例如,垂直扫描电路2根据栅线Gm把对应H电平的扫描信号输出到栅线Pr(Gm)以执行扫描。此时把扫描信号输入到AND门4(m)的一个输入端。此时,当处于L电平的屏蔽信号输入到AND门4(m)时,AND门4(m)的输出处于L电平。因此,不从栅线Gm输出扫描信号,从而断开(屏蔽)像素开关(Smn-1,Smn和Smn+1)。另一方面,当输入处于H电平的屏蔽信号并且从而把AND门4(m)的输出置于H电平时,把扫描信号输出到栅线Gm,使得接通像素开关(Smn-1,Smn和Smn+1)。
要注意到如上所述,在测试时执行,AND门4和屏蔽信号的这种栅线屏蔽操作并且在显示时不实施AND门4的屏蔽控制。
水平扫描电路3也用移位寄存器等形成。水平扫描电路3对一个水平线顺序移动外部输入的数据,并且从而驱动数据线Dn-1,Dn,Dn+1,使得顺序扫描数据线Dn-1,Dn,Dn+1。
另外,在第一实施例中,开关6(n-1),6(n)和6(n+1)连接于各个数据线Dn-1,Dn,Dn+1....,如图1所示。这些开关6形成在半导体衬底上,并且作为例如CMOS型电路形成。这样提供的开关6用于选择在测试时要连接于外部测试设备11的数据线,这一点在后面说明。在这种情况下,测试设备11控制开关的打开和闭合。
这样,除如上所述的像素单元驱动电路10、数据线、栅线、垂直扫描电路2和水平扫描电路3外,还在第一实施例的半导体衬底上形成测试时需要的AND门4和开关6。
把对置衬底与这样形成的半导体衬底相对布置,其中对置衬底上形成提供有公共电势Vcom的公共电极。液晶密封在半导体衬底和对置衬底之间,从而形成液晶层5。这样,形成根据第一实施例的液晶显示设备1。
以下简单说明这样形成的液晶显示设备1在图像显示时的操作。
在第一实施例中,在常规显示中,不使用AND门4,并且从而总是将屏蔽信号固定在例如H电平。虽然未示出,但另一种情况是,使从垂直扫描电路2延伸的栅线Pr(Gm-1),Pr(Gm)和Pr(Gm+1)通过AND门4,以分别连接于栅线Gm-1,Gm和Gm+1。即,它足以形成电路,使得垂直扫描电路2直接扫描栅线Gm-1,Gm,Gm+1....。
在显示时垂直扫描电路2和水平扫描电路3的扫描按与参考图7早先说明的类似的定时执行。尤其,垂直扫描电路2在每个水平扫描周期后通过移位寄存器的操作按定时输出,并且从而从第一行到最后一行顺序扫描栅线。因此,在某水平扫描周期中,例如,把栅电压施加于连接于栅线Gm-1的一行像素开关Sm-1n-1,Sm-1n和Sm-1n+1,从而接通像素开关Sm-1n-1,Sm-1n和Sm-1n+1。在下一水平扫描周期中,切断像素开关Sm-1n-1,Sm-1n和Sm-1n+1,并且接通连接于下一栅线Gm的一行像素开关Smn-1,Smn和Smn+1。之后,按类似方式扫描剩余栅线。
在如上所述扫描一个栅线的周期内,水平扫描电路3中的移位寄存器操作,以从第一列到最后一列顺序驱动数据线。在这种情况下驱动数据线指的是从水平扫描电路3项数据线输出对应像素数据的电压值。现在例如假设在扫描栅线Gm的周期内驱动数据线Dn-1。此时,栅连接于栅线Gm的像素开关Smn-1,Smn和Smn+1接通。由于驱动数据线Dn-1,在栅线Gm与数据线Dn-1交叉处经像素开关Smn-1的漏和源连接于像素开关Smn-1的像素电容Cmn-1中存储与施加于数据线Dn-1的电压值(数据)对应的电荷。在像素电容Cmn-1两端产生对应存储的电荷量的电势。即,把数据写入像素电容Cmn-1。通过数据写入在像素电容Cmn-1两端产生的电势也在连接于该像素开关Smn-1的源的像素电极P2处产生。
然后,当完成了通过数据写入Dn-1的数据写入时,保持写入像素电容Cmn-1的数据,并且驱动下一数据线Dn。因此,在这种情况下,把数据写入在栅线Gm与数据线Dn交叉处连接于像素开关Smn的像素电容Cmn,从而在像素电极P22产生电势。
把提供电势Vcom的公共电极与像素电极P相对布置,在公共电极与像素电极P之间插入液晶层5。当如上所述在像素电极P21和P22处顺序产生与数据对应的电势时,插入公共电极与像素电极P21之间的液晶层5的液晶响应像素电极P21的电势与电势Vcom之间的电势差,并且从而被激活。即,顺序驱动像素单元。
如上所述,水平扫描电路3在扫描栅线Gm的周期内顺序驱动数据线。当完成了一个水平线的像素的驱动时,垂直扫描电路2结束栅线Gm的扫描并且接着扫描下一栅线Gm-1。在扫描栅线Gm-1的周期内,水平扫描电路3顺序驱动数据写入,以类似地驱动一个水平线的像素。对所有水平线执行这种操作,从而完成一个屏幕的数据写入。在例如半帧循环(field cycle)中重复一个屏幕的数据写入,从而显示图像。
在第一实施例中,测试形成液晶显示设备1的半导体衬底以检测半导体衬底上形成的电路中的故障或缺陷。这个测试例如如下进行。
图2(a)到2(g)是表示第一实施例对应的半导体衬底测试时需要的步骤中执行的像素单元驱动的定时。图中所示的驱动定时有效地使多个栅线同时被激活(activated)或去激活(deactivated)。
如图2(a)所示,使垂直扫描电路2内的移位寄存器对栅线Pr(Gm-1)输出例如比扫描一个栅线的标准周期长的预定持续时间的扫描脉冲。尤其是,假设扫描一个栅线的标准周期与从t1到t2的周期的时间长度一致。在这种情况下,从t1到t4的周期中输出扫描脉冲,其为标准周期的3倍长。如图7(b)所示,对下一栅线Pr(Gm)输出扫描脉冲例如按时刻t2的定时开始,该定时从时刻t1移动了扫描一个栅线的标准周期。而且,在这种情况下,输出的脉冲宽度是扫描一个栅线的标准周期的3倍长。因此脉冲输出从t2到t5的周期。类似地,为扫描一个栅线的标准周期的3倍长的脉冲宽度的扫描脉冲从对时刻t2移动了扫描一个栅线的标准周期的时间开始输出到下一栅线Pr(Gm+1)。即,从t3到t6的周期中输出脉冲。
用为扫描一个栅线的标准周期的3倍长的脉冲长度扫描栅线Pr(Gm-1),Pr(Gm)和Pr(Gm+1),如上所述,因此如图中所示,在扫描这些栅线的t1到t6的周期中形成扫描脉冲输出重叠另一个扫描脉冲输出的重叠周期T3。在第一实施例中,如图2(d)所示,屏蔽信号在扫描栅线(Gm-1),Pr(Gm)和Pr(Gm+1)的t1到t6的周期中在重叠周期T3之前的t1到t3的周期期间处于L电平。从而从AND门4(m-1),4(m)和4(m+1)输出L电平(地电势Vss)。在这种情况下,由于地电势Vss作为L电平输出,连接于AND门4(m-1),4(m)和4(m+1)的输出的栅线Gm-1,Gm和Gm+1在t1到t3的周期中处于地电势Vss,如图2(e),2(f)和2(g)所示。因此,连接于栅线Gm-1,Gm和Gm+1的像素开关在t1到t3的周期中处于断开状态。即,在这个周期中,从垂直扫描电路2输出的脉冲被屏蔽信号屏蔽。
然后,按到达时刻t3,或重叠周期T3的开始时间的定时把屏蔽信号改变为H电平(电源电势VDD),如图2(d)所示。此时,在栅线Pr(Gm-1),Pr(Gm)和Pr(Gm+1)中同时输出脉冲。这样,由于把屏蔽信号改变为H电平,由电源电势VDD代表的H电平从AND门4(m-1),4(m)和4(m+1)输出,并且从而在栅线Gm-1,Gm和Gm+1中得到电源电势VDD。即,清除屏蔽信号的屏蔽,并且在时刻t3同时激活栅线Gm-1,Gm和Gm+1,如图2(e),2(f)和2(g)所示。
之后,在重叠周期T3结束的时刻t4,把屏蔽信号改变为L电平。从而,在时刻t4继续屏蔽信号的屏蔽,使得把栅线Gm-1,Gm和Gm+1置于地电势Vss。即,同时将栅线Gm-1,Gm和Gm+1去激活。
这样第一实施例的垂直扫描电路2和AND门4内的移位寄存器使得能够同时激活和去激活多个连续的栅线。要注意在这种情况下,同时激活/去激活3个栅线,但是如从参考图2(a)到2(g)的说明所理解的那样,要同时激活/去激活的栅线数可通过对信号输出定时等作必要改变而任意改变,例如通过根据同时要被激活/去激活的栅线数改变要从垂直扫描电路2输出的脉冲宽度进行。要同时激活/去激活的栅线数实际根据测试时刻的条件等适当改变。
接着在假设如上所述同时扫描多个栅线的基础上说明作为第一实施例的测试半导体衬底的过程的例子。
步骤1:在这种情况下,假设选择连接于数据线Dn的3个像素单元驱动电路10来进行测试。即,要测试具有像素开关Sm-1n,Smn和Sm+1n的连接于数据线Dn的像素单元驱动电路10。另外,根据要被测试的像素单元驱动电路,开关6中,仅接通连接于数据线Dn的开关6(n),并且切断其他开关6。因此,数据线Dn连接于测试设备11。在这个步骤1中,把数据写入这些像素单元驱动电路10中的3个像素电容Cm-1n,Cmn和Cm+1n。为了写入数据,例如如参考图2(a)到2(g)所述,垂直扫描电路2同时激活栅线Gm-1,Gm和Gm+1,以接通像素开关Sm-1n,Smn和Sm+1n,并且水平扫描电路3把数据输出到数据线Dn。因此,在接通状态中经像素开关Sm-1n,Smn和Sm+1n的漏和源把数据写入每个像素电容Cm-1n,Cmn和Cm+1n。即,电荷存储在每个像素电容Cm-1n,Cmn和Cm+1n。要注意不必要同时写入像素电容Cm-1n,Cmn和Cm+1n,例如可顺序激活栅线Gm-1,Gm和Gm+1,并且按激活栅线的定时顺序把数据输出到数据线Dn。
步骤2:当步骤1中完成了输入对像素电容Cm-1n,Cmn和Cm+1n的写入时,已经被激活的栅线Gm-1,Gm和Gm+1被去激活。当按图2(a)到2(g)所示的扫描定时执行步骤1的数据写入时,例如通过把屏蔽信号置于L电平可实现去激活,如图2(a)到2(g)的时刻t4的操作所示。当用这样写入像素电容Cm-1n,Cmn和Cm+1n的数据去激活栅线Gm-1,Gm和Gm+1时,像素开关Sm-1n,Smn和Sm+1n进入断开状态,从而通过写入数据存储在像素电容Cm-1n,Cmn和Cm+1n的电荷任保留而不被释放。
步骤3:当像素电容Cm-1n,Cmn和Cm+1n中保留电荷时,水平扫描电路3或测试设备用任意电压对数据线Dn充电。从而把数据线Dn带入高阻抗状态。
步骤4:接着,在数据线Dn的高阻抗状态下,同时激活栅线Gm-1,Gm和Gm+1,如图2(a)到2(g)所示。因此,已经处于断开状态的像素开关Sm-1n,Smn和Sm+1n同时被改变为接通状态。从而在数据线Dn中出现与存储在连接于像素开关Sm-1n,Smn和Sm+1n的像素电容Cm-1n,Cmn和Cm+1n中的电荷对应的电势改变。即,呈现对应3个像素电容Cm-1n,Cmn和Cm+1n的电荷总量的电势改变。
步骤5:对应如上所述呈现在数据线Dn中的3个像素电容Cm-1n,Cmn和Cm+1n的电荷总量的电势改变在经开关6(n)连接于数据线Dn的测试设备11中被检测到。测试设备11在根据电路故障或缺陷的状态呈现出各种形式的电势改变的基础上提供测试结果。
要在检测到的电势改变的基础上测试的项目包括例如像素电容值、像素数据写入时间、像素电容中的短路、栅线和数据线中的短路、断路等的适当性(appropriateness),没有特别限制。
第一实施例的测试过程如上所述。当被测试电路要改变为连接于另一数据线的像素单元驱动电路10时,例如测试设备11实施控制以改变开关6。例如当被测试电路要从连接于数据线Dn的像素单元驱动电路10改变为连接于数据线Dn+1的像素单元驱动电路10时,它足以实施控制,使得切断已经接通的开关6(n)并且接通开关6(n+1)。
根据第一实施例的这种测试方法,例如呈现在数据线中的电势改变范围对应多个像素电容保持的电荷总量。即,可获得大于由于一个像素电容保持的电荷呈现的电势改变的电势改变范围。
如上所述,像素电容与数据线电容比率随着例如液晶显示设备的大小降低或分辨率增加而变高。用一个接一个地驱动像素单元并检测由于一个像素电容保持的电荷呈现的电势改变的传统测试方法难以获得准确的测试结果。这样,在这种情况下,要求完成液晶显示设备、在液晶显示设备上现实图像并且接着视觉上检查液晶显示设备,而不仅仅测试半导体衬底。
另一方面,在第一实施例中,足以获得正确的测试结果的可注意到的电势改变出现在数据线中,这样使得甚至以数据线中电容对像素电容的高比率都能够准确测试半导体衬底。这样测试容易在制造液晶显示设备之前在把电路形成在半导体衬底上的阶段中实现。另外,第一实施例中,同时测试多个像素单元驱动电路10。因此能够比例如像传统上那样驱动并测试每个像素单元驱动电路时更有效地进行测试。
接着说明本发明的第二实施例。图3表示对应第二实施例的液晶显示设备1A的电路配置。顺便说明一下,图3中,与图1相同的部分用相同的标号标注,并且在下文中省略其说明。图3主要表示在液晶显示设备1A中在半导体衬底上形成的电路部分。因此,图3中未示出液晶层5和施加了公共电势Vcom的反电极。而且,实际形成在半导体衬底上的部分中,图3中并未表示出连接于每个像素开关的源的像素电极。此外,测试设备11的实施开关6的接通/断开的控制线在图3中也未示出。
在图3所示的电路中,省略在垂直扫描电路2与例如图1中所示的电路中的栅线之间布置的栅电路。即,在第二实施例中,直接从垂直扫描电路2延伸栅线(Gm-1,Gm,Gm+1)。在这种情况下,像素电容的端子部分连接地,而不是公共电极,但是如图1所示,也可使用像素电容的端子部分连接公共电极的电路配置。第二实施例的特征在于在开关6的输出与连接测试设备11的输出端Vout之间设置的放大电路7。放大电路7也形成在半导体衬底上。
在这种情况下放大电路7在开关6的输出一侧具有一个线,该线连接于开关SW的一端并且连接于运算放大器OP的非反相输入端。即,连接像素开关的漏的数据线经开关6连接于放大电路7的输入。开关SW例如是N沟道型场效应晶体管。开关SW具有连接于电势Vpc的另一端。电势Vpc经电阻R1连接于运算放大器OP的反相输入端。运算放大器OP的输出端和反相输入端经电阻R2彼此连接。如此形成放大电路7,作为用于放大经开关6输入的数据线的电势改变(电压)的电路。
图4(a)到4(e)是根据测试图3所示的液晶显示设备1A的半导体衬底的过程的预定部分的状态过渡的时序图。第二实施例的测试过程参考附图说明。
步骤1:在第二实施例中,在一系列测试步骤中要测试的对象是一个像素单元驱动电路。下文中说明从连接于数据线Dn的像素单元驱动电路10中将具有像素开关Smn的像素单元驱动电路10选择为要被测试的对象的情况。因此,在这种情况下,实施控制,使得开关6中,仅连接于数据线中Dn的开关6(n)接通,其他开关6切断,从而仅数据线Dn连接于测试设备11。在步骤1中,在这种情况下,数据仅写入要被测试的像素单元驱动电路10内的像素电容Cmn。对于数据写入,例如垂直扫描电路2在图4所示电荷存储周期中扫描栅线Gm。因此,连接于栅线Gm的像素开关Smn-1,Sm和Smn+1进入接通状态。即,如图4(a)所示,像素开关Smn在电荷存储周期中处于接通状态。在这个周期中,放大电路7内的开关SW被控制在断开状态,如图4(b)所示。在这种情况下,水平扫描电路3驱动数据线Dn,从而经像素开关Smn连接于数据写入Dn的像素电容Cmn存储与从数据写入Dn施加的数据电压值对应的电荷。即,写入数据。在这种情况下,如图4(c)所示存储的电荷在像素电容Cmn两端引起电压,从地电势Vss改变为预定电压电平Vd。
步骤2:在如上所述在像素电容Cmn中存储电荷后,如图4(a)到4(e)中电荷保持周期所示,垂直扫描电路2队栅线Gm的扫描结束,以切断像素开关Smn,如图4(a)所示。此时,如图4(b)所示,开关SW改变为接通状态,使得数据线Dn经开关SW连接于电势Vpc。因此。数据线Dn用电势Vpc充电。因此如图4(d)所示,电势Vpc作为数据线的电势Vdata产生,从而导致高阻抗状态。在这样操作部分的电荷保持周期中,切断像素开关Smn,并且从而原样(asit is)保持在前面的电荷存储周期中存储在像素电容Cmn中的电荷。因此如图4(c)所示,电压电平Vd仍维持在像素电容Cmn两端的电压。由于接通开关SW,对应电势Vpc的电平作为运算放大器OP的输出Vout出现,如图4(e)所示。
步骤3:接着,如图4(a)中的电荷存储周期中所示,仅靠电荷保持周期之前处于断开状态的像素开关Smn进入接通状态,并且仅靠电荷保持周期之前处于接通状态的开关SW进入断开状态。在这种状态下,从数据线Dn经接通状态的像素开关Smn读出保持在像素电容Cmn中的电荷。现在使Cd为数据线Dn的寄生电容与连接于数据线Dn的像素开关的漏电容的组合电容。由于在这种情况下存储在像素电容Cmn中的电荷与存储在电容Cd中的电荷之和不改变,通过式子Vd1=(Cmn·Vd+Cd·Vpc)/(Cmn+Cd)表达在读出像素电容Cmn中存储的电荷时出现在数据线Dn中的电势电平Vd1。这样产生电势电平Vd1,从而如图4(d)所示,数据线电势Vdata进行从电荷保持周期维持的电势电平Vpc向下一电荷保持周期中的电势电平Vd1的状态过渡。
假设用式Vpc-Vd1=ΔV表达电势电平Vpc与电势电平Vd1之间在数据线电势Vdata的电势差。操作运算放大器OP,使得反相输入端的电势也变为Vd1。从而,电阻R1两端的电压变为ΔV并且流过电阻R1的电流i1具有用式子i1=ΔV/R1表达的电平(level)。然后,由于电流i1流过电阻R2,运算放大器OP的输出Vout表达为Vout=Vpc-((R1+R2)/R1)·ΔV。即,如图4(e)所示,电荷读出周期中的输出Vout从仅靠电荷保持周期之前的电势电平Vout改变为具有电势差((R1+R2)/R1)·ΔV的电平。由于得到这种操作,如从图4(d)与图4(e)的比较所理解的那样,第二实施例的放大电路7放大ΔV,作为数据线中从电势Vpc到电势Vd1的电势改变,并且接着输出结果,作为更大的电势改变。顺便说一下,放大电路7的放大因子可通过组合电阻R1和R2的电阻值调整。
在第二实施例中,如上所述通过放大数据线电势得到的输出Vout被输入测试设备11中。因此,第二实施例使得能够将在数据线中得到的小的电势改变作为较大电势改变检测到。即,甚至在数据线中得到的电势改变小的时候,第二实施例放大电势改变并且从而进行补偿。这样,与前面实施例同样,例如甚至在数据线电容与像素电容比率高并且数据线中得到的电势改变小时,第二实施例也能够获得可靠的测试结果。另外,与前面实施例同样,可在填充和组装液晶之前在制造半导体衬底的阶段中进行测试。
顺便说一下,例如甚至在测试设备侧执行放大时,例如在半导体电路衬底上未形成放大电路7的情况下,可类似放大数据线中的电势改变。但是,当例如在测试设备侧执行放大时,通过把半导体衬底的数据线连接于测试设备的布线的电容、电阻分量等影响(affect)数据线中的电势改变。因此,在测试设备侧检测数据线中的电压的阶段中电势改变微小。这样,甚至在放大电势改变时,都难以获得足以确定像素单元的缺陷的电势改变范围。另一方面,当像第二实施例那样把放大电路设置在半导体衬底上时,如上所述,可消除把半导体衬底连接于测试设备的布线引起的传输损耗效应(transmission loss effect)。
接着说明本发明的第三实施例。图5表示对应第三实施例的液晶显示设备1B的电路配置的例子。顺便说明,图5中,与图1和图3中相同的部分用相同的标号标注,并且省略其说明。图5主要表示在液晶显示设备1B结构中形成在半导体衬底上的电路部分。因此图5中未示出液晶层5、公共电极和像素电极。
图5所示的液晶显示设备1B的半导体衬底的电路配置包括图1所示的AND门4和图3所示的放大电路7。这样形成的第三实施例的电路是第一实施例的电路与第二实施例的电路的组合。因此测试过程是第一实施例与第二实施例所述的过程的组合。下文中说明测试图5所示的电路配置的半导体衬底的过程。
步骤1:在第三实施例中,仍是大致对应电荷存储周期→电荷保持周期→电荷读出周期按步骤进行测试,如参考图4(a)到4(e)所述。步骤1中,对应第三实施例的电荷存储周期,但是连接于相同数据线的任意多个像素开关进入接通状态,然后输入写入连接该多个像素开关的像素电容,并且从而把电荷存储在像素电容中。即,把电压电平Vd设置成作为多个像素电容两端的电压Vc(图4(c))产生。尤其是,在这种情况下假设连接于图5的数据线Dn的3个像素开关Sm-1n,Smn和Sm+1n接通,然后把数据写入连接于该3个像素开关Sm-1n,Smn和Sm+1n的3个像素电容Cm-1n,Cmn和Cm+1n中,并且从而产生电压电平Vd。
步骤2:在这种情况下,在对应步骤2的电荷保持周期中,切断像素开关Sm-1n,Smn和Sm+1n,使得像素电容Cm-1n,Cmn和Cm+1n保持存储其中的电荷。因此,在这种情况下,也将电压电平Vd作为像素电容Cm-1n,Cmn和Cm+1n两端的电压Vc维持(图4(d))。而且在这种情况下,把开关SW改变为接通状态(图4(b))。因此数据线Dn被电势Vpc充电,并且电势Vpc作为数据线电势Vdata产生(图4(d))。这样数据线Dn具有高阻抗。对应电压Vpc的电平作为运算放大器OP的输出Vout出现(图4(e))。
步骤3:在这种情况下,步骤3中,图4(a)到4(e)的电荷读出周期与该步骤对应,3个像素开关Sm-1n,Smn和Sm+1n同时进入接通状态。由此,按前面图2(a)到2(g)所示的定时驱动像素。此时,开关SW进入断开状态。这样,在这种情况下,从数据线Dn经处于接通状态的3个像素开关Sm-1n,Smn和Sm+1n读出像素电容Cm-1n,Cmn和Cm+1n中保持的电荷总量。因此,例如如图4(d)所示,在读出例如一个像素电容的电荷时,可使得代表从数据线电势Vpc到电势Vd1的改变的电势差ΔV更大。然后,作为运算放大器OP的输出Vout获得电势差ΔV的放大结果(图4(e))。
这样,在第三实施例中,与前面的第一实施例同样,首先从同是数据线同时读出存储在多个像素电容中的电荷。从而在数据线中引起与像素电容中存储的电荷对应的电势改变的阶段中首先获得更大的电势改变。另外,这样获得的电势改变被放大并输出,从而导致更大的电势改变。因此,第三实施例中,作为被检测到的用于测试的数据线的电势改变,获得例如比第一实施例或第二实施例更大的改变范围。因此能够获得更可靠的测试结果。
要注意不必要对全部的数据线和栅线提供在前面的每个实施例中为了进行测试形成的AND门4、开关6等。即,可仅在例如形成半导体衬底的整个单晶片的部分区域中连接AND门4和开关6。在这种情况下,尽管不能检查所有像素单元驱动电路,仅测试部分区域就能得到例如要知道的每个晶片的故障和缺陷的趋势,并且从而可有效促进生产效率等的提高。另外,在这种情况下,要在半导体衬底上形成的AN门4和开关6的数目与例如对所有栅线和数据线提供AND门4和开关6的情况相比可大大减少。因此能够相应地将少半导体衬底的每单位面积上测试电路的占据率(occupancy rate)并且从而有效形成更多像素单元驱动电路。而且,在前面每个实施例说明的电路配置和测试过程并不局限于此处所述的内容,并且可按需要根据实际中进行的测试条件等修改。
如上所述,根据本发明,在测试形成液晶显示设备的半导体衬底中,可同时从一个数据线读出与从连接该一个数据线的所有像素开关中选择的多个像素开关连接的像素电容中存储的电荷。多个像素电容的电荷同时读出通过同时接通连接于这些像素电容的像素开关实现。用这种结构,同时读出的像素电容的电荷量与例如读出一个像素电容的电荷情况下相比增加。这样,数据线中得到的电势改变更大。因此甚至用像素电容与布线电容比率例如随着液晶显示设备的大小降低或分辨率增加而降低的半导体衬底,都可准确检测到与像素单元驱动电路的缺陷状态对应的电势改变。因此,可容易执行例如迄今仍是很难的在填充液晶前对半导体衬底的原样(as it is)测试。这例如改善生产效率并降低生产成本。而且,由于本发明能够同时测试多个像素单元,本发明有另一个效果:与一个接一个测试像素单元的传统情况相比可改善测试操作效率。
用本发明的另一结构,放大并输出从数据线读出的像素电容的电荷。这样也是用这一结构,可使数据线中的作为检测输入的电势改变更大。因此,与前面发明同样,本发明甚至在像素电容与布线电容的比率随着液晶显示设备的大小降低或分辨率提高而降低时都能够获得正确的测试结果。
另外,用本发明的又一结构,可从一个数据线同时读出与连接同一数据线的多个像素开关连接的像素电容中存储的电荷,并且可放大并输出通过读出电荷引起的数据线中的电势改变。根据这一发明,数据线中得到的电势改变通过同时从同一数据线读出多个像素电容的电荷变大,并且数据线中得到的电势改变被进一步放大,从而使电势改变更大。即,这一发明使得数据线中的电势改变成为变得更大的检测输入,并且因此使得例如对应像素单元驱动电路的缺陷状态的电势改变更准确地被检测到。另外,由于同时测试多个像素单元,这一发明与一个接一个测试像素单元的情况相比也改善测试操作效率。
另外,在每个上述发明中,实现测试需要的同时接通连接同一数据线的像素开关的电路或作为放大装置的电路形成在半导体衬底上,该衬底上形成有像素单元驱动电路。因此如上所述测试半导体衬底可更容易地执行。另外,用上述结构,通过在半导体衬底上形成从多个数据线选择需要的数据线并且把数据线连接于测试设备或放大装置的开关(选择电路),能够减少延例如伸到测试设备的线数。此外,不需要对每个数据线提供一个放大电路,对多个数据线提供一个放大电路就足够了。因此不会有测试布线变得不必要的复杂,仍能相应地改善测试效率。还能够减少半导体衬底上形成的用于测试的电路区域并且在半导体衬底上以更高效率形成像素驱动系统的电路。
Claims (14)
1.一种测试半导体衬底的测试方法,所述半导体衬底由对应数据线和像素开关控制线的交叉位置、按矩阵形式排列的像素单元驱动电路形成,所述像素单元驱动电路每一个包括像素开关和连接于像素开关的像素电容,用于保持像素数据,所述方法的特征在于包括:
电荷保持步骤,用于使连接到从连接到所述数据线之一的所有像素开关中选择出的任意多个像素开关的像素电容保持电荷;以及
检测步骤,用于从所述一个数据线同时检测在所述电荷保持步骤中保持在多个像素电容中的电荷。
2.根据权利要求1所述的测试方法,其特征在于:
所述检测步骤包括像素开关控制步骤,用于同时接通连接于在所述电荷保持步骤中保持电荷的多个像素电容的像素开关。
3.根据权利要求2所述的测试方法,其特征在于:
所述像素开关控制步骤包括:
扫描信号输出步骤,用于对应于不同像素开关控制线按预定定时输出多个扫描信号,使得产生输出相互重叠的多个扫描信号的重叠周期;以及
控制步骤,用于控制扫描信号路径的导通/不导通,使得在重叠周期中仅在从预定时间开始的预定周期中将多个扫描信号提供给像素开关控制线。
4.一种半导体器件,其特征在于在半导体衬底上包括:
像素单元驱动电路,对应数据线和像素开关控制线的交叉位置按矩阵形式排列,所述像素单元驱动电路每一个包括像素开关和连接于像素开关的像素电容,用于保持像素数据;
垂直扫描装置,用于通过顺序将接通所述像素开关的扫描信号输出到所述像素开关控制线,从而在垂直方向上扫描,并且对于测试,产生用于在所述数据线之一上同时接通任意多个像素开关的测试扫描信号;以及
水平扫描装置,用于通过按预定定时将数据信号施加于所述数据线在水平方向上扫描。
5.根据权利要求4所述的半导体器件,其特征在于:
所述垂直扫描装置包括:
垂直扫描电路,用于通过顺序将接通所述像素开关的扫描信号输出到所述像素开关控制线,从而在垂直方向上扫描,并对应不同像素开关控制线按预定定时测试、输出多个扫描信号,使得产生在所述数据线之一中输出相互重叠的多个扫描信号的重叠周期;以及
导通控制电路单元,用于控制扫描信号路径的导通/不导通,使得仅在所述重叠周期内将所述扫描信号提供给像素开关控制线。
6.根据权利要求5所述的半导体器件,其特征在于:
在测试中,所述垂直扫描电路通过向所述像素开关控制线顺序输出具有比接通所述像素开关之一的扫描周期长的持续时间的扫描信号引起所述重叠周期;以及
所述导通控制电路是AND电路,输出所述垂直扫描电路的输出信号与控制所述扫描信号路径的导通/不导通的屏蔽信号的逻辑积,对应所述重叠周期从外部端提供所述屏蔽信号。
7.根据权利要求4所述的半导体器件,其特征在于:
在所述半导体衬底上形成选择电路,用于从多个所述数据线择一地选择要连接于外部测试设备的数据线。
8.一种显示设备,其特征在于包括:
半导体衬底;
对置衬底,具有公共电极并且与半导体衬底相对配置;以及
液晶层,插入在所述半导体衬底与所述对置衬底之间,
其中所述半导体衬底包括:
像素单元驱动电路,对应数据线和像素开关控制线的交叉位置按矩阵形式排列,所述像素单元驱动电路每一个包括像素开关和连接于像素开关的像素电容,用于保持像素数据;垂直扫描装置,用于通过顺序将接通所述像素开关的扫描信号输出到所述像素开关控制线,从而在垂直方向上扫描,并且对于测试,产生用于在所述数据线之一上同时接通任意多个像素开关的测试扫描信号;以及水平扫描装置,用于通过按预定定时将数据信号施加于所述数据线在水平方向上扫描。
9.根据权利要求8所述的显示设备,其特征在于:
所述垂直扫描装置包括:
垂直扫描电路,用于通过顺序将接通所述像素开关的扫描信号输出到所述像素开关控制线在垂直方向上扫描,并对应不同像素开关控制线按预定定时测试、输出多个扫描信号,使得产生在所述数据线之一中输出相互重叠的多个扫描信号的重叠周期;以及
导通控制电路单元,用于控制扫描信号路径的导通/不导通,使得仅在所述重叠周期内将所述扫描信号提供给像素开关控制线。
10.根据权利要求8所述的显示设备,其特征在于:
在所述半导体衬底上形成选择电路,用于从多个所述数据线择一地选择要连接于外部测试设备的数据线。
11.一种测试半导体衬底的测试方法,所述半导体衬底由对应数据线和像素开关控制线的交叉位置、按矩阵形式排列的像素单元驱动电路形成,所述像素单元驱动电路每一个包括像素开关和连接于像素开关的像素电容,用于保持像素数据,所述方法的特征在于包括:
电荷保持步骤,用于使连接到从连接到所述数据线之一的所有像素开关中选择出的任意多个像素开关的像素电容保持电荷;
电势产生步骤,用于对应所述电荷保持步骤中在多个像素电容中保持的电荷在所述一个数据线中产生电势电平;
放大步骤,用于通过在所述半导体衬底上形成的放大电路放大在所述电势产生步骤中在所述数据线中产生的电势电平;以及
检测步骤,用于检测所述放大步骤中得到的放大输出。
12.一种半导体器件,其特征在于:
在半导体衬底上包括:
像素单元驱动电路,对应数据线和像素开关控制线的交叉位置按矩阵形式排列,所述像素单元驱动电路每一个包括像素开关和连接于像素开关的像素电容,用于保持像素数据;
垂直扫描装置,用于通过顺序将接通所述像素开关的扫描信号输出到所述像素开关控制线,从而在垂直方向上扫描,并且对于测试,产生用于在所述数据线之一上同时接通任意多个像素开关的测试扫描信号;
水平扫描装置,用于通过按预定定时将数据信号施加于所述数据线在水平方向上扫描;以及
放大装置,用于放大在所述数据线中产生的电势电平,以输出到外部测试设备。
13.一种显示设备,其特征在于包括:
半导体衬底;
对置衬底,具有公共电极并且与半导体衬底相对配置;以及
液晶层,插入在所述半导体衬底与所述对置衬底之间,
其中所述半导体衬底包括:像素单元驱动电路,对应数据线和像素开关控制线的交叉位置按矩阵形式排列,所述像素单元驱动电路每一个包括像素开关和连接于像素开关的像素电容,用于保持像素数据;垂直扫描装置,用于通过顺序将接通所述像素开关的扫描信号输出到所述像素开关控制线,从而在垂直方向上扫描,并且对于测试,产生用于同时接通任意多个像素开关的测试扫描信号;水平扫描装置,用于通过按预定定时将数据信号施加于所述数据线在水平方向上扫描;以及放大装置,用于放大在所述数据线中产生的电势电平,以输出到外部测试设备。
14.根据权利要求13所述的显示设备,其特征在于:
在所述半导体衬底上形成选择电路,用于从多个所述数据线择一地选择要连接于所述放大装置的数据线。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001236330A JP3707404B2 (ja) | 2001-08-03 | 2001-08-03 | 検査方法、半導体装置、及び表示装置 |
JP236330/2001 | 2001-08-03 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1479911A CN1479911A (zh) | 2004-03-03 |
CN1232937C true CN1232937C (zh) | 2005-12-21 |
Family
ID=19067617
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB028028066A Expired - Fee Related CN1232937C (zh) | 2001-08-03 | 2002-08-02 | 测试方法、半导体器件和显示设备 |
Country Status (6)
Country | Link |
---|---|
US (2) | US7009418B2 (zh) |
EP (1) | EP1414005A4 (zh) |
JP (1) | JP3707404B2 (zh) |
KR (1) | KR100839808B1 (zh) |
CN (1) | CN1232937C (zh) |
WO (1) | WO2003019504A1 (zh) |
Families Citing this family (86)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7012583B2 (en) * | 2003-02-07 | 2006-03-14 | Shimadzu Corporation | Apparatus and method for testing pixels of flat panel display |
JP2005043661A (ja) * | 2003-07-22 | 2005-02-17 | Sony Corp | 検査方法、半導体装置、及び表示装置 |
KR100951357B1 (ko) * | 2003-08-19 | 2010-04-08 | 삼성전자주식회사 | 액정 표시 장치 |
JP2005259724A (ja) * | 2004-02-10 | 2005-09-22 | Fuji Photo Film Co Ltd | 発光素子の順方向電圧降下測定方法及び装置、並びに光源装置及びこれを用いた感熱プリンタ |
JP2005266342A (ja) * | 2004-03-18 | 2005-09-29 | Agilent Technol Inc | Tftアレイ試験方法 |
JP4281622B2 (ja) * | 2004-05-31 | 2009-06-17 | ソニー株式会社 | 表示装置及び検査方法 |
JP2006145959A (ja) * | 2004-11-22 | 2006-06-08 | Agilent Technol Inc | アクティブマトリックスtftアレイの測定方法 |
US20060114273A1 (en) * | 2004-11-29 | 2006-06-01 | Sanyo Electric Co., Ltd. | Display panel |
JP4761773B2 (ja) * | 2005-01-06 | 2011-08-31 | シャープ株式会社 | 表示装置およびその検査方法、ならびにその表示装置の検査システム |
JP2008164289A (ja) * | 2005-05-18 | 2008-07-17 | Koninkl Philips Electronics Nv | 液晶表示装置試験回路およびこれを組み込んだ液晶表示装置、並びに液晶表示装置の試験方法 |
KR101137885B1 (ko) * | 2005-06-15 | 2012-04-25 | 엘지디스플레이 주식회사 | 액정표시장치와 그 검사방법 |
EP1901356A4 (en) * | 2005-07-04 | 2012-03-07 | Nat University Corp Tohoku Unversity | TEST CIRCUIT, WAFER, MEASURING DEVICE, COMPONENT MANUFACTURING METHOD AND DISPLAY EQUIPMENT |
JP5041777B2 (ja) * | 2005-10-21 | 2012-10-03 | 株式会社半導体エネルギー研究所 | 表示装置及び電子機器 |
JP2007171428A (ja) * | 2005-12-21 | 2007-07-05 | Agilent Technol Inc | 表示パネルの製造方法、検査方法および検査装置 |
KR101337459B1 (ko) * | 2006-02-03 | 2013-12-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 및 그 표시장치를 구비한 전자기기 |
TWI279763B (en) * | 2006-03-13 | 2007-04-21 | Himax Tech Ltd | Light emitting display, pixel circuit and driving method thereof |
KR100759688B1 (ko) | 2006-04-07 | 2007-09-17 | 삼성에스디아이 주식회사 | 원장단위 검사가 가능한 유기전계발광 표시장치 및모기판과 그 검사방법 |
JP2007333823A (ja) | 2006-06-13 | 2007-12-27 | Sony Corp | 液晶表示装置および液晶表示装置の検査方法 |
CN101089934B (zh) * | 2006-06-16 | 2010-04-14 | 胜华科技股份有限公司 | 可切换检测与驱动功能的显示器模组电路 |
KR100786518B1 (ko) * | 2006-06-22 | 2007-12-17 | 강천웅 | 조명기구용 램프설치대 |
US8028090B2 (en) | 2008-11-17 | 2011-09-27 | Amazon Technologies, Inc. | Request routing utilizing client location information |
US7991910B2 (en) | 2008-11-17 | 2011-08-02 | Amazon Technologies, Inc. | Updating routing information based on client location |
US8321568B2 (en) | 2008-03-31 | 2012-11-27 | Amazon Technologies, Inc. | Content management |
US8606996B2 (en) | 2008-03-31 | 2013-12-10 | Amazon Technologies, Inc. | Cache optimization |
US7962597B2 (en) | 2008-03-31 | 2011-06-14 | Amazon Technologies, Inc. | Request routing based on class |
US7970820B1 (en) | 2008-03-31 | 2011-06-28 | Amazon Technologies, Inc. | Locality based content distribution |
US8447831B1 (en) | 2008-03-31 | 2013-05-21 | Amazon Technologies, Inc. | Incentive driven content delivery |
US8601090B1 (en) | 2008-03-31 | 2013-12-03 | Amazon Technologies, Inc. | Network resource identification |
US8912990B2 (en) * | 2008-04-21 | 2014-12-16 | Apple Inc. | Display having a transistor-degradation circuit |
TWI382425B (zh) * | 2008-06-24 | 2013-01-11 | United Microelectronics Corp | 檢測缺陷之測試系統及其測試方法 |
US7859285B2 (en) * | 2008-06-25 | 2010-12-28 | United Microelectronics Corp. | Device under test array for identifying defects |
US9407681B1 (en) | 2010-09-28 | 2016-08-02 | Amazon Technologies, Inc. | Latency measurement in resource requests |
US8073940B1 (en) | 2008-11-17 | 2011-12-06 | Amazon Technologies, Inc. | Managing content delivery network service providers |
CN101825782B (zh) * | 2009-03-06 | 2012-02-29 | 北京京东方光电科技有限公司 | 基板测试电路及基板 |
US8688837B1 (en) | 2009-03-27 | 2014-04-01 | Amazon Technologies, Inc. | Dynamically translating resource identifiers for request routing using popularity information |
US8412823B1 (en) | 2009-03-27 | 2013-04-02 | Amazon Technologies, Inc. | Managing tracking information entries in resource cache components |
US8756341B1 (en) | 2009-03-27 | 2014-06-17 | Amazon Technologies, Inc. | Request routing utilizing popularity information |
US8782236B1 (en) | 2009-06-16 | 2014-07-15 | Amazon Technologies, Inc. | Managing resources using resource expiration data |
US8179155B2 (en) * | 2009-06-29 | 2012-05-15 | United Microelectronics Corp. | Layout structure of electronic elements and method for addressing to detect electronic elements |
TWI490877B (zh) * | 2009-06-30 | 2015-07-01 | United Microelectronics Corp | 電子元件之佈局結構以及定址以偵測電子元件之方法 |
US8397073B1 (en) | 2009-09-04 | 2013-03-12 | Amazon Technologies, Inc. | Managing secure content in a content delivery network |
US8433771B1 (en) | 2009-10-02 | 2013-04-30 | Amazon Technologies, Inc. | Distribution network with forward resource propagation |
US9495338B1 (en) | 2010-01-28 | 2016-11-15 | Amazon Technologies, Inc. | Content distribution network |
KR101113340B1 (ko) * | 2010-05-13 | 2012-02-29 | 삼성모바일디스플레이주식회사 | 액정 표시장치 및 그의 검사방법 |
JP5328733B2 (ja) * | 2010-08-09 | 2013-10-30 | インターナショナル・ビジネス・マシーンズ・コーポレーション | アレイ基板の検査方法及び検査装置 |
US9712484B1 (en) | 2010-09-28 | 2017-07-18 | Amazon Technologies, Inc. | Managing request routing information utilizing client identifiers |
US8468247B1 (en) | 2010-09-28 | 2013-06-18 | Amazon Technologies, Inc. | Point of presence management in request routing |
US10958501B1 (en) | 2010-09-28 | 2021-03-23 | Amazon Technologies, Inc. | Request routing information based on client IP groupings |
US9003035B1 (en) | 2010-09-28 | 2015-04-07 | Amazon Technologies, Inc. | Point of presence management in request routing |
US8452874B2 (en) | 2010-11-22 | 2013-05-28 | Amazon Technologies, Inc. | Request routing processing |
US10467042B1 (en) | 2011-04-27 | 2019-11-05 | Amazon Technologies, Inc. | Optimized deployment based upon customer locality |
US9030221B2 (en) * | 2011-09-20 | 2015-05-12 | United Microelectronics Corporation | Circuit structure of test-key and test method thereof |
US10623408B1 (en) | 2012-04-02 | 2020-04-14 | Amazon Technologies, Inc. | Context sensitive object management |
KR101879779B1 (ko) * | 2012-06-01 | 2018-07-19 | 삼성디스플레이 주식회사 | 표시 장치, 표시 장치의 검사 방법 및 표시 장치의 구동 방법 |
US9154551B1 (en) | 2012-06-11 | 2015-10-06 | Amazon Technologies, Inc. | Processing DNS queries to identify pre-processing information |
US9323577B2 (en) | 2012-09-20 | 2016-04-26 | Amazon Technologies, Inc. | Automated profiling of resource usage |
US10205698B1 (en) | 2012-12-19 | 2019-02-12 | Amazon Technologies, Inc. | Source-dependent address resolution |
US9294391B1 (en) | 2013-06-04 | 2016-03-22 | Amazon Technologies, Inc. | Managing network computing components utilizing request routing |
CN104361858B (zh) * | 2014-11-12 | 2016-10-12 | 京东方科技集团股份有限公司 | 电压驱动像素电路、显示面板及其驱动方法 |
US10097448B1 (en) | 2014-12-18 | 2018-10-09 | Amazon Technologies, Inc. | Routing mode and point-of-presence selection service |
US10225326B1 (en) | 2015-03-23 | 2019-03-05 | Amazon Technologies, Inc. | Point of presence based data uploading |
US9819567B1 (en) | 2015-03-30 | 2017-11-14 | Amazon Technologies, Inc. | Traffic surge management for points of presence |
US9832141B1 (en) | 2015-05-13 | 2017-11-28 | Amazon Technologies, Inc. | Routing based request correlation |
KR102383287B1 (ko) * | 2015-06-29 | 2022-04-05 | 주식회사 엘엑스세미콘 | 감지 회로를 포함하는 소스 드라이버 및 디스플레이 장치 |
US9774619B1 (en) | 2015-09-24 | 2017-09-26 | Amazon Technologies, Inc. | Mitigating network attacks |
US10270878B1 (en) | 2015-11-10 | 2019-04-23 | Amazon Technologies, Inc. | Routing for origin-facing points of presence |
US10257307B1 (en) | 2015-12-11 | 2019-04-09 | Amazon Technologies, Inc. | Reserved cache space in content delivery networks |
US10348639B2 (en) | 2015-12-18 | 2019-07-09 | Amazon Technologies, Inc. | Use of virtual endpoints to improve data transmission rates |
WO2017168530A1 (ja) * | 2016-03-28 | 2017-10-05 | 堺ディスプレイプロダクト株式会社 | 基板の配線経路の検査方法及び検査システム |
US10075551B1 (en) | 2016-06-06 | 2018-09-11 | Amazon Technologies, Inc. | Request management for hierarchical cache |
US10110694B1 (en) | 2016-06-29 | 2018-10-23 | Amazon Technologies, Inc. | Adaptive transfer rate for retrieving content from a server |
US9992086B1 (en) | 2016-08-23 | 2018-06-05 | Amazon Technologies, Inc. | External health checking of virtual private cloud network environments |
US10033691B1 (en) * | 2016-08-24 | 2018-07-24 | Amazon Technologies, Inc. | Adaptive resolution of domain name requests in virtual private cloud network environments |
US10469513B2 (en) | 2016-10-05 | 2019-11-05 | Amazon Technologies, Inc. | Encrypted network addresses |
US10831549B1 (en) | 2016-12-27 | 2020-11-10 | Amazon Technologies, Inc. | Multi-region request-driven code execution system |
US10372499B1 (en) | 2016-12-27 | 2019-08-06 | Amazon Technologies, Inc. | Efficient region selection system for executing request-driven code |
US10938884B1 (en) | 2017-01-30 | 2021-03-02 | Amazon Technologies, Inc. | Origin server cloaking using virtual private cloud network environments |
US10503613B1 (en) | 2017-04-21 | 2019-12-10 | Amazon Technologies, Inc. | Efficient serving of resources during server unavailability |
US11075987B1 (en) | 2017-06-12 | 2021-07-27 | Amazon Technologies, Inc. | Load estimating content delivery network |
US10447648B2 (en) | 2017-06-19 | 2019-10-15 | Amazon Technologies, Inc. | Assignment of a POP to a DNS resolver based on volume of communications over a link between client devices and the POP |
US10742593B1 (en) | 2017-09-25 | 2020-08-11 | Amazon Technologies, Inc. | Hybrid content request routing system |
US10592578B1 (en) | 2018-03-07 | 2020-03-17 | Amazon Technologies, Inc. | Predictive content push-enabled content delivery network |
US10862852B1 (en) * | 2018-11-16 | 2020-12-08 | Amazon Technologies, Inc. | Resolution of domain name requests in heterogeneous network environments |
US11025747B1 (en) | 2018-12-12 | 2021-06-01 | Amazon Technologies, Inc. | Content request pattern-based routing system |
CN109817134B (zh) * | 2019-03-19 | 2022-03-18 | 京东方科技集团股份有限公司 | 有机发光二极管显示基板及其驱动方法 |
KR102147401B1 (ko) * | 2019-06-19 | 2020-08-24 | 주식회사 사피엔반도체 | 마이크로 표시장치 및 그의 검사 방법 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5738498A (en) * | 1980-08-21 | 1982-03-03 | Suwa Seikosha Kk | Testing system for active matrix substrate |
JPH01101646A (ja) | 1987-10-15 | 1989-04-19 | Matsushita Electric Ind Co Ltd | アクティブマトリクス液晶表示装置の製造方法 |
US5113134A (en) * | 1991-02-28 | 1992-05-12 | Thomson, S.A. | Integrated test circuit for display devices such as LCD's |
JPH055866A (ja) * | 1991-06-28 | 1993-01-14 | Sharp Corp | アクテイブマトリクス基板の検査方法 |
US5377030A (en) * | 1992-03-30 | 1994-12-27 | Sony Corporation | Method for testing active matrix liquid crystal by measuring voltage due to charge in a supplemental capacitor |
JP2758103B2 (ja) * | 1992-04-08 | 1998-05-28 | シャープ株式会社 | アクティブマトリクス基板及びその製造方法 |
US5233448A (en) * | 1992-05-04 | 1993-08-03 | Industrial Technology Research Institute | Method of manufacturing a liquid crystal display panel including photoconductive electrostatic protection |
JP2672260B2 (ja) * | 1994-06-07 | 1997-11-05 | トーケン工業株式会社 | Tft−lcdの検査方法 |
JPH08184845A (ja) | 1994-12-28 | 1996-07-16 | Advantest Corp | Tft駆動lcd基板検査装置 |
TW329002B (en) | 1996-06-05 | 1998-04-01 | Zenshin Test Co | Apparatus and method for inspecting a LCD substrate |
JP2000304796A (ja) | 1999-04-20 | 2000-11-02 | Seiko Epson Corp | 電気光学装置用基板の検査方法、電気光学装置用基板及び電気光学装置並びに電子機器 |
-
2001
- 2001-08-03 JP JP2001236330A patent/JP3707404B2/ja not_active Expired - Fee Related
-
2002
- 2002-08-02 KR KR1020037004789A patent/KR100839808B1/ko not_active IP Right Cessation
- 2002-08-02 US US10/398,140 patent/US7009418B2/en not_active Expired - Fee Related
- 2002-08-02 WO PCT/JP2002/007916 patent/WO2003019504A1/ja active Application Filing
- 2002-08-02 EP EP02751828A patent/EP1414005A4/en not_active Withdrawn
- 2002-08-02 CN CNB028028066A patent/CN1232937C/zh not_active Expired - Fee Related
-
2005
- 2005-05-06 US US11/123,827 patent/US7123044B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
WO2003019504A1 (fr) | 2003-03-06 |
US20040032278A1 (en) | 2004-02-19 |
CN1479911A (zh) | 2004-03-03 |
EP1414005A1 (en) | 2004-04-28 |
US7123044B2 (en) | 2006-10-17 |
EP1414005A4 (en) | 2005-01-19 |
KR100839808B1 (ko) | 2008-06-20 |
JP3707404B2 (ja) | 2005-10-19 |
US20050200377A1 (en) | 2005-09-15 |
JP2003043945A (ja) | 2003-02-14 |
KR20040034563A (ko) | 2004-04-28 |
US7009418B2 (en) | 2006-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1232937C (zh) | 测试方法、半导体器件和显示设备 | |
KR100236687B1 (ko) | 액정표시장치, 액정표시장치의 구동방법 및 액정표시장치의 검사방법 | |
JP2758103B2 (ja) | アクティブマトリクス基板及びその製造方法 | |
CN100580534C (zh) | 图像显示装置 | |
US7499518B2 (en) | Shift register and image display apparatus containing the same | |
CN102428508B (zh) | 图像显示装置及其驱动方法 | |
KR0142414B1 (ko) | 액정 표시장치 | |
US20100295832A1 (en) | Display device drive circuit and display device | |
CN101119447A (zh) | 光电转换设备和使用光电转换设备的图像拾取系统 | |
JP2003043945A5 (zh) | ||
US9197824B2 (en) | Image pickup unit, method of driving image pickup unit, and image pickup display system | |
CN1702872A (zh) | 光学传感器及其读取方法、和矩阵型光学传感器电路 | |
JP2008052111A (ja) | Tftアレイ基板、その検査方法および表示装置 | |
WO2005008318A1 (ja) | 検査方法、半導体装置、及び表示装置 | |
CN1801264A (zh) | 测试电路及具有该测试电路的显示装置 | |
CN110211547A (zh) | 一种显示面板、其驱动方法及显示装置 | |
CN109754754A (zh) | 驱动像素驱动电路的驱动控制电路及显示装置 | |
CN1517768A (zh) | 液晶显示装置 | |
CN1293426A (zh) | 电光学装置的驱动电路、电光学装置以及电子设备 | |
CN108062936A (zh) | 驱动电路及驱动方法 | |
CN106531038B (zh) | 显示装置及显示面板的检测方法 | |
US20150060682A1 (en) | X-ray matrix imager based on a multiple-gate-line driving scheme and a shared-gate-line driving scheme | |
US20130187837A1 (en) | Matrix substrate, detecting device, and detecting system | |
CN106405908B (zh) | 一种内嵌式触控测试电路 | |
CN108230975A (zh) | 一种显示面板和显示面板的检测方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20051221 Termination date: 20090902 |