CN1231767A - 具有“埋置的极板式电极”的集成半导体存储器装置 - Google Patents
具有“埋置的极板式电极”的集成半导体存储器装置 Download PDFInfo
- Publication number
- CN1231767A CN1231767A CN97198373A CN97198373A CN1231767A CN 1231767 A CN1231767 A CN 1231767A CN 97198373 A CN97198373 A CN 97198373A CN 97198373 A CN97198373 A CN 97198373A CN 1231767 A CN1231767 A CN 1231767A
- Authority
- CN
- China
- Prior art keywords
- electrode
- source area
- semiconductor body
- groove
- memory system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 75
- 238000003860 storage Methods 0.000 title claims abstract description 54
- 239000003990 capacitor Substances 0.000 claims abstract description 26
- 230000004888 barrier function Effects 0.000 claims description 31
- 239000000463 material Substances 0.000 claims description 24
- 238000009413 insulation Methods 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- 230000005611 electricity Effects 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims 2
- 238000002360 preparation method Methods 0.000 claims 1
- 239000000758 substrate Substances 0.000 description 4
- 239000000126 substance Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
Landscapes
- Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
具有许多个分别与一个存储电容器的一个第一电极相连的选择晶体管的半导体存储器装置,其中,存储电容器的第二电极与共用的极板相连,其中,共用的极板在选择晶体管之下位于半导体本体内。
Description
本发明涉及一种集成的半导体存储器装置，该半导体存储器装置由许多个同样的、分别具有如下特征的存储单元构成：
-一个具有一个漏极区、一个源极区和一个栅极的选择晶体管，
-源极区和漏极区位于一个半导体本体内，棚极位于处于半导体本体之上的绝缘层中，
-一个具有一个第一电极、一个第二电极及一个位于上述两电极之间的存储电介质的存储电容器，
-第一电极与选择晶体管的源极区导电地连接，
-第二电极与共用的、位于源极区下方的极板导电地连接，
以及一种用于制作该集成半导体存储器装置的方法。
在这种存储器装置中，在选择晶体管之上的绝缘层的主面上有附加的、供布线用的区域。
在DE3840559A1中公开了这种存储器装置。该公开的存储器装置具有一个位于源极区之下的存储电容器，该存储电容器以第一电极与源极区导电地连接。该存储电容器的第二电极与共同的、位于源极区以下的极板相连。
DE3931381A1描述了一种具有在衬底中位于选择晶体管之下的电路元件的存储器装置。这些电路元件可譬如为存储电容器结构，这些存储电容器以一个第一电极与一个选择晶体管的一个源极区相接并以一个第二电极与一个埋置的布线面结构的、共同的极板相接。
US4794434公开了一种具有许多个选择晶体管的存储器装置，这些选择晶体管分别以源极区与存储电容器的第一电极相连。存储电容器在衬底中处于源极区以下，源极区的第二电极通过衬底的一个导电的、与源极区电绝缘的区域构成。
US5309008描述了一种具有许多个分别具有一个源极区的选择晶体管的存储器装置，其中，源极区与存储电容器的第一电极相连。存储电容器位于其内还设有源极区的衬底中。存储电容器的第二电极与一位于源极区之下的、共用的极板相连。
这些公开的存储器装置的缺点在于存储电容器的空间布局，在制作工艺中，这些存储电容器的制造必须在制造选择晶体管之前进行。特别是在采用特殊的存储电介质，如采用铁电体存储电介质时，通过这些存储电介质会导致为制造选择晶体管所用的半导体工艺出现沾污。
本发明的任务在于提供一种半导体存储器装置，在该存储器装置中，在第一主面上提供有附加的、用于布线的区域，并且其中，特别是不产生上述缺点并且该存储器装置是可用公开的方法容易制作的；此外，本发明的任务还在于提供一种用于制作这种半导体存储器装置的方法。
在本文开头所述的半导体存储器装置中，解决以上任务的技术方案在于如下附加特征：
-存储电容器处在源极区之上的绝缘层的凹槽的侧面上。
在所述的半导体存储器装置中，能以简单的方式方法用预制的、由选择晶体管构成的结构制作存储器装置。存储电容器的制造可在空间上脱离选择晶体管的制造的情况下进行；据此，使为制造选择晶体管所用的半导体工艺出现沾污的危险得以避免。
本发明的其它实施形式是从属权利要求的主题。
本发明的一个实施形式规定把铁电材料用作存储电介质。这种铁电材料的优点在于，以电荷的形式存储在存储电容器中的信息在去除了供电电压后仍然得以保留，或者说，这些信息无需定期被刷新，在一般的、采用具有顺电性能的电介质的半导体存储器装置中，由于出现漏电流，须定期刷新存储信息。
绝大部分迄今已公开的、用作存储电介质的铁电材料的铁电性能是与温度有关的。这些铁电材料在对这些铁电材料而言的特征温度以下时呈铁电性能，而这些铁电材料在该特征温度以上时呈顺电性能，其中，顺电状态下的介电常数远远高于迄今采用的存储电介质的介电常数。在几种铁电材料中，低于其下呈铁电性能的温度是很低的，据此，从技术角度看，只在顺电状态下采用这些铁电材料，其中，这些铁电材料在顺电状态下的介电常数分别大于10，最好是大于100。
本发明的一个实施形式规定，存储电介质具有大于10的介电常数。用作存储电介质的材料譬如是上述的、在对其而言特征温度以上被采用的铁电材料。
发明的一个实施形式规定，存储电介质是一种氧化物电介质。属于此类氧化物电介质的譬如有SBTN SrBi2(Ta1-xNbx)2O9,SBT SrBi2Ta2O9,PZT(Pb,Zr)TiO3,BST(Ba,Sr)TiO3或ST SrTiO3。化学式(Pb,Zr)TiO3指的是PbxZr1-xTiO3。Pb和Zr在该材料中所占的比例可发生变化，其中，由Pb和Zr之比确定该电介质的温度特性，即确定温度，在该温度以下时，该材料呈铁电性能，在该温度以上时，该材料呈顺电性能。化学式(Ba,Sr)TiO3指的是BaxSr1-xTiO3，在该基质中，Ba和Sr之比可确定温度特性。上面所列的物质绝不是完全的。选择上述物质之一作为存储电介质主要取决于制作工艺中的加工因素，并且还取决于应用时的因素，如半导体存储器装置的环境温度。
在采用这些具有大的介电常数的材料时，具有足够电容量的存储电容器可在电容器面积小的情况下被制造。
如在发明的另一个实施形式中所建议的那样，绝缘层的凹槽最好位于源极区之上的居中处。
在发明的另一实施形式中规定，各个存储单元的第二电极通过向下伸过源极区及半导体本体的导电连接与共用的极板相连。
为了使导电连接与源极区半导体本体绝缘，在发明的一个实施形式中规定，存储电介质向下伸过源极区及半导体本体，直至共用的极板并且包围导电连接。在导电连接和存储电介质之间，第二电极也可向下伸过源极区及半导体本体，直至共用的极板。
发明的另一实施形式规定，通过一个譬如可由一种半导体氧化物构成的屏蔽环套使导电连接与源极区及半导体本体绝缘。
在选择晶体管之下伸展的、共用的极板可以是半导体本体的一个区域，该区域有所掺杂，以便具备足够的导电率。
用于制作上述实施形式之一所述的半导体存储器装置的方法是权利要求12至15的主题。下面借助附图结合实施例详细说明本发明。附图所示为：
图1发明的半导体存储器装置的第一个实施例的横截面图，
图2发明的半导体存储器装置的第二个实施例的横截面图，
图3发明的一个半导体存储器装置的俯视图。
在以下的图中，在没有其它说明的情况下，相同的标号表示相同的、具有相同意义的部件。
图1示出了发明的一个半导体存储装置1的一部分的横截面图。图中示出了半导体存储器装置1的一个存储单元。该存储单元具有一个选择晶体管，该选择晶体管具有设在半导体本体12中的一个源极区4和一个漏极区6。一个其中设有选择晶体管的一个栅极8的绝缘层10位于半导体本体12上，其中，绝缘层10的一个薄的区域位于栅极8和半导体本体12之间。源极区4和漏极区6可譬如由半导体本体12的与半导体本体12的导电类型互补地掺杂的区域构成，而栅极可譬如由多晶硅构成。譬如二氧化硅(SiO2)或氮化硅(Si3N4)可被用作绝缘层10的材料。
如图1所示，一个共用的极板14在源极区及漏极区4、6之下位于半导体本体12中，其中，该共用的极板14可以是半导体本体12的一个掺杂的区域。在源极区4之上，一个凹槽26位于绝缘层10中。在凹槽26的侧面上敷有一个第一电极16。凹槽26在绝缘层10中一直伸展至源极区4，据此，第一电极16与源极区4导电地连接。一个第二凹槽29自半导体本体的第二主面30向下穿过源极区4及半导体本体12，直至共用的极板14。存储电介质20敷在第一电极16上和第二凹槽29的侧面上，第二电极18又敷在该存储电介质20上。第一电极16、存储电介质20和第二电极18在绝缘层10的凹槽26的区域内形成一个存储电容器，而在第二凹槽29的区域内，存储电介质20使第二电极18与源极区4及半导体本体12绝缘。一个在制作这种半导体存储器装置的工艺中在淀积存储电介质20时防止源极区4氧化的阻挡层，可设在第一电极16和源极区4之间以及存储电介质20和源极区4之间。特别是在把铁电材料用作存储电介质20的情况下，该阻挡层是很有意义的。该阻挡层可譬如由TiN、WN、WTiN或TaN构成。第二电极18与共用的极板14导电地连接，一个位于该第二电极18之内的空隙是用导电的、形成导电连接24共用以改善由共用的极板14到第二电极18的电荷转移的材料填满的。导电连接24可譬如由多晶硅构成。一种可行的、用于制造两个电极16、18的材料是铂。
如图1所示，绝缘层10的第一主面2的区域是向上暴露的，据此，这些区域特别是可被用于为半导体存储器装置1布线。在图示的实施例中，没有示出在半导体存储器装置中作为接线的举例的字线和位线以及其它接线。
图2示出了半导体存储器装置1的另一实施例的一部分的横截面图。一个在图2中示出的存储单元具有一个存储电容器，该存储电容器位于一个选择晶体管的源极区4之上的绝缘层10的凹槽26的侧面上。存储电容器的一个第一电极16与源极区4导电地连接。存储电介质20敷在第一电极16上，在该存储电介质20上又敷有一个第二电极18，其中，存储电介质20使第一电极16和第二电极18相互绝缘并使第二电极18和源极区4相互绝缘。一阻挡层可位于第一电极16和源极区4之间以及存储电介质20和源极区4之间，该阻挡层在制作这种半导体存储器装置的工艺中在淀积存储电介质20时防止源极区4氧化。该阻挡层特别是在把铁电材料用作存储电介质20的情况下是很有意义的。该阻挡层可譬如由TiN、WN、WtiN或TaN构成。在图示的实施例中，第二凹槽29由半导体本体12的第二主面30向下穿过源极区4及半导体本体12，直至共用的极板14。一个绝缘环套28敷在第二凹槽29的侧面上，该绝缘环套28向上伸展，直至伸入一个通过第二电极18形成的凹槽并覆盖第二电极18的区域。一个在第二电极18及绝缘环套28之内形成的空隙是用导电的材料填满的，据此形成导电连接24。该导电连接24通过绝缘环套28与源极区4及半导体本体12绝缘。第二电极18借助导电连接24与其用的极板14连接。
在图3中示出了在图1或图2中所示的半导体存储器装置1的俯视图。在该图中示出了绝缘层10，在本实施例中，矩形的凹槽26位于该绝缘层10中，第一电极16敷在该凹槽26的侧面上。在第一电极16上敷有其上敷有第二电极18的电介质层20。在第二电极18之内形成的空隙是通过导电连接24填满的。
标号表1 半导体存储器装置2 第一主面4 源极区6 漏极区8 栅极10 绝缘层12 半导体本体14 共用极板16 第一电极18 第二电极20 存储电介质24 导电连接26 绝缘层凹槽28 绝缘环套29 第二凹槽30 第二主面
Claims (14)
1．集成半导体存储器装置具有许多个同样的、分别具有如下特征的存储单元：
1.1．一个具有一个漏极区(6)、一个源极区(4)和一个栅极(8)的选择晶体管；
1.2．源极区(4)和漏极区(6)位于半导体本体(12)内，栅极(8)位于处于半导体本体(12)之上的绝缘层(10)中；
1.3．一个具有一个第一电极(16)、一个第二电极(18)以及一个位于上述两电极(16、18)之间的存储电介质(20)的存储电容器；
1.4．第一电极(16)与选择晶体管的源极区(4)导电地连接；
1.5．第二电极(18)与共用的、位于源极区(4)下方的极板(14)导电地连接，
其特征在于具有以下特征：
1.6．该存储电容器设在源极区(4)之上的绝缘层(10)的凹槽(26)的侧面上。
2．按照权利要求1所述的半导体存储器装置，其特征在于，存储电介质(20)具有铁电的性能。
3．按照权利要求1或2所述的半导体存储器装置，其特征在于，存储电介质(20)具有大于10的介电常数。
4．按照以上权利要求之一所述的半导体存储器装置，其特征在于，存储电介质(20)是一种氧化物电介质，特别是SBTN SrBi2(Ta1-xNbx)2O9,SBT SrBi2Ta2O9,PZT(Pb,Zr)TiO3,BST(Ba,Sr)TiO3或STSrTiO3。
5．按照以上权利要求之一所述的半导体存储器装置，其特征在于，凹槽(26)位于源极区(4)之上的居中处。
6．按照以上权利要求之一所述的半导体存储器装置，其特征在于，第二电极(18)通过向下穿过源极区(4)及半导体本体(12)的导电连接(24)与共用的极板(14)连接。
7．按照权利要求6所述的半导体存储器装置，其特征在于，存储电介质(20)向下穿过源极区(4)及半导体本体(12)，直至共用的极板(14)并包围导电连接(24)。
8．按照权利要求6所述的半导体存储器装置，其特征在于，存储电介质(20)和第二电极(18)向下穿过源极区(4)及半导体本体(12)，直至共用的极板(14)并包围导电连接(24)。
9．按照权利要求6所述的半导体存储器装置，其特征在于，一个绝缘环套(28)向下穿过源极区(4)及半导体本体(12)，直至共用的极板(14)并在源极区(4)的及半导体本体(12)的区域内包围导电连接(24)。
10．按照以上权利要求之一所述的半导体存储器装置，其特征在于，共用的极板(14)是半导体本体(12)的一个被掺杂的区域。
11．用于制作按以上权利要求之一所述的半导体存储器装置的、具有如下工艺步骤的方法：
11.1．制备半导体本体(12)；
11.2．制造共用的极板(14)，特别是通过把掺杂物深注入到半导体本体(12)中；
11.3．通过对半导体本体(12)进行掺杂制造源极/漏极区(4、6)和在位于半导体本体(12)之上的绝缘层(10)中制造栅极(8)来制造由选择晶体管构成的装置；
11.4．向位于源极区(4)之上的绝缘层(10)中刻蚀出凹槽；
11.5．把第一电极(16)敷到凹槽(26)的侧面上；
11.6．为了制造第二凹槽(29)，凹槽(26)被继续向下刻蚀，使其穿过源极区(4)及半导体本体(12)，直到共用的极板(14)；
11.7．在各个第一电极(16)上和第二凹槽(29)的侧面上相继淀积存储电介质(20)和一个第二电极(18)；
11.8．为了制造导电连接(24)，用导电的材料充填各在第二电极(18)内形成的凹槽。
12．按照权利要求11所述的方法，其特征在于，工艺步骤11.6．至11.8．通过如下工艺步骤被取代：
-在各第一电极(16)上淀积存储电介质(20)和一个第二电极(18)；
-为了制造第二凹槽(29)，凹槽(26)被继续向下刻蚀，使其穿过源极区(4)及半导体本体(12)，直到共用的极板(14)；
-在各第二电极(18)上和在第二凹槽(29)的侧面上淀积一绝缘层；
-为了制造绝缘环套(28)，从第二电极(18)的区域上分别去除绝缘层；
-为了制造导电连接(24)，用导电的材料分别充填在第二电极(18)和绝缘环套(28)之内形成的空隙。
13．按照权利要求11或12所述的方法，其特征在于，在淀积第一电极(16)之前，在源极区(4)之上淀积一阻挡层，特别是TiN、WN、WTiN或TaN。
14．按照权利要求11所述的方法，其特征在于，一阻挡层，特别是TiN、WN、WTiN或TaN在淀积存储电介质20之前被淀积到源极区(4)之上。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19640215.8 | 1996-09-30 | ||
| DE19640215A DE19640215C1 (de) | 1996-09-30 | 1996-09-30 | Integrierte Halbleiterspeicheranordnung mit "Buried-Plate-Elektrode" |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1231767A true CN1231767A (zh) | 1999-10-13 |
| CN1160793C CN1160793C (zh) | 2004-08-04 |
Family
ID=7807380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB971983739A Expired - Lifetime CN1160793C (zh) | 1996-09-30 | 1997-09-26 | 具有“埋置的极板式电极”的集成半导体存储器装置 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6627934B1 (zh) |
| EP (1) | EP0931347A1 (zh) |
| JP (1) | JP3898766B2 (zh) |
| KR (1) | KR100291565B1 (zh) |
| CN (1) | CN1160793C (zh) |
| DE (1) | DE19640215C1 (zh) |
| TW (1) | TW364202B (zh) |
| WO (1) | WO1998015007A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023245759A1 (zh) * | 2022-06-24 | 2023-12-28 | 长鑫存储技术有限公司 | 一种半导体结构及其形成方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9305929B1 (en) * | 2015-02-17 | 2016-04-05 | Micron Technology, Inc. | Memory cells |
| US10134982B2 (en) | 2015-07-24 | 2018-11-20 | Micron Technology, Inc. | Array of cross point memory cells |
| US10396145B2 (en) | 2017-01-12 | 2019-08-27 | Micron Technology, Inc. | Memory cells comprising ferroelectric material and including current leakage paths having different total resistances |
| US11170834B2 (en) | 2019-07-10 | 2021-11-09 | Micron Technology, Inc. | Memory cells and methods of forming a capacitor including current leakage paths having different total resistances |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR900001836B1 (ko) * | 1985-07-02 | 1990-03-24 | 마쯔시다덴기산교 가부시기가이샤 | 반도체기억장치 및 그 제조방법 |
| EP0236089B1 (en) * | 1986-03-03 | 1992-08-05 | Fujitsu Limited | Dynamic random access memory having trench capacitor |
| US4794434A (en) * | 1987-07-06 | 1988-12-27 | Motorola, Inc. | Trench cell for a dram |
| JPH0797626B2 (ja) * | 1987-10-31 | 1995-10-18 | 日本電気株式会社 | Ｍｉｓ型半導体記憶装置 |
| JPH01146354A (ja) * | 1987-12-02 | 1989-06-08 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JPH0262073A (ja) * | 1988-08-26 | 1990-03-01 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JPH0272663A (ja) * | 1988-09-07 | 1990-03-12 | Fujitsu Ltd | 半導体記憶装置 |
| US5225698A (en) * | 1989-08-12 | 1993-07-06 | Samsung Electronics Co., Inc. | Semi-conductor device with stacked trench capacitor |
| DE3931381A1 (de) * | 1989-09-20 | 1991-03-28 | Siemens Ag | Halbleiterschichtaufbau mit vergrabener verdrahtungsebene, verfahren fuer dessen herstellung und anwendung der vergrabenen verdrahtungsebene als vergrabene zellplatte fuer drams |
| JPH0513676A (ja) | 1991-07-02 | 1993-01-22 | Toshiba Corp | 半導体装置 |
| JP2994110B2 (ja) * | 1991-09-09 | 1999-12-27 | 株式会社東芝 | 半導体記憶装置 |
| JP3151684B2 (ja) * | 1992-04-24 | 2001-04-03 | 株式会社日立製作所 | 半導体装置及びその製造方法 |
| JPH06216336A (ja) * | 1992-10-27 | 1994-08-05 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JPH0786427A (ja) | 1993-09-10 | 1995-03-31 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP3224916B2 (ja) | 1993-09-10 | 2001-11-05 | 株式会社東芝 | 半導体装置の製造方法 |
| KR0123751B1 (ko) * | 1993-10-07 | 1997-11-25 | 김광호 | 반도체장치 및 그 제조방법 |
| JPH07193141A (ja) * | 1993-12-27 | 1995-07-28 | Toshiba Corp | 半導体記憶装置 |
-
1996
- 1996-09-30 DE DE19640215A patent/DE19640215C1/de not_active Expired - Lifetime
-
1997
- 1997-09-26 JP JP51613498A patent/JP3898766B2/ja not_active Expired - Fee Related
- 1997-09-26 CN CNB971983739A patent/CN1160793C/zh not_active Expired - Lifetime
- 1997-09-26 EP EP97912027A patent/EP0931347A1/de not_active Withdrawn
- 1997-09-26 WO PCT/DE1997/002219 patent/WO1998015007A1/de not_active Application Discontinuation
- 1997-09-27 TW TW086114127A patent/TW364202B/zh not_active IP Right Cessation
-
1999
- 1999-03-16 KR KR1019997002211A patent/KR100291565B1/ko not_active IP Right Cessation
- 1999-03-30 US US09/281,696 patent/US6627934B1/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023245759A1 (zh) * | 2022-06-24 | 2023-12-28 | 长鑫存储技术有限公司 | 一种半导体结构及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3898766B2 (ja) | 2007-03-28 |
| US6627934B1 (en) | 2003-09-30 |
| KR20000036160A (ko) | 2000-06-26 |
| KR100291565B1 (ko) | 2001-05-15 |
| TW364202B (en) | 1999-07-11 |
| EP0931347A1 (de) | 1999-07-28 |
| JP2000503814A (ja) | 2000-03-28 |
| WO1998015007A1 (de) | 1998-04-09 |
| CN1160793C (zh) | 2004-08-04 |
| DE19640215C1 (de) | 1998-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI692081B (zh) | 記憶體胞元，具有分別包括一電容器及一電晶體之記憶體胞元且包括多列存取線及多行數位線之陣列，2t-1c記憶體胞元，及形成具有電容器及上面之存取電晶體之陣列之方法 | |
| TWI659416B (zh) | 個別地包含一電容器及一垂直延伸電晶體之記憶體單元陣列，形成記憶體單元陣列之一層之方法及形成個別地包含一電容器及一垂直延伸電晶體之記憶體單元陣列之方法 | |
| US6635933B2 (en) | Structure of a capacitor section of a dynamic random-access memory | |
| TWI768783B (zh) | 電容器陣列、記憶體胞元陣列、形成電容器陣列之方法、及形成記憶體胞元陣列之方法 | |
| KR100442892B1 (ko) | 스택 셀을 위한 보호 베리어를 갖는 반도체 장치 | |
| DE19543539C1 (de) | Verfahren zur Herstellung einer Speicherzellenanordnung | |
| CN114342065A (zh) | 电容器阵列、存储器单元阵列、形成电容器阵列的方法以及形成存储器单元阵列的方法 | |
| CN1248790A (zh) | 具有高ε介电材料或铁电材料的电容器及其制造方法 | |
| CN1149662C (zh) | 用于制作无阻挡层的半导体存储器装置的方法 | |
| CN1231767A (zh) | 具有“埋置的极板式电极”的集成半导体存储器装置 | |
| US20220037342A1 (en) | Array Of Capacitors, Array Of Memory Cells, Methods Of Forming An Array Of Capacitors, And Methods Of Forming An Array Of Memory Cells | |
| CN1149663C (zh) | 制造无势垒半导体存储器装置的方法 | |
| CN111292785A (zh) | 存储器电路和形成存储器电路的方法 | |
| CN1248791A (zh) | 在具有高低拓朴区域的集成电路上形成布线层的方法 | |
| CN115483160A (zh) | 半导体结构及其制作方法 | |
| CN1199261C (zh) | 具有存储单元、逻辑区域和填充结构的半导体存储元件 | |
| CN1159758C (zh) | 动态随机存取存储器及金属连线的制造方法 | |
| CN1231768A (zh) | 用于制作没有阻挡层的半导体存储器装置的方法 | |
| US6144053A (en) | Semiconductor device having a capacitor with a high dielectric constant film | |
| KR0171096B1 (ko) | 반도체 장치의 캐패시터와 그 제조방법 | |
| CN1241023A (zh) | 电容器及其制造方法 | |
| CN1453844A (zh) | 具有间隙的铁电电容 | |
| CN1463044A (zh) | 带复合式储存节结构的电容及其制造方法 | |
| KR20000038359A (ko) | 디램 셀 캐패시터의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: INFINEON TECHNOLOGIES AG Free format text: FORMER OWNER: SIEMENS AKTIENGESELLSCHAFT Effective date: 20130217 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20130217 Address after: German Neubiberg Patentee after: Infineon Technologies AG Address before: Munich, Germany Patentee before: Siemens AG Effective date of registration: 20130217 Address after: Munich, Germany Patentee after: QIMONDA AG Address before: German Neubiberg Patentee before: Infineon Technologies AG |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20160111 Address after: German Berg, Laura Ibiza Patentee after: Infineon Technologies AG Address before: Munich, Germany Patentee before: QIMONDA AG |
|
| CX01 | Expiry of patent term |
Granted publication date: 20040804 |
|
| CX01 | Expiry of patent term |