WO1998015007A1

WO1998015007A1 - Integrierte halbleiterspeicheranordnung mit 'buried-plate-elektrode'

Info

Publication number: WO1998015007A1
Application number: PCT/DE1997/002219
Authority: WO
Inventors: Günther SCHINDLER; Carlos Mazure-Espejo
Original assignee: Siemens Aktiengesellschaft
Priority date: 1996-09-30
Filing date: 1997-09-26
Publication date: 1998-04-09
Also published as: CN1160793C; JP3898766B2; EP0931347A1; JP2000503814A; TW364202B; KR20000036160A; DE19640215C1; US6627934B1; KR100291565B1; CN1231767A

Abstract

Halbleiterspeicheranordnung, die eine Vielzahl Auswahltransistoren aufweist, die jeweils mit einer ersten Elektrode (16) eines Speicherkondensators verbunden sind, wobei eine zweite Elektrode (18) des Speicherkondensators mit einer gemeinsamen Platte (14) verbunden ist, wobei die gemeinsame Platte unterhalb der Auswahltransistoren in einem Halbleiterkörper angeordnet ist, wobei der Speicherkondensator an Seitenflächen einer Aussparung (26) der Isolationsschicht (10) über dem Source-Gebiet (4) angeordnet ist. Das Speicherdielektrikum (20) weist vorzugsweise ferroelektrische Eigenschaften auf.

Description

Beschreibung

Integrierte Halbleiterspeicheranordnung mit "Buried-Plate-Elektrode"

Die Erfindung betrifft eine integrierte Halbleiterspeicheranordnung, die aus einer Vielzahl gleichartiger Speicherzellen besteht, die jeweils folgende Merkmale aufweisen:

einen Auswahltransistor, der ein Drain-Gebiet, ein Source-Gebiet und ein Gate aufweist;

das Source-Gebiet und das Drain-Gebiet sind in einem Halbleiterkörper, das Gate in einer über dem Halbleiterkörper angeordneten Isolationsschicht angeordnet;

einen Speicherkondensator, der eine erste Elektrode, eine zweite Elektrode sowie ein zwischen den beiden Elek- troden angeordnetes Speicherdielektrikum aufweist;

die erste Elektrode ist leitend mit dem Source-Gebiet des Auswahltransistors verbunden,

- die zweite Elektrode ist leitend mit einer gemeinsamen Platte verbunden, die sich unterhalb des Source-Gebietes befindet,

sowie ein Verfahren zu deren Herstellung.

Bei einer derartigen Speicheranordnung steht auf einer Hauptfläche der Isolationsschicht über den Auswahltransistoren zusätzlicher Raum für Verdrahtung zur Verfügung.

Eine derartige Speicheranordnung ist aus der DE 38 40 559 AI bekannt. Die dort beschriebene Speieheranordnung besitzt ei- nen unterhalb eines Source-Gebietes angeordneten Speicherkondensator, der mit einer ersten Elektrode leitend mit dem Source-Gebiet verbunden ist. Eine zweite Elektrode des Speicherkondensators ist mit einer gemeinsamen Platte verbunden, die unterhalb des Source-Gebiets angeordnet ist.

Die DE 39 31 381 AI beschreibt eine Speicheranordnung mit in einem Substrat unterhalb von Auswahltransistoren angeordneten Schaltelementen. Diese Schaltelemente können bspw. als Spie- cherkondensatoren ausgebildet sein, die mit einer ersten Elektrode an ein Source-Gebiet eines Auswahltransistors und die mit einer zweiten Elektrode an eine als vergrabene Verdrahtungsebene ausgebildete gemeinsame Platte angeschlossen sind.

Aus der US 47 94 434 ist eine Speicheranordnung bekannt, die eine Anzahl Auswahltransistoren aufweist, die jeweils mit einem Source-Gebiet mit einer ersten Elektrode eines Speicherkondensators vebunden sind. Der Speicherkondensator befindet sich in einem Substrat unterhalb des Source-Gebiets, die zweite Elektrode des Source-Gebiets wird durch einen leitenden Substratbereich gebildet, der von dem Source-Gebiet elektrisch isoliert ist.

Die US 53 09 008 beschreibt eine Speicheranordnung mit einer Anzahl Auswahltransistoren, die jeweils ein Source-Gebiet aufweisen, welches mit einer ersten Elektrode eines Speicherkondensators verbunden ist. Die Speicherkondensatoren befinden sich in einem Substrat, in welchem auch die Source- Gebiete angeordnet sind. Eine zweite Elektrode der Speicherkondensatoren ist mit einer unterhalb der Source-Gebiete angeordneten gemeinsamen Platte verbunden.

Nachteilig bei den bekannten Speicheranordnungen ist die räumliche Anordnung der Speicherkondensatoren, deren Herstellung während des Fertigungsprozesses vor der Herstellung der Auswahltransistoren zu erfolgen hat. Insbesondere bei der Verwendung spezieller Speicherdielektrika, wie ferroelektri- scher Speicherdielektrika, kann es durch diese Speicherdielektrika zu Verunreinigungen des zur Herstellung der Auswahl - transistoren angewandten Halbleiterprozesses kommen.

Die Erfindung hat das Ziel, eine Halbleiterspeicherancrdnung zur Verfügung zu stellen, bei der zusätzlicher Raum auf der ersten Hauptfläche für Verdrahtungen zur Verfügung steht, bei der sich insbesondere die oben genannten Probleme nicht erge- ben und die mit bekannten Verfahren leicht herstellbar ist. Des Weiteren ist es Ziel der Erfindung, ein Verfahren zur Herstellung einer derartigen Halbleiterspeicheranordnung anzugeben.

Dieses Ziel wird für die eingangs genannte Halbleiterspeicheranordnung durch folgendes zusätzliches Merkmal erreicht :

der Speicherkondensator ist an Seitenflächen einer Aussparung der Isolationsschicht über dem Source-Gebiet an- geordnet ist.

Bei der beschriebenen Halbleiterspeicheranordnung ist es in einfacher Art und Weise möglich vorgefertigte Anordnungen aus Auswahltransistoren zur Herstellung der Speicheranordnung zu verwenden. Die Herstellung der Speicherkondensatoren kann räumlich entfernt von der Herstellung der Auswahltransistoren erfolgen; die Gefahr von Verunreinigungen des zur Herstellung der Auswahltransistoren angewandten Halbleiterprozesses ist damit vermieden.

Weicerbiidüngen der Erfindung sind Gegenstand der Unteransprüche .

Eine Ausführungsform der Erfindung sieht vor, ferroeiektri- sehe Materialien als Speicherdielektrikum zu verwenden. Derartige ferroelektrische Materialien bieten den Vorteil, daß die in Form von elektrischer Ladung in den Speicherkcndensa- toren gespeicherte Information nach Wegfall einer Versorgungsspannung erhalten bleibt bzw. daß die Informationen nicht in regelmäßigen Abständen aufgefrischt werden müssen, was bei üblichen Halbleiterspeicheranordnungen, die ein Dielektrikum mit paraelektrischen Eigenschaften verwenden, aufgrund auftretender Leckströme notwendig ist.

Die ferroelektrischen Eigenschaften der meisten der bisher bekannten ferroelektrischen Materialien, die für derartige Speicherdielektrika in Frage kommen, sind temperaturabhängig. Diese ferroelektrischen Materialien verhalten sich unterhalb einer für sie charakteristischen Temperatur ferroelektrisch, während sie sich oberhalb dieser charakteristischen Temperatur paraelektrisch verhalten, wobei die Dielektrizitätskon- stante im paraelektrischen Zustand wesentlich höher ist als die Dielektrizitätskonstanten bisher verwendeter Speicherdielektrika. Die Temperatur, unterhalb derer sich ferroelektri- sche Eigenschaften einstellen, ist bei einigen ferroelektrischen Materialien sehr niedrig, so daß aus technischer Sicht eine Verwendung dieser ferroelektrischen Materialien nur im paraelektrischen Zustand in Frage kommt, wobei deren Dielektrizitätskonstante im paraelektrischen Zustand jeweils über 10, vorzugsweise über 100 beträgt.

Eine Ausführungsform der Erfindung sieht vor, daß das Speicherdielektrikum eine Dielektrizitätskonstante größer als 10 besitzt. Materialien für derartige Speicherdielektrika sind beispielsweise oben genannte ferroelektrische Materialien, die oberhalb der für sie charakteristischen Tempertur verwen- det werden.

Eine Ausführungsform der Erfindung sieht vor, daß das Speicherdielektrikum ein oxidisches Dielektrikum ist. Zur Klasse der oxidischen Dielektrika gehören beispielsweise SBTN SrBi₂ (Ta₁__χNb_χ) ₂0₉, SBT SrBi₂Ta₂0₉, PZT (Pb, Zr)Ti0₃, BST

(Ba, Sr)Ti0₃ oder ST SrTi0₃. Die Formel (Pb, Zr)Ti0₃ steht für Pb_xZr₁__χTi0₃. Der Anteil an Pb und Zr bei diesem Substrat kann variieren, wobei das Verhältnis aus Pb und Zr das Temperaturverhalten dieses Dielektrikums maßgeblich bestim^mt, d.h. die Temperatur bestimmt, unterhalb deren das Substrat ferro- elektrische Eigenschaften bzw. oberhalb derer das Substrat paraelektrische Eigenschaften aufweist. Die Formel (Ba, Sr)Ti0₃ steht für Ba_xSr₁__χTi0₃ , wobei bei diesem Substrat das

Temperaturverhalten über das Verhältnis von Ba zu Sr maßgeblich bestimmt werden kann. Die Liste der genannten Substanzen ist keineswegs vollständig. Die Auswahl einer der Substanzen als Speicherdielektrikum hängt maßgeblich von Verarbeitungs- faktoren während des Herstellverfahrens aber auch von Faktoren während des Einsatzes der Halbleiterspeicheranordnung, beispielsweise der Umgebungstemperatur ab.

Bei Verwendung derartiger Materialien mit hoher Dielektrizitätskonstante können Speicherkondensatoren mit ausreichenden Kapazitäten bei geringer Kondensatorfläche hergestellt werden.

Die Aussparung der Isolationsschicht ist vorzugsweise zentral über dem Source-Gebiet angeordnet, wie in einer weiteren Aus- führungsform der Erfindung vorgeschlagen ist .

In einer weiteren Ausführungsform der Erfindung ist vorgese- hen, daß die zweiten Elektroden der jeweiligen Speicherzellen durch eine leitfähige Verbindung, die sich nach unten durch das Source-Gebiet und den Halbleiterkörper erstreckt, mit der gemeinsamen Platte verbunden sind.

Um die leitende Verbindung gegen das Source-Gebiet und den Halbleiterkörper zu isolieren, ist in einer Ausführungsform der Erfindung vorgesehen, daß sich das Speicherdielektrikum nach unten durch das Source-Gebiet und den Halbleiterkörper bis zu der gemeinsamen Platte erstreckt und die leiter.de Ver- bindung umgibt. Zwischen der leitenden Verbindung und dem Speicherdielektrikum kann auch die zweite Elektrode nach O 98/15007

5a

unten durch das Source-Gebiet und den Halbleiterkörper bis zu der gemeinsamen Platte geführt sein.

Eine weitere Ausführungsform der Erfindung sieht vor, die leitende Verbindung durch einen Isolationskragen, der beispielsweise aus einem Halbleiteroxid bestehen kann, gegen das Source-Gebiet und den Halbleiterkörper zu isolieren.

Die gemeinsame Platte, die unterhalb der Auswahltransistoren verläuft kann ein Bereich des Halbleiterkörpers sein, wobei dieser Bereich dotiert ist, um eine ausreichende elektrische Leitfähigkeit aufzuweisen.

Verfahren zur Herstellung einer Halbleiterspeicheranordnung nach einer der oben genannten Ausführungen ist Gegenstand der Ansprüche 12 bis 15. Die Erfindung wird nachfolgend im Zusammenhang mit Ausführungsbeispielen anhand von Figuren näher erläutert. Es zeigen:

Fig. 1 ein erstes Ausführungsbeispiel einer Halbleiterspeicheranordnung nach der Erfindung im Querschnitt,

Fig. 2 ein zweites Ausführungsbeispiel einer Halbleiterspeicheranordnung nach der Erfindung im Querschnitt,

Fig. 3 eine Halbleiterspeicheranordnung nach der Erfindung in Draufsicht .

In den nachfolgenden Figuren bezeichnen, sofern nicht anders angegeben, gleiche Bezugszeichen gleiche Teile mit gleicher Bedeutung.

Fig. 1 zeigt einen Querschnitt durch einen Ausschnitt einer Halbleiterspeicheranordnung 1 nach der Erfindung. In der Figur ist eine Speicherzelle der Halbleiterspeicheranordnung 1 dargestellt. Die Speicherzelle besitzt einen Auswahltransi- stor, der ein Source-Gebiet 4 und ein Drain-Gebiet 6 auf- weist, die in einem Halbleiterkörper 12 angeordnet sind. Über dem Halbleiterkörper 12 befindet sich eine Isolationsschicht 10 in der ein Gate 8 des Auswahltransistors angeordnet ist, wobei sich zwischen dem Gate 8 und dem Halbleiterkörper 12 ein dünner Bereich der Isolationsschicht 10 befindet. Das Source- und Drain-Gebiet 4, 6 können beispielsweise aus komplementär zum Leitungstyp des Halbleiterkörpers 12 dotierten Bereichen des Halbleiterkörpers 12 bestehen, während das Gate beispielsweise aus Polysilizium sein kann. Als Material für die Isolationsschicht 10 kann beispielsweise Siliziumdioxid SiC*2 oder Siliziumnitrid Si3N4 verwendet werden. Wie aus Figur 1 ersichtlich befindet sich eine gemeinsame Platte 14 unterhalb des Source- und Drain-Gebietes 4, 6 in dem Halbleiterkörper 12, wobei die gemeinsame Platte 14 ein dotierter Bereich des Halbleiterkörpers 12 sein kann. In der Isolationsschicht 10 befindet sich über dem Source-Gebiet 4 eine Aussparung 26, an deren Seitenflächen eine erste Elektrode 16 aufgebracht ist. Die Aussparung 26 reicht in der Isolationsschicht 10 bis an das Source-Gebiet 4 heran, so daß die erste Elektrode 16 elektrisch leitend mit dem Source- Gebiet 4 in Verbindung steht. Eine zweite Aussparung 29 erstreckt sich von einer zweiten Hauptfache 30 des Halbleiterkörpers nach unten durch das Source-Gebiet 4 und den Halbleiterkörper 12 bis in die gemeinsame Platte 14. Über der ersten Elektrode 16 und an Seitenflächen der zweiten Aussparung 29 ist ein Speicherdielektrikum 20 aufgebracht, über welchem sich wiederum eine zweite Elektrode 18 befindet. Die erste Elektrode 16, das Speicherdielektrikum 20 und die zweite Elektrode 18 bilden im Bereich der Aussparung 26 der Isolationsschicht 10 einen Speicherkondensator, während im Bereich der zweiten Aussparung 29 das Speicherdielektrikum 20 die zweite Elektrode 18 gegen das Source-Gebiet 4 und den Halbleiterkörper 12 isoliert. Zwischen der ersten Elektrode 16 und dem Source-Gebiet 4 sowie zwischen dem Speicherdielektrikum 20 und dem Source-Gebiet 4 kann sich eine Barrieren- schicht befinden, die das Source-Gebiet 4 während eines Herstellverfahrens einer derartigen Halbleiterspeicheranordnung beim Aufbringen des Speicherdielektrikums 20 vor einer Oxida- tion schützt. Die Barrierenschicht ist insbesondere bei der Verwendung ferroelektrischer Materialien als Speicherdielek- trikum 20 sinnvoll. Die Barrierenschicht kann beispielsweise aus TiN, W , WTiN oder TaN bestehen. Die zweite Elektrode 18 ist elektrisch leitend mit der gemeinsamen Platte 14 verbunden, ein innerhalb der zweiten Elektrode 18 befindlicher Zwischenraum ist mit einem leitfähigen Material ausgefüllt, das eine leitende Verbindung 24 bildet und Ladungstransport von der gemeinsamen Platte 14 auf die zweite Elektrode 18 verbessert. Die leitende Verbindung 24 kann beispielsweise aus Po- lysilizium bestehen, ein mögliches Material zur Herstellung der beiden Elektroden 16, 18 ist Platin.

Wie aus Fig. 1 ersichtlich, liegen Bereiche einer ersten Hauptfläche 2 der Isolationsschicht 10 nach oben frei, so daß diese Bereiche insbesondere zur Verdrahtung der Halbleiterspeicheranordnung 1 verwendet werden können. Auf die Darstellung von Wort- und Bitleitungen, die ein Beispiel für eine Verdrahtung innerhalb von Halbleiterspeicheranordnungen sind, sowie auf die Darstellung weiterer Verdrahtungen ist in dem dargestellten Beispiel verzichtet.

Fig. 2 zeigt einen Ausschnitt eines weiteren Ausführungsbei- spiels einer Halbleiterspeicheranordnung 1 im Querschnitt. Eine in Fig. 2 dargestellte Speicherzelle weist einen Speicherkondensator auf, der an Seitenflächen einer Aussparung 26 einer Isolationsschicht 10 über einem Source-Gebiet 4 eines Auswahltransistors angeordnet ist. Eine erste Elektrode 16 des Speicherkondensators ist elektrisch leitend mit dem Sour- ce-Gebiet 4 verbunden. Über der ersten Elektrode 16 ist ein Speicherdielektrikum 20 aufgebracht, über welchem eine zweite Elektrode 18 aufgebracht ist, wobei das Speicherdielektrikum 20 die erste Elektrode 16 und die zweite Elektrode 18 sowie die zweite Elektrode 18 und das Source-Gebiet 4 gegeneinander isoliert. Zwischen der ersten Elektrode 16 und dem Source- Gebiet 4 sowie zwischen dem Speicherdielektrikum 20 und dem Source-Gebiet 4 kann sich eine Barrierenschicht befinden, die das Source-Gebiet 4 während eines Herstellverfahrens einer derartigen Halbleiterspeicheranordnung beim Aufbringen des Speicherdielektrikums 20 vor einer Oxidation schützt. Die Barrierenschicht ist insbesondere bei der Verwendung ferro- elektrischer Materialien als Speicherdielektrikum 20 sinnvoll. Die Barrierenschicht kann beispielsweise aus TiN, WN, WTiN oder TaN bestehen. Von einer zweiten Hauptfläche 30 ei- nes Halbleiterkörperε 12 erstreckt sich durch das Source- Gebiet 4 und den Halbleiterkörper 12 in dem dargestellten Beispiel eine zweite Aussparung 29 nach unten bis in eine ge- meinsame Platte 14. An Seitenflächen der zweiten Aussparung 29 ist ein Isolationskragen 28 aufgebracht, der sich nach oben bis in eine durch die zweite Elektrode 18 gebildete Aussparung erstreckt und Bereiche der zweiten Elektrode 18 über- deckt. Ein innerhalb der zweiten Elektrode 18 und des Isolationskragens 28 gebildeter Zwischenraum ist durch ein leitfähiges Material aufgefüllt, so daß eine leitende Verbindung 24 entsteht. Die leitende Verbindung 24 wird durch den Isolationskragen 28 gegen das Source-Gebiet 4 und den Halbleiterkör- per 12 isoliert. Die zweite Elektrode 18 ist mittels der leitenden Verbindung 24 mit der gemeinsamen Platte 14 verbunden.

In Fig. 3 ist die in Fig. 1 oder Fig. 2 dargestellte Halbleiterspeicheranordnung 1 in Draufsicht dargestellt. Abgebildet ist die Isolationsschicht 10, in der sich die im vorliegenden Beispiel rechteckige Aussparung 26 befindet, an deren Seitenflächen die erste Elektrode 16 aufgebracht ist. An der ersten Elektrode 16 ist die Dielektrikumsschicht 20, an dieser die zweite Elektrode 18 angebracht. Der innerhalb der zweiten Elektrode 18 gebildete Zwischenraum ist durch die leitende Verbindung 24 ausgefüllt.

10

Bezugszeichenliste

1 Halbleiterspeicheranordnung

2 erste Hauptfläche 4 Source-Gebiet

6 Drain-Gebiet

8 Gate

10 Isolationsschicht

12 Halbleiterkörper 14 gemeinsame Platte

16 erste Elektrode

18 zweite Elektrode

20 Speicherdielektrikum

24 leitende Verbindung 26 Aussparung der Isolationsschicht

28 Isolationskragen

29 zeite Aussparung

30 zweite Hauptfläche

Claims

1 1

Patentansprüche

1. Integrierte Halbleiterspeicheranordnung , die eine Vielzahl gleichartiger Speicherzellen aufweist, die jeweils folgende Merkmale aufweisen:

1.1. einen Auswahltransistor, der ein Drain-Gebiet (6), ein Source-Gebiet (4) und ein Gate (8) aufweist;

1.2. das Source-Gebiet (4) und das Drain-Gebiet (6) sind in einem Halbleiterkörper (12) , das Gate (8) in einer über dem Halbleiterkörper (12) angeordneten Isolationsschicht (10) angeordnet;

1.3. einen Speicherkondensator, der eine erste Elektrode (16) eine zweite Elektrode (18) sowie ein zwischen den beiden Elektroden (16, 18) angeordnetes Speicherdielektrikum (20) aufweist;

1.4. die erste Elektrode (16) ist leitend mit dem Source-Gebiet (4) des Auswahltransistors verbunden;

1.5. die zweite Elektrode (18) ist leitend mit einer gemeinsamen Platte (14) verbunden, die sich unterhalb des Source-Gebietes (4) befindet.

gekennzeichnet durch folgendes weiteres Merkmal :

1.6. der Speicherkondensator ist an Seitenflächen einer Aussparung (26) der Isolationsschicht (10) über dem

Source-Gebiet (4) angeordnet.

2. Halbleiterspeicheranordnung nach Anspruch 1, dadurch gekennzeichnet, daß das Speicherdielektrikum (20) ferro- elektrische Eigenschaften aufweist. 1 2

3. Halbleiterspeicheranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Speicherdielektrikum (20) eine Dielektrizitätskonstante größer 10 aufweist.

4. Halbleiterspeicheranordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß das Speicherdielektrikum (20) ein oxidisches Dielektrikum, insbesondere SBTN SrBi₂ (Ta₁__χNb_χ)₂0₉, SBT SrBi₂Ta₂0₉, PZT

(Pb, Zr)Ti0₃, BST (Ba, Sr)Ti0₃ oder ST SrTi0₃ ist.

Halbleiterspeicheranordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Aussparung (26) zentral über dem Source-Gebiet (4) angeordnet ist.

6. Halbleiterspeicheranordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die zweite Elektrode (18) durch eine leitfähige Verbindung (24) , die sich nach unten durch das Source-Gebiet (4) und den Halbleiterkörper (12) erstreckt, mit der gemeinsamen Platte (14) verbunden ist.

7. Halbleiterspeicheranordnung nach Anspruch 6, dadurch gekennzeichnet, daß sich das Speicherdielektrikum (20) nach unten durch das Source-Gebiet (4) und den Halbleiterkörper (12) bis zu der gemeinsamen Platte (14) erstreckt und die leitende Verbindung (24) umgibt.

8. Halbleiterspeicheranordnung nach Anspruch 6, dadurch ge- kennzeichnet, daß sich das Speicherdielektrikum (20) und die zweite Elektrode (18) nach unten durch das Source- Gebiet (4) und den Halbleiterkörper (12) bis zu der gemeinsamen Platte (14) erstrecken und die leitende Verbindung (24) umschließen.

Halbleiterspeicheranordnung nach Anspruch 6 , dadurch gekennzeichnet , daß sich ein Isolationskragen ( 28 ) nach 1 3

unten durch das Source-Gebiet (4) und den Halbleiterkörper (12) bis zu der gemeinsamen Platte (14) erstreckt und die leitende Verbindung (24) im Bereich des Source- Gebiets (4) und des Halbleiterkörpers (12) umschließt.

10. Halbleiterspeicheranordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die gemeinsame Platte (14) ein dotierter Bereich des Halbleiterkörpers (12) ist.

11. Verfahren zur Herstellung einer Halbleiterspeicheranordnung nach einem der vorangehenden Ansprüche, das folgende Verfahrensschritte aufweist :

11.1. Bereitstellen eines Halbleiterkörpers (12)

11.2. Herstellen der gemeinsamen Platte (14), insbesondere durch tiefe Implantation eines Dotierstoffes in den Halbleiterkörper (12) ;

11.3. Herstellen einer Anordnung aus Auswahltransistoren durch Herstellen von Source- und Drain- Gebieten (4, 6) durch Dotierung des Halbleiter- körpers (12) und von Gates (8) in einer Isolationsschicht (10) , die über dem Halbleiterkörper (12) angeordnet ist;

11.4. Ätzen von Aussparungen in die Isolationsschicht (10) über den Source -Gebieten (4) ;

11.5. Aufbringen von ersten Elektroden (16) an Seitenflächen der Aussparungen (26) ;

11.6. Weiterätzen der Aussparungen (26) durch die Sour- ce-Gebiete (4) und den Halbleiterkörper (12) bis 1 4

zu der gemeinsamen Platte (14) zur Herstellung von zweiten Aussparungen (29) ;

11.7. Abscheiden eines Speicherdielektrikums (20) und einer zweiten Elektrode (18) auf jeweils einer der ersten Elektroden (16) und an Seitenflächen der zweiten Aussparungen (29) ;

11.8. Auffüllen eines jeweils innerhalb einer der zwei- ten Elektroden (18) entstandenen Zwischenraums mit leitfähigem Material zur Herstellung einer leitenden Verbindung (24) .

12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß die Verfahrensschritte 11.6. bis 11.8. durch folgende Verfahrensschritte ersetzt werden:

Aufbringen eines Speicherdielektrikums (20) und einer zweiten Elektrode (18) über jeweils einer der ersten Elektroden (16) ;

Weiterätzen der Aussparungen (26) durch die Source- Gebiete (4) und den Halbleiterkörper (12) bis zu der gemeinsamen Platte (14) zur Herstellung von zweiten Aussparungen (29) ;

Abscheiden einer Isolationsschicht über jeweils einer der zweiten Elektroden (18) und an Seitenflächen der zweiten Aussparungen (29) ;

Jeweils Entfernen der Isolationsschicht von Bereichen der zweiten Elektroden (18) zur Herstellung eines Isolationskragens (28) ;

- Auffüllen eines jeweils innerhalb der zweiten Elektroden (18) und der Isolationskragen (28) entstan- 1 5

denen Zwischenraums mit einem leitfähigen Material, zur Herstellung einer leitenden Verbindung (24)

13. Verfahren nach Anspruch 11 oder 12, dadurch gekennzeich- net, daß vor dem Aufbringen der ersten Elektroden (16) eine Barrierenschicht, insbesondere TiN, WN, WTiN oder TaN, über den Source-Gebieten (4) aufgebracht wird.

14. Verfahren nach Anspruch 11, dadurch gekennzeichnet daß vor dem Abscheiden des Speicherdielektrikums 20 eine

Barrierenschicht, insbesondere TiN, WN, WTiN oder TaN, über den Source-Gebieten (4) aufgebracht wird.