CN1231768A - 用于制作没有阻挡层的半导体存储器装置的方法 - Google Patents
用于制作没有阻挡层的半导体存储器装置的方法 Download PDFInfo
- Publication number
- CN1231768A CN1231768A CN97198369A CN97198369A CN1231768A CN 1231768 A CN1231768 A CN 1231768A CN 97198369 A CN97198369 A CN 97198369A CN 97198369 A CN97198369 A CN 97198369A CN 1231768 A CN1231768 A CN 1231768A
- Authority
- CN
- China
- Prior art keywords
- insulating barrier
- contact hole
- electrode
- dielectric
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 43
- 238000000034 method Methods 0.000 title claims abstract description 41
- 238000003860 storage Methods 0.000 title claims abstract description 33
- 238000000429 assembly Methods 0.000 title abstract 2
- 230000000712 assembly Effects 0.000 title abstract 2
- 239000000463 material Substances 0.000 claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 claims abstract description 7
- 238000000151 deposition Methods 0.000 claims abstract 2
- 230000004888 barrier function Effects 0.000 claims description 38
- 239000007772 electrode material Substances 0.000 claims description 31
- 239000000758 substrate Substances 0.000 claims description 9
- 230000015654 memory Effects 0.000 claims description 7
- 229910002367 SrTiO Inorganic materials 0.000 claims description 3
- 238000002360 preparation method Methods 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 abstract description 11
- 239000003989 dielectric material Substances 0.000 abstract description 3
- 230000000694 effects Effects 0.000 abstract 1
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 230000005611 electricity Effects 0.000 description 3
- 230000011218 segmentation Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 230000001419 dependent effect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- XZWYZXLIPXDOLR-UHFFFAOYSA-N metformin Chemical compound CN(C)C(=N)NC(N)=N XZWYZXLIPXDOLR-UHFFFAOYSA-N 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提出用于制作集成的半导体存储器装置的,特别是把铁电材料用作存储电介质的方法,其中,存储电容器的一个电极和选择晶体管之间的导电连接,在淀积存储电介质之后才被建立;以及按照该制作方法制作的半导体存储器装置。
Description
本发明涉及一种用于制作集成的半导体存储器装置的方法和一种按照该方法制作的半导体存储器装置。
建立在半导体基片上的存储器装置通常由许多个存储单元构成，这些存储单元分别具有一个选择晶体管和一个与该选择晶体管相连的存储电容器。在这种半导体存储器装置的制作过程中，第一类电极通常被敷在各导电连接上，届时，导电连接使这些第一电极与选择晶体管中的各一个相连接。存储电介质被敷在第一电极上，第二电极又被敷在存储电介质上，使第一和第二电极以及其间的存储电介质构成一个与选择晶体管之一电气连接的存储电容器。
用新型的铁电材料作为存储电容器的存储电介质可制作这样的半导体存储器，这些半导体存储器在去除供电电压后不丢失其以电荷的形式存储的信息并且无需因出现漏电流而定期刷新其存储内容。
淀积绝大多数迄今公开的铁电材料是在高温下在含氧的气氛中进行的。这导致如下后果，即在上述的届时存储电介质被敷在第一电极上，并且第一电极又处在通往选择晶体管的导电连接上的方法中，应用这些铁电材料导致导电连接氧化，因为在铁电材料的淀积过程中氧气穿过第一电极朝导电连接方向扩散。导电连接氧化意味着存储电容器和选择晶体管之间的连接中断，使由存储电容器和选择晶体管构成的存储单元失去其功能。
用以在淀积铁电的存储电介质的过程中避免导电连接氧化的技术方案规定，在导电连接和第一电极之间敷加阻挡层，其中，阻挡层必须是可导电的，而且须可防止氧化并可防止氧气扩散通过。应用阻挡层时的缺点在于难于寻找适宜的、既能导电又能防止氧气通过的、可防止氧化的并能相宜地敷到导电连接上的材料。
本发明的任务在于提供一种用于制作半导体存储器装置的方法，在该方法中，铁电的材料可被用作待制作的存储电容器的存储电介质并可放弃使用导电连接和第一电极之间的阻挡层，据此，特别是不产生上述缺点；本发明的任务还在于提供一种按照该方法制作的半导体存储器装置。
解决以上任务的技术方案在于一种用于制作半导体存储器装置的、具有如下方法步骤的方法：
-制备一个由选择晶体管构成的结构；
-在由选择晶体管构成的结构上，在绝缘层的第一主面上淀积由电极材料构成的第一层；
-在由电极材料构成的第一层上淀积一电介质层；
-在选择晶体管的源极区上制造接触孔；
-在由电极材料构成的第一层的暴露的边缘上敷加第二绝缘层；
-朝第一主面方向淀积由电极材料构成的第二层；
-使由电极材料构成的第二层结构化。
在本发明的、用于制作半导体存储器装置的方法中，在存储电介质被淀积之后才建立处于两个电极之一(在该情况下指的是第二电极)和选择晶体管之间的导电连接。该方法适于把任意的电介质用作用于建立半导体存储器装置中的存储电容器的存储电介质。该方法特别适于把铁电的材料用作存储电介质。因为在该方法中，不会出现前面所述的问题，即在淀积存储电介质的过程中通往选择晶体管的导电连接的氧化问题。此外，用迄今公开的、用于制作半导体存储器装置的方法可轻易地实施该方法。
发明的其它实施形式是从属权利要求的主题。
绝大多数迄今公开的、按照本发明的一个实施形式用作存储电介质的铁电材料的铁电性能与温度有关。这些铁电材料在对它们而言的特征温度以下呈铁电性能，而在该特征温度以上则呈顺电性能，其中，在顺电状态下的介电常数远远高于迄今所用的存储电介质的介电常数。对几种铁电材料而言其呈铁电性能的温度是很低的，据此，从技术角度看，只在顺电状态下应用这些铁电材料，在顺电状态下，其介电常数分别大于10，最好大于100。
发明的一个实施形式规定把其介电常数分别大于10的材料用作存储电介质，其中，这些材料譬如可以是上述的铁电材料，它被用在对其而言的特征温度以上。
本发明的一个实施形式规定把氧化物电介质用作存储电介质。属于此类材料的譬如有SBTN SrBi2(Ta1-xNbx)2O9、SBT SrBi2Ta2O9、PZT(Pb,Zr)TiO3、BST(Ba,Sr)TiO3或ST SrTiO3。化学式(Pb,Zr)TiO3指的是PbxZr1-xTiO3。Pb和Zr在该材料中所占的比例可发生变化，其中，由Pb和Zr之比确定该电介质的温度特性，即确定温度，在该温度以下时，该材料呈铁电性能，在该温度以上时，该材料在介电常数高的情况下呈顺电性能。化学式(Ba,Sr)TiO3指的是BaxSr1-xTiO3，在该基质中，Ba和Sr之比可确定温度特性。上面所列的物质绝不是全部。选择上述物质之一作为存储电介质主要取决于制作过程中的加工因素，并且还取决于应用时的因素，如半导体存储器装置的环境温度。
在发明的制作过程中，届时，由电极材料构成的第二层在建立接触孔之后被淀积在由选择晶体管构成的、在建立接触孔之前曾在其上敷加由电极材料构成的第一层和电介质层的结构上，可确保在接触孔的由电极材料构成的第一层暴露在其上的边缘上不形成由电极材料构成的第一层和由电极材料构成的第二层之间的导电连接。为了防止由电极材料构成的第一层和由电极材料构成的第二层之间的导电连接，第二绝缘层在接触孔的范围内被敷到由电极材料构成的第一层的暴露的边上。该绝缘层可完全覆盖住接触孔的侧壁，但也可只有接触孔的部分侧面可被第二绝缘层所覆盖。达到此目的的措施譬如可在于，采用截锥形的接触孔或采用其在第一电极层的范围内的直径大于其在第一绝缘层的范围内的直径的接触孔。
按照发明的方法制作的半导体存储器装置是从属权利要求7至12的主题。
下面结合实施例借助附图详细说明本发明。附图所示为：
图1按本发明的、用于制作集成的半导体存储器装置的方法，
图2按本发明的半导体存储器装置的一个实施例，
图3按本发明的半导体存储器装置的另一个实施例。
在以下的图中，在没有其它说明的情况下，相同的标号表示相同的具有相同意义的构件。
在图1中，借助多个在图1a至1f所示的方法步骤说明发明的、用于制作半导体存储器装置的方法。
图1a示出了由选择晶体管构成的结构的一段的截面图，该结构具有一个半导体基体5，在该半导体基体5上敷有一绝缘层10，譬如二氧化硅(SiO2)。在图1a中所示的选择晶体管2具有一个源极区4、一个漏极区6和一个栅极8，其中，源极区4和漏极区6位于半导体基体5内，而栅极8位于半导体基体5之上的绝缘层10中。源极区4和漏极区6可譬如由半导体基体5的与半导体基体5的导电类型互补地掺杂的区域构成，而栅极8是可由多晶硅构成的。这些由选择晶体管2构成的结构是可完整地预制的并可被用于不同的、用于制作具有各种不同的规格的存储电容器的半导体存储器装置的方法。
为了一目了然，在下面的图中没示出半导体基体5和栅极8及漏极区6的标号。此外，也没示出由选择晶体管构成的结构的其它布线，如用以在这些结构中通常使多个选择晶体管相互连接的字线和位线。
图1b示出了由选择晶体管2构成的，在完成第一方法步骤之后的结构，在第一方法步骤中，由电极材料构成的第一层12被淀积到绝缘层10的第一主面3上，电介质层14被淀积到由电极材料构成的第一层12上。譬如铂可被用作电极材料。为了提高电介质层14的和由电极材料构成的第一层12的附着力，可在电介质层14和由电极材料构成的第一层12之间敷加一粘附层，如二氧化钛(TiO2)。
图1c示出了由选择晶体管2构成的、在完成另一方法步骤之后的结构，在该另一方法步骤中，一个接触孔18在图示的选择晶体管2的源极区4之上在绝缘层10、由电极材料构成的第一层12和电介质层14中被建立。据此，在接触孔18的上部范围内，由电极材料构成的第一层12的边缘19是暴露的。
在下一方法步骤中，如图1d所示，第二绝缘层20被敷在暴露的边缘19上。在图示的实施例中，第二绝缘层20完全覆盖住接触孔18的侧面并据此也覆盖住接触孔18的范围内的由电极材料构成的第一层12的暴露的边缘19和电介质层14。适用作第二绝缘层20的材料譬如是二氧化硅(SiO2)或氮化硅(Si3N4)。第二绝缘层20最好通过朝第一主面3方向淀积一由绝缘材料构成的层并随后进行各向异性刻蚀被建立。
图1e示出了经过下一方法步骤之后的结构，在该方法步骤中，由电极材料构成的第二层16朝第一主面3方向被淀积到结构上。由电极材料构成的第二层16覆盖在接触孔18之外的范围内的电介质层14，覆盖接触孔18的侧面上的第二绝缘层20并在接触孔18的底上覆盖选择晶体管2的源极区4。
第二电极层16在下一方法步骤中被建立结构，使由电极材料构成的第二层16的分段16′得以形成，其中，如图1f所示，分段16′相当于形成的半导体存储器装置1的存储电容器的第二电极并分别与各个选择晶体管的源极区4相连。电介质层14相当于存储电介质34，由电极材料构成的第一层12相当于第一电极32，在图示的实施例中，第一电极32是半导体存储器装置1的多个存储电容器所共用的。在图示的实施例中，第二电极36同时构成通往选择晶体管2的导电连接。
在图2中示出了按本发明的制作方法制作的半导体存储器装置1的另一实施例。在该实施例中，接触孔18在第一电极32的和存储电介质34的范围内所具有的直径大于其在第一绝缘层10的范围内的直径。在该实施例中，第二绝缘层20只覆盖接触孔18范围内的第一电极32和存储电介质34。在第一绝缘层10的范围内，接触孔18的侧面没被覆盖。
按发明的制作方法制作的半导体存储器装置1的在图3中所示的另一实施例具有一个截锥形的接触孔18。在该实施例中，第二绝缘层20覆盖接触孔18的范围内的第一电极32和存储电介质34以及位于接触孔18的侧面上的部分第一绝缘层10。第二绝缘层20具有至少近似垂直于第一主面3的侧面，据此，在设有截锥形接触孔18的情况下，使第二绝缘层20的厚度自源极区4朝第一主面方向逐渐加大。
标号表1半导体存储器装置2选择晶体管3第一主面4源极区6漏极区8栅极10第一绝缘层12第一层14电介质层16第二层16′第二层分段18接触孔19第一层边缘20第二绝缘层32第一电极34存储器电介质36第二电极
Claims (12)
1．用于以如下顺序的方法步骤制作集成半导体存储器装置的方法：
-制备由选择晶体管(2)构成的、具有一个半导体基体(5)和一个位于半导体基体(5)之上的绝缘层(10)的结构，
-在由选择晶体管(2)构成的结构上，在绝缘层(10)的第一主面(3)上在淀积工艺中淀积由电极材料构成的第一层(12)，
-在由电极材料构成的第一层(12)上淀积一电介质层(14)，
-在选择晶体管(2)的源极区(4)上制造接触孔(18)，
-在由电极材料构成的第一层(12)的暴露的边缘上敷加第二绝缘层(20)，
-淀积由电极材料构成的第二层(16)，
-为由电极材料构成的第二层(16)建立结构。
2．按照权利要求1所述的方法，其特征在于，电介质层(14)由一种具有铁电性能的材料构成。
3．按照权利要求1或2的方法，其特征在于，电介质层(14)由一种其介电常数大于10的材料构成。
4．按照以上权利要求之一所述的方法，其特征在于，该材料是一种氧化物电介质，特别是SBTN SrBi2(Ta1-xNbx)2O9、SBT SrBi2Ta2O9、PZT(Pb,Zr)TiO3、BST(Ba,Sr)TiO3或ST SrTiO3。
5．按照以上权利要求之一所述的方法，其特征在于，接触孔(15)在由电极材料构成的第一层(12)的范围内所具有的直径大于其在第一绝缘层(10)的范围内的直径。
6．按照以上权利要求之一所述的方法，其特征在于，接触孔(15)为截锥形结构。
7．由许多个分别具有如下特征的、同样的存储单元构成的、集成的半导体存储器装置：
7.1．一个具有一个源极区(4)、一个漏极区(6)和一个栅极(8)的选择晶体管(2)，
7.2．一个位于选择晶体管(2)的源极区(4)之上的第一绝缘层(10)，
7.3．一个位于绝缘层(10)的第一主面(3)上的、其上敷有存储电介质(32)的第一电极(30)，
7.4．一个位于源极区(4)之上的接触孔(18)，
7.5．第一电极(30)在接触孔(18)的范围内被第二绝缘层(20)所覆盖，
7.6．第二电极(34)位于存储电介质(32)之上并与选择晶体管(2)的源极区(4)导电地连接，
其特征在于具有如下特征：
7.7．接触孔(18)在第一电极(32)的范围内所具有的直径大于其在绝缘层(10)的范围内的直径。
8．按照权利要求7所述的半导体存储器装置，其特征在于，存储电介质(34)具有铁电的性能。
9．按照权利要求7或8所述的半导体存储器装置，其特征在于，存储电介质(34)具有大于10的介电常数。
10．按照权利要求7至9之一所述的半导体存储器装置，其特征在于，该存储电介质是一种氧化物电介质，特别是SBTNSrBi2(Ta1-xNbx)2O9、SBT SrBi2Ta2O9、PZT(Pb,Zr)TiO3、BST(Ba,Sr)TiO3或ST SrTiO3。
11．按照权利要求7至10之一所述的半导体存储器装置，其特征在于，接触孔(18)在第一电极(32)的范围内所具有的直径大于其在第一绝缘层(10)的范围内的直径。
12．按照权利要求7至11之一所述的半导体存储器装置，其特征在于，接触孔(18)为截锥形结构。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19640211.5 | 1996-09-30 | ||
| DE19640211A DE19640211A1 (de) | 1996-09-30 | 1996-09-30 | Verfahren zur Herstellung barrierenfreier Halbleiterspeicheranordnungen |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1231768A true CN1231768A (zh) | 1999-10-13 |
Family
ID=7807377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN97198369A Pending CN1231768A (zh) | 1996-09-30 | 1997-09-11 | 用于制作没有阻挡层的半导体存储器装置的方法 |
Country Status (7)
| Country | Link |
|---|---|
| EP (1) | EP0931348A1 (zh) |
| JP (1) | JP2000503813A (zh) |
| KR (1) | KR20000036201A (zh) |
| CN (1) | CN1231768A (zh) |
| DE (1) | DE19640211A1 (zh) |
| TW (1) | TW388952B (zh) |
| WO (1) | WO1998015008A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100416838C (zh) * | 2001-06-29 | 2008-09-03 | 英特尔公司 | 低电压和界面免损聚合物存储器设备及其制造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19935130C1 (de) * | 1999-07-27 | 2001-02-22 | Siemens Ag | Verfahren zur Herstellung eines Kontaktloches für ein Halbleiterspeicherbauelement |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0370407A1 (en) * | 1988-11-18 | 1990-05-30 | Nec Corporation | Semiconductor memory device of one transistor - one capacitor memory cell type |
| US5116776A (en) * | 1989-11-30 | 1992-05-26 | Sgs-Thomson Microelectronics, Inc. | Method of making a stacked copacitor for dram cell |
| JPH0777237B2 (ja) * | 1993-01-04 | 1995-08-16 | 日本電気株式会社 | 半導体記憶装置及びその製造方法 |
| US5439840A (en) * | 1993-08-02 | 1995-08-08 | Motorola, Inc. | Method of forming a nonvolatile random access memory capacitor cell having a metal-oxide dielectric |
-
1996
- 1996-09-30 DE DE19640211A patent/DE19640211A1/de not_active Ceased
-
1997
- 1997-09-11 CN CN97198369A patent/CN1231768A/zh active Pending
- 1997-09-11 KR KR1019997002256A patent/KR20000036201A/ko not_active Application Discontinuation
- 1997-09-11 JP JP10516109A patent/JP2000503813A/ja active Pending
- 1997-09-11 EP EP97943751A patent/EP0931348A1/de not_active Withdrawn
- 1997-09-11 WO PCT/DE1997/002034 patent/WO1998015008A1/de not_active Application Discontinuation
- 1997-09-26 TW TW086114055A patent/TW388952B/zh not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100416838C (zh) * | 2001-06-29 | 2008-09-03 | 英特尔公司 | 低电压和界面免损聚合物存储器设备及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO1998015008A1 (de) | 1998-04-09 |
| KR20000036201A (ko) | 2000-06-26 |
| DE19640211A1 (de) | 1998-04-02 |
| TW388952B (en) | 2000-05-01 |
| JP2000503813A (ja) | 2000-03-28 |
| EP0931348A1 (de) | 1999-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6368909B2 (en) | Methods of fabricating integrated circuit ferroelectric capacitors including tensile stress applying layers on the upper electrode thereof | |
| DE19543539C1 (de) | Verfahren zur Herstellung einer Speicherzellenanordnung | |
| US20080108203A1 (en) | Multi-Layer Electrode and Method of Forming the Same | |
| CN1239828A (zh) | 制造铁电存储器件的方法 | |
| CN1223001C (zh) | 具有接触电容器电极的插塞的半导体存储器及其制备方法 | |
| CN1149662C (zh) | 用于制作无阻挡层的半导体存储器装置的方法 | |
| CN1115726C (zh) | 半导体器件及其制造方法 | |
| CN1201397C (zh) | 具有钌电极的半导体存储器及其制造方法 | |
| CN1156905C (zh) | 结构化的含金属氧化物层的制法 | |
| CN1149663C (zh) | 制造无势垒半导体存储器装置的方法 | |
| CN1173407C (zh) | 具有电容器的半导体器件及其制造方法 | |
| CN1231768A (zh) | 用于制作没有阻挡层的半导体存储器装置的方法 | |
| CN1160793C (zh) | 具有“埋置的极板式电极”的集成半导体存储器装置 | |
| CN1199261C (zh) | 具有存储单元、逻辑区域和填充结构的半导体存储元件 | |
| CN1159758C (zh) | 动态随机存取存储器及金属连线的制造方法 | |
| KR100277939B1 (ko) | 강유전체를갖는커패시터의하부전극 | |
| CN1453844A (zh) | 具有间隙的铁电电容 | |
| KR100321691B1 (ko) | 백금전극을가진반도체소자의캐패시터형성방법 | |
| KR19990001760A (ko) | 캐패시터 및 그의 제조 방법 | |
| KR20000038359A (ko) | 디램 셀 캐패시터의 제조 방법 | |
| KR19990002328A (ko) | 캐패시터 및 그의 제조 방법 | |
| CN1463044A (zh) | 带复合式储存节结构的电容及其制造方法 | |
| KR20040051933A (ko) | 강유전막을 갖는 반도체 메모리 장치 및 그 제조방법 | |
| KR20010063730A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR20030057678A (ko) | 강유전체 캐패시터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |