WO1998015008A1

WO1998015008A1 - Verfahren zur herstellung barrierenfreier halbleiterspeicheranordnungen

Info

Publication number: WO1998015008A1
Application number: PCT/DE1997/002034
Authority: WO
Inventors: Frank Hintermaier; Günther SCHINDLER; Walter Hartner; Carlos Mazure-Espejo
Original assignee: Siemens Aktiengesellschaft
Priority date: 1996-09-30
Filing date: 1997-09-11
Publication date: 1998-04-09
Also published as: DE19640211A1; JP2000503813A; KR20000036201A; TW388952B; CN1231768A; EP0931348A1

Abstract

Verfahren zur Herstellung einer integrierten Halbleiterspeicheranordnung, insbesondere zur Verwendung ferroelektrischer Materialien als Speicherdielektrika, wobei eine leitende Verbindung zwischen einer Elektrode eines Speicherkondensators und einem Auswahltransistor erst nach Abscheidung des Speicherdielektrikums hergestellt wird; sowie nach dem Herstellverfahren hergestellte Halbleiterspeicheranordnung.

Description

Beschreibung

Verfahren zur Herstellung barrierenfreier Halbleiterspeicheranordnungen

Die Erfindung betrifft ein Verfahren zur Herstellung einer integrierten Halbleiterspeicheranordnung und eine nach dem Verfahren hergestellte Halbleiterspeicheranordnung.

Speicheranordnungen auf Halbleiterbaεis bestehen üblicherweise aus einer Anzahl Speicherzellen, die jeweils einen Auswahltransistor und einen mit dem Auswahltransistor verbundenen Speicherkondensator aufweisen. Während eines Herstellver- fahrens derartiger Halbleiterspeicheranordnungen werden üblicherweise erste Elektroden über leitenden Verbindungen aufgebracht, wobei die leitenden Verbindungen die ersten Elektroden mit jeweils einem der Auswahltransistoren verbinden. Ein Speicherdielektrikum wird über der ersten Elektrode aufge- bracht, auf welchem wiederum eine zweite Elektrode aufgebracht wird, so daß die erste und zweite Elektrode sowie das dazwischenliegende Speicherdielektrikum einen Speicherkondensator bilden, der mit einem der Auswahltransistoren leitend verbunden ist.

Die Verwendung neuartiger ferroelektrischer Materialien als Speicherdielektrikum der Speicherkondensatoren ermöglicht die Herstellung von Halbleiterspeichern, die ihre in Form von elektrischer Ladung gespeicherte Information nach Wegfall ei- ner Versorgungsspannung nicht verlieren bzw. deren Speicherinhalte nicht in regelmäßigen Abständen aufgrund auftretender Leckströme aufgefrischt werden müssen.

Eine Abscheidung der meisten der bisher bekannten derartigen ferroelektrischen Materialien findet bei hohen Temperaturen in einer sauerstoffhaltigen Atmosphäre statt. Dies hat zur

Folge, daß die Verwendung derartiger ferroelektrischer Mate- rialien in dem oben beschriebenen Verfahren, bei dem das Speicherdielektrikum über der ersten Elektrode aufgebracht wird, welche sich wiederum über einer leitenden Verbindung zu dem Auswahltransistor befindet, eine Oxidation der leitenden Verbindung bewirkt, da Sauerstoff während der Abscheidung der ferroelektrischen Materialien durch die erste Elektrode hindurch in Richtung der leitenden Verbindung diffundiert. Eine Oxidation der leitenden Verbindung bedeutet eine Unterbrechung der Verbindung zwischen Speicherkondensator und Aus- wahltransistor, so daß eine aus Speicherkondensator und Aus- wahltransistor bestehende Speicherzelle nicht mehr funktionsfähig ist.

Lösungsansätze zur Vermeidung der Oxidation der leitenden Verbindung während des Abscheidens eines ferroelektrischen Speicherdielektrikums sehen vor, Barrierenschichten zwischen der leitenden Verbindung und der ersten Elektrode aufzubringen, wobei die Barrierenschichten elektrisch leitfähig aber widerstandsfähig gegen Oxidation und das Hindurchdiffundieren von Sauerstoff sein müssen. Nachteilig bei der Verwendung von Barrierenschichten ist die schwierige Suche nach geeigneten Materialien, die sowohl elektrisch leitfähig als auch sauerstoffundurchlässig und widerstandsfähig gegen Oxidation sind und die in geeigneter Weise auf die leitenden Verbindungen aufgebracht werden können.

Die Erfindung hat das Ziel, ein Verfahren zur Herstellung einer Halbleiterspeicheranordnung zur Verfügung zu stellen, bei dem ferroelektrische Materialien als Speicherdielektrika der herzustellenden Speicherkondensatoren verwendet werden können und bei dem auf die Verwendung von Barrierenschichten zwischen leitender Verbindung und erster Elektrode verzichtet werden kann, so daß sich insbesondere oben genannte Nachteile nicht ergeben, sowie eine nach dem Verfahren hergestellte Halbleiterspeicheranordnung anzugeben. Dieses Ziel wird mit einem Verfahren zur Herstellung einer Halbleiterspeicheranordnung erreicht, das folgende Verfahrensschritte aufweist:

Bereitstellen einer Anordnung aus Auswahltransistoren;

Abscheiden einer ersten Schicht aus Elektrodenmaterial auf einer ersten Hauptfläche einer Isolationsschicht, über der Anordnung aus Auswahltransistoren;

Abscheiden einer Dielektrikumsschicht über der ersten Schicht aus Elektrodenmaterial;

Erzeugen von Kontaktlöchern über Source-Gebieten der Auswahltransistoren;

Anordnen einer zweiten Isolationsschicht auf einer freigelegten Kante der ersten Schicht aus Elektrodenmaterial;

Abscheiden einer zweiten Schicht aus Elektrodenmaterial in Richtung der ersten Hauptfläche;

Strukturieren der zweiten Schicht aus Elektrodenmateri- al.

Bei dem erfindungsgemäßen Verfahren zur Herstellung einer Halbleiterspeicheranordnung erfolgt die Herstellung einer leitenden Verbindung zwischen einer der beiden Elektroden, in diesem Fall der zweiten Elektrode, und dem Auswahltransistor erst nachdem das Speicherdielektrikum abgeschieden wurde. Das Verfahren ist geeignet für die Verwendung beliebiger Dielektrika als Speicherdielektrika zur Herstellung von Speicherkondensatoren in Halbleiterspeicheranordnungen. Es ist insbe- sondere geeignet für die Verwendung ferroelektrischer Materialien als Speicherdielektrika, da bei diesem Verfahren oben genannte Probleme, wie die Oxidation der leitenden Verbindung zu den Auswahltransistoren während der Abscheidung des Speicherdielektrikums, nicht auftreten können. Das Verfahren ist weiterhin mit bisher bekannten Methoden zur Herstellung von Halbleiterspeicheranordnungen leicht durchführbar.

Weiterbildungen der Erfindung sind Gegenptand der Unteransprüche .

Die ferroelektrischen Eigenschaften der meisten bisher bekannten ferroelektrischen Materialien, welche nach einer Auε- führungsform der Erfindung als Speicherdielektrikum in Frage kommen sind temperaturabhängig. Diese ferroelektrischen Materialien verhalten sich unterhalb einer für sie charakteristi- sehen Temperatur ferroelektrisch, während sie sich oberhalb dieser charakteristischen Temperatur paraelektrisch verhalten, wobei die Dielektrizitätskonstante im paraelektrischen Zustand wesentlich höher ist als die Dielektrizitätskonstanten bisher verwendeter Speicherdielektrika. Die Temperatur, unterhalb derer sich ferroelektrische Eigenschaften einstellen, ist bei einigen ferroelektrischen Materialien sehr niedrig, so daß aus technischer Sicht eine Verwendung dieser ferroelektrischen Materialien nur im paraelektrischen Zustand in Frage kommt, wobei deren Dielektrizitätskonstante im parae- lektrischen Zustand jeweils über 10 vorzugsweise über 100 beträgt .

Eine Ausführungsform der Erfindung sieht vor, Materialien als Speicherdielektrika zu verwenden, deren Dielektrizitätskon- εtante jeweils größer als 10 ist, wobei derartige Materialien beispielsweise oben genannte ferroelektrischen Materialien sein können, die oberhalb der für sie charakteristischen Temperatur verwendet werden.

Eine Ausführungsform der Erfindung sieht vor, oxidische Dielektrika als Speicherdielektrika zu verwenden. Zur Klasse dieser Subεtanzen gehören beispielsweise SBTN SrBi₂ (Ta₁__χNb_x)₂0₉, SBT SrBi₂Ta₂θ , PZT (Pb, Zr)Ti0₃, BST

(Ba,Sr)Tiθ3 oder ST SrTi0₃. Die Formel (Pb, Zr)Ti0₃ steht für

Pb_χZr___χTi0_{3 ^} Der Anteil an Pb und Zr bei diesem Substrat kann variieren, wobei das Verhältnis auε Pb und Zr daε Temperaturverhalten dieεes Dielektrikumε maßgeblich bestimmt, d. h. die Temperatur bestimmt, unterhalb derer das Substrat fer- roelektriεche Eigenεchaften bzw. oberhalb derer daε Substrat paraelektrische Eigenschaften bei einer hohen Dielektrizität- konstante aufweist. Die Formel (Ba,Sr)Ti0₃ steht für

Ba_χSrι__χTi0₃ , wobei bei diesem Substrat das Temperaturverhalten über daε Verhältniε von Ba zu Sr maßgeblich beεtimmt werden kann. Die Liεte der genannten Subεtanzen iεt keineεfallε vollständig. Die Auswahl einer der Substanzen alε Speicher- dielektrikum hängt maßgeblich von Verarbeitungsfaktoren während des Herstellverfahrens aber auch von Faktoren während des Einsatzes, beispielsweiεe der Umgebungstemperatur der Halbleiterspeicheranordnung ab.

Während des Herstellverfahrenε nach der Erfindung, bei dem die zweite Schicht auε Elektrodenmaterial nach dem Herεtellen der Kontaktlöcher über einer Anordnung abgeεchieden wird, über der die erste Schicht aus Elektrodenmaterial und die Dielektrikumεεchicht vor der Erzeugung der Kontaktlöcher auf- gebracht wurden, iεt εicherzuεtellen, daß keine leitende Verbindung zwiεchen der ersten Schicht auε Elektrodenmaterial und der zweiten Schicht auε Elektrodenmaterial an Rändern der Kontaktlöcher entεtehen, an denen die erεte Schicht auε Elektrodenmaterial freiliegt. Zur Verhinderung einer derartigen leitenden Verbindung zwiεchen erster Schicht aus Elektrodenmaterial und zweiter Schicht aus Elektrodenmaterial wird im Bereich der Kontaktlöcher auf freigelegte Kanten der ersten Schicht aus Elektrodenmaterial eine zweite Isolationsεchicht aufgebracht. Die Isolationsεchicht kann die Seitenwände deε Kontaktlochε vollεtändig überdecken es können jedoch auch nur Teile der Seitenflächen der Kontaktlöcher von der zweiten Isolationsschicht überdeckt werden, was beispielεweiεe durch die Verwendung von kegelεtumpfförmigen Kontaktlöchern oder von Kontaktlöchern, die im Bereich der ersten Elektrodenschicht einen größeren Durchmesser aufweisen als im Bereich der ersten Iεolationεschicht, erreicht werden kann.

Halbleiterspeicheranordnungen, die nach dem erfindungsgemäßen Verfahren hergestellt werden, εind Gegenstand der Unteransprüche 7 bis 12.

Die Erfindung wird nachfolgend im Zusammenhang mit Ausführungsbeispielen anhand von Figuren näher erläutert. Es zeigen:

Fig. 1 ein Verfahren nach der Erfindung zur Herstellung einer integrierten Halbleiterspeicheranordnung,

Fig. 2 ein Ausführungsbeispiel einer Halbleiterspeicheranordnung nach der Erfindung,

Fig. 3 ein weiteres Auεführungεbeiεpiel einer Halbleiter- εpeicheranordnung nach der Erfindung.

In den nachfolgenden Figuren bezeichnen, εofern nicht anders angegeben, gleiche Bezugszeichen gleiche Teile mit gleicher

Bedeutung.

In Figur 1 ist ein Verfahren nach der Erfindung zur Herεtel- lung einer Halbleiterεpeicheranordnung anhand mehrerer in den Figuren la biε lf dargeεtellter Verfahrenεschritte erläutert.

Figur la zeigt einen Querschnitt durch einen Ausschnitt einer Anordnung aus Auswahltransiεtoren, die einen Halbleiterkörper

5 aufweist, über dem eine Isolationεschicht 10, beispielswei- εe Siliziumdioxid Si0₂ aufgebracht ist. Ein in der vorliegenden Figur dargestellter Auswahltransistor 2 weist ein Source- Gebiet 4, ein Drain-Gebiet 6 und ein Gate 8 auf, wobei sich das Source-Gebiet 4 und das Drain-Gebiet 6 in einem Halbleiterkörper 5 befinden, während das Gate 8 in der darüberlie- genden Isolationεεchicht 10 angeordnet iεt. Die Source- und Drain-Gebiete 4, 6 können beiεpielεweiεe aus komplementär zum Leitungstyp des Halbleiterkörperε 5 dotierten Bereichen deε Halbleiterkörperε 5 bestehen, während das Gate 8 aus Polysi- lizium sein kann. Derartige Anordnungen aus Auswahltransiεto- ren 2 können komplett vorgefertigt sein und für verschiedene Verfahren zur Herεtellung von Halbleiterspeicheranordnungen mit unterεchiedlichεten Speicherkondensatorgeometrien verwendet werden.

Aus Gründen der Übersichtlichkeit werden in den folgenden Figuren der Halbleiterkörper 5 sowie die Bezugszeichen für Gate 8 und Drain-Gebiet 6 weggelassen. Weiterhin wird auf die Darstellung weiterer Verdrahtungen der Anordnung auε Auεwahl- transistoren, beiεpielεweiεe der Wort- und Bit-Leitungen, die bei derartigen Anordnungen üblicherweiεe mehrere Auswahltransiεtoren miteinander verbinden, verzichtet.

Figur lb zeigt die Anordnung auε Auεwahltranεiεtoren 2 nach einem erεten Verfahrenεεchritt , bei dem über einer erεten Hauptfläche 3 der Iεolationεεchicht 10 eine erεte Schicht 12 auε Elektrodenmaterial abgeεchieden wurde, wobei über der erεten Schicht 12 auε Elektrodenmaterial eine Dielektrikumε- εchicht 14 aufgebracht wurde. Als Elektrodenmaterial kann beiεpielsweiεe Platin verwendet werden. Um ein beεεereε An- haften der Dielektrikumεεchicht 14 und der erεten Schicht 12 auε Elektrodenmaterial zu erreichen, kann zwischen der Dielektrikumsschicht 14 und der ersten Schicht 12 aus Elektrodenmaterial, eine Haftschicht, z. B. Titandioxid Ti0₂ , aufgebracht werden.

Figur lc zeigt die Anordnung nach einem weiteren Verfahrenε- schritt, bei dem ein Kontaktloch 18 über dem Source-Gebiet 4 des dargestellten Auswahltransiεtorε 2 in der Iεolations- schicht 10, der ersten Schicht 12 auε Elektrodenmaterial und der Dielektrikumsschicht 14 erzeugt wurde. Im oberen Bereich des Kontaktlochs 18 liegt somit eine Kante 19 der ersten Schicht 12 aus Elektrodenmaterial frei. In einem nächsten Verfahrensschritt wird eine zweite Isolationsschicht 20 über der freiliegenden Kante 19 aufgebracht, wie in Figur ld dargestellt. Die zweite Isolationεεchicht 20 überdeckt in dem dargeεtellten Beispiel Seitenflächen des Kontaktlochε 18 vollεtändig und εomit auch die freiliegende Kante 19 der erεten Schicht 12 auε Elektrodenmaterial und die Dielektrikumsschicht 14 im Bereich des Kontaktlochs 18. Ein geeignetes Material für die zweite Isolationsschicht 20 ist beiεpielεweiεe Siliziumdioxid Si0₂ oder Siliziumnitrid Si₃ 4.

Die zweite Iεolationεεchicht 20 wird vorzugsweise durch Abscheiden einer Schicht aus Isolationsmaterial in Richtung der ersten Hauptfläche 3 mit anschließender aniεotroper Ätzung hergestellt .

Figur le zeigt die Anordnung nach einem nächsten Verfahrens- schritt, bei dem eine zweite Schicht 16 auε Elektrodenmaterial in Richtung der erεten Hauptfläche 3 über der Anordnung abgeεchieden wurde. Die zweite Schicht 16 auε Elektrodenmate- rial überdeckt die Dielektrikumεεchicht 14 in den Bereichen außerhalb deε Kontaktlochs 18, die zweite Isolationεschicht 20 an den Seitenflächen des Kontaktlochs 18 sowie daε Source- Gebiet 4 deε Auεwahltranεiεtorε 2 am Grund deε Kontaktlochε 18.

Die zweite Elektrodenεchicht 16, wird in einem nächεten Ver- fahrenεεchritt strukturiert, so daß Abschnitte 16' der zweiten Schicht 16 aus Elektrodenmaterial entstehen, wobei die Abschnitte 16' einer zweiten Elektrode 36 der Speicherkonden- satoren der entεtandenen Halbleiterεpeicheranordnung 1 entsprechen und mit dem Source-Gebiet 4 jeweils eines der Aus- wahltransistoren verbunden εind, wie in Figur lf dargestellt. Die Dielektrikumsεchicht 14 entspricht einem Speicherdielektrikum 34, die erste Schicht 12 aus Elektrodenmaterial einer erεten Elektrode 32, wobei die erεte Elektrode 32 in dem dargeεtellten Beiεpiel mehreren Speicherkondenεatoren der Halbleiterεpeicheranordnung 1 gemeinsam ist. Die zweite Elektrode 36 bildet bei dem dargestellten Beiεpiel gleichzeitig die leitende Verbindung zu dem Auεwahltranεiεtor 2.

In Figur 2 iεt ein weitereε Auεführungsbeispiel einer nach dem Herstellverfahren der Erfindung hergestellten Halbleiterspeicheranordnung 1 dargestellt. Das Kontaktloch 18 weist in dem vorliegenden Beispiel im Bereich der ersten Elektrode 32 und des Speicherdielektrikums 34 einen größeren Durchmeεεer auf als im Bereich der ersten Iεolationsschicht 10. Die zwei- te Isolationεschicht 20 überdeckt in dem dargestellten Fall lediglich die erste Elektrode 32 und das Speicherdielektrikum 34 im Bereich des Kontaktlochs 18. Die Seitenflächen deε Kontaktlochε 18 im Bereich der erεten Iεolationεεchicht 10 εind nicht überdeckt.

Daε in Figur 3 dargestellte weitere Auεführungsbeispiel einer Halbleiterspeicheranordnung 1, die mittels des erfindungεge- mäßen Herstellverfahrens hergestellt wurde, weiεt ein kegel- stumpfförmiges Kontaktloch 18 auf. Die zweite Iεolations- εchicht 20 überdeckt in dem dargeεtellten Beispiel die erste Elektrode 32 und daε Speicherdielektrikum 34 im Bereich deε Kontaktlochε 18 εowie Teile der erεten Iεolationεεchicht 10 an den Seitenflächen des Kontaktlochs 18. Die zweite Isolationsschicht 20 weist mindestens annähernd zu der ersten Hauptfläche 3 senkrechte Seitenflächen auf, so daß die Dicke der zweiten Isolationεεchicht 20 im Fall eineε kegel- εtu pfförmigen Kontaktlochε 18 auε Richtung deε Source- Gebietε 4 in Richtung der erεten Hauptfläche 3 zunimmt.

Bezugs zeichenliste

1 Halbleiterpeicheranordnung

2 Auεwahltransistor 3 erεte Hauptfläche

4 Source-Gebiet

6 Drain-Gebiet

8 Gate

10 erεte Iεolationsschicht 12 erεte Schicht

14 Dielektrikumsschicht

16 zweite Schicht

16' Abεchnitt der zweiten Schicht

18 Kontaktloch 19 Kante der erεten Schicht

20 zweite Iεolationεschicht

32 erεte Elektrode

34 Speicherdielektrikum

36 zweite Elektrode

Claims

Patentansprüche

1. Verfahren zur Herstellung einer integrierten Halbleiterspeicheranordnung mit den aufeinanderfolgenden Verfah- rensschritten:

Bereitstellen einer Anordnung aus Auswahltransiεtoren (2) mit einem Halbleiterkörper (5) und einer über dem Halbleiterkörper angeordneten Isolations- schicht (10) ;

Abscheiden einer ersten Schicht (12) aus Elektrodenmaterial in einem Abscheideprozeß auf einer ersten Hauptfläche (3) einer Isolationsεchicht (10) über der Anordnung aus Auswahltransistoren (2) ;

Abscheiden einer Dielektrikumsschicht (14) über der ersten Schicht (12) aus Elektrodenmaterial;

- Erzeugen von Kontaktlächern (18) über Source- Gebieten (4) der Auswahltransistoren (2) ;

Anordnen einer zweiten Isolationsschicht (20) auf einer freigelegten Kante der ersten Schicht (12) aus Elektrodenmaterial;

Abscheiden einer zweiten Schicht (16) aus Elektrodenmaterial ;

- Strukturieren der zweiten Schicht (16) aus Elektrodenmaterial .

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Dielektrikumsschicht (14) aus einem Material besteht, das ferroelektrische Eigenschaften aufweist.

3. Verfahren nach Anspruch l oder 2, dadurch gekennzeichnet, daß die Dielektrikumsschicht (14) aus einem Material besteht, dessen Dielektrizitätskonstante größer als 10 ist.

4. Verfahren nach einem der vorangehenden Ansprüche, da- durch gekennzeichnet, daß das Material ein oxidisches

Dielektrikum, insbesondere SBTN SrBi₂ (Ta-_L__χNb_χ) ₂0₉, SBT

SrBi₂Ta 0₉, PZT (Pb, Zr)Ti0₃, BST (Ba,Sr)Ti0₃ oder ST

SrTi0₃ ist.

5. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß das Kontaktloch (15) im Bereich der ersten Schicht (12) aus Elektrodenmaterial einen größeren Durchmesser aufweist als im Bereich der ersten Isolationsschicht (10) .

6. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß das Kontaktloch (15) kegel- stumpfförmig ausgebildet ist.

7. Integrierte Halbleiterspeicheranordnung, bestehend aus einer Anzahl gleichartiger Speicherzellen, die jeweils folgende Merkmale aufweisen:

7.1. einen Auswahltransistor (2), der ein Source-Gebiet (4) , ein Drain-Gebiet (6) und ein Gate (8) aufweist;

7.2. eine erste Isolationsschicht (10), die sich über dem Source-Gebiet (4) des Auswahltransistors (2) befindet;

7.3. eine auf einer ersten Hauptfläche (3) der Isolati- onsschicht (10) angeordnete erste Elektrode (30) mit darüberliegendem Speicherdielektrikum (32) ;

7.4. ein Kontaktloch (18) über dem Source-Gebiet (4) ;

7.5. die erste Elektrode (30) ist im Bereich des Kontaktloches (18) von einer zweiten Isolationsschicht (20) überdeckt;

7.6. eine zweite Elektrode (34) befindet sich über dem Speicherdielektrikum (32) und iεt leitend mit dem Source-Gebiet (4) des Auswahltransistor (2) verbunden;

gekennzeichnet durch folgendes weiteres Merkmal :

7.7. das Kontaktloch (18) weist im Bereich der ersten Elektrode (32) einen größeren Durchmesser als im Bereich der Isolationsschicht (10) auf.

8. Halbleiterspeicheranordnung nach Anspruch 7, dadurch gekennzeichnet, daß das Speicherdielektrikum (34) ferro- elektrische Eigenschaften aufweist.

9. Halbleiterspeicheranordnung nach einem der Ansprüche 7 oder 8, dadurch gekennzeichnet, daß das Speicherdielektrikum (34) eine Dielektrizitätskonstante größer als 10 besitzt .

10. Halbleiterspeicheranordnung nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, daß das Speicherdielektrikum ein oxidisches Dielektrikum, insbesondere SBTN SrBi₂ (Ta₁__χNb_x)₂0₉, SBT SrBi₂Ta 0₉₍ PZT (Pb, Zr)Ti0₃, BST (Ba,Sr)Ti0₃ oder ST SrTi0₃ ist.

11. Halbleiterspeicheranordnung nach einem der Ansprüche 7 bis 10, dadurch gekennzeichnet, daß das Kontaktloch (18) im Bereich der ersten Elektrode (32) einen größeren Durchmesser aufweist, als im Bereich der ersten Isolationsschicht (10) .

12. Halbleiterspeicheranordnung nach einem der Ansprüche 7 bis 11, dadurch gekennzeichnet, daß das Kontaktloch (18; kegelstumpfförmig ausgebildet ist.