CN1200430C - 具有集成的半导体器件的mram - Google Patents

具有集成的半导体器件的mram Download PDF

Info

Publication number
CN1200430C
CN1200430C CNB001352547A CN00135254A CN1200430C CN 1200430 C CN1200430 C CN 1200430C CN B001352547 A CNB001352547 A CN B001352547A CN 00135254 A CN00135254 A CN 00135254A CN 1200430 C CN1200430 C CN 1200430C
Authority
CN
China
Prior art keywords
layer
ferromagnetic
magnetic
ferromagnetic layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB001352547A
Other languages
English (en)
Other versions
CN1300077A (zh
Inventor
赛德·特兰尼
晶·史
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN1300077A publication Critical patent/CN1300077A/zh
Application granted granted Critical
Publication of CN1200430C publication Critical patent/CN1200430C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一种磁存储单元(10)具有位于第一铁磁层(11)与第二铁磁层(13)之间的半导体层(12)，形成p-n结或肖特基结。抗磁性层(34)位于第二铁磁层与数字线(35)之间，用于钉扎第二铁磁层内的磁矢量。在第二个实施例中，栅接点(37)隔开半导体材料层，用于控制通过半导体层的电子流。

Description

具有集成的半导体器件的MRAM
技术领域
本发明总体上涉及存储器单元，更具体地说，涉及磁随机存取存储器单元(MRAM)。
背景技术
已经使用各种磁性材料和结构来形成用于非易失性存储单元、传感器、磁盘驱动的读/写磁头，以及其他磁类应用的磁阻材料。一种现有磁阻元件利用具有被导体层隔开的两个磁性层的磁阻材料。两个磁性层的磁化矢量在没有任何磁场下通常彼此反向平行。两层中的一层的磁化矢量指向一个方向，而另一层的磁化矢量总指向相反方向。该磁性材料的磁特性通常要求宽度大于1微米以便保持磁化矢量方向沿着单元的宽度方向。大宽度的要求限制了使用该材料的存储器的密度。另外，读取该存储器状态通常需要两步读操作，导致非常长的读周期。两步读操作还需要额外的电路以确定存储器状态，因而增加了该存储器成本。该磁性材料与存储器的实例公开于1988年10月25日颁发给Daughton等人的美国专利4780848中。
另一种现有材料利用多层巨磁阻材料(GMR)，并且利用亚微米宽度，以便增加密度。在此结构中，两个磁性层同样由一个导体层隔开，并且磁化矢量平行于磁性材料的长度方向。在一个实施例中，一个磁性材料层的磁化矢量总保持一个方向，而第二个磁性材料层的磁化矢量在与第一个磁化矢量平行与反平行之间转换。
在上述两种材料中，具有特定“自旋”(磁化矢量指向一个特定方向)的电子通过两个磁性层和一个导体隔离层的叠层在平面内传导。如果两个磁性层的自旋相同，则电子以低散射移动通过叠层，导致低电阻。如果一个磁性层的自旋与另一个磁性层的相反，则给定自旋的电子不能容易地移动到另一个磁性层。这导致增大电子散射，并因而测得较高电阻。
为确定利用这些材料的存储器单元的逻辑状态，存储器单元具有基准单元和有效单元。基准单元总提供对应一种状态的电压(或者总是“1”或者总是“0”)。基准单元的输出与有效单元的输出进行比较以便确定存储器单元的状态。对有效与基准单元的要求降低了使用该元件的存储器的密度。这类磁性材料和存储器的实例公开于1994年8月30日颁发给Kung等人的美国专利5343422中。
还有另一种现有材料使用亚微米宽的多层磁阻材料，它包括两个磁性层，但替以绝缘隔离层隔开(即公知的隧道结)。在一个实施例中，一个磁性层的磁化矢量总保持一个方向，而第二个磁性层的磁化矢量在与第一个矢量平行与反平行(平行但反向)之间转换。
在此隧道结中，电子具有特定的“自旋”(磁化矢量指向一个特定方向)，从一个磁性层穿过绝缘隔离层到另一个磁性层。如果接收磁性层的自旋与电子的相同，则电子容易穿到磁性层，因而侧得低电阻。如果接收磁性层的自旋与电子的相反，则电子不容易穿到第二磁性层，因而测得高电阻。
为了确定利用该材料的存储器单元的逻辑状态，要检测两种可能状态间的电阻差异。该类磁性材料和存储器的实例公开于1998年3月31日颁发给Zhu等人的美国专利5734605中。
磁随机存取存储器(MRAM)为非易失性存储器，基本上包括这些材料中的一种，以及可以是连接于感应线、字线的三极管或二极管的有源器件。MRAM利用磁阻效应储存存储器状态。当磁场施加于该材料超过一定阈值，一个或所有的该材料磁性层中的磁矢量非常迅速地从一个方向转换到相反方向。根据材料中磁矢量的方向存储状态，例如，一个方向可确定为逻辑值“0”，而另一个方向可确定为逻辑值“1”。该材料保留这些状态甚至不需施加磁场。由于两个磁性状态的电阻之间的差异，在感应线中让电流流过存储单元，该材料的状态即可读出。这种磁性材料和存储器的实例公开于1998年11月17日颁发给Zhu等人的美国专利5838608中。
上述每种存储器单元需要二极管或三极管以控制流过元件的电流。二极管或三极管串联连接于材料，例如，漏极，栅极，源极，磁性层，导体(或绝缘)层和磁性层。用于每一个存储器单元的这种三极管增加存储器成本，并降低了芯片的密度。这种电路布置的实例公开于1998年3月31日颁发给Zhu等人的美国专利5734605中。
此外，在基于导电隔离层的存储元件中，元件电阻主要由导电隔离层的电阻控制，该电阻很小。在绝缘隔离层情况下，元件电阻依指数规律依赖于绝缘隔离层厚度，该厚度较高，且难于一致性和重复性地控制。电阻还反比于磁性单元的尺寸(面积)，为更高的存储器密度而减小存储单元尺寸时电阻增加。
发明内容
本发明克服了上述现有技术的不足。
根据本发明的一个方面，提供一种磁存储单元(30)，其特征在于：第一铁磁层(11)；第二铁磁层(13)；位于第一与第二铁磁层之间的半导体层(12)，该半导体层的特征为既作为用于产生磁阻信号的电荷传输层，又以第一和第二铁磁层中的至少一个来形成p-n结，其中该存储单元既可以充当一个存储单元又可以充当一个二极管。
根据本发明的上述磁存储单元，其中，半导体层与第一与第二铁磁层中的至少一个形成肖特基结。
根据本发明的上述磁存储单元，其特征还在于：数字线(35)电连接于第一铁磁层；以及位线(36)电连接于第二铁磁层。
根据本发明的上述磁存储单元，其特征还在于位于第一铁磁层与数字线之间的磁性层(34)，用于钉扎第一铁磁层内的磁矢量。
根据本发明的上述磁存储单元，其特征还在于一个隔开半导体材料层的栅接点(37)，用于控制通过半导体层的电子流。
根据本发明的另一方面，提供一种磁存储器，包括：第一导电部分；第一铁磁材料层(11)，与第一导电部分电接触；第二铁磁材料层(13)；半导体材料层(12)，位于第一与第二铁磁材料层之间，它以第一和第二铁磁材料层中的至少一个来形成p-n结，其中该存储单元既可以充当一个存储单元又可以充当一个二极管；第二导电部分，与第二铁磁材料层电接触，其中，第一铁磁材料层，半导体材料层，以及第二铁磁材料层形成一个磁存储单元，第一与第二导电部分形成传感线；以及导电数字线(35)，位于靠近磁存储单元以便提供磁场，当数字线被激发时，至少部分地将第一与第二铁磁材料层中的一个之上的磁矢量从沿该层长度的第一个方向转换到沿该层长度的第二个基本相反的方向。
根据本发明的上述磁存储器，还包括隔开半导体材料层的栅区(37)，用于控制第一与第二铁磁材料层之间的以及通过半导体材料层的电子流。
附图说明
图1为根据本发明的多层磁存储器单元的简化侧视图；
图2为图1所示的多层磁存储器单元的简化分解图；
图3为包括图1的多层磁存储器单元的简化剖视图；
图4示意表示图3中的存储单元的阵列。
图5示意性地表示了类似图3所示存储单元的阵列的另一个实施例。
具体实施方式
参见图1，根据本发明的存储器单元包括磁性存储单元10，它具有第一铁磁层11和第二铁磁层13，它们由半导体层12隔开。第一和第二铁磁层11和13的每一个例如可以是单一的铁磁材料层，诸如镍、铁、钴或其合金。作为另一个实例，铁磁层11和13可以是合金铁磁材料，诸如一层镍-铁-钴覆盖一层钴-铁，或者为三层结构，包括钴-铁层和镍-铁-钴层和钴-铁层，相邻层交界处为钴-铁。
作为另一实例，铁磁层11和13之一可以与一个锰基材料反铁磁性层交互钉扎，如铁-锰，镍-锰，铂锰，铱锰或类似钉扎材料。
适合于半导体层12的材料，例如包括，大多数半导体材料，诸如锗、硅或砷化镓。第一和第二铁磁层11和13通常包括不同材料和/或不同厚度或被交互钉扎的材料，由此提供依赖于磁性状态的明显的电阻变化。
尽管所示实例含有两个铁磁层，应当理解磁性单元10可以有附加层叠加在顶部形成多层单元。例如，另一个半导体层(未示出)可以安置在第二铁磁层13的上面，还有第三铁磁层(未示出)安置在第二半导体层上面。
还应当理解，可以有另一种材料的交界层位于铁磁层与半导体层之间，以增强电子由铁磁层向半导体层的注入和射出。
参见图2，示意了单元10的放大分解图。与图1相同标号的图2部分对应图1的相同元件。在较佳实施例中，铁磁层11和13为矩形，并使易磁化轴沿长度27而不是宽度26而形成。铁磁层11和13的每一个具有基本上沿着长度27安置的磁化矢量21，即基本上平行于长度27。此外，宽度26形成为小于层11和13内的磁畴壁宽度或过渡宽度，由此，矢量21不能平行于宽度26。典型地，这样的限制导致宽度小于1.0至1.2微米。在较佳实施例中，宽度26小于1微米并根据制造技术做得尽可能小，而长度27大于宽度26，通常为5至6倍。
如图1所示，铁磁层11和13中的矢量21和22表示单元10中两种不同的磁化状态。在此实施例中，铁磁层11中的磁矢量21被一个磁性层(后面描述)“钉住”于一个方向上。另一个实施例中包括的铁磁层11具有两个矢量21和22。应当理解，它们是同一个矢量，给出不同的标号只是表示不同的状态。一种状态涉及逻辑“0”，另一种状态为逻辑“1”。本领域技术人员将能理解可以将任何逻辑定义分配给任何状态，在此实施例中，当图1中铁磁层11和13的矢量21都指向左边，单元10处于逻辑“0”状态，当铁磁层13中的矢量22朝相反方向，单元10处于逻辑“1”状态。于是，对于第一状态，层11和13中的磁化矢量都指向第一方向，对于第二状态，层11和13中的磁化矢量指向相反状态。当特定磁场应用在单元10上时磁矢量指向相反方向(反平行)，现在详细解释。
对单元10可以设计成铁磁层11和13中的一个比另一个更薄，使得比起转换较厚层的磁化矢量所需磁场更小的磁场可以转换较薄层的磁化矢量。达此目的的另一方法为用需要更高的磁场来转换磁化矢量的磁性材料形成一个层。
在铁磁层11和13之间提供半导体层12，以产生了一个介质，允许电流(电子漂移)从铁磁层11向铁磁层13(或反之)垂直通过半导体层12。例如，在此结构中，根据铁磁层11的极化状态，具有给定自旋(上或下)的较大部分电子注入半导体层。当传输通过半导体材料时电子将保持它们的自旋极化，并漂移到另一个铁磁层13。如果另一个铁磁接触层13的极化与注入的铁磁接触层11的极化相同，电子将以极小的电阻漂移至铁磁接触层13。如果另一个铁磁接触层13的极化与注入的铁磁接触层11的极化相反，一些电子将不能漂移至铁磁接触层13。因此，单元10的电阻较高。当层11和13的磁化矢量反平行时，单元10的电阻保持很高，当铁磁层11和13的磁化矢量平行时，单元10的电阻明显下降。
图3为单元30的简化剖视图，它类似于联系第一个实施例的图1中示意的单元。当然应当理解，为方便起见，图4仅示意一个阵列中单一行的单元，该阵列在纸面的上下左右延伸。单元30包括第一与第二铁磁层11和13，半导体材料层12夹在当中。
在此实施例中，安置反铁磁性层34电接触于铁磁层11，用于钉扎磁矢量21于一个特定方向。磁性层34可以包括，例如，铁-锰或镍-锰或铂-锰或铱-锰或类似钉扎材料。导电材料的数字线35与磁性层34电接触。另一个导电材料的位线36与磁性层13电接触。
栅接点37在本发明中为选用性的。没有栅接点37时，半导体层12充当一个二极管，可以或者是一个肖特基二极管或者是一个p-n结二极管。在此情况下，电子电荷的传导取决于施加在接触层35与36之间的偏置方向。有栅37时，半导体层充当一个三极管，电子传导是通过沟道，且电子电荷由该栅调制。该栅的形成可以如1999年8月24日颁发给Tehrani等人的美国专利No.5943574中所教导的。
参见图4，示意了类似单元30的一些单元的阵列40的实施例，单元30排成行与列。为方便仅示意了四个单元30a至30d，但应当理解，可以使用能够实际制造的任意所需数目的单元。示意了四个二极管41至44，每一个与单元30a-30d中的一个相关。在此实施例中，单元30a-30d与二极管41-44的电阻是半导体层12中固有的。
继续见图4，单元30具有连接于位线36的铁磁层13，和铁磁层11，该铁磁层11通过铁磁层34连接于数字线35。由此，通过选择位线36与数字线35，唯一地对单元30寻址。单元30的电阻的任何变化可以通过位线36与数字线35之间连接的传感装置轻易而快速地感测。半导体层12的二极管的作用限制流过单元30的电流，并基本阻止在阵列40中形成任何其他电流通路。
参件图5，示意了类似单元30的一些单元的阵列50的另一个实施例，单元30排成行与列。为方便仅示意了四个单元30e至30h，但应当理解，可以使用能够实际制造的任意所需数目的单元。示意了多个三极管51至54，每一个与单元30e-30h中的一个相关。在此实施例中，单元30e-30h与二极管51-54的电阻是半导体层12中固有的。对每一个单元30e-30h，第一铁磁层11耦合于位线36与相应的三极管51-54之间，第二铁磁层13耦合于数字线35与相应的三极管51-54之间。三极管51至54的栅例如包括多晶硅材料。三极管51至54的每一个栅充当用于选择特定的读取单元(位)的开关。存储单元内包含二极管与三极管的这种布置将能够允许比现有技术更高的密度。
如上所示，有源器件集成进存储元件中。这导致存储元件更简单，降低存储器成本，以及增加芯片密度。
此外，元件的电阻通过半导体隔离层的厚度和/或掺杂可以容易地控制。这导致电阻的良好控制以便取得高成品率、低成本的存储器。此外，可以利用元件的容易控制的电阻来调整元件的电阻以获得高速集成电路。
此外，由于电阻由半导体中的掺杂控制，半导体层的厚度不需要很薄，不像在隧道效应中的情况。因此，磁性层之间的Neel耦合可以降低，并可获得对称的磁滞回线。

Claims (9)

1.一种磁存储单元(30)，其特征在于：
第一铁磁层(11)；
第二铁磁层(13)；
位于第一与第二铁磁层之间的半导体层(12)，该半导体层的特征为既作为用于产生磁阻信号的电荷传输层，又以第一和第二铁磁层中的至少一个来形成p-n结，其中该磁存储单元既可以充当一个存储单元又可以充当一个二极管。
2.根据权利要求1的磁存储单元，其中，半导体层与第一与第二铁磁层中的至少一个形成肖特基结。
3.根据权利要求1的磁存储单元，其特征还在于：
数字线(35)电连接于第一铁磁层；以及
位线(36)电连接于第二铁磁层。
4.根据权利要求3的磁存储单元，其特征还在于位于第一铁磁层与数字线之间的磁性层(34)，用于钉扎第一铁磁层内的磁矢量。
5.根据权利要求1的磁存储单元，其特征还在于一个隔开半导体材料层的栅接点(37)，用于控制通过半导体层的电子流。
6.根据权利要求5的磁存储单元，其特征还在于：
数字线(35)电连接于第一铁磁层；以及
位线(36)电连接于第二铁磁层。
7.根据权利要求6的磁存储单元，其特征还在于位于第一铁磁层与数字线之间的磁性层(34)，用于钉扎第一铁磁层内的磁矢量。
8.一种磁存储器，包括：
第一导电部分；
第一铁磁材料层(11)，与第一导电部分电接触；
第二铁磁材料层(13)；
半导体材料层(12)，位于第一与第二铁磁材料层之间，它以第一和第二铁磁材料层中的至少一个来形成p-n结；
第二导电部分，与第二铁磁材料层电接触，其中，第一铁磁材料层，半导体材料层，以及第二铁磁材料层形成一个磁存储单元，该磁存储单元既可以充当一个存储单元又可以充当一个二极管，第一与第二导电部分形成传感线；以及
导电数字线(35)，位于靠近磁存储单元以便提供磁场，当数字线被激发时，至少部分地将第一与第二铁磁材料层中的一个之上的磁矢量从沿该层长度的第一个方向转换到沿该层长度相反的第二个方向。
9.根据权利要求8的磁存储器，还包括隔开半导体材料层的栅区(37)，用于控制第一与第二铁磁材料层之间的以及通过半导体材料层的电子流。
CNB001352547A 1999-12-13 2000-12-12 具有集成的半导体器件的mram Expired - Fee Related CN1200430C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/460,056 US6285581B1 (en) 1999-12-13 1999-12-13 MRAM having semiconductor device integrated therein
US09/460,056 1999-12-13

Publications (2)

Publication Number Publication Date
CN1300077A CN1300077A (zh) 2001-06-20
CN1200430C true CN1200430C (zh) 2005-05-04

Family

ID=23827246

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001352547A Expired - Fee Related CN1200430C (zh) 1999-12-13 2000-12-12 具有集成的半导体器件的mram

Country Status (7)

Country Link
US (1) US6285581B1 (zh)
EP (1) EP1109169B1 (zh)
JP (1) JP2001203332A (zh)
KR (1) KR20010062244A (zh)
CN (1) CN1200430C (zh)
DE (1) DE60021997T2 (zh)
SG (1) SG88806A1 (zh)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW440835B (en) * 1998-09-30 2001-06-16 Siemens Ag Magnetoresistive memory with raised interference security
KR100408576B1 (ko) * 1999-03-19 2003-12-03 인피니언 테크놀로지스 아게 기억 셀 어레이 및 그의 제조 방법
JP4491870B2 (ja) * 1999-10-27 2010-06-30 ソニー株式会社 不揮発性メモリの駆動方法
EP1134743A3 (en) * 2000-03-13 2002-04-10 Matsushita Electric Industrial Co., Ltd. Magneto-resistive device and magneto-resistive effect type storage device
JP3604617B2 (ja) * 2000-06-12 2004-12-22 富士通株式会社 磁気検出素子
US6351409B1 (en) * 2001-01-04 2002-02-26 Motorola, Inc. MRAM write apparatus and method
US6649423B2 (en) * 2001-10-04 2003-11-18 Hewlett-Packard Development Company, L.P. Method for modifying switching field characteristics of magnetic tunnel junctions
US6636436B2 (en) 2001-10-25 2003-10-21 Hewlett-Packard Development Company, L.P. Isolation of memory cells in cross point arrays
US20030229058A1 (en) * 2001-11-13 2003-12-11 Moran Edmund J. Aryl aniline beta2 adrenergic receptor agonists
KR100465598B1 (ko) * 2001-12-26 2005-01-13 주식회사 하이닉스반도체 쇼트키 다이오드를 이용한 마그네틱 램
JP4157707B2 (ja) * 2002-01-16 2008-10-01 株式会社東芝 磁気メモリ
DE10209508B4 (de) * 2002-03-05 2009-01-15 Forschungszentrum Jülich GmbH Verfahren zur Speicherung von Daten in einem MRAM-Datenspeicher
WO2003098632A2 (en) * 2002-05-16 2003-11-27 Nova Research, Inc. Methods of fabricating magnetoresistive memory devices
JP3643823B2 (ja) 2002-09-30 2005-04-27 株式会社東芝 磁気抵抗効果素子
US6809388B2 (en) * 2002-10-31 2004-10-26 Hewlett-Packard Development Company, L.P. Magnetic sensor based on efficient spin injection into semiconductors
US20040089905A1 (en) * 2002-10-31 2004-05-13 Ossipov Viatcheslav V. Magnetic sensor using spin injection through a semiconductor with a graded doping profile
US6956766B2 (en) * 2002-11-26 2005-10-18 Kabushiki Kaisha Toshiba Magnetic cell and magnetic memory
JP2004179483A (ja) * 2002-11-28 2004-06-24 Hitachi Ltd 不揮発性磁気メモリ
EP1603168B1 (en) * 2003-03-07 2017-01-11 Japan Science and Technology Agency Field-effect transistor with spin-dependent transmission characteristic with half-metal source and drain
JP2004319587A (ja) * 2003-04-11 2004-11-11 Sharp Corp メモリセル、メモリ装置及びメモリセル製造方法
JP2005109263A (ja) * 2003-09-30 2005-04-21 Toshiba Corp 磁性体素子及磁気メモリ
US6947333B2 (en) * 2003-10-30 2005-09-20 Hewlett-Packard Development Company, L.P. Memory device
DE602005022398D1 (de) * 2004-11-30 2010-09-02 Toshiba Kk Anordnung der Schreiblinien in einer MRAM-Vorrichtung
CN100459149C (zh) * 2005-03-24 2009-02-04 株式会社日立制作所 导电控制器件
ATE510286T1 (de) 2005-09-30 2011-06-15 Nxp Bv Nanodraht- magnet-ram
US8084835B2 (en) * 2006-10-20 2011-12-27 Avalanche Technology, Inc. Non-uniform switching based non-volatile magnetic based memory
US8535952B2 (en) * 2006-02-25 2013-09-17 Avalanche Technology, Inc. Method for manufacturing non-volatile magnetic memory
US8018011B2 (en) * 2007-02-12 2011-09-13 Avalanche Technology, Inc. Low cost multi-state magnetic memory
US8508984B2 (en) * 2006-02-25 2013-08-13 Avalanche Technology, Inc. Low resistance high-TMR magnetic tunnel junction and process for fabrication thereof
US8183652B2 (en) * 2007-02-12 2012-05-22 Avalanche Technology, Inc. Non-volatile magnetic memory with low switching current and high thermal stability
US8063459B2 (en) * 2007-02-12 2011-11-22 Avalanche Technologies, Inc. Non-volatile magnetic memory element with graded layer
US7732881B2 (en) * 2006-11-01 2010-06-08 Avalanche Technology, Inc. Current-confined effect of magnetic nano-current-channel (NCC) for magnetic random access memory (MRAM)
US8058696B2 (en) * 2006-02-25 2011-11-15 Avalanche Technology, Inc. High capacity low cost multi-state magnetic memory
US20070253245A1 (en) * 2006-04-27 2007-11-01 Yadav Technology High Capacity Low Cost Multi-Stacked Cross-Line Magnetic Memory
US20080246104A1 (en) * 2007-02-12 2008-10-09 Yadav Technology High Capacity Low Cost Multi-State Magnetic Memory
JP5072392B2 (ja) * 2007-03-08 2012-11-14 株式会社東芝 縦型スピントランジスタ及びその製造方法
JP2009064826A (ja) * 2007-09-04 2009-03-26 Tdk Corp スピントランジスタ及びその製造方法
JP5455313B2 (ja) * 2008-02-21 2014-03-26 株式会社東芝 磁気記憶素子及び磁気記憶装置
WO2009107780A1 (ja) * 2008-02-28 2009-09-03 日本電気株式会社 磁気抵抗記憶装置及びその動作方法
US8802451B2 (en) 2008-02-29 2014-08-12 Avalanche Technology Inc. Method for manufacturing high density non-volatile magnetic memory
JP4908540B2 (ja) 2009-03-25 2012-04-04 株式会社東芝 スピンｍｏｓｆｅｔおよびリコンフィギャラブルロジック回路
US7986572B2 (en) * 2009-08-17 2011-07-26 Magic Technologies, Inc. Magnetic memory capable of minimizing gate voltage stress in unselected memory cells
JP2013089890A (ja) * 2011-10-21 2013-05-13 Toshiba Corp 磁気記憶素子
TWI559450B (zh) * 2014-04-18 2016-11-21 力晶科技股份有限公司 記憶體結構及其操作方法
RU2573200C2 (ru) * 2014-11-20 2016-01-20 Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский университет "Московский институт электронной техники" Магниторезистивная ячейка памяти и способ ее использования
CN109859785B (zh) * 2019-01-11 2020-11-06 中电海康集团有限公司 一种时钟自适应访问mram的装置
WO2020160358A1 (en) * 2019-01-31 2020-08-06 Northwestern University Magnetic memory device using doped semiconductor layer

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4780848A (en) 1986-06-03 1988-10-25 Honeywell Inc. Magnetoresistive memory with multi-layer storage cells having layers of limited thickness
US5343422A (en) 1993-02-23 1994-08-30 International Business Machines Corporation Nonvolatile magnetoresistive storage device using spin valve effect
DE4320514A1 (de) * 1993-06-22 1995-01-05 Forschungszentrum Juelich Gmbh Neues optisches Schreibverfahren und Schichtsystem für magnetooptische Datenspeicher
US5745408A (en) * 1996-09-09 1998-04-28 Motorola, Inc. Multi-layer magnetic memory cell with low switching current
US5734605A (en) 1996-09-10 1998-03-31 Motorola, Inc. Multi-layer magnetic tunneling junction memory cells
JP3655445B2 (ja) * 1996-09-17 2005-06-02 株式会社東芝 光半導体装置
DE69723963T2 (de) * 1996-12-02 2004-06-17 Koninklijke Philips Electronics N.V. Seitliche magento-elektronische vorrichtung unter ausnutzung eines quasi zwei-dimensionalen elektrogases
US5774394A (en) * 1997-05-22 1998-06-30 Motorola, Inc. Magnetic memory cell with increased GMR ratio
US5838608A (en) * 1997-06-16 1998-11-17 Motorola, Inc. Multi-layer magnetic random access memory and method for fabricating thereof
US5959880A (en) * 1997-12-18 1999-09-28 Motorola, Inc. Low aspect ratio magnetoresistive tunneling junction
US6069820A (en) * 1998-02-20 2000-05-30 Kabushiki Kaisha Toshiba Spin dependent conduction device
US5943574A (en) 1998-02-23 1999-08-24 Motorola, Inc. Method of fabricating 3D multilayer semiconductor circuits
JPH11330387A (ja) * 1998-05-13 1999-11-30 Sony Corp 磁化制御方法、情報記録方法及び情報記録素子
DE69923386T2 (de) * 1998-05-13 2005-12-22 Sony Corp. Bauelement mit magnetischem Material und Adressierverfahren dafür
JP4076197B2 (ja) * 1999-05-19 2008-04-16 株式会社東芝 磁性素子、記憶装置、磁気再生ヘッド、３端子素子、及び磁気ディスク装置

Also Published As

Publication number Publication date
EP1109169B1 (en) 2005-08-17
KR20010062244A (ko) 2001-07-07
JP2001203332A (ja) 2001-07-27
CN1300077A (zh) 2001-06-20
EP1109169A3 (en) 2001-09-19
DE60021997D1 (de) 2005-09-22
DE60021997T2 (de) 2006-01-26
EP1109169A2 (en) 2001-06-20
SG88806A1 (en) 2002-05-21
US6285581B1 (en) 2001-09-04

Similar Documents

Publication Publication Date Title
CN1200430C (zh) 具有集成的半导体器件的mram
US7679155B2 (en) Multiple magneto-resistance devices based on doped magnesium oxide
CN1221978C (zh) 非易失性磁存储单元和器件
US6590806B1 (en) Multibit magnetic memory element
CN100350495C (zh) 具有软基准层的磁阻器件
US20100148167A1 (en) Magnetic tunnel junction stack
CN1427416A (zh) 具有软基准层的磁存储器件
US7626857B2 (en) Current induced magnetoresistance device
CN1930628A (zh) 用于磁隧道结的独立写入和读取访问构造
CN1409321A (zh) 具有软基准层的磁阻器件的读取方法
US8659939B2 (en) Spin-torque memory with unidirectional write scheme
CN1606093A (zh) 使用转矩的非易失性磁存储单元和使用它的随机存取磁存储器
KR20030055390A (ko) 마그네틱 램
CN102339638A (zh) 具有电子反射绝缘间隔层的stram
CN101853918B (zh) 单电子磁电阻结构及其应用
US7852667B2 (en) ST-RAM employing a magnetic resonant tunneling diode as a spacer layer
US6839274B2 (en) Magnetic random access memory
US6902940B2 (en) Method for manufacture of MRAM memory elements
US7505308B1 (en) Systems involving spin-transfer magnetic random access memory
CN1276435C (zh) 磁随机存取存储器及其制造方法
WO2019066881A1 (en) CRITICAL CURRENT CURRENT SPIN TRANSFER TORQUE MEMORY DEVICES (STTM) AND COMPUTER DEVICE COMPRISING THE SAME
CN1149578C (zh) 磁致电阻元件及其在存储单元装置中作为存储元件的应用
CN100459149C (zh) 导电控制器件
JP2005197271A (ja) 強磁性半導体を用いた電界効果トランジスタと及びこれを用いた不揮発性メモリ
US6849466B2 (en) Method for manufacturing MTJ cell of magnetic random access memory

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: FREEDOM SEMICONDUCTORS CO.

Free format text: FORMER OWNER: MOTOROLA, INC.

Effective date: 20040820

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20040820

Address after: Texas in the United States

Applicant after: FreeScale Semiconductor

Address before: Illinois Instrunment

Applicant before: Motorola, Inc.

C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20090306

Address after: Arizona USA

Patentee after: EVERSPIN TECHNOLOGIES, Inc.

Address before: Texas in the United States

Patentee before: FreeScale Semiconductor

ASS Succession or assignment of patent right

Owner name: EVERSPIN TECHNOLOGIES, INC.

Free format text: FORMER OWNER: FREEDOM SEMICONDUCTORS CO.

Effective date: 20090306

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050504

Termination date: 20131212