CN1192426C - 铜互连 - Google Patents

铜互连 Download PDF

Info

Publication number
CN1192426C
CN1192426C CNB008091978A CN00809197A CN1192426C CN 1192426 C CN1192426 C CN 1192426C CN B008091978 A CNB008091978 A CN B008091978A CN 00809197 A CN00809197 A CN 00809197A CN 1192426 C CN1192426 C CN 1192426C
Authority
CN
China
Prior art keywords
copper
twin
interconnection
grain
boundary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB008091978A
Other languages
English (en)
Other versions
CN1357157A (zh
Inventor
冈林秀和
藤井明子
上野和良
斋藤修一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1357157A publication Critical patent/CN1357157A/zh
Application granted granted Critical
Publication of CN1192426C publication Critical patent/CN1192426C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及铜层或铜合金层互连，其特征在于铜或铜合金的至少50%的晶粒形成孪晶，并且在铜或铜合金的孪晶中，共格地形成带有一个{111}面的孪晶间界。因此本发明的铜互连是高度可靠的，并且制造成本低。

Description

铜互连
技术领域
本发明涉及高度可靠的、同时容易制造的采用铜或铜合金的互连。
背景技术
除了铜以外还含有锡等的铜和铜合金已经广泛地代替铝用于集成电路的互连，以便作为高性能、同时高度可靠性的用于LSI(大规模集成电路)的互连，这是因为它们具有比铝和铝合金低的电阻和高的耐迁移性(电迁移和应力迁移)。
对于铝基互连，为了提高互连的可靠性，做了很大的努力以便形成满意的大晶粒尺寸的膜和高度<111>取向的膜。使用同时呈现为<111>结构的高性能的大晶粒尺寸的膜本质上具有等同于减少原子的高迁移速度的晶界的效果。
一般情况下，与穿过具有小∑-值的晶格或重合晶界的原子的迁移速度相比，穿过分离相邻晶粒的不规则晶界或处于弱取向关系的晶界(具有大∑-值的晶界，∑-值定义为位于所谓重合晶界处的重合晶格的密度的倒数)的原子的迁移速度明显高，其中所述相邻晶粒之间存在大取向差(取向错误)并且不存在任何特殊取向关系。
相应地，对于宽互连，例如用于电源线的互连(一般称为具有比平均粒径大的宽度的互连或具有多粒(polygranular)晶界结构的互连)，其中穿过晶界的迁移是显著的，减少原子的高迁移速度的这种晶界被认为是用于提高耐迁移性的标准策略之一。
当线宽变得小于平均粒径时，互连的晶界结构采用近竹节晶界结构，其中多粒晶界部分和竹节晶界部分相混合，而在宽度更窄的互连中，采用几乎不包含任何多粒晶界部分的竹节晶界结构。在带有近竹节晶界结构的互连中，耐迁移性基本上由穿过多粒晶界部分中的晶界的迁移速度确定。
对此，在竹节晶界互连中，由于在互连长度方向不存在从一端延伸到另一端的连续晶界，因此原子的远程迁移基本上取决于穿过互连金属和绝缘膜之间的界面和/或多层互连金属层之间的界面的迁移。
此外，关于从互连内部向界面的近程迁移，认为其大部分穿过竹节晶界，在这种情况下，具有小∑-值的重合晶界的增加，换言之，<111>取向的增强被认为对实现增强耐迁移性是个有效的手段，尽管对于多粒互连不是那么有效。
耐迁移性不仅取决于上述迁移速度，而且取决于产生空位的容易程度和实际位置。空位易于在晶界与互连表面(包括侧向和底部表面)的交叉处形成。由于易于在不规则晶界或具有大∑-值的重合晶界与表面交叉的地方形成空位，因此<111>取向的增强和这种晶界的最终减少也被认为对实现提高耐迁移性是个有效的手段。
同样，对于铜互连，已经报导了为了提高耐迁移性而采用大晶粒尺寸的膜(日本专利申请公开No.315327/1993)和形成同时表现为<111>取向的高性能的大晶粒尺寸的膜的方法(日本专利申请公开No.125954/1989)。另外，已经报导了使用<111>取向的百分比为90％或更高的铜膜提高Cu互连的耐酸性(日本专利申请公开No.275617/1994)，或增强其耐迁移性(日本专利申请公开No.27656/1986)。
然而，本发明人发现，在铜互连的情况下，在一个方向具有强优先性的取向的大晶粒尺寸的膜的形成没有在铝互连的情况下的形成来得容易，并且产生这样的问题，即必须额外引入特殊制造步骤或必须把制造步骤的条件限制到很窄范围。
发明内容
本发明的目的是提供高度可靠的、同时容易制造的含铜或铜合金的互连，没有采用在一个方向上具有特别强的优选取向的膜，这种膜在常规技术中是很难制造的，但是一直在探索着。
为实现上述目的，本发明提供了一种铜层互连，其中至少50％的铜晶粒形成孪晶，并且在铜的孪晶中，共格地形成带有一个{111}面的孪晶间界。
为实现上述目的，本发明还提供了一种铜合金层互连，其中铜为主要成分，其特征在于，至少50％的铜合金晶粒形成孪晶，并且在铜合金的孪晶中，共格地形成带有一个{111}面的孪晶间界。
由此本发明能提供高度可靠的、同时以低成本制造的铜或铜合金互连。
附图说明
图1-4分别是表示本发明的实例1-4的膜的孪晶状态的视图。
具体实施方式
在铜孪晶中，通常，共格地形成带有一个{111}面的孪晶间界。这里，确定晶粒时，任何相干孪晶间界也被认为是晶界。穿过这种相干孪晶间界的原子的电迁移速度基本上与穿过晶格的原子的迁移速度一样小，因此从可靠性方面考虑，基本上可以忽略这种孪晶间界的存在，并且形成孪晶的两个晶粒实际上被认为是一个大晶粒。
换言之，实际上，粒径很大。在具有大于平均粒径的线宽的多粒晶界结构互连中，当晶粒变大时，存在于互连长度方向上的晶界的数量在减少，并且迁移速度在降低，因而更显著地增强了耐电迁移性。
此外，在具有等于或小于平均粒径的线宽的近竹节或竹节晶界互连中，随着近程迁移的减少，提高了耐迁移性，尽管在多粒晶界互连中不是这样。
另外，形成孪晶导致整个膜的晶界能量降低。即，高能晶界消失，并且出现低能晶界和孪晶间界。换言之，孪晶间界以外的晶界的能量在降低。
低晶界能量的晶界基本上是具有低∑-值的晶界，并且穿过这种晶界的原子的电迁移速度被认为比穿过高晶界能量的晶界的原子的电迁移速度低。简言之，希望形成孪晶不仅通过使晶粒尺寸大些来减少不规则晶界，而且降低除了孪晶间界之外的晶界的电迁移速度。
此外，即使在晶界与表面的交接处，经常是产生空位的位置，如果晶界能量低，很难产生空位，并且希望耐迁移性提高。这种效果不仅给多粒晶界互连带来有利结果，而且对于具有比平均粒径小的线宽的近竹节晶界或竹节晶界互连也带来有利结果。
此外，本发明人认识到，经常制造通过重复序列A/B/A……所述的结构(对应图1中的晶粒1和2。在这种情况下，晶粒1和2的取向分别是<111>和<511>取向，但是也可观察到其它取向的组合)，其中A/B是具有两个取向(称为A和B)的孪晶。实际上，这种结构可用于极大晶粒。另外，如果由于其低晶界形成能量而使铜发生这种情况，可以很容易形成其中大部分晶粒处于孪晶关系和它们的取向优选采取两个方向的这种膜，并且膜的形成变得比高度<111>取向结构的常规形成更容易。
下面介绍根据本发明的包括铜或铜合金层的互连的制造方法。
首先，利用电镀法、化学汽相淀积法(CVD)、溅射法等方法生长铜或铜合金膜(以下称为铜基膜)。然后对得到的铜基膜进行热处理，以便使至少50％的铜或铜合金的晶粒形成孪晶。
热处理例如在以下步骤中进行。首先，将其上形成铜基膜的衬底设置在加热炉中，并且用不与铜基膜反应的气体(惰性气体)如氮、氦或氩填充加热炉内部。之后，通过升高加热炉的温度，将衬底温度设定在80-120℃范围内。这里，下列的步骤都是在惰性气体的环境中进行的。
接着，在控制加热速度的同时，升高衬底温度。为使所得到的晶界结构具有预定的效果，即，使铜或铜基膜的至少50％的晶粒形成孪晶的效果，将加热速率设定为优选不小于1℃/min，并且更优选不小于5℃/min。此外，还优选设定为不大于50℃/min，更优选设定为不大于30℃/min。
当衬底温度达到目标温度之后，利用温度调整，使衬底温度保持在距离目标温度±5℃的范围内。为使所得到的晶界结构具有预定的效果，即，使铜或铜基膜的至少50％的晶粒形成孪晶的效果，目标温度设定为优选不低于180℃，更优选不低于200℃。另外，还优选设定为不高于500℃，更优选不高于400℃。而且，处于目标温度的保持时间根据铜基膜的面积设定。但通常不短于5分钟，并且不长于10小时。
完成在目标温度的处理之后，降低衬底温度，同时控制冷却速率。为使所得到的晶界结构具有预定的效果，即，使铜或铜基膜的至少50％的晶粒形成孪晶的效果，冷却速度的绝对值设定为优选不小于1℃/min，更优选不小于5℃/min。此外，优选设定为不大于50℃/min，更优选不大于30℃/min。
利用将互连加工成型的方法如化学机械抛光(CMP)法、湿刻蚀法或干刻蚀法，将用上述方式获得的铜基膜制成互连。
虽然这里示出了其中在热处理之后进行将互连加工成型的例子，但是可以在借助将互连加工成型方式成形互连之后进行热处理。当采用后种方法时，使热处理中在目标温度的保持时间最佳化，这取决于线宽，这里，如果线宽较宽，则将保持时间设定为长些。
在上述制造方法中，虽然在铜互连的情况下，同时在一个方向具有强优选性的取向的大晶粒尺寸的膜的形成没有铝互连的形成来得容易，但是不需要另外引入特殊制造步骤或将制造步骤条件限制到较窄范围。
此外，通过上述制造方法，铜基膜中的孪晶形成相干孪晶间界。穿过这种相干孪晶间界的原子的电迁移速度基本上与穿过晶格的原子的电迁移速度一样小，因此从可靠性方面考虑，可以基本上忽略这种孪晶间界的存在，形成孪晶的两个晶粒实际上可看作是一个大晶粒，这样，实际上使晶粒直径变大。由于减少了晶界数量，晶粒尺寸的增加降低了迁移速度。此外，通过形成孪晶，晶界能量在降低。晶界能量的降低减少了晶界部分中的空位形成的概率。这些效果使耐电迁移性增强。
下面参考实例详细介绍本发明。
实例1
作为实例1，介绍通过向铜籽晶层/钽/氧化硅/硅衬底的结构上施加电镀制造的<511>取向铜膜(膜1)的结果，其中铜籽晶层/钽/氧化硅/硅衬底的结构利用了阻挡钽膜和通过准直溅射形成的铜籽晶层。
图1表示通过用于膜的电子后向-散射衍射(以下缩写为EBSD)法的测量中获得的晶粒图的一部分，其中所述膜是通过镀覆铜膜然后利用210℃的目标温度、在氮气体中对其进行热处理30分钟制造的。
这里，在衬底温度升高到100℃之后，以10℃/min的速率进一步升高到210℃。然后温度保持在210℃达30分钟，之后以15℃/min的速率降低温度。
在EBSD测量中，测量各个晶粒的的取向。利用这些测量结果，可计算给定晶粒之间的取向错误。在由V.Randle所著的“MicrotextureDetermination and Its Application(显微组织确定及其应用)”The Instituteof Materials(材料研究院)，伦敦1992中有这个技术的详细介绍。
图1中的所有晶粒当中的孪晶关系的检测表明大得足以覆盖图1中所示的两个或多个测量点(在本例中为0.04μm2或更大)的50个晶粒中46个(92％)是孪晶关系。
在图1中，分隔具有彼此孪晶关系的相邻晶界的晶界由白线示出，分隔没有孪晶关系的晶界的晶界由黑线示出。清楚可见，大部分晶粒具有由白线所示的孪晶间界。
从这个晶粒图看出，比较在<100>、<110>、<111>或<511>方向取向的晶粒表面的面积，其结果表明在该膜中的各自占据面积是：<100>取向晶粒为0％，<110>取向晶粒为2％，<111>取向晶粒为20％，<511>取向晶粒为56％，并且其它取向的(包括未测量区域)为22％或以下，<511>取向晶粒是主要的。
实例2
作为实例2，介绍其中向长射程溅射籽晶上施加电镀的用于<111>取向膜(膜2)的结果。在样品保持在环境温度下2000小时之后进行测量得到这些结果，如图2中所示的孪晶间界所示，几乎所有大晶粒都与这个样品中的孪晶有关。
然而，该膜中各自占据面积为：<111>取向晶粒为30％，<511>取向晶粒为23％，<110>取向晶粒为8％，<100>取向晶粒为7％，其它取向晶粒为32％，表示这种膜与上述镀覆铜膜1具有不同的取向。
此外，在要注入如铜、钽或镓离子等离子的铜膜中，证实了虽然<100>取向晶粒增加了，但是在这些膜的任何膜中，至少50％的晶粒形成孪晶。
实例3
作为实例3，在图3中示出了用于利用标准波纹(damascene)线形成法制造的波纹装饰线获得结果。在本例中，存在装饰宽度为5μm的互连的结果，证实了测量中至少50％的晶粒是孪晶关系，与无图形膜的情况一样。虽然，在波纹装饰线的情况下，发现更加不可测量的区域(由图3中最小尺寸点标示的区域)，与无图形膜的测量结果相比，这大概是由在利用化学机械抛光(CMP)法形成互连图形时产生的擦伤等造成的。
实例4
作为实例4，在图4中示出用于具有小于平均粒径的线宽(0.56μm)的互连的结果。该结果是在平行于互连长度方向的截面处测量的。在本例中，至少90％的晶粒是孪晶关系。当这个晶界的截面图表示的互连结构是近竹节晶界结构时，在它们的互连表面测量的结果也表示为近竹节晶界结构。而且，从EBSD测量的数据的分析看出，断定这里存在图1所示的这种多孪晶结构，此外，竹节晶界部分中的大量孪晶间界是共格晶界。
这个结果表明，在本实施例的互连中，空位产生的比率落入互连中间。此外，图4中的互连的截面图不是平的而是波浪形的，这是由于在EBSD测量期间因位于互连周围的带电绝缘膜而在电子束中产生漂移引起的。
此外，采用在与例1和2相同的条件下并使用集成电路的标准波纹装饰线形成技术形成的两种不同种类的镀覆铜膜，制造波纹装饰线，即具有比平均粒径大的线宽的一个互连(线宽为8μm)和具有比平均粒径小的线宽的另一个互连(线宽为0.4μm)。在275℃的温度和2MA/cm2的电流下对制造的互连进行电迁移测试。结果表明，如表1所示，厚互连和薄互连的寿命分别是参考文献中使用的铝互连的约10倍和2.5倍，这样，两种膜都可以实现高可靠性。
上述结果列于表1中。
                 表1电迁移寿命(T50)
    样品种类                  寿命(T50)
    线宽：8μm     线宽：0.4μm
    膜1     580小时     290小时
    膜2     620小时     310小时
    铝互连     50小时     120小时
T50：达到50％缺陷的时间
构成实例的互连的至少50％的晶粒形成孪晶。认为结果是对迁移有负面影响的晶界减少了，因此增强了耐迁移性。
虽然这里介绍了实例，但是使电镀条件不变，本发明人发现电镀条件、籽晶材料和其制造条件都影响膜的取向和孪晶的取向，而且还认识到那些问题不会对孪晶形成有大影响。
这里已经利用电镀波纹装饰线介绍了实施例，但是应当理解本发明不限于电镀波纹装饰线，对于本领域技术人员来说很显然本发明可以适用于常规互连，如利用铜膜淀积方法如化学汽相淀积(CVD)法或溅射法、或借助干刻蚀等方法形成的铜互连。

Claims (8)

1.一种铜层互连，其特征在于，至少50％的铜晶粒形成孪晶，并且在铜的孪晶中，共格地形成带有一个{111}面的孪晶间界。
2.根据权利要求1所述的铜层互连，其中，铜层互连的宽度大于形成铜孪晶的晶粒的平均粒径。
3.根据权利要求1所述的铜层互连，其中，铜层互连的宽度小于形成铜孪晶的晶粒的平均粒径。
4.根据权利要求1所述的铜层互连，其中，铜层互连包括多粒晶界结构，近竹节晶界结构或竹节晶界结构。
5.一种铜合金层互连，其中铜为主要成分，其特征在于，至少50％的铜合金晶粒形成孪晶，并且在铜合金的孪晶中，共格地形成带有一个{111}面的孪晶间界。
6.根据权利要求5所述的铜合金层互连，其中，铜合金层互连的宽度大于形成铜合金孪晶的晶粒的平均粒径。
7.根据权利要求5所述的铜合金层互连，其中，铜合金层互连的宽度小于形成铜合金孪晶的晶粒的平均粒径。
8.根据权利要求5所述的铜合金层互连，其中，铜合金层互连包括多粒晶界结构，近竹节晶界结构或竹节晶界结构。
CNB008091978A 1999-06-22 2000-06-21 铜互连 Expired - Fee Related CN1192426C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP175564/99 1999-06-22
JP175564/1999 1999-06-22
JP17556499 1999-06-22

Publications (2)

Publication Number Publication Date
CN1357157A CN1357157A (zh) 2002-07-03
CN1192426C true CN1192426C (zh) 2005-03-09

Family

ID=15998296

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB008091978A Expired - Fee Related CN1192426C (zh) 1999-06-22 2000-06-21 铜互连

Country Status (6)

Country Link
US (1) US6670639B1 (zh)
EP (1) EP1205972A4 (zh)
KR (1) KR100451279B1 (zh)
CN (1) CN1192426C (zh)
TW (1) TW515849B (zh)
WO (1) WO2000079585A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106298634A (zh) * 2015-05-15 2017-01-04 中国科学院金属研究所 一种定向生长纳米孪晶铜的通孔填充方法及其应用

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4455214B2 (ja) * 2004-08-05 2010-04-21 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法
US7525152B2 (en) * 2006-03-02 2009-04-28 Freescale Semiconductor, Inc. RF power transistor device with metal electromigration design and method thereof
US7566653B2 (en) * 2007-07-31 2009-07-28 International Business Machines Corporation Interconnect structure with grain growth promotion layer and method for forming the same
JP5135002B2 (ja) 2008-02-28 2013-01-30 ルネサスエレクトロニクス株式会社 半導体装置
US7696093B2 (en) * 2008-08-12 2010-04-13 Advanced Micro Devices, Inc. Methods for forming copper interconnects for semiconductor devices
TWI432613B (zh) 2011-11-16 2014-04-01 Univ Nat Chiao Tung 電鍍沉積之奈米雙晶銅金屬層及其製備方法
TWI476878B (zh) * 2012-05-10 2015-03-11 Univ Nat Chiao Tung 包含有具優選方向成長之ＣｕＳｎ晶粒之電性連接結構及其製備方法
TWI455663B (zh) * 2012-10-16 2014-10-01 Univ Nat Chiao Tung 具有雙晶銅線路層之電路板及其製作方法
TWI490962B (zh) * 2013-02-07 2015-07-01 Univ Nat Chiao Tung 電性連接結構及其製備方法
CN104979356B (zh) * 2014-04-01 2018-07-06 中芯国际集成电路制造(上海)有限公司 半导体结构及切断其中存储单元区块连接的方法
TWI507548B (zh) * 2014-07-24 2015-11-11 Univ Nat Chiao Tung 具有優選排列方向之金膜、其製備方法、及包含其之接合結構
US9761523B2 (en) * 2015-08-21 2017-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure with twin boundaries and method for forming the same
US20190136397A1 (en) * 2017-11-08 2019-05-09 Rohm And Haas Electronic Materials Llc Electroplated copper
WO2023116715A1 (zh) * 2021-12-21 2023-06-29 中国科学院深圳先进技术研究院 一种孪晶铜材料和混合键合结构

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6127656A (ja) 1984-07-18 1986-02-07 Hitachi Ltd 配線構造体
JPH01125954A (ja) 1987-11-11 1989-05-18 Hitachi Ltd 配線材料の製造法
JP2839579B2 (ja) 1989-10-02 1998-12-16 株式会社東芝 半導体装置及びその製造方法
JPH03166731A (ja) 1989-11-27 1991-07-18 Hitachi Ltd 銅又は銅合金の配線方法及び構造
JPH04326521A (ja) 1991-04-26 1992-11-16 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH05315327A (ja) 1992-02-10 1993-11-26 Tadahiro Omi 半導体装置及びその製造方法
JP3119727B2 (ja) 1992-08-03 2000-12-25 キヤノン株式会社 画像形成装置
US6001461A (en) * 1992-08-27 1999-12-14 Kabushiki Kaisha Toshiba Electronic parts and manufacturing method thereof
US5709958A (en) * 1992-08-27 1998-01-20 Kabushiki Kaisha Toshiba Electronic parts
JPH06275617A (ja) 1993-03-24 1994-09-30 Hitachi Ltd 耐酸化性銅薄膜とその製法、並びにそれを用いた半導体装置
US5690752A (en) * 1993-06-14 1997-11-25 Santoku Metal Industry Co., Ltd. Permanent magnet containing rare earth metal, boron and iron
JPH11288937A (ja) 1998-04-03 1999-10-19 Kobe Steel Ltd 銅系配線膜の形成方法
JP3166731B2 (ja) 1998-09-28 2001-05-14 ダイキン工業株式会社 空気調和装置
JP3631392B2 (ja) * 1998-11-02 2005-03-23 株式会社神戸製鋼所 配線膜の形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106298634A (zh) * 2015-05-15 2017-01-04 中国科学院金属研究所 一种定向生长纳米孪晶铜的通孔填充方法及其应用

Also Published As

Publication number Publication date
KR100451279B1 (ko) 2004-10-06
CN1357157A (zh) 2002-07-03
TW515849B (en) 2003-01-01
WO2000079585A1 (en) 2000-12-28
EP1205972A1 (en) 2002-05-15
KR20020020915A (ko) 2002-03-16
EP1205972A4 (en) 2003-08-20
US6670639B1 (en) 2003-12-30

Similar Documents

Publication Publication Date Title
CN1192426C (zh) 铜互连
CN1767168A (zh) 差异掺杂的铜镶嵌结构与其制造方法
CN1139987C (zh) 半导体器件的互连结构及其制造方法
CN1191621C (zh) 具有高抗电迁移的导体的制作方法及其结构
CN1897245A (zh) 半导体器件及其制造方法
CN1909206A (zh) 半导体元件中内连线结构的制造方法
KR100383204B1 (ko) 반도체 장치 및 그 제조 방법
CN1618601A (zh) 作为铜阻挡层的电镀CoWP复合结构
CN1233852A (zh) 超薄单相金属导体扩散阻挡层
CN1477695A (zh) 半导体器件的制造方法
CN1731575A (zh) 半导体器件及其制造方法
CN1881558A (zh) 双镶嵌结构、内连结构及其制造方法
CN1174474C (zh) 在势垒层上淀积铜的方法
CN1267969C (zh) 半导体装置及其制造方法
CN1202273A (zh) 在用于集成电路的金属堆栈中钛和铝合金之间的改进界面
CN1601702A (zh) 互连结构上溅射蚀刻之原位金属阻障沉积
CN101038904A (zh) 半导体器件及其制造方法
US20080156636A1 (en) Homogeneous Copper Interconnects for BEOL
CN1158005A (zh) 能防止金属线路之间串扰的半导体器件及其制造方法
JP3741938B2 (ja) 銅配線の形成方法
CN1516896A (zh) 以沉积工艺将互连区域选择性合金化的方法
CN1728380A (zh) 半导体器件
CN1304168A (zh) 通过掺杂形成抗电迁移结构的方法
CN1291477C (zh) 改善内连线结构的电性质量的方法
CN1474439A (zh) 减少铜导线龟裂与变形的方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: TOKYO, JAPAN TO: KANAGAWA, JAPAN

TR01 Transfer of patent right

Effective date of registration: 20100805

Address after: Kanagawa, Japan

Patentee after: NEC Corp.

Address before: Tokyo, Japan

Patentee before: NEC Corp.

C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CORP.

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050309

Termination date: 20190621

CF01 Termination of patent right due to non-payment of annual fee