TW515849B - Copper interconnection and method of producing the same - Google Patents

Description

515849 五、發明說[社j：i) _,_ 1 發明背景 發明之領域 本發明係關於使用信賴性高且容易製造之銅或銅合金 之配線。 習知技# 銅或於銅内添加錫等之銅合金，因較鋁或鋁合金之電 阻為低，且對遷移（電致遷移或應力遷移）具有高耐性，故 取代鋁而做為高性能且高信賴度之LS I用配線，而逐漸用 為積體電路之配線。 鋁系配線中，為了提高配線之信賴性，致力於製作大 粒徑之膜或< 1 1 1 >配向強之膜。使用大粒徑且< 1 1 1 >配向強 之膜，本質上係在於減少原子遷移速度大之粒界。 一般而言，通過形成粒界之相鄰結晶粒間之方位差異 (誤配向）大且於兩結晶粒間無特定方位關係之隨機粒界， 或方位關係弱之粒界（於所謂對應粒界中之對應晶格點密 度之倒數所定義之Σ值為大之粒界）之原子遷移速度，較 通過晶格或Σ值為小之對應粒界時為大。 因此，受通過粒界之遷移支配之電源線用配線等寬度 較廣之配線（一般稱為較平均粒徑為寬之配線，或石牆狀 粒界構造配線）中，減少如此原子遷移速度大之粒界，為 提高遷移耐性之基本方針之一。 若配線寬度較平均粒徑為小時，配線之粒界構造為石 牆狀粒界部與竹狀粒界部相混在之擬竹狀粒界構造，此 外，於微細之配線中，則成為幾乎不含石牆狀粒界部之竹

515849 五、發明說明（2) 狀粒界構造。於擬竹狀粒界構造配線中之遷移耐性，基本 上係由通過石牆狀粒界部中之粒界之遷移速度所支配。 然而，因於竹狀粒界配線中不存在於配線長方向相連 結之粒界，故原子之長距離遷移，基本上係由通過配線金 屬與絕緣膜之界面，或多層層積之配線金屬間之界面之遷 移所支配。 又，於由配線内部朝向界面之短距離遷移中，因經由 竹狀粒界之成分較大，故雖然不及石牆狀配線般，但此時 若增加Σ值為小之對應粒界，亦即提高< 1 1 1 >配向性，則 可有效提高遷移财性。 遷移耐性除了上述之遷移速度外，易受空洞之容易產 生度或產生處之影響。空洞易產生於粒界與配線表面（包 含侧面或底面）之交點。特別因隨機粒界或Σ值為高之對 應粒界於與表面之相交處容易產生空洞，故提高< 1 1 1 >配 向性以減少如此之粒界，亦可有效地改善遷移耐性。 銅配線中，為了提高遷移耐性，亦有採用使用大粒徑 膜（日本特開平5 - 3 1 5 3 2 7號公報）、或形成大粒徑且< 1 1 1 > 配向性強之膜之方法（日本特開平1 - 1 2 5 9 5 4號公報）等之報 告。此外，亦有使用< 1 1 1 >配向率為9 0 %以上之銅膜，可提 高C u配線之耐氧化性（曰本特開平6 - 2 7 5 6 1 7號公報）、或提 高遷移耐性（曰本特開昭6 1 - 2 7 6 5 6號公報）之報告。 然而，發明者們指出，於銅配線中，欲形成單方向具 有強配向且大粒徑之膜，並不如鋁配線般容易，因此，必 須導入特殊之製程或需將製程條件侷限於狹窄範圍。

515849 五、發明說明（3) 發明之揭示 本發明之目的係在，即使不使用如習知技術中所追求 之不易製造之於1方向極強配向之膜，亦可提供信賴性高 且製造容易之含銅或銅合金之配線。 為了達成上述目的，本發明係提供一種銅配線，其於 含銅或銅合金層之配線中，使過半數之銅或銅合金結晶粒 形成雙晶。 依據本發明，可提供信賴性高且製造成本低之銅及銅 合金配線。

較佳實施例之詳細說明 銅之雙晶中，一般形成（1 1 1)面整合為一之雙晶邊界 (在此，將整合之雙晶邊界亦視為結晶粒界，用以定義結 晶粒）。透過如此整合之雙晶邊界之原子電致遷移速度， 本質上與透過結晶晶格時相同程度地小，因此，就信賴性 之觀點而言，此雙晶邊界實質上可無視其存在，將形成雙 晶之2個結晶粒，實質上視為一個大結晶粒。 亦即，可實效地達成大粒徑化。若結晶粒變大，則於 配線寬較平均粒徑為大之石牆狀粒界構造配線中，因於配 線長方向連接之粒界數量減少，使遷移速度下降，故可顯 著提升電致遷移耐性。

又，於配線寬為平均粒徑以下之擬竹狀或竹狀粒界配 線中，因近距離之遷移亦減少，故雖然不若石牆狀粒界配 線般明顯，但其遷移耐性亦提升。 此外，形成雙晶，亦可減少膜整體之粒界能量。亦

第6頁

1515849

第7頁 515849 五、 發明說明（5) 熱處 理如以下述順 序進 行 。首先，將 形成銅 糸膜之基 板 置入加 熱爐，使加熱 爐内 充 滿氮、氦、 氬等與 銅系膜不 反 應之氣 體.（惰性氣體） 。其 後 ，使加熱爐 升溫， 讓基板溫 度 於8 0〜 1 2 0 °C之範圍 〇 又 ，以後之製程： ，全部在惰性氣 體 環境下 進行。 其次 ，邊控制升溫 速度 5 邊使基板溫 度上升 。因升溫 速 度會影 響所得之結晶 粒之 構 造，故為了 使過半 數之銅或 銅 合金結 晶粒成為雙晶 ，最 好 為1 °c /分以 上，而 5 °C /分則 更 佳。又 ，最好5 0 °C /分以下！ ，而3 (TC /分 以下則 更佳。 當基 板溫度到達目 標溫 度 後，將基板 溫度調 節成為目 標 溫度之 ± 5 t之範圍 ，目標溫度因會影響所得之結晶粒 之 構造， 故為了使過半 數之 銅 或銅合金結 晶粒成 為雙晶’ 最 好為 1 8 0 °C ，而 2 0 0 QC 以上 更 佳。又，最 好為5 0 0 °C以 下 ，而4 0 0 °C以下更佳( 〕又' ，於目標溫度之維持時間依據 銅 系膜之 面積而設定， 一般 設 為5分鐘以上1 0小時以下。 於以 目標溫度之處 理終 了 後，邊控制 降溫速 度，而使 基 板温度 降溫。降溫速 度之 絕 對值因影響 所得結 晶粒之構 造 ，故為 了使過半數之 銅或 銅 合金結晶粒 成為雙 晶，最好 為 1 t： / 分 ，而5 °C /分以 上更 佳 。又，最好 為 50 °C /分以 下 ，而3 0 °C /分以下更佳。 如以 上所得之銅系 膜， 藉 由化學機械 研磨法（C Μ P )、 濕 蝕刻法 、乾#刻法等 配線 化 加工法而成 為配線 0 又， 以上係以於熱 處理 後 進行配線化 力口工為 例說明， 但 亦可於 以配線化加工 形成 配 線後進行熱 處理。 採用後者

515849 五、發明說明（6) 之方法時，熱處理中之目標溫度之維持時間，依配線寬而 定，當配線寬度為寬時，宜將維持時間加長。 藉由如以上說明之製造方法，於銅配線時，形成於單 方向具有強配向，且為大粒徑之膜，雖然不如鋁時般容 易，但不需導入特殊製造製程，而將製造製程之條件限制 於狹窄範圍。 而且，依據如上之製造方法，銅系膜之雙晶可形成整 合之雙晶邊界。通過如此整合之雙晶邊界之原子電致遷移 速度，本質與通過結晶晶格時為同程度地小，故就信賴性 之觀點而言，此雙晶邊界實質上可忽視其存在，而形成雙 晶之2個結晶粒，貫質上可視為一個大結晶粒’可有效地 達成大粒徑化。結晶粒徑之擴大，可降低受粒界數減少影 響之遷移速度。又，藉由形成雙晶可減少粒界能量。而減 少粒界能量，可減少於粒界部之空洞產生機率。藉由此等 效果，可提升電致遷移耐性。 以下，以實施例具體說明本發明。 (實施例1 ) 實施例1係敘述於使用以阻障膜鈕/準直濺鍍所形成之 銅晶種層之銅晶種層/钽/氧化矽/矽基板上，進行電解電 鍍之<511〉配向銅膜（膜1)之結果。 圖1係表示於銅膜之電鍍後，藉由210 °C之目標溫度於 氮氣中進行3 0分鐘之熱處理，將此膜藉由電子線後方散亂 繞射（以下亦以英文Electron back-scatter d i f f r a c t i ο η之略稱E B S D表示）法所測量之結晶粒圖之一部

第9頁 515849 五、發明說明（7) 分0 又，將基板溫度升溫至1 0 0 °C後，以1 〇 °c /分之升溫速 度設為210 °c。又，以210 °c維持30分鐘後，以15 °C/分之 降溫速度進行冷卻。 藉由E B S D測量可測量個別結晶粒之方位，且可以其測 量結果算出各結晶粒間之誤配向。關於此技術之詳細内 容’可參考V· Randle 所著之Microtexture Determination and Its App 1 ications ( The Institute of Materials » London，1 9 9 2 ) 〇 調查圖1之全部結晶粒間之雙晶關係，結果可知以於 圖1中之為2測量點以上（於此測量例中為〇 · 〇 4 # m2)大小之 結晶粒為範圍，5 0個中有4 6個（9 2 % )之結晶粒為雙晶關 係。 圖1中.，將相鄰結晶粒界互為雙晶關係之粒界以白線 表示，而無雙晶關係之結晶粒間之粒界則以黑線表示。'可 知大部分之結晶粒為以白線表示之雙晶邊界。 由如此之結晶粒圖，比較< 1 0 0 >、< 1 1 0 >、< i i J >及 < 5 1 1 >方位之結晶粒之表面積，則得於此膜中，< 1 〇 〇 >配向 粒為0 %、< 1 1 〇 >配向粒為2 %、< 1 11 >配向粒為2 〇 %、< 5 1工 > 配 向粒為5 6 %，而其他為2 2 %以下（其中包含無法測量之區 域。），以< 5 1 1 >配向粒為多。 (實施例2 ) 貝施例2係欽述於長抛錢鍛晶種上，進行電錄之< 1 1 1 > 配向膜（膜2 )之結果。此雖為於常温下放置2 0 0 〇 ^時後所

第10頁 515849 五、發明說明（8) 測量之結果，但於由圖2所示之雙晶邊界可知，此試料中 幾乎全部之大結晶粒皆具雙晶。 然而，此膜中，< 1 1 1 >配向粒為3 0 %，< 5 1 1 >配向粒為 2 3 %，< 1 1 0 >配向粒為8 %，< 1 0 0 >配向粒為7 %，其他方位之 粒為3 2 %，為與上述之電鍍銅膜1時相異之配向性。 又，於植入銅、钽、鎵等離子之銅膜中，< 1 0 0 >配向 粒雖然增加，但確認於此等膜中，亦有過半數之結晶粒形 成雙晶。 (實施例3 ) 實施例3為使用標準之埋入配線形成法所製成之埋入 配線之結果。其示於圖3。此實施例係為寬度為5 // m之配 線之結果，但與全膜時同樣測量之結晶粒中，確認有過半 數為雙晶關係。又，埋入配線時，與於全膜之測量結果相 比，雖然無法測量之區域（圖3中之最小尺寸之點狀區域） 較多，但此可視為因為以化學機械研磨（CMP)法形成配線 圖型時之研磨損傷等所致。 (實施例4) 實施例4為配線寬較平均粒徑為小之（寬0 · 5 6 // in )配 線，於與配線長方向平行之剖面之測量結果。其示於圖 4。於此例中，亦為9 0 %以上之結晶粒為雙晶關係。配線構 造由此剖面之粒界圖觀之為擬竹狀粒界構造，而由配線表 面之測量結果，亦仍成為擬竹狀粒界構造。又，藉由E B S D 測量數據分析，可知除了存在如圖1所示之多重雙晶格造 外，竹狀粒界部之多數雙晶邊界係為整合邊界。

515849 五、發明說明（9) 此結果，意涵於本實施例之配線中，其配線中途之空 洞產生率減少。又，圖4中之配線剖面非相同而扭曲，此 係由於於E B S D測量時，由於對配線周圍絕緣膜之帶電，而 於電子束中產生漂移所致。 使用與實施例1及2之膜為同條件而形成之2種類之電 鍍銅膜，並使用積體電路之標準埋入配線形成方法，而製 成配線寬較平均粒徑為大之配線（配線寬8 // m )及較平均粒 徑為小之配線（配線寬0 · 4 // m)之埋入配線。將製成之配線, 以溫度2 7 5 °C、電流密度2 M A / c m2，進行電致遷移測試。結 果，如表1所示，與較常使用之鋁配線相比，粗配線為約 1 0倍之壽命，而細配線則為約2 · 5倍之壽命，而於任一膜 中，亦得到高信賴性。 以上結果示於表1。 (表1)電致遷移壽命(T50) 種類 壽命(T50) ’ 配線寬 配線寬0.4 // m 膜1 580小時 .290小時 膜2 620小時 310小時 鋁配線 50小時 • 120小時 T50 : 50%不良產生時間 實施例之構成配線之結晶粒之過半數’構成雙晶。此 結果，可減少對遷移產生不良影響之結晶粒界，而提高遷

第12頁 515849 五、發明說明（ίο) 移财性。 發明者們將此次電鍍條件設為一定而說明實施例，雖 然知道因電鍍條件、晶種材質及其製造條件，會使膜之配 向性或雙晶之配向改變，但亦瞭解對..於形成雙晶不會造成 太大影響。 本實施例中以電鍍埋入配線加以說明，但本發明只要 為銅配線即可並不限於電鍍埋入配線，而對於藉由氣相沈 積（C V D )法、濺鍍法等銅膜沈積方法、乾蝕刻等所形成之 習知型配線，當然亦可適用。

第13頁 515849 圖式簡單說明 # 圖1 :本發明之實施例1之膜中之雙晶狀態之示意圖。 圖2 :本發明之實施例2之膜中之雙晶狀態之示意圖。 圖3 :本發明之實施例3之膜中之雙晶狀態之示意圖。 圖4 :本發明之實施例4之膜中之雙晶狀態之示意圖。

第14頁

Claims (1)

1. 515849 ___案號 89112350_ 年月日 修正__ 六、申請專利範圍 下步驟： 一保溫步驟’在該基板的該溫度增加到該目標溫度之 後’使該基板的該溫度保持成該目標溫度達一維持時間。 7 ·如申睛專利範圍第6項之銅配線的製造方法，其中，將 該目標溫度設定在不小於180 t：且不大於5 0 0 X：的範圍内， 並將該維持時間設定在不小於5分鐘且不大於1 〇小時的範 圍内。

   8.如申請專利範圍第6項之銅配線的製造方法， 下步驟： X匕3 一降溫步驟 該維持時間之後 度降低。 在該基板的該溫度保持成該目標溫度達 而以一固定之冷卻速率使該基板的該溫 兮固〜專利乾圍弟8項之銅配線的製造方法，直中，將 Μ 口疋之冷卻速率設定在不小於1 八 分的範圍内。 丄C/分且不大於5(TC/