JPS6127656A - 配線構造体 - Google Patents
配線構造体Info
- Publication number
- JPS6127656A JPS6127656A JP14750984A JP14750984A JPS6127656A JP S6127656 A JPS6127656 A JP S6127656A JP 14750984 A JP14750984 A JP 14750984A JP 14750984 A JP14750984 A JP 14750984A JP S6127656 A JPS6127656 A JP S6127656A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- inclination
- angle
- conductor layer
- approximately
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は各種基板の上に形成された配線層の信頼性を向
上するための配線構造体に関するものである。
上するための配線構造体に関するものである。
従来の装置は、Ｌ、 Ｄ、 Ｈａｒｔｓｏｕｇｈ他、５
ｏｌｉｄＳｔａｔｅ Ｔｅｃｈｎｏｌｏｇｙ、 Ｄｅｃ
、 （１９７９） Ｐ６６によって示されている様に
、基板上に真空蒸着法やスパッタリング法によって導体
層を被着することによって形成されていた。すなわち、
第１図に示したように、基板１０表面に絶縁層１１の所
定位置に接続孔１３が形成され、その上にＡ１１１を主
成分とする合金、例えばＡＱ−３％Ｃｕ合金などによる
導体層１２が被着されていた。
ｏｌｉｄＳｔａｔｅ Ｔｅｃｈｎｏｌｏｇｙ、 Ｄｅｃ
、 （１９７９） Ｐ６６によって示されている様に
、基板上に真空蒸着法やスパッタリング法によって導体
層を被着することによって形成されていた。すなわち、
第１図に示したように、基板１０表面に絶縁層１１の所
定位置に接続孔１３が形成され、その上にＡ１１１を主
成分とする合金、例えばＡＱ−３％Ｃｕ合金などによる
導体層１２が被着されていた。
しかるにこの従来の配線においては、接続孔１３側壁が
基板主表面とする角（以後接続孔傾斜角と記す）θ□よ
りも、該接続孔１３上周辺の導体層１２の主表面の基板
主表面となす最大の角の絶対値（以下導体層傾斜角と記
す）０□の方が大きかったために、導体層１２の接続孔
１３下部における膜厚は、絶縁膜１１表面平坦部におけ
る膜厚よりも著しく減少するという欠点５を有していた
。
基板主表面とする角（以後接続孔傾斜角と記す）θ□よ
りも、該接続孔１３上周辺の導体層１２の主表面の基板
主表面となす最大の角の絶対値（以下導体層傾斜角と記
す）０□の方が大きかったために、導体層１２の接続孔
１３下部における膜厚は、絶縁膜１１表面平坦部におけ
る膜厚よりも著しく減少するという欠点５を有していた
。
例えば接続孔１３の深さがその狭い方の幅との比（以下
アスペクト比という）にほぼ等しい場合、導体層１２の
段差被覆性は０．１〜０．２に低下してしまい、配線の
信頼性や電流容量が低下する。
アスペクト比という）にほぼ等しい場合、導体層１２の
段差被覆性は０．１〜０．２に低下してしまい、配線の
信頼性や電流容量が低下する。
従って従来はこの最も段差被覆係数の低い部所を基準と
して電流容量値等を設定する必要があり、半導体装置の
設計上大きな制約となっていた。接続孔１３のアスペク
ト比がより大きくなればこの問題が一層深刻化すること
は当然である。
して電流容量値等を設定する必要があり、半導体装置の
設計上大きな制約となっていた。接続孔１３のアスペク
ト比がより大きくなればこの問題が一層深刻化すること
は当然である。
本発明の目的はこの様な従来の半導体装置の有する欠陥
を取り除き、表面が平坦化されてかつ結晶性も良好な導
体層を有する信頼度の高い配線構造体を提供することに
ある６なお再スパツタ率は膜形成時の基板バイアス印加
の有無による膜形成速度の変化の、基板バイアスを印加
せずに膜を形成した場合の膜形成速度に対する比と定義
する。
を取り除き、表面が平坦化されてかつ結晶性も良好な導
体層を有する信頼度の高い配線構造体を提供することに
ある６なお再スパツタ率は膜形成時の基板バイアス印加
の有無による膜形成速度の変化の、基板バイアスを印加
せずに膜を形成した場合の膜形成速度に対する比と定義
する。
また導体層の配向度とは、導体層のＸ線回折分析を行な
った際の、Ｘ線回折や電子線回折によるピーク強度の総
和に対する所定の面方位からの回折ピーク強度の比と定
義する。
った際の、Ｘ線回折や電子線回折によるピーク強度の総
和に対する所定の面方位からの回折ピーク強度の比と定
義する。
［発明の概要〕
本発明においては導体層の傾斜角θ２を接続孔の傾斜角
θ１よりも小さくすることによって導体層の段差被覆性
を大幅に向上させ、また導体層の主構成材料層の結晶面
方位をその優先配向面方位に配向させることによって、
配線装置の信頼性を大幅に向上させるものである。
θ１よりも小さくすることによって導体層の段差被覆性
を大幅に向上させ、また導体層の主構成材料層の結晶面
方位をその優先配向面方位に配向させることによって、
配線装置の信頼性を大幅に向上させるものである。
導体層傾斜角θ２は接続孔傾斜角θ１よりも１０〜２０
″小さいことが必要で、望ましくは３０〜５０°以上小
さいことが良品率、信頼性等の点で適していることがわ
かった。
″小さいことが必要で、望ましくは３０〜５０°以上小
さいことが良品率、信頼性等の点で適していることがわ
かった。
この様な導体層の形成方法としては、本発明においては
バイアススパッタ法を用いる。
バイアススパッタ法を用いる。
第２図を用いて本発明の詳細な説明する。
（実施例１）
集積回路用基板２０表面の厚さ約１μのＳｕｎ、からな
る絶縁層２１の所定位置に１．２ μｍ口の、側壁傾斜
角θ１が約８０°の接続孔２３が形成された上に再スパ
ツタ率が約５０％の条件下で約１．５ μｍ層のＡΩ−
０，５％Ｃｕ合金膜を導体層２２として形成した。この
時導体層２３の傾斜角θ２は約３０６と該導体層表面は
なだらかで、段差被覆性は約０．５ であった、また導
体層２３は（１１１）面に対して、配向度９７〜９９％
で配向していた。この様な（Ｉ’ｌｌ）面に配向した導
体層の耐エレクトロマイグレーション特性は、従来の配
線（配向度が６０〜７０％）よりも著しく向上する。な
お他の八〇を主成分とする合金膜を用いた場合もやはり
９０〜９９％の配向度で（１１１）面に配向することが
わかった。また導体層２２の主構成材料として以下に述
べる金属もしくはそれらを主成分どする合金を用いた場
合、それぞれ優先配向面方位に対して９０％以上の配向
度を示すことがわかった。
る絶縁層２１の所定位置に１．２ μｍ口の、側壁傾斜
角θ１が約８０°の接続孔２３が形成された上に再スパ
ツタ率が約５０％の条件下で約１．５ μｍ層のＡΩ−
０，５％Ｃｕ合金膜を導体層２２として形成した。この
時導体層２３の傾斜角θ２は約３０６と該導体層表面は
なだらかで、段差被覆性は約０．５ であった、また導
体層２３は（１１１）面に対して、配向度９７〜９９％
で配向していた。この様な（Ｉ’ｌｌ）面に配向した導
体層の耐エレクトロマイグレーション特性は、従来の配
線（配向度が６０〜７０％）よりも著しく向上する。な
お他の八〇を主成分とする合金膜を用いた場合もやはり
９０〜９９％の配向度で（１１１）面に配向することが
わかった。また導体層２２の主構成材料として以下に述
べる金属もしくはそれらを主成分どする合金を用いた場
合、それぞれ優先配向面方位に対して９０％以上の配向
度を示すことがわかった。
Ｔｉ； （１１・Ｏ）、Ｃｕ； （１１１）Ｍｏ
； （１１０） 、 Ｗ； （１１０）（実施例２
） 基板２０．絶縁層２１．接続孔２３としては実施例１と
同じ条件とした。導体層２２としてはＡｆｉ・１％Ｃｕ
／ Ｔ ａ ／ Ａ ｎ ・１％Ｃｕの層状構造で、
厚さがそれぞれ０．７．０．１ および０．７μｍのも
のを用いた。再スパツタ率は約８０％とした。導体層傾
斜角θ２は更に小さくなり、導体層２２の段差被覆性も
更に向上した。この条件下では、接続孔２３内部に導体
層２３が完全に埋め込まれ、導体層傾斜角０２１０６以
下となった。
； （１１０） 、 Ｗ； （１１０）（実施例２
） 基板２０．絶縁層２１．接続孔２３としては実施例１と
同じ条件とした。導体層２２としてはＡｆｉ・１％Ｃｕ
／ Ｔ ａ ／ Ａ ｎ ・１％Ｃｕの層状構造で、
厚さがそれぞれ０．７．０．１ および０．７μｍのも
のを用いた。再スパツタ率は約８０％とした。導体層傾
斜角θ２は更に小さくなり、導体層２２の段差被覆性も
更に向上した。この条件下では、接続孔２３内部に導体
層２３が完全に埋め込まれ、導体層傾斜角０２１０６以
下となった。
また導体層２２の主構成材料であるＡ Ｑ Ｃｕ合金の
配向度は約９９％であった。
配向度は約９９％であった。
なお、導体層２３中のＣｕ濃度が２〜３％と高い場合は
、（１１１）面の他に（２２２）に対する配向も増加す
るが、両者を合わせた配向度はやはり９５％以上となり
、他の面方位への配向は殆ど見られないことがわかった
。
、（１１１）面の他に（２２２）に対する配向も増加す
るが、両者を合わせた配向度はやはり９５％以上となり
、他の面方位への配向は殆ど見られないことがわかった
。
以上の実施例に述べた如き本発明の配線構造体において
は、導体層の段差被覆係数は、従来配線装置の２倍以上
に向上し、配線の電流容量も２〜５倍に向上することが
わかった。また導体層の主構成材料の結晶性を、その優
先配向面方位に対して９０％以上の配向度で配向させる
ことによっても配線の電流容量は無配向（ＡＳＴＭ標準
回折パターンの配向度にほぼ等しい場合をいう）の場合
よりも数倍向上し１本発明による配線構造体が信頼性向
上に対して極めて有効であることがわかった。
は、導体層の段差被覆係数は、従来配線装置の２倍以上
に向上し、配線の電流容量も２〜５倍に向上することが
わかった。また導体層の主構成材料の結晶性を、その優
先配向面方位に対して９０％以上の配向度で配向させる
ことによっても配線の電流容量は無配向（ＡＳＴＭ標準
回折パターンの配向度にほぼ等しい場合をいう）の場合
よりも数倍向上し１本発明による配線構造体が信頼性向
上に対して極めて有効であることがわかった。
なお本実施例に於ては基板として集積回路装置用基板に
ついてのみ、絶縁層としてＳｉｎ、についてのみ述べた
が、基板としてその他の絶縁性基板や下部配線層が形成
された基板、絶縁層としてはＳｉや八Ωの窒化物や酸化
物などの他ポリイミド等の高分子樹脂等であっても良い
。また接続孔は導体層と基板との接続用のみでなく、下
部導体配線層との接続用であっても良いことはいうまで
もない。
ついてのみ、絶縁層としてＳｉｎ、についてのみ述べた
が、基板としてその他の絶縁性基板や下部配線層が形成
された基板、絶縁層としてはＳｉや八Ωの窒化物や酸化
物などの他ポリイミド等の高分子樹脂等であっても良い
。また接続孔は導体層と基板との接続用のみでなく、下
部導体配線層との接続用であっても良いことはいうまで
もない。
なお、配向度は基板表面の平坦部において測定したが、
接続孔部においても、その側壁からの優先配向面への配
向成長が見られた。
接続孔部においても、その側壁からの優先配向面への配
向成長が見られた。
また、特開昭５７−１５２１９２においては再スパッタ
率３０〜７０％条件下でのバイアススパッタ法による配
線層形成が適していることを述べたが、バイアススパッ
タに先立って、低い再スパツタ率（５３０％）で薄く配
線層を形成しておけば、再スパツタ率７０〜９０％の条
件下で形成しても何らの問題もなく、配線層表面の平坦
度は更に向上していることがわかった。
率３０〜７０％条件下でのバイアススパッタ法による配
線層形成が適していることを述べたが、バイアススパッ
タに先立って、低い再スパツタ率（５３０％）で薄く配
線層を形成しておけば、再スパツタ率７０〜９０％の条
件下で形成しても何らの問題もなく、配線層表面の平坦
度は更に向上していることがわかった。
第１図は従来の配線の構造を説明する図、第２図は本発
明の詳細な説明に供する図。
明の詳細な説明に供する図。
Claims (1)
- １、基板上の所定位置に接続孔が形成され、該接続孔に
接続して基板表面の絶縁膜上に延伸する導体層を含み、
上記導体層がＡｌやＡｌを主成分とする合金、もしくは
Ｃｕ、Ｗ、Ｍｏ等の貴金属や遷移金属、もしくはそれら
を主成分とする金属間化合物や硅化物の中から少なく共
一者を含み、かつ該導体層の主要構成材料の層がその優
先配向面方位への配向度が９０％以上であり、かつ該導
体層主表面の基板主表面となす最大の角の絶対値が、上
記接続孔の周辺部において該接続孔側壁の主表面が基板
主表面となす角よりも小さい導体層を含むことを特徴と
する配線構造体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14750984A JPS6127656A (ja) | 1984-07-18 | 1984-07-18 | 配線構造体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14750984A JPS6127656A (ja) | 1984-07-18 | 1984-07-18 | 配線構造体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6127656A true JPS6127656A (ja) | 1986-02-07 |
Family
ID=15431962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14750984A Pending JPS6127656A (ja) | 1984-07-18 | 1984-07-18 | 配線構造体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6127656A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63318139A (ja) * | 1987-06-19 | 1988-12-27 | Matsushita Electric Ind Co Ltd | 金属薄膜配線 |
| EP0788160A3 (en) * | 1996-02-05 | 1999-06-16 | Matsushita Electronics Corporation | Semiconductor device having a multi-layered wire structure |
| US6670639B1 (en) | 1999-06-22 | 2003-12-30 | Nec Corporation | Copper interconnection |
-
1984
- 1984-07-18 JP JP14750984A patent/JPS6127656A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63318139A (ja) * | 1987-06-19 | 1988-12-27 | Matsushita Electric Ind Co Ltd | 金属薄膜配線 |
| EP0788160A3 (en) * | 1996-02-05 | 1999-06-16 | Matsushita Electronics Corporation | Semiconductor device having a multi-layered wire structure |
| US6670639B1 (en) | 1999-06-22 | 2003-12-30 | Nec Corporation | Copper interconnection |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5081064A (en) | Method of forming electrical contact between interconnection layers located at different layer levels | |
| US5763948A (en) | Semiconductor apparatus including a tin barrier layer having a (III) crystal lattice direction | |
| US4989064A (en) | Aluminum alloy line resistive to stress migration formed in semiconductor integrated circuit | |
| JPH02137230A (ja) | 集積回路装置 | |
| JP3315211B2 (ja) | 電子部品 | |
| JPS6127656A (ja) | 配線構造体 | |
| JPH0199255A (ja) | 高純度チタンもしくはニオブの障壁層を有するアルミニウム合金半導体相互接続 | |
| JPS60115221A (ja) | 半導体装置の製造方法 | |
| JPH02239665A (ja) | 半導体装置の製造方法 | |
| JP3328359B2 (ja) | 半導体装置の製造方法 | |
| EP0415526A2 (en) | Semiconductor device having wiring layers | |
| JPS5950544A (ja) | 多層配線の形成方法 | |
| JP2832990B2 (ja) | 多層配線形成方法およびこれに用いる真空蒸着装置 | |
| JPH03262127A (ja) | 半導体装置の製造方法 | |
| JPH07297183A (ja) | 半導体装置とその製造方法 | |
| JP2867588B2 (ja) | チタンシリサイドの製造方法 | |
| JP2001250829A (ja) | 金属配線製造方法 | |
| JPH0199239A (ja) | 半導体装置 | |
| JPH05114599A (ja) | 半導体装置及びその製造方法 | |
| JPH1079358A (ja) | スパッタ法 | |
| JPH0620067B2 (ja) | 半導体装置およびその製造方法 | |
| JPH05291410A (ja) | 半導体装置の製造方法 | |
| JPH08186114A (ja) | 配線薄膜、及び配線薄膜製造方法 | |
| JPH06163705A (ja) | 導電膜積層配線構造を有する半導体装置 | |
| JPH02156639A (ja) | 半導体装置 |