JPH02156639A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02156639A JPH02156639A JP31128688A JP31128688A JPH02156639A JP H02156639 A JPH02156639 A JP H02156639A JP 31128688 A JP31128688 A JP 31128688A JP 31128688 A JP31128688 A JP 31128688A JP H02156639 A JPH02156639 A JP H02156639A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- wiring layer
- barrier layer
- opening part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 230000004888 barrier function Effects 0.000 claims abstract description 16
- 238000009792 diffusion process Methods 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 abstract description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052751 metal Inorganic materials 0.000 abstract description 2
- 239000002184 metal Substances 0.000 abstract description 2
- 238000000034 method Methods 0.000 abstract 2
- 238000000059 patterning Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 56
- 239000011229 interlayer Substances 0.000 description 5
- 238000002955 isolation Methods 0.000 description 4
- 238000001556 precipitation Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は半導体装置の構造の改良に関する。
［従来の技術］
近年高集積化に伴ない、高機能化、高速化に伴ない、ア
ルミニウム（以下Ａｔとする）の多層配線が用いられて
来ている。従来Ａｔ中には１％前後のシリコン（以下Ｓ
１とする）が入れられている。これは、Ａｔと８１が反
応しやすく、ＳｌがＡＡ中に溶けこむことにより、第２
図に示す様にＡｔ２０４が拡散層２０３をつき抜けるこ
とを防止するためで、８１含有量は固溶限界より少々多
い１％前後が用いられている。（図中２０１は基板、２
０２は素子分離絶縁膜、２０４は眉間絶縁膜である。） 第５図に多層配置ｓ構造の平面図、第４図に同じく断面
図を示す。図中に於いて２０１は基板、２０２は素子分
離絶縁膜、２０３は拡散層、２ｏ４は層間絶縁膜、２０
５は第一〇Ａｔ配線層、２゜６は第一お上び第二のＡｔ
配線間の層間絶縁膜、２０７は第二〇Ａｔ配線層である
。ま？、： ２０８は第１のＡｔ配線層と拡散層との接
続開口部、２゜９は第一および第２のＡｔ配線層との間
の接続開口部である。またｔは前記２つの開口部の間の
距離である。
ルミニウム（以下Ａｔとする）の多層配線が用いられて
来ている。従来Ａｔ中には１％前後のシリコン（以下Ｓ
１とする）が入れられている。これは、Ａｔと８１が反
応しやすく、ＳｌがＡＡ中に溶けこむことにより、第２
図に示す様にＡｔ２０４が拡散層２０３をつき抜けるこ
とを防止するためで、８１含有量は固溶限界より少々多
い１％前後が用いられている。（図中２０１は基板、２
０２は素子分離絶縁膜、２０４は眉間絶縁膜である。） 第５図に多層配置ｓ構造の平面図、第４図に同じく断面
図を示す。図中に於いて２０１は基板、２０２は素子分
離絶縁膜、２０３は拡散層、２ｏ４は層間絶縁膜、２０
５は第一〇Ａｔ配線層、２゜６は第一お上び第二のＡｔ
配線間の層間絶縁膜、２０７は第二〇Ａｔ配線層である
。ま？、： ２０８は第１のＡｔ配線層と拡散層との接
続開口部、２゜９は第一および第２のＡｔ配線層との間
の接続開口部である。またｔは前記２つの開口部の間の
距離である。
［発明が解決しようとする課題］
かかる従来構造に於いて、近年の微細化に伴なう露光装
置での合わせ精度の向上により前記ｔが小さ（すること
ができ、かつＡＬ影形成時バイアススパッタ法等の平担
化が可能となりさらにｔ＝０つまり、第一の配線層と拡
散層との間の接続孔２０８と第一および第二の配線層の
間の接続孔２０９が同一平面上に形成することが可能と
なったこの様な状況下で、前記ＡＬ中に含有されたＳｌ
が前記第一の配線層と拡散層との間の接続孔２０８の基
板表面上に析出し、これが接触抵抗の増大や非オーミツ
クコンタ〉トをひき起こすことが、前記接続孔２０８の
微細化に伴ない顕在化して来た。；シかし、これはＡＬ
形成後の熱処理の低温化を計ることにより一応回避した
が、前記の様にｔが小さくなりｔ＝ｏに近づ（につれて
、こんどは第二の配線中の３１が前記拡散層表面上の８
１の析出に寄与し問題となった。これが第４図２１０で
ある。つまり、このＳ１析出のためｔの縮小化つまり微
細化、縮小化の衝害となった。
置での合わせ精度の向上により前記ｔが小さ（すること
ができ、かつＡＬ影形成時バイアススパッタ法等の平担
化が可能となりさらにｔ＝０つまり、第一の配線層と拡
散層との間の接続孔２０８と第一および第二の配線層の
間の接続孔２０９が同一平面上に形成することが可能と
なったこの様な状況下で、前記ＡＬ中に含有されたＳｌ
が前記第一の配線層と拡散層との間の接続孔２０８の基
板表面上に析出し、これが接触抵抗の増大や非オーミツ
クコンタ〉トをひき起こすことが、前記接続孔２０８の
微細化に伴ない顕在化して来た。；シかし、これはＡＬ
形成後の熱処理の低温化を計ることにより一応回避した
が、前記の様にｔが小さくなりｔ＝ｏに近づ（につれて
、こんどは第二の配線中の３１が前記拡散層表面上の８
１の析出に寄与し問題となった。これが第４図２１０で
ある。つまり、このＳ１析出のためｔの縮小化つまり微
細化、縮小化の衝害となった。
本発明は以上の如き問題点を解決する半導体装置を提供
することを目的とする。
することを目的とする。
［課題を解決するための手段］
本発明は、少なくともシリコンを含むアルミニウムの多
層配線構造に於いて、少なくとも半導体基板上の拡散層
と接続される第一の配線層と該第一の配線層と開口部を
介して接続する第２の配線層からなり前記第一および第
二の配線層間に配線層中に含まれるシリコンの移動を防
げるバリア層を有することを特徴とする半導体装置であ
る。
層配線構造に於いて、少なくとも半導体基板上の拡散層
と接続される第一の配線層と該第一の配線層と開口部を
介して接続する第２の配線層からなり前記第一および第
二の配線層間に配線層中に含まれるシリコンの移動を防
げるバリア層を有することを特徴とする半導体装置であ
る。
［実施例］
本発明の実施例を第１図に示す。
第１図に於いて、１０１は基板、１０２は素子分離絶縁
膜、１０３は拡散層、１０４は層間絶縁膜、１０５は第
一のＡＬ配線層、１０６は第一および第二〇ＡＬ配線層
の間の眉間絶縁膜、１０７は第２の配線層、１０８はバ
リア層である。
膜、１０３は拡散層、１０４は層間絶縁膜、１０５は第
一のＡＬ配線層、１０６は第一および第二〇ＡＬ配線層
の間の眉間絶縁膜、１０７は第２の配線層、１０８はバ
リア層である。
本発明の構造に於いて、バリア層は少なくとも第一の配
線と＠２の配線層の接続開口部内に於いて、これらの二
つのＡＬ配線層の間にあれば良く、また第２０ＡＬ配線
層の下全体に形成しても良い。本実施例は後者の一例を
示すものである。
線と＠２の配線層の接続開口部内に於いて、これらの二
つのＡＬ配線層の間にあれば良く、また第２０ＡＬ配線
層の下全体に形成しても良い。本実施例は後者の一例を
示すものである。
このバリア層としては、Ｗ、Ｔｉ、ＴｉＮ。
ＭＯ等の高融点金属又はこれに類するもので、■Ｓ１と
の化合物でないこと、■第一および第二の配線層の接触
抵抗に影響しないことが条件となる。
の化合物でないこと、■第一および第二の配線層の接触
抵抗に影響しないことが条件となる。
製造方法については、本実施例の場合は第二の配線層１
０７の下全体にバリア層１０８があるので、前記第一お
よび第二の・配線層間の開口部形成後、バリア層、第二
配線層を連続的に成長させ、さらにフォトエツチング技
術によりパターニングすれば良い。また前出゛の開口部
、近傍のみにバリア層を形成するためには、同じ（開口
部形成後バリア層を成長させ、フォトエツチング技術で
必要箇所にバリア層を残せば良い。
０７の下全体にバリア層１０８があるので、前記第一お
よび第二の・配線層間の開口部形成後、バリア層、第二
配線層を連続的に成長させ、さらにフォトエツチング技
術によりパターニングすれば良い。また前出゛の開口部
、近傍のみにバリア層を形成するためには、同じ（開口
部形成後バリア層を成長させ、フォトエツチング技術で
必要箇所にバリア層を残せば良い。
以上本発明の構造が実現でき、第２０ＡＬ配線層からの
Ｓｌの析出は防止できた。
Ｓｌの析出は防止できた。
［発明の効果］
本発明の構造をとることにより、多層ＡＬ配線に於いて
、第２の配線層中の８１が第一配線中又は第一配線と拡
散層との接続部へ侵入して来ないため安定したコンタク
ト特性が、第一配線層と拡散層との接続開口部と第一配
線層と第二配線層との接続開口部との距離が小さ（なり
、ひいては同一平面上にあっても得られた。またこのこ
とによりＡＬ多層配線構造を有する半導体装置の縮小化
が可能となった。
、第２の配線層中の８１が第一配線中又は第一配線と拡
散層との接続部へ侵入して来ないため安定したコンタク
ト特性が、第一配線層と拡散層との接続開口部と第一配
線層と第二配線層との接続開口部との距離が小さ（なり
、ひいては同一平面上にあっても得られた。またこのこ
とによりＡＬ多層配線構造を有する半導体装置の縮小化
が可能となった。
第１図は本発明の実施例を示す半導体装置の説明図、第
２図〜第４図は従来構造およびその問題点を示す説明図
である。 図中に於いて、 １０１，２０ １０２．２０ １０３．２０ １０５ 、２０ １０６．２０ １・・・・・・基 板 ２・・・・・・素子分離絶縁膜 ３・・・・・・拡散層 ・・・・・・層間絶縁膜 ５・・・・・・第一のＡ／、配線層 ６・・・・・・第一および第二のＡｔ配線層間の層間絶
縁膜 ７・・・・・・第二〇Ａｔ配線層 ・・・・・・第一〇Ａｔ配線層と拡散層との間の接続開
口部 ・・・・・・第一および第二のＡｔ配線層間の接続開口
部 ・・・・・・バリア層 ・・・・・・析出したシリコン 以上
２図〜第４図は従来構造およびその問題点を示す説明図
である。 図中に於いて、 １０１，２０ １０２．２０ １０３．２０ １０５ 、２０ １０６．２０ １・・・・・・基 板 ２・・・・・・素子分離絶縁膜 ３・・・・・・拡散層 ・・・・・・層間絶縁膜 ５・・・・・・第一のＡ／、配線層 ６・・・・・・第一および第二のＡｔ配線層間の層間絶
縁膜 ７・・・・・・第二〇Ａｔ配線層 ・・・・・・第一〇Ａｔ配線層と拡散層との間の接続開
口部 ・・・・・・第一および第二のＡｔ配線層間の接続開口
部 ・・・・・・バリア層 ・・・・・・析出したシリコン 以上
Claims (1)
- 少なくともシリコンを含むアルミニウムの多層配線構造
を有する半導体装置に於いて、少なくとも半導体基板上
の拡散層と接続される第一の配線層と該第一の配線層と
開口部を介して接続する第２の配線層からなり、前記第
一および第二の配線層間に配線層中に含まれるシリコン
の移動を妨げるバリア層を有することを特徴とする半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31128688A JPH02156639A (ja) | 1988-12-09 | 1988-12-09 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31128688A JPH02156639A (ja) | 1988-12-09 | 1988-12-09 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02156639A true JPH02156639A (ja) | 1990-06-15 |
Family
ID=18015308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31128688A Pending JPH02156639A (ja) | 1988-12-09 | 1988-12-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02156639A (ja) |
-
1988
- 1988-12-09 JP JP31128688A patent/JPH02156639A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940001504B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPH02156639A (ja) | 半導体装置 | |
| EP0415526A2 (en) | Semiconductor device having wiring layers | |
| JPS5950544A (ja) | 多層配線の形成方法 | |
| JPS63147346A (ja) | 半導体集積回路装置 | |
| JPS6127656A (ja) | 配線構造体 | |
| JPS62235775A (ja) | 半導体装置およびその製造方法 | |
| JPH05267475A (ja) | 配線形成法 | |
| JPH08153791A (ja) | 半導体デバイス及びその製造方法 | |
| JPS62136857A (ja) | 半導体装置の製造方法 | |
| JPH0697299A (ja) | 半導体装置 | |
| JPS62117368A (ja) | 半導体装置 | |
| JPH0434939A (ja) | 半導体装置およびその製造方法 | |
| JPS58222540A (ja) | 半導体装置の製造方法 | |
| JPS63275144A (ja) | 超電導体装置 | |
| JPS59189657A (ja) | 半導体装置の製造方法 | |
| JPS5885548A (ja) | 半導体装置 | |
| JPH02231735A (ja) | 半導体装置 | |
| JPS61116860A (ja) | 半導体集積回路の多層配線の形成方法 | |
| JPS612360A (ja) | 半導体装置の製造方法 | |
| JPS6143855B2 (ja) | ||
| JPH0499030A (ja) | 半導体装置 | |
| JPH03120826A (ja) | 半導体装置の金属配線形成方法 | |
| JPS61216321A (ja) | 半導体装置の製造方法 | |
| JPH04250627A (ja) | 半導体装置及びその製造方法 |