CN1156335A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN1156335A
CN1156335A CN96107654A CN96107654A CN1156335A CN 1156335 A CN1156335 A CN 1156335A CN 96107654 A CN96107654 A CN 96107654A CN 96107654 A CN96107654 A CN 96107654A CN 1156335 A CN1156335 A CN 1156335A
Authority
CN
China
Prior art keywords
dummy electrode
metal interconnecting
interconnecting layer
semiconductor chip
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN96107654A
Other languages
English (en)
Other versions
CN1065663C (zh
Inventor
芦田勉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN1156335A publication Critical patent/CN1156335A/zh
Application granted granted Critical
Publication of CN1065663C publication Critical patent/CN1065663C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Abstract

本发明提供一种半导体器件，它包括：一个具有一个半导体衬底、在其一个表面上形成的一层绝缘膜、一层场氧化膜及各个压焊区的半导体芯片；分别形成于各个压焊区上的凸点；键合到该半导体芯片上的内引线；在各压焊区与该半导体芯片边缘之间的凹槽内形成的一个金属互连层；以及分别在每个压焊区与该金属互连层之间和该金属互连层与芯片边缘之间形成的一对虚设电极。

Description

半导体器件
本发明涉及一种半导体器件，特别是涉及采用一种为防止一个内引线接触一个载带封装(TCP)(这是一种半导体封装的类型)的一个半导体芯体的一个边缘和一个金属互连层而进行的芯片设计而制造的一种半导体器件。
载带封装是一种常规半导体器件的类型。在此种类型的半导体器件中，如图5所示，一条外互连线(内引线)11与一个凸点9键合，凸点9则形成于具有插入一个压焊区(未示出)的许多器件和电路的一个半导体芯片1a的一个表面上。
为制造具有上述结构的半导体封装，将有凸点9的半导体芯片1a安置在一个焊台16上。随后，使该凸点9与从用以固定一个载带15的一个芯片的一个器件孔伸出的内引线11对准定位。然后，借助于键合器具14，对该内引线11和凸点9进行加热和加压，使二者之间实现低共熔键合。通常分别在凸点9和内引线11上镀以金与锡，所以，因其间形成金与锡的低共熔点合金而实现凸点9和内引线11之间的键合。
半导体芯片的压焊区往往形成于该芯片的一个周边区域。有时候，由于电路配置的限制，将一个金属互连层(例如一个电源线)设置在该芯片的压焊区与边缘之间。如图6和7所示，一个绝缘膜5形成于一个有源区上的一个器件形成区域和一个场氧化膜2内，该场氧化膜2则形成在除半导体衬底1的有源区以外的区域上，并且在该绝缘膜5上形成金属互连层17。内引线11与金属互连层17交叉，如图6所示。沿半导体芯片1a的边缘12露出半导体衬底1，这是因为在一个晶片上形成的许多芯片的边界是由用于从该晶片切出该芯片的划线确定的。
当将内引线11焊到半导体芯片1a上时，键合器具14的热量传给内引线11，由于其热膨胀的缘故造成内引线11下垂。另外，在凸点9与内引线11之间形成的低共熔合金和镀锡的内引线11的锡由于键合器具14的热量而熔化且下垂到该半导体芯片上而使其受压或引起该键合器具14的位移。这些都使上述问题恶化。在最坏的情况下，在该金属互连层上形成的绝缘膜10中会出现裂缝，导致金属互连层17与内引线11之间或内引线11与半导体芯片1的边缘12之间的短路，或者由于从裂缝渗入湿气导致金属互连层17的锈蚀。
有人已建议一种在例如虚设电极间形成的一个凹槽中形成一个金属互连层的方法，当一个横向应力加在该半导体芯片上时用以防止该金属互连层产生滑移。但是，有关内引线键合的上述问题仍未加考虑。上述虚设电极对防止内引线因加热下垂，或防止与半导体芯片的边缘的短路是无效的。另外，由于各内引线与沿该金属互连层平行地延伸的虚设电极交叉，有可能使多个内引线与某一虚设电极短路。在这种情况下，一个不需要的信号便经过该虚设电极施加到压焊区，致使该半导体器件产生一个误动作。
本发明提供一种半导体器件，该器件包括：一个具有一个半导体衬底、一个绝缘膜、一个场氧化膜及在其一个表面上形成的各压焊区的半导体芯片；在各压焊区上各自形成的凸点；在介入凸点的情况下键合到半导体芯片上的内引线；在通过除去该半导体芯片的一部分绝缘膜和/或场氧化膜的情况下在该压焊区与该半导体芯片的一个边缘之间的一个凹槽中形成的一个金属互连层；以及以高于该金属互连层的高度且与该金属互连层隔开一个预定距离分别在每个压焊区与该金属互连层之间和该金属互连层与芯片边缘之间形成的一对虚设电极，该对虚设电极是为每个位于其上的内引线而提供的。
图1是说明根据本发明的在一个半导体芯片与内引线之间的连接状态的示意平面图；
图2是沿图1(在半导体芯片具有一个双层虚设电极结构的情况下)的线A-A′得到的示意剖面图；
图3A是沿图1(在半导体芯片具有单层虚设电极结构的情况下)的线A-A′得到的示意剖面图；
图3B是沿图1(在半导体芯片具有双层虚设电极结构的情况下)的线A-A′得到的示意剖面图；
图4是沿图1(在半导体芯片具有另一种双层虚设电极结构的情况下)的线A-A′得到的示意剖面图；
图5是用以说明一个内引线键合过程的简图；
图6是说明现有技术的半导体芯片和内引线之间连接状态的示意平面图；以及
图7是沿图5的线B-B′得到的剖面图。
按照本发明的一个半导体芯片包括各种各样的器件，例如一个晶体管、一个电容器和一个电阻器以及电路，这些器件通过互连层进行互连，且用一个绝缘膜或诸如此类加以保护。最好将凸点形成在由这些器件和电路形成的半导体芯片的一个表面上露出的压焊区上。对用于形成压焊区的材料没有特别的限制，但作为举例，在典型情况下用作电极的导电材料包括例如Al、TiW、Au、Ti和Cu等的导电材料。用于凸点的典型材料包括焊料、金、以及上述用于压焊区的材料。为制造该半导体器件，还经由该凸点把内引线键合到该半导体芯片的压焊区上。
在本发明的半导体器件中，将一个金属互连层(例如电源线)配置在半导体芯片上形成的压焊区与一个芯片边缘之间。该金属互连层被设置在：(1)通过除去在未提供场氧化膜的一个区域中的部分该半导体芯片绝缘膜从而到达该半导体衬底表面而形成的一个凹槽中；(2)通过除去在形成场氧化膜的一个区域上的部分绝缘膜从而到达场氧化膜的一个表面而形成的一个凹槽中或通过除去部分绝缘膜与场氧化膜从而到达该半导体衬底的一个表面而形成的一个凹槽中；或(3)通过蚀刻部分半导体衬底的表面而在该半导体衬底上直接形成的一个凹槽中。对用作金属互连层的材料没有特别的限制，但其例子包括通常用作一种导电材料的Al、AlSi、AlCu、AlSi/TiW、AlTi、TiN等。该金属互连层的厚度和宽度随要得到的半导体器件的尺寸等的参数而改变。举例来说，该厚度在约500nm到约1200nm之间是较为可取的，最好在700nm到900nm之间。该宽度在约0.2μm到约20μm之间是较为可取的。
在单层或双层或者多层结构的情况下，把一对虚设电极分别形成于各个压焊区与该金属互连层之间和该金属互连层与该半导体芯片的边缘之间。对应于各自的内引线的虚设电极对最好彼此分开，如图1所示。对该虚设电极的结构没有什么特别限制，只要在内引线和虚设电极交点附近该虚设电极与该金属互连层隔开一定距离即可。最好把每个虚设电极制作成为一种矩形，该矩形一般平行于该金属互连层延伸。用于虚设电极的典型材料包括Al、AlSi、AlCu、AlSi/TiW、AlTi、TiN、多晶硅、多晶硅与高熔点金属的硅化物，以及这种硅化物与多晶硅的多硅化物(Polycide)。虚设电极的厚度和宽度分别为约200nm到1000nm和约0.2μm到约10μm。
在虚设电极具有单层结构的场合，该虚设电极形成于场氧化膜之上使其上表面位于比该金属互连层高的高度上，或各虚设电极形成于没有场氧化膜的一个区域上使其上表面位于比该金属互连层高的高度上。通过使用与栅电极相同的材料可在例如一个单一工艺中与在该半导体衬底上待形成的一个晶体管的一个栅电极一起形成该虚设电极。虚设电极的结构是做成可使栅电极与其电隔离。在另一种方式下，可以使用相同的材料在一个单一工艺中与除栅电极之外的一个互连层、压焊区等一起形成该虚设电极，通过增加额外的工艺步骤如形成SiO2、SiN之类的绝缘体可形成该绝缘体上表面与金属表面之间的高度差，这样可代替该虚设电极。
在虚设电极具有双层结构的场合，可以按上述方式形成各虚设电极的第1层，在其上插入一个绝缘膜来形成其第2层。在这种情况下，可使该虚设电极的第2层的上表面处于比该金属互连层高的高度上。一个用于覆盖在该半导体衬底上形成的器件的层间绝缘膜可用作该绝缘膜，并且例如，可由SiO2、SiN、BPSG、BSG等的单层或叠层构成。在将虚设电极在该层间绝缘膜之上形成的场合，还可例如在单一工艺中通过使用与该金属互连层相同的材料与用于互连各器件的金属互连层一起来形成该虚设电极。该虚设电极的结构是使该金属互连层可以与其电隔离。
即使内引线下沉或下垂，该内引线也由与该金属互连层电隔离的虚设电极支承，所以可以避免直接与该半导体芯片的边缘或该金属互连层接触，这是因为该虚设电极处于比该金属互连层高的高度。还有，一条内引线与一个虚设电极间的短路只造成该虚设电极与该内引线保持等电位而不会产生任何有害的作用，这是因为各对虚设电极是相互分开的缘故。在第1层虚设电极上提供第2层虚设电极的措施增大了第2层虚设电极上表面与金属互连层表面间的高度差，从而能更可靠地使金属互连层避免接触该内引线或该半导体芯片的边缘。在考虑键合温度及内引线材料的线热膨胀系数的情况下估计内引线的下垂量，以便确定一个适当的凹槽深度。凹槽的深度应大于预计的下垂量。虚设电极的结构(即，无论虚设电极具有单层结构还是双层结构以及在该金属互连层下是否设置场氧化膜)可根据凹槽宽度进行适当的确定。
在直接形成于半导体衬底之上的金属互连层上施加一个电位(该电位与加到该半导体衬底上的电位不同)时，最好在该金属互连层下形成一个其导电类型与该半导体衬底的导电类型不同的杂质扩散层，以便使该金属互连层与半导体衬底隔离。在金属互连层上要施加一个与加到该半导体衬底电位相同的电位的情况下，则可以在该金属互连层下形成一个其导电类型与该半导体衬底的导电类型相同的杂质扩散层。还可以例如与待形成在该半导体衬底上的一个晶体管扩散层一起形成上述扩散层。在这种情况下，P-型或N-型杂质浓度最好约为1015原子/cm3到约1020原子/cm3。
虽然上述对于本发明的半导体器件的说明是针对载带封装(TCP)而言的，但本发明能以基本上相同的方式适用于引线焊接的半导体器件。
下面将参照附图，通过各实施例来描述本发明。不消说这些实施例不是对于本发明的限制。实施例1
如图1和2所示，本发明的半导体器件主要由一个硅衬底1、一层形成在该硅衬底1上的厚度约1.0μm的场氧化膜2、一个形成于硅衬底1之中的扩散层3、在该场氧化膜2上形成的厚度约0.5μm的第1虚设电极4以及在该第1虚设电极4上形成的厚度约0.9μm的绝缘膜5组成。在插入绝缘膜5的情况下在各个第一虚设电极上提供第二虚设电极。在第1虚设电极4(第2虚设电极8)之间的硅衬底1的扩散层3上直接形成一个凹槽6，将一金属互连层7在凹槽6内形成。在形成于硅衬底1上的一个压焊区13之上提供一个凸点9，跨过第2虚设电极8和该金属互连层7而延伸的一条内引线11则被键合到该凸点9上。在对该金属互连层7施加一个与加到该硅衬底上的电位相同的电位时，该扩散层3最好具有与硅衬底1相同的导电类型。在对该金属互连层7施加一个与加到该硅衬底上的电位不同的电位时，该扩散层3最好具有与硅衬底1不同的导电类型。
由于在上述的半导体器件内的硅衬底上直接形成该金属互连层7，在该场氧化膜2上的第2虚设电极8与该金属互连层7之间的高度差就等于场氧化膜2的厚度的一半(0.5μm)、第1虚设电极4的厚度(0.5μm)和绝缘膜5的厚度(0.9μm)之总和(1.9μm)。所以，该高度差要比该金属互连层7的厚度大得多。即使内引线11下垂致使绝缘膜10破裂，因有场氧化膜2上的第2虚设电极8支承内引线11，于是可避免内引线11与金属互连层7或芯片边缘12短路。
下面将说明用于如图2所示的半导体器件的制造方法。
将约1.0μm厚度场氧化膜2，通过LOCOS方法，形成在一个硅衬底1上。此时，不要把场氧化膜2形成在待形成金属互连层7的区域中。
随后，在所得到的介入一个栅绝缘膜的衬底的整个表面上淀积一个多晶硅层，其厚度约0.5μm，并且形成所需要的结构图形，以便形成一个栅电极(未示出)和第1虚设电极，将该第1虚设电极形成在稍后的工艺中要形成的金属互连层7的二侧。
为形成一个源/漏扩散层(未示出)，进行了离子注入。此时，也在没有场氧化膜2的一个区域中形成一个扩散层3。再在栅电极与第1虚设电极4上形成层间绝缘膜5。与在层间绝缘膜5中形成接触孔的同时形成一个凹槽6使之到达在第1虚设电极之间形成了扩散层3的硅衬底1上。
接着，在所获得的包括接触孔与凹槽6的衬底上形成一个导电层，并且刻制成一种所需要的结构图形以形成压焊区13、第2虚设电极8及金属互连层7。还在所得到的包括压焊区13、金属互连层7及第2虚设电极8的衬底上，形成绝缘膜10，用以保护半导体芯片表面。
然后，通过一种已知的方法，形成与半导体芯片的压焊区连接的凸点9。利用键合器具等把内引线11焊到凸点9上。于是，完成半导体器件的制造。实施例2
下面将描述根据本发明的另一种半导体器件。如图3A所示，本半导体器件主要由一个硅衬底1、形成在该硅衬底上的约厚1.0μm的场氧化膜2及形成在场氧化膜2上的约厚0.9μm的绝缘膜5构成。通过除去部分绝缘膜5形成一个凹槽6。在凹槽6中形成一金属互连层7，而在该绝缘膜5上，平行于金属互连层7配置约厚0.5μm的虚设电极8。再在该虚设电极8上制备另一绝缘膜10。在形成于硅衬底1的压焊区13上配置一个凸点9，将跨过虚设电极8与金属互连层7延伸的内引线11键合到该凸点9上。
在上述的半导体器件中，如上所述，在场氧化膜2上形成金属互连层7。因此，虚设电极8与金属互连层7的高度差等于绝缘膜5的厚度(0.9μm)，它大于金属互连层7的厚度。即使当将内引线11键合到凸点9时，由于内引线11下垂使绝缘膜10破裂，但因形成于绝缘膜5上的虚设电极8支承该内引线11，故避免内引线11与金属互连层7或芯片边缘12短路。
本半导体器件可基本上按与如上所述的制造方法同样的方式进行制造。实施例3
下面将描述又一种根据本发明的半导体器件。
如图1和4所示，本发明的半导体器件主要由一个硅衬底1、形成在硅衬底1上的约厚1.0μm的场氧化膜2、形成在硅衬底1中的扩散层3、形成在场氧化膜2上的约厚0.5μm的第1虚设电极4、以及形成在第1虚设电极4上的约厚0.9μm的绝缘膜5构成。在插入绝缘膜5的各个第1虚设电极4上提供第二虚设电极。在1虚设电极4(第2虚设电极8)之间的硅衬底1上的没有形成场氧化膜2的区域之上形成一个凹槽6，而金属互连层7就形成在该凹槽6中。在硅衬底11上形成的压焊区13上提供一个凸点9，并且将延伸跨过第2虚设电极8与金属互连层7的内引线11键合到该凸点9上。
在本发明的半导体器件内，因金属互连层7在硅衬底1上没有形成场氧化膜5的一个区域上形成，故场氧化膜2上的第2虚设电极8与金属互连层7之间的高度差等于场氧化膜2的厚度的一半(0.5μm)与第1虚设电极4的厚度(0.5μm)的和(1.0μm)。所以，高度差明显大于金属互连层7的厚度。即使内引线11下垂而使绝缘膜10破裂，因场氧化膜2上的第2虚设电极支承该内引线11，从而防止内引线11与金属互连层7或芯片边缘12短路。
下面将说明如图4示出的半导体器件的制造方法。通过一种LOCOS方法，在硅衬底1上形成约厚1.0μm场氧化膜2。其时，在待形成金属互连层7的一个区域内不形成场氧化膜2。
随后，在介入栅绝缘膜而得到的衬底整个表面上淀积厚度约0.5μm的一个多晶硅层，并且形成一种所需要的结构，以便形成一个栅电极(未示出)和第一虚设电极4，该第一虚设电极4位于在一个稍后的工艺中将形成的金属互连层7的二侧。
为形成源/漏扩散层(未示出)，进行离子注入。其时，也应在没有形成场氧化膜2的一个区域内形成一个扩散层3。倘若要避免形成扩散层3，则可形成一种附加掩模用以防止杂质离子被注入该区域。在栅电极和第1虚设电极4上形成层间绝缘膜5。再在该层间绝缘膜5内，形成一个接触孔(未示出)。
接着，在所获得的包括接触孔和凹槽6的衬底上形成一个导电层，再形成所需要的图形以形成压焊区13、第2虚设电极8及金属互连层7。在所得到的包括压焊区13、金属互连层7及第2虚设电极8的衬底上，形成绝缘层10，用以保护半导体芯片表面。
然后，用一种已知的方法形成与半导体芯片的压焊区13连接的凸点9。通过利用键合器具之类把内引线键合到凸点9上。从而完成半导体器件的制造。实施例4
如图3B所示，该半导体器件的构成方式是在图4所示的双层结构内形成图3A所示的器件的虚设电极。
根据本发明，即使该内引线下沉或下垂，由于以高于该金属互连层的高度来配置各虚设电极，故该虚设电极支承内引线以防止内引线与金属互连层和/或半导体芯片边缘短路。还有，单层或双层结构的虚设电极还可以与其他互连线同时形成。所以，不需要有额外的工艺步骤。
即使形成于虚设电极上的保护膜破裂造成内引线与虚设电极短路，也只使虚设电极的电位保持于与施加在压焊区上的电位相同，这是因为该虚设电极与其它部分电隔离的缘故。因此，在本半导体器件中不会发生误操作。
在该凹槽内的半导体衬底上直接制备金属互连线的情况下，能更可靠地防止金属互连层与位于金属互连层上的内引线之间的短路。此外，通过改变用于形成场氧化膜的光掩模的图形，可以很容易地形成在该凹槽中的金属互连层。
在内引线键合的工艺过程中，由于不必担心内引线接触或被短接于半导体芯片，可使键合条件的设定更容易，还能提高内引线键合工艺的成品率和可靠性。

Claims (5)

1.一种半导体器件，其特征包括：
一个具有一个半导体衬底、在该衬底的一个表面上形成的一层绝缘膜、一层场氧化膜及各压焊区的半导体芯片；
分别在各压焊区上形成的各凸点；
在介入凸点的情况下键合到该半导体芯片上的内引线；
在一个凹槽内形成的一个金属互连层，通过除去该半导体芯片的一部分绝缘膜和/或场氧化膜在压焊区和该半导体芯片的一个边缘之间形成该凹槽；
以高于该金属互连层的高度并且与该金属互连层隔开预定距离的、分别在每个压焊区与该金属互连层之间和该金属互连层与芯片边缘之间形成的一对虚设电极，该对虚设电极是为位于其上的各个内引线而提供的。
2.权利要求1中所述的半导体芯片，其特征在于在该凹槽内的半导体衬底上直接形成该金属互连层。
3.权利要求1中所述的半导体芯片，其特征在于该虚设电极是以单层或双层结构的状态形成的。
4.权利要求1中所述的半导体芯片，其特征在于该虚设电极是一种与该金属互连层同时形成的薄膜，厚度约为200nm至1000nm，宽度约为0.2μm至10μm。
5.权利要求1中所述的半导体芯片，其特征在于该虚设电极是一种与该金属互连层同时形成的薄膜。
CN96107654A 1996-01-26 1996-06-07 半导体器件 Expired - Fee Related CN1065663C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP12121/1996 1996-01-26
JP12121/96 1996-01-26
JP01212196A JP3207347B2 (ja) 1996-01-26 1996-01-26 半導体装置

Publications (2)

Publication Number Publication Date
CN1156335A true CN1156335A (zh) 1997-08-06
CN1065663C CN1065663C (zh) 2001-05-09

Family

ID=11796722

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96107654A Expired - Fee Related CN1065663C (zh) 1996-01-26 1996-06-07 半导体器件

Country Status (5)

Country Link
US (1) US5659202A (zh)
JP (1) JP3207347B2 (zh)
KR (1) KR100211604B1 (zh)
CN (1) CN1065663C (zh)
TW (1) TW305068B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109935548A (zh) * 2017-12-19 2019-06-25 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW388912B (en) * 1996-04-22 2000-05-01 Toshiba Corp Semiconductor device and method of manufacturing the same
KR0183898B1 (ko) * 1996-06-28 1999-04-15 김광호 반도체장치 및 이를 이용한 콘택홀 형성방법
KR100272166B1 (ko) * 1998-06-30 2000-11-15 윤종용 소자분리영역에 형성된 더미 도전층을 갖춘반도체소자 및 그제조방법
DE19834234C2 (de) * 1998-07-29 2000-11-30 Siemens Ag Integrierter Halbleiterchip mit Füllstrukturen
US6146984A (en) * 1999-10-08 2000-11-14 Agilent Technologies Inc. Method and structure for uniform height solder bumps on a semiconductor wafer
US6096649A (en) * 1999-10-25 2000-08-01 Taiwan Semiconductor Manufacturing Company Top metal and passivation procedures for copper damascene structures
KR100408414B1 (ko) * 2001-06-20 2003-12-06 삼성전자주식회사 반도체 소자 및 그 제조방법
KR100390044B1 (ko) * 2001-06-27 2003-07-04 주식회사 하이닉스반도체 패드 패턴 형성 방법
JP4944402B2 (ja) * 2005-07-13 2012-05-30 ルネサスエレクトロニクス株式会社 半導体装置
KR101421907B1 (ko) * 2010-12-01 2014-07-22 파나소닉 주식회사 전자 부품 실장체, 전자 부품 및 기판
US8476629B2 (en) * 2011-09-27 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Enhanced wafer test line structure
KR20200116577A (ko) * 2019-04-01 2020-10-13 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6079744A (ja) * 1983-10-05 1985-05-07 Nec Corp 半導体装置
JPH01152644A (ja) * 1987-12-09 1989-06-15 Sharp Corp 半導体装置
JPH01303742A (ja) * 1988-05-31 1989-12-07 Nec Corp 半導体装置
JPH02260425A (ja) * 1989-03-30 1990-10-23 Toppan Printing Co Ltd 電気素子及び電気素子の製造方法
JPH03169073A (ja) * 1989-11-29 1991-07-22 Hitachi Ltd 半導体集積回路装置
JPH03190236A (ja) * 1989-12-20 1991-08-20 Mitsubishi Electric Corp Ｍｏｓ集積回路
JPH03263325A (ja) * 1990-03-13 1991-11-22 Mitsubishi Electric Corp 半導体装置
JPH03274764A (ja) * 1990-03-26 1991-12-05 Hitachi Ltd 半導体集積回路装置
JP3186084B2 (ja) * 1991-05-24 2001-07-11 日本電気株式会社 半導体メモリー装置
JPH0677223A (ja) * 1991-09-30 1994-03-18 Nec Corp 樹脂封止型半導体装置
JP2762844B2 (ja) * 1992-06-10 1998-06-04 日本電気株式会社 半導体装置
JPH0616329A (ja) * 1992-07-01 1994-01-25 Mita Ind Co Ltd 画像形成装置の記録紙収納装置
JPH0697300A (ja) * 1992-09-10 1994-04-08 Mitsubishi Electric Corp 半導体集積回路の配線間構造

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109935548A (zh) * 2017-12-19 2019-06-25 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Also Published As

Publication number Publication date
KR100211604B1 (ko) 1999-08-02
TW305068B (en) 1997-05-11
KR970060467A (ko) 1997-08-12
JPH09205114A (ja) 1997-08-05
JP3207347B2 (ja) 2001-09-10
CN1065663C (zh) 2001-05-09
US5659202A (en) 1997-08-19

Similar Documents

Publication Publication Date Title
US5061985A (en) Semiconductor integrated circuit device and process for producing the same
US5023699A (en) Resin molded type semiconductor device having a conductor film
US8890296B2 (en) Wafer level chip scale package
US5126286A (en) Method of manufacturing edge connected semiconductor die
US8446003B2 (en) Semiconductor device including double-sided multi-electrode chip embedded in multilayer wiring substrate
US5146308A (en) Semiconductor package utilizing edge connected semiconductor dice
US5371411A (en) Resin molded type semiconductor device having a conductor film
US7663244B2 (en) Semiconductor device and semiconductor wafer and a method for manufacturing the same
KR100393140B1 (ko) 반도체 장치
CN1156335A (zh) 半导体器件
KR20070040783A (ko) 향상된 신뢰성을 갖는 구리 금속화를 위한 본드 패드 구조및 그것의 제조방법
CN1957455A (zh) 在铜金属化集成电路之上具有保护性防护层可焊金属接头的接触点的结构和方法
TWI405300B (zh) 半導體裝置及其製造方法
KR870000350B1 (ko) 다측 배선(多重配線)구조를 가진 전자장치(電子裝置)
KR20020010439A (ko) 반도체 웨이퍼로부터 반도체 모듈을 분리하기 위한 장치
US20190259874A1 (en) Wafer based beol process for chip embedding
US5552639A (en) Resin molded type semiconductor device having a conductor film
JP4074721B2 (ja) 半導体チップおよび半導体チップの製造方法
KR100374300B1 (ko) 반도체용 구리 배선 제조 방법
JP3961125B2 (ja) 半導体装置
JP2781688B2 (ja) 半導体装置
JPH04283950A (ja) 樹脂封止型半導体装置
JPH07312414A (ja) 半導体集積回路装置およびその製造方法
JP2001135639A (ja) 半導体装置およびその製造方法
JPH04365339A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
FG4A Grant of patent
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20010509

Termination date: 20110607