CN1154169C - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1154169C
CN1154169C CNB981201482A CN98120148A CN1154169C CN 1154169 C CN1154169 C CN 1154169C CN B981201482 A CNB981201482 A CN B981201482A CN 98120148 A CN98120148 A CN 98120148A CN 1154169 C CN1154169 C CN 1154169C
Authority
CN
China
Prior art keywords
semiconductor device
jut
substrate
alignment mark
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB981201482A
Other languages
English (en)
Other versions
CN1214541A (zh
Inventor
安藤真照
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ps4 Russport Co ltd
Original Assignee
NEC Electronics Corp
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp, NEC Corp filed Critical NEC Electronics Corp
Publication of CN1214541A publication Critical patent/CN1214541A/zh
Application granted granted Critical
Publication of CN1154169C publication Critical patent/CN1154169C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Dicing (AREA)
  • Semiconductor Memories (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

一种半导体器件及其制造方法，其中用于在制造区域内形成布线图形的第一光刻胶图形和用于形成诸如对准标记的附属图形的第二光刻胶图形之间的高度差或台阶大大减小了。第二光刻胶图形形成在突起部分上。该突起部分是由故意留下的，由对应于第一和第二层间绝缘膜的绝缘层和导电层、形成在制造区域内的布线图形中的存储电极和平板电极，以及常规器件的第二上布线和接地膜构成。

Description

半导体器件及其制造方法
技术领域
本发明涉及半导体器件及其制造方法，特别涉及诸如半导体器件中的对准标记的附属图形结构，及其制造方法。
背景技术
近年来，随着LSI的高度集成，元件面积一年一年地被减少，在制造半导体器件中对准精度的提高是重要因素之一，同时要保持高生产率。对准精度主要依赖的一个因素是对准标记的可见度，并且由此保证好的光刻胶结构。
在图1-4中，表示了在诸如使用叠置电容器结构的DRAM的半导体器件中的常规对准标记的制造方法。在图1中，标号1表示由P型硅等材料制成的半导体衬底。一般，在该半导体衬底1的无源区上，例如，依次形成由第一多晶硅层制成的字线(word line)和N-型扩散层。
接着，在半导体衬底1的整个表面上淀积第一层绝缘膜，例如SiO2层，BPSG层等，并且制备用于连接由第二多晶硅层制成的位线和N-型扩散层的接触。然后，形成第二多晶硅层的位线。另外，淀积第二层间绝缘膜，以便覆盖半导体衬底1的整个表面，然后形成用于连接具有由第三多晶硅层制成的叠置电容器结构的存储电极3和N-型扩散层的接触。在形成存储电极3之前淀积的第一层间绝缘膜和第二层间绝缘膜构成层间绝缘膜2。
接下来，顺次形成具有由第三多晶硅层制成的叠置电容器结构的存储电极3和由第四多晶硅制成的平板电极4，然后淀积具有相对厚结构的第三层间绝缘膜5。此时，为了减少在元件区域和周边电路区域之间由于形成存储电极3产生的台阶，利用，例如CMP(化学机械抛光)技术等对第三层间绝缘膜5进行整平。而且，利用常规光刻技术和腐蚀技术形成划线区域6。此时，形成在半导体衬底1上的总的膜厚为例如大约2000nm。
在图2中，在第三层间绝缘膜5上形成第一上布线7，例如W、Al等，然后淀积由例如等离子体SiO2制成的金属层间膜8a，从而覆盖第一上布线7。然后形成用于耦合第一上布线7和第二上布线9(见图3)的接触(通孔)。同时，在划线区6上，在后面步骤中形成第二上布线台阶(step)的对准标记的区域下面，制备由等离子体SiO2的金属层间膜8a制成的接地膜8b。
在图3中，淀积第二上布线层9，例如W、Al等，然后涂敷光刻胶膜10，以覆盖整个表面。
最后，在图4中，使用常规光刻技术构图光刻胶膜，以制备用于在制造区域内形成第二上布线9的布线图形的第一光刻胶图形10a和用于形成对准标记的第二光刻胶图形10b。此时，在第一和第二光刻胶图形10a和10b之间制造约为2200-2400nm的台阶或高度差。
因此，在使用光刻技术情况下，用于制造区域内的布线图形的第一光刻胶图形10a的焦距(focal length)与用于对准标记的第二光刻胶图形10b是不同的。因此，用于形成对准标记的第二光刻胶图形10b的光刻胶形状极度退化，导致成品率下降等许多问题，并且使固定诸如对准标记的附属图形光刻胶失败，从而在腐蚀第二上布线9时引起图形分离，因而成品率下降。
就第一个问题来说，在形成第二上布线台阶的对准标记和附属结构时，没有很好地制备对准标记和附属结构，从而使对准精度下降。
其原因如下：随着器件中的高度集成，总的叠层变厚，在制造区域内的第二上布线台阶的第一图形和诸如形成在比第一图形低的位置中的对准标记的第二图形之间产生了大台阶或高度差。因此，当使用常规光刻技术时，两图形的焦距是不同的，并且很难制备第二上布线台阶中的具有高精度(具有好的光刻胶形状)的对准标记和附属图形。
就第二问题来说，在形成第二上布线台阶的对准标记和附属图形之后的腐蚀步骤中，图形分离使对准标记部分和附属图形部分脱落，从而成品率下降。
其原因如下：当使用常规光刻技术时，在制造区域内的第二上布线台阶的第一图形和形成在比第一图形低的位置中的第二图形或对准标记和附属图形之间具有大的高度差，并且第一和第二光刻胶图形的焦距是不同的。附属图形的光刻胶形状，例如对准标记，极度变坏，并且没有固定光刻胶，从而使腐蚀步骤中产生图形分离。
发明内容
因此本发明一个目的是就上述现有技术的问题提供半导体器件，它能在不增加生产步骤的情况下提高对准精度，并防止图形对准标记部分脱落等，由此避免成品率下降。
本发明另一目的是提供半导体器件的制造方法，它能在不增加步骤的情况下提高对准精度，并防止图形对准标记部分脱落等，由此避免成品率下降。
根据本发明的一个方案，提供的半导体器件包括衬底和形成在衬底上的用于形成附属图形的突起部分，所述附属图形包括上布线台阶的对准标记，所述突起部分由对应于常规接地膜的绝缘层和导电层组成，并且绝缘层和导电层对应于衬底上的制造区域的图形部分中的导电层和绝缘层。
根据本发明的另一方案，提供的半导体器件的制造方法，所述半导体器件包括衬底和形成在衬底上的用于形成附属图形的突起部分，附属图形包括上布线台阶的对准标记，所述突起部分由对应于常规接地膜的绝缘层和导电层组成，并且绝缘层和导电层对应于衬底上的制造区域的图形部分中的导电层和绝缘层，所述方法包括形成用于在衬底上形成附属图形的突起部分的步骤。
在本发明中，突起部分能包括多个绝缘层或多个导电层。突起部分的多个绝缘层或导电层对应于形成在衬底上的制造区域内的图形部分中的多个绝缘层或导电层。
在本发明中，突起部分形成步骤包括用于形成多个绝缘层或导电层的步骤。多个绝缘层或导电层是在用于在衬底上制造区域内的图形部分中形成多个绝缘层或导电层的步骤中留下的。
根据本发明，布线图形和附属图形之间的高度差大大减小了。因此，在不增加常规工艺中的步骤的情况下，可以提高上布线台阶的对准精度。另外，防止了对准标记和附属图形从表面脱落的图形分离，并且防止了成品率的下降。
附图说明
从下面参照附图的详细描述中，可以使本发明的目的、特点和优点更明显，其中：
图1-4是表示按顺序制造常规半导体器件的方法的示意截面图，图4表示最后的工艺；
图5-9是表示根据本发明按顺序制造半导体器件方法的示意截面图，图9表示最后的工艺。
具体实施方式
现在参照附图，图5-9表示按顺序制造诸如具有叠置电容器结构的DRAM的半导体器件的方法，图9表示制造方法的最后步骤。
首先，图5中，在P型硅半导体衬底1上，利用LOCOS方法选择形成厚度约为400nm的场氧化膜，以划分有源区。利用热氧化方法在有源区上形成厚度约为15nm的栅氧化膜。另外，在栅氧化膜上淀积厚度约为200nm的第一多晶硅层，然后使用常规的光刻技术对表面进行构图，以制备栅极。然后，使用场氧化膜和栅极作掩模，将杂质，例如磷等，注入到半导体衬底1中，从而在其表面上形成N-型扩散层(LDD区)。
然后，在整个半导体衬底表面上淀积第一层间绝缘膜，例如SiO2层、BPSG层等等，使用常规光刻技术和干法腐蚀(各向异性)技术制备用于连接由第二多晶硅层制成的位线和N-型扩散层的接触。然后形成第二多晶硅层的位线。另外，淀积第二层间绝缘膜，以便覆盖半导体衬底1的整个表面，此后，形成用于连接具有由第三多晶硅制成的叠层电容器结构的存储电极(见图6-9)和N-型扩散层的接触。在形成存储电极3之前淀积的第一层间绝缘膜和第二层间绝缘膜构成厚度约为600-700nm的层间绝缘膜2。
其次，图6中，在半导体衬底1的整个表面上分别淀积构成具有叠置电容器结构的存储电极3的厚度约为600-800nm的第三多晶硅层和构成平板电极4的厚度约为200nm的第四多晶硅层，并且使用常规光刻技术和腐蚀技术依次在层间绝缘膜2上形成存储电极3的第三多晶硅层和构成平板电极4的第四多晶硅层有意地留在下面步骤中形成的第二上布线台阶的对准标记的区域下的层间绝缘膜2上。
接着，在整个表面上淀积具有约1500nm的相对大厚度的第三层间绝缘膜。此后，为了减少在元件区域和周边电路区域之间由于形成存储电极3产生的台阶或高度差，使用例如常规CMP(化学机械抛光)技术等通过抛光其表面约300nm而整平第三层间绝缘膜5。或者，通过使用(63)BHF等进行例如深腐蚀而实施整平。
在图7中，使用常规光刻技术和腐蚀技术形成用于连接例如W、Al等第一上布线7和N-型扩散层的接触和划线区域6。此时，在用于平板电极4的第四多晶硅层在腐蚀中作为掩模时，部分用于存储电极3的第三多晶硅层和层间绝缘膜2可以留在后面步骤中形成第二上布线台阶的对准标记的区域的下面。
然后，在第三层间绝缘膜5上形成厚度约为400-500nm的第一上布线7，例如W、Al等，然后淀积厚度约为500nm、由例如等离子体SiO2制成的金属层间膜8a，以覆盖第一上布线7。另外，形成用于连接第一上布线7和第二上布线9(见图8)的接触(通孔)，同时在后面步骤中形成第二上布线台阶的对准标记的区域下面，在第四多晶硅层上淀积由等离子体SiO2的金属层间膜8a制成的接地膜8b。
在图8中，利用常规溅射方法在整个表面上淀积厚度约为800-900nm的第二上布线9，例如W、Al等，然后涂敷光刻胶膜10，以覆盖整个表面。
最后，在图9中，使用常规光刻技术构图光刻胶膜10，以制备用于制造区域内形成第二上布线9的布线图形的第一光刻胶图形10a和用于形成例如对准标记的附属图形的第二光刻胶图形10b。在本实施例中，在制造区域内的第一光刻胶图形10a和构成对准标记的第二光刻胶图形10b之间的台阶或高度差约为500-700nm，这与具有约2200-2400nm台阶的常规情况相比，减少了约1500-1700nm。
在本实施例中，如上所述，制造区域内的布线图形和例如对准标记的附属图形之间的高度差大大减小了，并且解决了两图形之间焦距差的问题。因此，可以以高精度制造用于形成对准标记的第二光刻胶图形10b的光刻胶形状；结果对准精度提高了，而且固定了例如对准标记的附属图形的好的光刻胶形状，以防止图形分离。
如上所述，根据本发明，在淀积半导体衬底1上的叠置突起部分11上形成用于形成例如对准标记的附属图形的第二光刻胶图形10b。此突起部分11是由对应于常规接地膜8b的绝缘层和导电层组成，并且第二上布线9、绝缘层和导电层对应于本发明的层间绝缘膜2，存储电极3和平板电极4。
根据本发明，可得到如下优点。
第一，在不增加常规工艺中的步骤数量的情况下可以提高上布线台阶的对准精度。
其原因如下：例如上布线台阶的对准标记的附属图形形成在突起部分上，其中突起部分是通过在半导体衬底1上有意留下例如由SiO2层和BPSG层制成的多晶硅层和层间绝缘膜而制备的。因此，例如对准标记的附属图形可以形成在不比制造区域内的布线图形低的位置上，布线图形和附属图形之间的高度差大大减小了。
第二，在上布线台阶的腐蚀中，可以防止对准标记的图形分离和附属图形脱离表面，并且防止了由于图形分离造成的短路等引起的成品率下降。
其原因如下：大大减小了制造区域内的上布线台阶的布线图形和例如一般形成在较低位置的对准标记的附属图形之间的高度差。因此，有效防止了例如对准标记的附属图形的光刻胶形状的极度退化，并且得到具有高精度的光刻胶形状。
本发明已参照具体实施例进行了描述，但是本发明不应受那些实施例的限制而只由所附的权利要求书限制。应该理解，在不脱离本发明的范围和精神的情况下本领域技术人员可以修改和改变那些实施例。

Claims (10)

1.一种半导体器件，包括衬底和形成在衬底上的用于形成附属图形的突起部分，所述附属图形包括上布线台阶的对准标记，所述突起部分由对应于常规接地膜的绝缘层和导电层组成，并且绝缘层和导电层对应于衬底上的制造区域的图形部分中的导电层和绝缘层。
2.如权利要求1的半导体器件，其特征在于突起部分包括多个绝缘层。
3.如权利要求1的半导体器件，其特征在于突起部分包括多个导电层。
4.如权利要求2的半导体器件，其特征在于突起部分的多个绝缘层对应于形成在衬底上的制造区域内的图形部分中的多个绝缘层。
5.如权利要求3的半导体器件，其特征在于突起部分的多个导电层对应于形成在衬底上的制造区域内的图形部分中的多个导电层。
6.一种制造半导体器件的方法，所述半导体器件包括衬底和形成在衬底上的用于形成附属图形的突起部分，附属图形包括上布线台阶的对准标记，所述突起部分由对应于常规接地膜的绝缘层和导电层组成，并且绝缘层和导电层对应于衬底上的制造区域的图形部分中的导电层和绝缘层，所述方法包括形成用于在衬底上形成附属图形的突起部分的步骤。
7.如权利要求6的制造半导体器件的方法，其中突起部分形成步骤包括用于形成多个绝缘层的步骤。
8.如权利要求6的制造半导体器件的方法，其中突起部分形成步骤包括用于形成多个导电层的步骤。
9.如权利要求7的制造半导体器件的方法，其中多个绝缘层是在用于在衬底上制造区域内的图形部分中形成多个绝缘层的步骤中留下的。
10.如权利要求8的制造半导体器件的方法，其中多个导电层是在用于在衬底上制造区域内的图形部分中形成多个导电层的步骤中留下的。
CNB981201482A 1997-10-09 1998-10-09 半导体器件及其制造方法 Expired - Fee Related CN1154169C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP276886/97 1997-10-09
JP276886/1997 1997-10-09
JP9276886A JPH11121327A (ja) 1997-10-09 1997-10-09 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN1214541A CN1214541A (zh) 1999-04-21
CN1154169C true CN1154169C (zh) 2004-06-16

Family

ID=17575776

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB981201482A Expired - Fee Related CN1154169C (zh) 1997-10-09 1998-10-09 半导体器件及其制造方法

Country Status (4)

Country Link
US (1) US6369456B1 (zh)
JP (1) JPH11121327A (zh)
KR (1) KR100368569B1 (zh)
CN (1) CN1154169C (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001036036A (ja) * 1999-07-21 2001-02-09 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3415551B2 (ja) 2000-03-27 2003-06-09 日本電気株式会社 半導体装置の製造方法
DE10310716B4 (de) * 2002-12-23 2005-07-28 Infineon Technologies Ag Verfahren zur Herstellung von Justiermarken auf Halbleiterscheiben
DE102004014676B4 (de) * 2004-03-25 2009-05-14 Infineon Technologies Ag Verfahren zum Herstellen einer integrierten Schaltungsanordnung mit Hilfsvertiefung, insbesondere mit Ausrichtmarken, und integrierte Schaltungsanordnung
US7572504B2 (en) * 2005-06-03 2009-08-11 The Procter + Gamble Company Fibrous structures comprising a polymer structure
US20100296074A1 (en) * 2009-04-30 2010-11-25 Nikon Corporation Exposure method, and device manufacturing method
CN102207676B (zh) * 2010-03-30 2013-04-03 Asml控股股份有限公司 使用光刻术制造半导体器件的方法和系统
JP2010219541A (ja) * 2010-04-20 2010-09-30 Renesas Electronics Corp 半導体装置およびその製造方法
JP5779068B2 (ja) * 2011-10-03 2015-09-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02152218A (ja) 1988-12-03 1990-06-12 Fujitsu Ltd 半導体装置の製造方法
JPH0382077A (ja) * 1989-08-24 1991-04-08 Nec Corp 半導体メモリ装置
JPH04290419A (ja) 1991-03-19 1992-10-15 Fujitsu Ltd 半導体装置の製造方法
JP3174786B2 (ja) * 1991-05-31 2001-06-11 富士通株式会社 半導体装置の製造方法
JP3047688B2 (ja) 1993-08-02 2000-05-29 日本電気株式会社 半導体装置

Also Published As

Publication number Publication date
JPH11121327A (ja) 1999-04-30
CN1214541A (zh) 1999-04-21
US6369456B1 (en) 2002-04-09
KR100368569B1 (ko) 2003-07-10
KR19990036785A (ko) 1999-05-25

Similar Documents

Publication Publication Date Title
CN1035141C (zh) 半导体存储器的制造方法
CN1154866C (zh) 液晶显示装置的改进
CN1121716C (zh) 在制造集成电路过程中用于使非保形层平面化的方法
CN1265458C (zh) 具有形成在多层布线结构中电容器的半导体器件
CN1113401C (zh) 集成电路中的电容器及其制造方法
EP0463372A2 (en) Improved architecture and process for integrating DMD with control circuit substrates
CN1858898A (zh) 浅渠沟隔离结构的制造方法以及半导体结构
CN1154169C (zh) 半导体器件及其制造方法
US8669150B2 (en) Semiconductor device with reliable high-voltage gate oxide and method of manufacture thereof
US6864137B2 (en) MIM capacitor with diffusion barrier
CN102148137A (zh) Mim电容器及其形成工艺
CN1146980C (zh) 双镶嵌刻蚀方法、及形成和生产自对准通路的方法
US6992392B2 (en) Semiconductor device and method for manufacturing the same
US6509244B2 (en) Method for forming storage node electrode using a polysilicon hard mask on a sacrificial insulation film
KR100727711B1 (ko) 반도체 소자의 ｍｉｍ 커패시터 형성 방법
CN1293624C (zh) 半导体器件中电容器的形成方法
KR20040072086A (ko) 디램 셀 커패시터 제조 방법
CN1196831A (zh) 用于制造快速电可擦可编只读存储器的存储单元阵列的源区的方法
CN1367531A (zh) 一种层间介电层平坦化的方法
CN1208825C (zh) 单芯片系统组件的制造方法
CN1492482A (zh) 形成开口的方法
KR100443319B1 (ko) 반도체 기억장치 및 그 제조방법
KR100340900B1 (ko) 반도체장치의 제조방법
US6645804B1 (en) System for fabricating a metal/anti-reflective coating/insulator/metal (MAIM) capacitor
CN1129182C (zh) 降低随机存取存储器的周边接触窗高宽比的方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Effective date: 20030612

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20030612

Address after: Tokyo, Japan

Applicant after: NEC Corp.

Co-applicant after: NEC Corp.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: ELPIDA MEMORY INC.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.; NEC ELECTRONICS TAIWAN LTD.

Effective date: 20080613

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20080613

Address after: Tokyo, Japan

Patentee after: Nihitatsu Memory Co., Ltd.

Address before: Tokyo

Co-patentee before: NEC Corp.

Patentee before: NEC Corp.

ASS Succession or assignment of patent right

Owner name: PS4 LASCO CO., LTD.

Free format text: FORMER OWNER: NIHITATSU MEMORY CO., LTD.

Effective date: 20130828

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130828

Address after: Luxemburg Luxemburg

Patentee after: PS4 Russport Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Nihitatsu Memory Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040616

Termination date: 20151009

EXPY Termination of patent right or utility model