CN1208825C - 单芯片系统组件的制造方法 - Google Patents
单芯片系统组件的制造方法 Download PDFInfo
- Publication number
- CN1208825C CN1208825C CN 02140910 CN02140910A CN1208825C CN 1208825 C CN1208825 C CN 1208825C CN 02140910 CN02140910 CN 02140910 CN 02140910 A CN02140910 A CN 02140910A CN 1208825 C CN1208825 C CN 1208825C
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- manufacture method
- district
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一种单芯片系统组件的制造方法，该方法是在基底的存储单元区和周边电路区上依序形成栅极氧化层和多晶硅层，然后，在基底其周边电路区上方形成一层介电层，再在基底上依序形成导电层和顶层。接着，去除混合电路区中部分的顶层和导电层，以形成电容器的上电极，并同时去除存储单元区的部分的顶层和其下方的导电层和多晶硅层，以形成数个存储元件的栅极。其后，去除周边电路区的部分介电层和多晶硅层，以在周边电路区的逻辑组件区上形成一栅极导体层并在周边电路区的混合电路区形成电容介电层和电容器的下电极。
Description
技术领域
本发明是涉及一种集成电路组件的制造法，且特别是涉及一种单芯片系统组件的制造方法。
背景技术
随着市场轻、薄、短、小和高功能的需求，半导体制造过程得到快速的进步和发展，因而使尺寸由0.6微米演进到0.35微米以至于现今的0.18微米。由于设计的尺寸缩小、晶圆的面积增大和产品优良率(Yield)的提升，在单一的芯片上制作出数千万的逻辑门电路将不再是遥不可及的梦想。
单芯片系统SOC(System On Chip)，是将以往需要以芯片组来实现的系统放在单一的芯片中，使单一的芯片具有以往芯片组的功用。虽然，目前的过程发展已克服芯片上逻辑门数目和生产优良率的限制，然而许多以往的工艺方法已经不敷使用。
发明内容
因此，本发明的目的就是在提供一种单芯片系统的制造方法，可以整合过程以同时形成嵌入式逻辑、混合电路和内存元件。
本发明的目的再一目的是提供一种单芯片系统的制造方法，可以简化过程，使用较少的光掩模进行制造。
本发明提出一种单芯片系统组件的制造方法，该方法是在基底的存储单元区和周边电路区上依序进行栅极氧化层、多晶硅层和介电层，然后，去除覆盖于存储单元区上方的介电层，再在基底上依序形成导电层和顶层。接着，在顶层上形成一层光阻层，以覆盖存储单元区预定形成数个存储单元组件的栅极区域和周边电路区的混合电路区中预定形成电容器的上电极的区域，之后，再把上述光阻层作为掩模，介电层和栅极氧化层作为终止层，去除混合电路区中未被光阻层所覆盖的顶层和导电层，以形成电容器的上电极，并同时去除存储单元区未被光阻层所覆盖的顶层和其下方的导电层和多晶硅层，以形成数个存储元件的栅极。其后，将上述的光阻层去除之后再在基底上形成另一层光阻层，以覆盖存储单元区、逻辑组件区中预定形成栅极的区域和混合电路区中预定形成的电容器的下电极区域，接着，再以该光阻层为掩模，去除未被其所覆盖的介电层和多晶硅层，以在逻辑组件区形成一栅极导体层并在该混合电路区形成电容介电层和电容器的下电极。
依照本发明的较佳实施例所述，在基底上依序形成栅极氧化层之前还包括在存储单元区的基底中形成一第一阱，在逻辑组件区的基底中形成一第二阱，和在混合电路区的基底中形成一第三阱，其中第二阱和第三阱的浓度高于第一阱的浓度。另外，上述的导电层的材料包括金属硅化物或多晶硅化金属；顶层的材料包括氮化硅或氮氧化硅。
本发明的方法在多晶硅层上形成介电层之后，将存储单元区上所覆盖的介电层去除，再在基底上形成导电层和顶层。由于介电层和顶层、导电层和多晶硅层等的材料具有不同的蚀刻率，因此，可以利用该介电层做蚀刻阻挡层，使其下方的多晶硅层在后续形成存储单元区的栅极的蚀刻过程中不会遭受蚀刻的破坏，使得混合电路区的电容的上电极和存储单元区的栅极可以以单一的光刻与蚀刻过程同时形成。
再者，由于逻辑电路区上所覆盖的顶层和导电层已在形成存储单元区的栅极和形成混合电路其电容的上电极的蚀刻过程中去除，因此，周边电路区所留下的多晶硅层可以经由一次的光刻和蚀刻过程，而同时形成为逻辑电路的栅极和混合电路其电容器的下电极。
因此，经由本发明的方法可以减少光掩模的使用数目，并且减少过程的步骤和制造的成本。
附图说明
图1A至图1E，是表示本发明实施例一种单芯片系统组件的制造方法的剖面示意图。
附图标号说明
100：基底
102：存储单元区
104：周边电路区
106：逻辑电路区
108：混合电路区
110、112、114：阱
116：隔离区
118：栅极氧化层
120、120a、120b、120c、120d：多晶硅层
122、122a、122b、122c：介电层
124：离子注入
126、126a、126b：导电层
128、128a、128b：顶层
130、136：光阻层
132、134：区域
140：下电极区域
具体实施方式
为使本发明的上述和其它目的、特征、和优点能更明显易懂，下面特举一较佳实施例，并结合附图进行详细说明。
图1A至图1E，是表示本发明一种单芯片系统组件的制造方法的剖面示意图。
参照图1A，提供一基底100，该基底100区分为一存储单元区102和一周边电路区104，其中周边电路区104包括一逻辑组件区106和一混合电路区108。首先在基底100中形成阱110、阱112和阱114。其中阱110为存储单元阱，阱112例如为一N型阱，阱114例如为一P型阱，且阱112和阱114的浓度约为1×1016至1×1017/cm3，而阱110的浓度则低于阱112和阱114。之后，在基底100中形成隔离区116，隔离区116的形成方法例如为浅沟渠隔离法(STI)，其方法是在基底100中形成沟渠之后，再于沟渠的中回填绝缘层以进行形成。
接着，继续参照图1A，在基底100的存储单元区102和周边电路区104上依序形成栅极氧化层118、多晶硅层120和介电层122。栅极氧化层118的形成方法例如为热氧化法。多晶硅层120的形成方法例如为低压化学气相沉积法(LPCVD)，该多晶硅层120可以掺入掺杂以赋予导电性。掺杂的形成方法可以在沉积多晶硅层的同时形成，也可以在介电层122形成之后，经由一道离子注入步骤124将掺杂植入于多晶硅层120而形成。而介电层122其材料则和多晶硅层120具有不同的蚀刻率，其材料例如为氧化硅/氮化硅/氧化硅(ONO)结构者。
然后，参照图1B，利用光刻和蚀刻过程去除覆盖于存储单元区102上方的介电层122，以留下周边电路区104上方的介电层122a。之后，再在基底100上依序形成导电层126和顶层128。导电层126和顶层128的材料和介电层122也具有不同的蚀刻率，其中导电层126的包括金属硅化物或是由多晶硅层和金属硅化物层所组成的多晶硅化金属(polycide)，金属硅化物的材料例如为硅化钨(SiW)，其形成的方法例如为化学气相沉积法。多晶硅层的形成方法例如为低压化学气相沉积法，该多晶硅可以掺入掺杂以具有导电性。掺杂的形成方法可以在沉积多晶硅层的同时形成，也可以在未掺杂多晶硅层形成之后，经由一道离子注入步骤将掺杂植入而形成。顶层128的材料例如为氮化硅(SiN)或氮氧化硅(SiON)，其形成的方法例如为低压化学气相沉积法。
接着，在顶层128上形在一层图形化的光阻层130，以覆盖存储单元区102中预定形成数个存储单元组件的栅极区域132和周边电路区104的混合电路区108中预定形成电容器的上电极的区域134。
之后，参照图1C，以上述光阻层130作为掩模，介电层122a为终止层，蚀刻存储单元区102和周边电路区104上未被光阻层130所覆盖的顶层128和导电层126，以在混合电路区108留下顶层128a和导电层126a，并在存储单元区102留下顶层128b和导电层126b。当顶层128和导电层126完成图形化之后，以混合电路区108上的介电层122a为阻挡层，栅极氧化层118为终止层，继续蚀刻存储单元区102所裸露的多晶硅层120，以留下存储单元区102的多晶硅层120b和周边电路区104的多晶硅层120a。其中，留在混合电路区108上的导电层126a形成电容器的上电极，而留在存储单元区102的导电层126b和多晶硅层120b则形成存储单元组件的栅极导体层。
其后，参照图1D，将上述的光阻层130去除，之后，再在基底100上形成另一层光阻层136，以完全覆盖存储单元区102，并覆盖逻辑组件区106中预定形成栅极的区域138和混合电路区108预定形成的电容器的下电极区域140。
接着，参照图1E，再把光阻层136作为掩模，将未被其所覆盖的介电层122a和多晶硅层120a去除，以在混合电路区108留下介电层122b和多晶硅层120c，并在逻辑组件区106留下介电层122c和多晶硅层120d。其中，混合电路区108的介电层122b是作为电容器的电容介电层，而多晶硅层120c则作为电容器的下电极；逻辑组件区106的多晶硅层120d则作为逻辑组件的栅极的栅极导体层，而介电层122c则作为栅极的顶层。
本发明的方法在多晶硅层上形成介电层之后，将存储单元区上所覆盖的介电层去除，再在基底上形成导电层和顶层。由于介电层和顶层、导电层和多晶硅层等的材料具有不同的蚀刻率，因此，可以利用该介电层做蚀刻阻挡层，使其下方的多晶硅层在后续形成存储单元区的栅极的蚀刻过程中不会遭受蚀刻的破坏，以使混合电路区的电容的上电极和存储单元区的栅极可以以单一的光刻和蚀刻过程同时形成。
再者，由于逻辑电路区上所覆盖的顶层和导电层已在形成存储单元区的栅极和形成混合电路其电容的上电极的蚀刻过程中去除，因此，周边电路区所留下的多晶硅层可以经由一次的光刻和蚀刻过程，而同时形成为逻辑电路的栅极和混合电路其电容器的下电极。
因此，按照本发明的方法可以减少光掩模的使用数目，并且减少过程的步骤和制造的成本。
在上述的实施例中是以单芯片系统组件做为说明。然而在实际的应用时，本发明的制造方法并不限制于单芯片系统组件，而是可以应用于一般的集成电路组件的过程当中。
虽然本发明已以一较佳实施例揭露如上，然其并非用以限定本发明，任何本技术领域的普通技术人员，在不脱离本发明的精神和范围内，可以作允许的更动和润饰，因此本发明的保护范围应以权利要求书的范围所界定的为准。
Claims (20)
1.一种单芯片系统组件的制造方法，该方法包括：
提供一基底，该基底区分为一存储单元区和一周边电路区，且该周边电路区包括一逻辑组件区和一混合电路区；
在该基底上依序形成一栅极氧化层、一多晶硅层和一介电层；
去除覆盖于该存储单元区上方的该介电层；
在该基底上依序形成一导电层和一顶层；
在该顶层上形成一第一光阻层，该第一光阻层覆盖该存储单元区中预定形成的多个存储单元组件的栅极区域和该混合电路区中一预定形成的电容器的上电极区域；
把该第一光阻作为掩模，该介电层作为终止层，去除该混合电路区中未被该第一光阻层所覆盖的该顶层和该导电层，以形成一电容器的上电极，并以该栅极氧化层作为终止层，去除该存储单元区未被该第一光阻层所覆盖的该顶层和其下方的该导电层和该多晶硅层，以形成多个存储元件的栅极；
去除该第一光阻层；
在该基底上形成一第二光阻层，以覆盖该存储单元区、该逻辑组件区中一预定形成栅极的区域和该混合电路区中一预定形成的电容器的下电极区域；和
把该第二光阻层作为掩模，去除未被该第二光阻层所覆盖的该介电层和该多晶硅层，以在该逻辑组件区形成一栅极导体层并在该混合电路区形成一电容介电层和一电容器的下电极。
2.如权利要求1所述的单芯片系统组件的制造方法，其特征在于：在该基底上依序形成该栅极氧化层之前还包括于该存储单元区的该基底中形成一第一阱；在该逻辑组件区的该基底中形成一第二阱；和在该混合电路区的该基底中形成一第三阱。
3.如权利要求2所述的单芯片系统组件的制造方法，其特征在于：该第二阱和该第三阱的浓度高于该第一阱的浓度。
4.如权利要求2所述的单芯片系统组件的制造方法，其特征在于：该基底中形成该第一阱、该第二阱和该第三阱之后，还包括于该基底中形成多个浅沟道隔离结构。
5.如权利要求1所述的单芯片系统组件的制造方法，其特征在于：该介电层和该顶层、该导电层、该多晶硅层具有不同的蚀刻率。
6.如权利要求5所述的单芯片系统组件的制造方法，其特征在于：该介电层包括一氧化物/氮化物/氧化物结构。
7.如权利要求5所述的单芯片系统组件的制造方法，其特征在于：该导电层的材料包括金属硅化物。
8.如权利要求5所述的单芯片系统组件的制造方法，其特征在于：该导电层包括一多晶硅化金属层。
9.如权利要求5所述的单芯片系统组件的制造方法，其特征在于：该顶层的材料包括氮氧化硅。
10.如权利要求5所述的单芯片系统组件的制造方法，其特征在于：该顶层的材料包括氮化硅。
11.一种集成电路组件的制造方法，该方法包括：
提供一基底，该基底区分为一存储单元区和一周边电路区，且该周边电路区包括一逻辑组件区和一混合电路区；
在该基底上依序形成一栅极氧化层、一多晶硅层和一介电层；
去除覆盖在该存储单元区上方的该介电层；
在该基底上依序形成一导电层和一顶层；
在该顶层上形成一第一光阻层，该第一光阻层覆盖该存储单元区中一预定形成的多个存储单元组件的栅极区域和该混合电路区中一预定形成的电容器的上电极区域；
把该第一光阻作为掩模，该介电层作为终止层，去除该混合电路区中未被该第一光阻层所覆盖的该顶层和该导电层，以形成一电容器的上电极，并把该栅极氧化层作为终止层，去除该存储单元区未被该第一光阻层所覆盖的该顶层和其下方的该导电层和该多晶硅层，以形成多个存储元件的栅极；
去除该第一光阻层；
在该基底上形成一第二光阻层，以覆盖该存储单元区、该逻辑组件区中一预定形成栅极的区域和该混合电路区中一预定形成的电容器的下电极区域；和
把该第二光阻层作为掩模，去除未被该第二光阻层所覆盖的该介电层和该多晶硅层，以在该逻辑组件区形成一栅极导体层并在该混合电路区形成一电容介电层和一电容器的下电极。
12.如权利要求11所述的集成电路组件的制造方法，其特征在于：该基底上依序形成该栅极氧化层之前还包括于该存储单元区的该基底中形成一第一阱；于该逻辑组件区的该基底中形成一第二阱；和在该混合电路区的该基底中形成一第三阱。
13.如权利要求12所述的集成电路组件的制造方法，其特征在于：该第二阱和该第三阱的浓度高于该第一阱的浓度。
14.如权利要求12所述的集成电路组件的制造方法，其特征在于：该基底中形成该第一阱、该第二阱和该第三阱之后，还包括于该基底中形成多个浅沟道隔离结构。
15.如权利要求11所述的集成电路组件的制造方法，其特征在于：该介电层和该顶层、该导电层、该多晶硅层具有不同的蚀刻率。
16.如权利要求15所述的集成电路组件的制造方法，其特征在于：该介电层包括一氧化物/氮化物/氧化物结构。
17.如权利要求15所述的集成电路组件的制造方法，其特征在于：该导电层的材料包括金属硅化物。
18.如权利要求15所述的集成电路组件的制造方法，其特征在于：该导电层包括一多晶硅化金属层。
19.如权利要求15所述的集成电路组件的制造方法，其特征在于：该顶层的材料包括氮氧化硅。
20.如权利要求15所述的集成电路组件的制造方法，其特征在于：该顶层的材料包括氮化硅。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/050,258 | 2002-01-16 | ||
| US10/050,258 US6613655B2 (en) | 2001-11-26 | 2002-01-16 | Method of fabricating system on chip device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1433063A CN1433063A (zh) | 2003-07-30 |
| CN1208825C true CN1208825C (zh) | 2005-06-29 |
Family
ID=27658144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 02140910 Expired - Fee Related CN1208825C (zh) | 2002-01-16 | 2002-07-10 | 单芯片系统组件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1208825C (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102779788A (zh) * | 2011-05-13 | 2012-11-14 | 吴江华诚复合材料科技有限公司 | 一种用于将该双闸极与双多晶矽电容器制程整合 |
-
2002
- 2002-07-10 CN CN 02140910 patent/CN1208825C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1433063A (zh) | 2003-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1035141C (zh) | 半导体存储器的制造方法 | |
| JP3407204B2 (ja) | 強誘電体集積回路及びその製造方法 | |
| US5270240A (en) | Four poly EPROM process and structure comprising a conductive source line structure and self-aligned polycrystalline silicon digit lines | |
| CN1103123C (zh) | 引入堆叠箱式电容单元的数兆位动态存储器的劈开－多晶硅cmos工艺 | |
| EP0436491A1 (en) | Dram cell having a texturized polysilicon lower capacitor plate for increased capacitance | |
| CN1216403A (zh) | 半导体器件及其生产方法 | |
| US8325516B2 (en) | Semiconductor device with split gate memory cell and fabrication method thereof | |
| US5149665A (en) | Conductive source line for high density programmable read-only memory applications | |
| CN1577823A (zh) | 半导体器件及其制造方法 | |
| US7838947B2 (en) | Read-only memory device coded with selectively insulated gate electrodes | |
| CN1652324A (zh) | 半导体器件及其制造方法 | |
| US7687847B2 (en) | Semiconductor device and fabricating method thereof | |
| CN1208825C (zh) | 单芯片系统组件的制造方法 | |
| KR970000717B1 (ko) | 캐패시터 제조방법 | |
| WO1996022612A1 (en) | Method of forming transistors in a peripheral circuit | |
| US6300195B1 (en) | Process for manufacturing semiconductor integrated memory devices with cells matrix having virtual ground | |
| CN1053996C (zh) | 一种制作动态随机存取存储器的方法 | |
| US6365456B1 (en) | Process for manufacturing semiconductor integrated memory devices with cells matrix having virtual ground | |
| CN1889252A (zh) | 半导体存储元件及其制作方法 | |
| CN1291491C (zh) | 半导体元件及其制作方法 | |
| CN1286165C (zh) | 非易失性存储器及其制造方法 | |
| CN1875457A (zh) | 具有部分硅化的硅层的集成电路 | |
| CN1286164C (zh) | 具有自行对准接触窗的存储器元件的制造方法及结构 | |
| CN100590785C (zh) | 沟渠电容及存储单元的制作方法 | |
| KR100223891B1 (ko) | 플래쉬 메모리 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20050629 Termination date: 20110710 |