CN1053996C - 一种制作动态随机存取存储器的方法 - Google Patents
一种制作动态随机存取存储器的方法 Download PDFInfo
- Publication number
- CN1053996C CN1053996C CN97103788A CN97103788A CN1053996C CN 1053996 C CN1053996 C CN 1053996C CN 97103788 A CN97103788 A CN 97103788A CN 97103788 A CN97103788 A CN 97103788A CN 1053996 C CN1053996 C CN 1053996C
- Authority
- CN
- China
- Prior art keywords
- insulating barrier
- dusts
- formation
- manufacture method
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims abstract description 64
- 230000002093 peripheral effect Effects 0.000 title claims abstract description 26
- 238000003860 storage Methods 0.000 claims abstract description 36
- 230000004888 barrier function Effects 0.000 claims description 44
- 238000005530 etching Methods 0.000 claims description 38
- 239000003990 capacitor Substances 0.000 claims description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 26
- 238000001259 photo etching Methods 0.000 claims description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 21
- 229920005591 polysilicon Polymers 0.000 claims description 21
- 238000004519 manufacturing process Methods 0.000 claims description 18
- 230000005669 field effect Effects 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 14
- 235000012239 silicon dioxide Nutrition 0.000 claims description 13
- 239000000377 silicon dioxide Substances 0.000 claims description 13
- 238000005229 chemical vapour deposition Methods 0.000 claims description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 9
- 239000012530 fluid Substances 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- -1 silicon nitrides Chemical class 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- 239000002131 composite material Substances 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 claims 1
- 230000001590 oxidative effect Effects 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000003595 mist Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种制作动态随机存取存储器的方法。利用在存储元阵列的外围电路区域形成总体平坦化氧化层，本发明公开的方法大幅降低存储元阵列和外围电路的地形地势的高度差，使得后继光刻工艺容易进行，提高产品的优良率。
Description
本发明是有关堆栈式动态随机存取存储器的制造方法。
典型的动态随机存取存储器的存储元是在半导体硅衬底上制造一个场效应晶体管与电容器，并利用所述场效应晶体管的源极来连接电容器的电荷储存电极(Node)以形成动态随机存取存储器的存储元，数目庞大的存储元聚集成为存储元阵列。另一方面，在存储元阵列的附近则有其它电路围绕，例如感应放大器等电路，这些外部电路，称为外围电路区域。
为了增加电容器电容，通常，是以增加电容器的电荷储存电极的高度来达到目的，而由于在外围电路区域没有电容器，因此，在存储元阵列区域增加电容器的电荷储存电极的高度而没有同时在外围电路区域增加电容器之电荷储存电极的高度，会造成存储元阵列区域的地形地势比外围电路区域高，如图十五所示，这种地形地势(Topography)的高度差，将导致后继光刻(1ithography)工艺无法同时在存储元阵列区域与外围电路区域进行准确的聚焦，造成影像失真，甚至无法形成影像。因此，如何改善存储元阵列区域和外围电路区域的地形地势的高度差，是一个非常重要的课题。
日本Hitachi公司的T.Kaga等人在1994年IEDM第927页发表了一篇题为“A0.29um2 MIM-CROWN Cell and process Technology for 1-Gigabit DRAMs”的论文，公开了一种改善存储元阵列区域和外围电路区域的地形地势的高度差的方法，这种方法是将存储元阵列制作在内凹的半导体衬底表面，然而，由于在“内凹的半导体衬底区域”的光刻胶材料的厚度非常厚，这种方法将造成场效应晶体管的栅电极的线宽无法准确控制的副作用，使场效应晶体管的电性变差，无法正常运作，降低产品的优良率。
本发明的一个目的在于提供一种在存储元阵列之外围电路区域形成总体平坦化氧化层的方法，消除了日本Hitachi公司的T.Kaga等人之无法准确控制晶体管之栅电极线宽的问题并能降低存储元阵列区域和外围电路区域之地形地势的高度差，增加产品的优良率，提高产业竞争力。
本发明另一目的是提供一种改善动态随机存取存储器的存储元阵列区域和外围电路区域之地形地势的高度差的方法。
本发明的再一个目的是提供一种高产品优良率的动态随机存取存储器的制作方法。
本发明的上述目的是通过采用以下技术方案实现的：以电容器在位元线上方(COB)64MB的堆栈式动态随机存取存储器结构为例，本发明的制造方法包括以下步骤：
(1)形成隔离导电区所需的场氧化层；
(2)形成场效应晶体管与字线，所述场效应晶体管包含有栅介电层、栅电极，隔离层与源极/漏极；
(3)形成存储器的位元线；
(4)形成第一绝缘层，并利用光刻及蚀刻技术形成源极接触窗；
(5)沉积一层掺杂的第一多晶硅层，并利用光刻及蚀刻技术制定所述掺杂的第一多晶硅层的图案，作为电容器的电荷储存电极；
(6)形成电容器介电层与掺杂的第二多晶硅层；
(7)利用光刻及蚀刻技术制定所述电容器介电层与掺杂的第二多晶硅层的图案，作为电容器的板极；
(8)形成第二绝缘层；
(9)形成第三绝缘层；
(10)利用光刻技术以光刻胶材料将外围电路区域覆盖住，再利用蚀刻技术蚀去没有被光刻胶材料覆盖之区域的所述第三所述绝缘层；
(11)形成第四绝缘层，并以热流平整技术处理所述第四绝缘层，使之平坦；
(12)利用光刻及蚀刻技术蚀去所述第四绝缘层，以形成接触窗；
(13)在所述接触窗内形成金属栓柱；
(14)形成一层金属，并利用光刻及蚀刻技术蚀去所述金属，以形成金属连线。
以下结合附图及实施例对本发明作进一步说明。
图1是完成传统场效应晶体管的制作后的剖面图；
图2是完成沉积第一绝缘层后的剖面图；
图3是形成源极接触窗后的剖面图；
图4是完成沉积掺杂的第一多晶硅层后的剖面图；
图5是形成电容器之电荷储存电极后的剖面图；
图6是连接沉积一层电容器介电层与一层掺杂的第二多晶硅层后的剖面图；
图7是利用光刻及蚀刻技术制定所述电容器介电层与掺杂的第二多晶硅层的图案，作为电容器的板极；
图8是完成沉积第二绝缘层后的剖面图；
图9是完成沉积第三绝缘层后的剖面图；
图10是利用光刻技术以光刻胶材料将外围电路区域覆盖住后的剖面图；
图11是利用蚀刻技术蚀去没有被光刻胶覆盖之区域的所述第三绝缘层之后的剖面图；
图12是形成第四绝缘层后的剖面图；
图13是以热流平整技术处理所述第四绝缘层，使之趋于平坦后的剖面图；
图14是利用光刻及蚀刻技术蚀去所述第四绝缘层，以形成接触窗，并在所述接触窗内形成金属栓柱，然后形成一层金属，并利用光刻及蚀刻技术蚀去所述金属以形成金属连线后的剖面图。
图15是存储元阵列区域与外围电路区域的平面俯视图。
此部分将配合图示说明，图示部分只画出一个单元的存储元和外围电路区域，并省略井区结构，对此发明而言可为N井区或P井区，且此制造过程可自然延伸到与COMS制造过程相结合。
首先，进行传统场效应晶体管的制作，在P型硅半导体衬底10上形成场氧化层12，此场氧化层厚度约介于3000埃到5000埃之间，然后，再形成场效应晶体管，所述场效应晶体管包含有栅介电层14、栅极16，与源极/漏极18。所述栅介电层14的厚度介于50至150埃之间，所述栅极16系以低压化学气相沉积法形成的多晶硅，其厚度介于1500至3500埃之间。所述源极/漏极区域18是使用砷离子(As75)进行N+源极/漏极离子注入来形成，其离子注入剂量介于2E15至1E16原子/平方公分之间，离子注入能量则介于20至80kev之间，场效应晶体管的制作，至此完成，如图1所示。接着，形成存储器的位元线，所述位元线在本发明的实施例的制造过程剖面图中未示出。
接着，沉积第一绝缘层20，如图2所示。所述第一绝缘层20通常是以化学气相沉积法形成的二氧化硅，其厚度介于800至2000埃之间，如图2所示。接着，利用光刻及蚀刻技术蚀去所述第一绝缘层20，以形成源极接触窗，如图3所示。未来，电器的电荷储存电极将通过所述源极接触窗跟所述场效应晶体管的源极/漏极18作电性接触。
接着，沉积一层掺杂的第一多晶硅层26，如图4所示。所述掺杂的第一多晶硅层26通常以同步掺杂的化学气相沉积法(CVD)形成，反应气体是(15％PH3/85％SiH4)与(5％PH3/95％N2)的混合气体，反应温度大约为570℃，厚度介于4000到8000埃之间。然后，并利用光刻及蚀刻技术蚀去所述掺杂的第一多晶硅层26，形成电容器的电荷储存电极26，如图5所示，可以看出，由于电容器之电荷储存电极的高度相当高，因此，存储元阵列区域和外围电路区域的地形地势的高度差很大。
接着，形成沉积一层电容器介电层30与一层掺杂的第二多晶硅层32，如图6所示。所述电容器介电层30一般由Ta2O5或二氧化硅、氮化硅和二氧化硅(ONO)复合层所组成，而掺杂的第二多晶硅层32的形成方式跟所述掺杂的第一多晶硅层26相同，其厚度介于1000到2000埃之间。接着，利用光刻及蚀刻技术蚀去所述电容器介电层30与掺杂的第二多晶硅层32，电容器的板极32至此完成，如图7所示。
接着，沉积第二绝缘层34，如图8所示。所述第二绝缘层34通常是以化学气相沉积法形成的无掺杂的二氧化硅，其厚度介于1000至2000埃之间。接着，沉积第三绝缘层36，如图9所示。所述第三绝缘层36通常是以化学气相沉积法形成的二氧化硅，其厚度介于6000到12000埃之间。
接着，涂布一层光刻胶材料，并利用光刻技术将存储阵列区域的光刻胶材料去除，保留外围电路区域的光刻胶材料37，如图10所示。然后，利用电浆蚀刻技术蚀去没有被光刻胶材料覆盖的存储元阵列区域的所述第三绝缘层36，蚀刻约略终止于第二绝缘层34，存储元阵列区域有由第三绝缘层36构成的隔离层36A遗留下来，如图11所示。图11中的外围电路区域上方所保留下来的第三绝缘层36将原来外围电路区域较低的地势垫高，因此降低了存储元阵列区域和外围电路区域的地形地势的高度差，所述外围电路区域上方的第三绝缘层36称为总体平坦化氧化层。
接着，形成第四绝缘层38，如图12所示。所述第四绝缘层38通常是以大气压化学气相沉积法形成的硼磷玻璃薄膜，其反应压力为760mtorr，反应温度为400℃，反应气体为Si(CH3)42056sccm、TMB46sccm、TMB 62sccm与N2 1314sccm，其厚度介于5000到10000埃之间。
最后，利用热流平整技术将所述第四绝缘层38平坦化，成为平坦化第四绝缘层40，此平坦化步骤将存储元阵列区域和外围的电路区域之间的小凹沟填平，如图13所示。
完成平坦化后，接着利用光刻及蚀刻技术蚀去所述第四绝缘层38，以形成接触窗，并在所述接触窗内先形成一层钛金属44A及一层氮化钛金属44B，然后形成金属栓柱42，铝硅铜46与氮化钛48以形成金属连线，如图14所示，请注意，所述氮化钛48通常是作为减反射层，以消除光刻工艺的光学反射作用。
Claims (11)
1、一种制作动态随机存取存储器的方法，包含下列步骤：
a、形成隔离导电区所需的场氧化层；
b、形成场效应晶体管与字线，所述场效应晶体管包含有栅介电层、栅极与源极/漏极；
c、形成存储器的位元线；
d、形成第一绝缘层，并利用光刻及蚀刻技术形成源极接触窗；
e、沉积一层掺杂的第一多晶硅层，并利用光刻及蚀刻技术制定所述掺杂的第一多晶硅层的图案，作为电容器的电荷储存电极；
f、形成电容器介电层与掺杂的第二多晶硅层；
g、利用光刻及蚀刻技术制定所述电容器介电层与掺杂的第二多晶硅层的图案，作为电容器的板极；
h、形成第二绝缘层；
i、形成第三绝缘层；
j、利用光刻技术以光刻胶材料将外围电路区域覆盖住，再利用蚀刻技术蚀去没有被光刻胶材料覆盖的区域的所述第三绝缘层；
k、形成第四绝缘层，并以热流平整技术处理所述第四绝缘层，使之平坦；
l、利用光刻及蚀刻技术蚀去所述第四绝缘层，以形成接触窗；
m、在所述接触窗内形成金属栓柱；
n、形成一层金属，并利用光刻及蚀刻技术蚀去所述金属，以形成金属连线。
2、根据权利要求1所述的制作方法，其中所述第一绝缘层是由化学汽相沉积法形成的二氧化硅，其厚度介于800埃到2000埃之间。
3、根据权利要求1所述的制作方法，其中所述第二绝缘层是由化学汽相沉积法形成的二氧化硅或氮化硅，其厚度介于1000埃到2000埃之间。
4、根据权利要求1所述的制作方法，其中所述第三绝缘层是由化学汽相沉积法形成的二氧化硅或氮化硅，其厚度介于6000埃到12000埃之间。
5、根据权利要求1所述的制作方法，其中所述掺杂的第一多晶硅层是以化学汽相沉积法形成，其厚度介于4000埃到8000埃之间。
6、根据权利要求1所述的制作方法，其中所述掺杂的第二多晶硅层是以化学汽相沉积法形成，其厚度介于1000埃到2000埃之间。
7、根据权利要求1所述的制作方法，其中所述第四绝缘层是由化学汽相沉积法形成的二氧化硅，其厚度介于5000埃到10000埃之间。
8、根据权利要求1所述的制作方法，其中所述电容器介电层通常由Ta2O5或二氧化硅/氮化硅/二氧化硅复合层或其它介电层所构成。
9、根据权利要求1所述的制作方法，其中所述电容器的电荷储存电极是与所述场效应晶体管之源极/漏极的导电型相同。
10、根据权利要求1所述的制作方法，其中所述存储器的位元线也可以在形成源极接触窗之后再制作。
11、根据权利要求1所述的制作方法，其中所述第二绝缘层与第三绝缘层亦可以只是一层二氧化硅，并利用光刻技术以光刻胶材料将外围电路区域覆盖住，再利用蚀刻技术蚀刻所述二氧化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN97103788A CN1053996C (zh) | 1997-04-16 | 1997-04-16 | 一种制作动态随机存取存储器的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN97103788A CN1053996C (zh) | 1997-04-16 | 1997-04-16 | 一种制作动态随机存取存储器的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1177208A CN1177208A (zh) | 1998-03-25 |
| CN1053996C true CN1053996C (zh) | 2000-06-28 |
Family
ID=5166882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN97103788A Expired - Lifetime CN1053996C (zh) | 1997-04-16 | 1997-04-16 | 一种制作动态随机存取存储器的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1053996C (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100642632B1 (ko) * | 2004-04-27 | 2006-11-10 | 삼성전자주식회사 | 반도체소자의 제조방법들 및 그에 의해 제조된 반도체소자들 |
| TWI552386B (zh) * | 2013-12-20 | 2016-10-01 | 新世紀光電股份有限公司 | 半導體發光結構及半導體封裝結構 |
| US10699960B2 (en) * | 2018-06-27 | 2020-06-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Methods for improving interlayer dielectric layer topography |
| US11990345B2 (en) | 2021-03-30 | 2024-05-21 | Changxin Memory Technologies, Inc. | Patterning method and semiconductor structure |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5591659A (en) * | 1992-04-16 | 1997-01-07 | Fujitsu Limited | Process of producing a semiconductor device in which a height difference between a memory cell area and a peripheral area is eliminated |
-
1997
- 1997-04-16 CN CN97103788A patent/CN1053996C/zh not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5591659A (en) * | 1992-04-16 | 1997-01-07 | Fujitsu Limited | Process of producing a semiconductor device in which a height difference between a memory cell area and a peripheral area is eliminated |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1177208A (zh) | 1998-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5741722A (en) | Method for manufacturing DRAM device using high dielectric constant | |
| US5302540A (en) | Method of making capacitor | |
| US6573552B1 (en) | Method to form hemispherical grained polysilicon | |
| US5497016A (en) | Stacked dram poly plate capacitor | |
| US5444653A (en) | Semiconductor memory device with stack type memory cell | |
| US6037220A (en) | Method of increasing the surface area of a DRAM capacitor structure via the use of hemispherical grained polysilicon | |
| KR940009616B1 (ko) | 홀 캐패시터 셀 및 그 제조방법 | |
| US5897352A (en) | Method of manufacturing hemispherical grained polysilicon with improved adhesion and reduced capacitance depletion | |
| CN1032286C (zh) | 用于半导体存储器件的薄膜晶体管及其制造方法 | |
| US5583070A (en) | Process to form rugged polycrystalline silicon surfaces | |
| US5498561A (en) | Method of fabricating memory cell for semiconductor integrated circuit | |
| US5429979A (en) | Method of forming a dram cell having a ring-type stacked capacitor | |
| US5219780A (en) | Method for fabricating a semiconductor memory cell | |
| KR100319171B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| US5459095A (en) | Method for making capacitor for use in DRAM cell using triple layers of photoresist | |
| US5104821A (en) | Method for fabricating stacked capacitors in a DRAM cell | |
| US6392264B2 (en) | Semiconductor memory device and method of producing the same | |
| CN1053996C (zh) | 一种制作动态随机存取存储器的方法 | |
| US6143605A (en) | Method for making a DRAM capacitor using a double layer of insitu doped polysilicon and undoped amorphous polysilicon with HSG polysilicon | |
| US5721152A (en) | Method of fabricating a stacked capacitor for a DRAM cell by plasma etching | |
| KR970000717B1 (ko) | 캐패시터 제조방법 | |
| US5837579A (en) | Rugged polysilicon process for DRAM capacitors | |
| US6184075B1 (en) | Method of fabricating interconnect lines and plate electrodes of a storage capacitor in a semiconductor device | |
| US5849617A (en) | Method for fabricating a nested capacitor | |
| US6232648B1 (en) | Extended self-aligned crown-shaped rugged capacitor for high density DRAM cells |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: TAIWEN INTEGRATED CIRCUIT MANUFACTURE CO., LTD. Free format text: FORMER OWNER: WORLD ADVANCED INTEGRATED CIRCUIT STOCK-SHARING CO., LTD. Effective date: 20110406 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 000000 TAIWAN, CHINA TO: 000000 HSINCHU CITY, TAIWAN, CHINA |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20110406 Address after: 000000 Hsinchu, Taiwan, China Patentee after: Taiwan Semiconductor Manufacturing Co., Ltd. Address before: 000000 Taiwan, China Patentee before: World Advanced Integrated circuit stock-sharing Co., Ltd. |
|
| CX01 | Expiry of patent term |
Granted publication date: 20000628 |
|
| CX01 | Expiry of patent term |