KR100443319B1 - 반도체 기억장치 및 그 제조방법 - Google Patents
반도체 기억장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR100443319B1 KR100443319B1 KR10-2000-0041901A KR20000041901A KR100443319B1 KR 100443319 B1 KR100443319 B1 KR 100443319B1 KR 20000041901 A KR20000041901 A KR 20000041901A KR 100443319 B1 KR100443319 B1 KR 100443319B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- storage node
- insulating layer
- silicon
- capacitor
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 40
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 238000000034 method Methods 0.000 title claims abstract description 12
- 238000005530 etching Methods 0.000 claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 claims description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 238000000926 separation method Methods 0.000 abstract description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 23
- 238000005192 partition Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- ORQBXQOJMQIAOY-UHFFFAOYSA-N nobelium Chemical compound [No] ORQBXQOJMQIAOY-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체 기억 장치에 이용하는 용량 소자에 관한 것으로, 특히, 원통형 용량 소자에 대하여 인접한 저장 노드층 사이에서의 단락을 방지한 용량 소자에 관한 것이다. 절연층을 제 1 절연층과 제 1 절연층상에 적층된 제 1 절연층보다 에칭 속도가 느린 제 2 절연층으로 형성하여, 표면 산화막의 라이트 에칭 공정 후에도 분리벽의 상면이 저장 노드층의 상단보다 높게 돌출한 구조로 한다.
Description
본 발명은 반도체 기억 장치에 이용하는 용량 소자에 관한 것으로, 특히, 원통형 용량 소자에 관한 것이다.
도 6∼도 9는 종래의 원통형 용량 소자의 제조 공정도이다. 종래의 제조 방법에서는, 우선, 도 6a에 도시하는 바와 같이, 반도체 소자 등을 형성한 실리콘(Si) 기판(도시하지 않음)상에 SiO2층(2)을 형성한다. SiO2층(2) 내에는 배선층(3)이나 반도체 소자와 용량 소자를 접속하는 플러그(4)가 형성된다. 또한, 그 위에 SiO2층(5)을 형성한다.
다음에, SiO2층(5)상에 레지스트 마스크(7)를 형성하고, 이러한 레지스트 마스크(7)를 이용하여 SiO2층(5)을 에칭한다. 이에 따라, 도 7a에 도시하는 바와 같이, 복수의 원통형의 개구부(17)가 형성된다. 인접하는 개구부(17) 사이는 분리벽(8)에 의해 분리되어 있다.
다음에, 도 7b에 도시하는 바와 같이, SiO2층(5)의 표면에 저장 노드층(9)을 형성한다. 저장 노드층(9)의 재료로는, 예컨대 인을 도핑한 다결정 실리콘이 이용된다.
다음에, 도 7c에 도시하는 바와 같이, 포토 레지스트층(10)을 전면에 증착시킨 후, 개구부(17) 내에만 포토 레지스트층(10)이 남도록 포토 레지스트층(10)을 제거한다.
다음에, 도 8a에 도시하는 바와 같이, 포토 레지스트층(10)을 마스크로 이용하여 저장 노드층(9)을 제거한다. 이 결과, 포토 레지스트층(10)을 제거하면, 도 8b에 도시하는 바와 같이, 개구부(17)의 내면에만 저장 노드층(9)이 남는다.
다음에, 도 8c에 도시하는 바와 같이, 표면 산화막의 제거 등을 목적으로 한 전처리(前處理)를 실행한다. 구체적으로는, 불화 수소산을 이용한 라이트 에칭을 행한다. 이 경우, SiO2층(5)의 표면이 에칭되어 분리벽(8)의 상면이 저장 노드층(9)의 상단보다 낮아지게 된다.
다음에, 도 9에 도시하는 바와 같이, 예컨대 질화 실리콘의 캐패시터 절연막(11)을 형성한다. 또한, 예컨대 다결정 실리콘의 셀 플레이트층(12)을 형성한다. 이러한 공정으로 원통형 용량 소자(101)가 완성된다.
도 10은 이러한 용량 소자를 구비한 기억 장치의 단면도이다. 용량 소자(101)와 기억 소자(102)는 플러그(4)를 통해 전기적으로 접속되어 있다.
그러나, 이러한 제조 방법을 이용하여 제작한 용량 소자에서는, 특히, 고 집적화된 기억 장치를 형성한 경우, 소망하는 용량값을 채우지 못하는 용량 소자가 발생하기 쉬워, 제조 양품률의 향상에는 일정한 한계가 있었다.
그래서, 이러한 원인에 대하여 검토한 결과, 도 8c에 도시하는 바와 같이, 분리벽(8)의 상면이 저장 노드층(9)의 상단보다 낮게 되어 있는 문제가 있음을 알았다.
즉, 이러한 구조는, 도 11에 도시하는 바와 같이, 분리벽(8)의 상단에 도전성의 이물(16)이 부착된 경우, 이웃하는 용량 소자가 단락되는 원인으로 되었다.
또한, 저장 노드층(9)의 상단부가 꺾이기 쉽고, 꺾인 저장 노드층(9)이 도전성의 이물(16)로 되어, 분리벽(8)의 상단에 부착하게 되었다.
특히, 고집적화된 기억 소자에서는 분리벽(8)의 두께가 작기 때문에, 인접하는 용량 소자의 저장 노드층(9)의 거리가 작아, 이물(16)의 부착에 의한 단락이 발생하기 쉽다는 것을 알게 되었다.
그래서, 본 발명은 인접한 저장 노드층 사이에서의 단락을 방지한 용량 소자를 제공하는 것을 목적으로 한다.
본 발명의 상기 및 그 밖의 목적, 특징, 국면 및 이익 등은 첨부 도면을 참조로 하여 설명하는 이하의 상세한 실시예로부터 더욱 명백해질 것이다.
도 1은 본 발명에 따른 용량 소자의 제조 공정도,
도 2는 본 발명에 따른 용량 소자의 제조 공정도,
도 3은 본 발명에 따른 용량 소자의 제조 공정도,
도 4a는 본 발명에 따른 용량 소자를 이용한 반도체 기억 장치의 단면도, 도 4b는 본 발명에 따른 용량 소자를 이용한 반도체 기억 장치의 상면 개략도,
도 5는 본 발명의 용량 소자의 제조 공정도,
도 6은 종래의 용량 소자의 제조 공정도,
도 7은 종래의 용량 소자의 제조 공정도,
도 8은 종래의 용량 소자의 제조 공정도,
도 9는 종래의 용량 소자의 제조 공정도,
도 10은 종래의 용량 소자를 이용한 반도체 기억 장치의 단면도,
도 11은 종래의 용량 소자의 제조 공정도.
도면의 주요 부분에 대한 부호의 설명
1 : 실리콘 기판 2 : SiO2층
3 : 배선층 4 : 플러그
5 : SiO2층 6 : SiN층
7 : 레지스트 마스크 8 : 분리벽
9 : SN(저장 노드층) 10: 포토 레지스트층
11 : 캐패시터 절연막 12 : 셀 플레이트층
15 : TG(트랜스퍼 게이트층) 17 : 개구부
101 : 용량 소자부 102 : 기억 소자부
그래서, 발명자는 예의 연구한 결과, 절연층을 제 1 절연층과 제 1 절연층상에 적층된 제 1 절연층보다 에칭 속도가 느린 제 2 절연층으로 형성하여, 표면 산화막 등의 라이트 에칭 공정 후에도 분리벽의 상면이 저장 노드층의 상단보다 높게 함으로써, 인접하는 용량 소자간의 단락을 방지할 수 있다는 것을 알아내어 본 발명을 완성했다.
즉, 본 발명은, 반도체 기억 소자에 이용되는 용량 소자에 있어서, 절연층과, 해당 절연층의 표면에 간격을 두고 마련된 복수의 개구부와, 해당 개구부의 내면을 덮도록 형성된 저장 노드층과, 해당 저장 노드층을 덮도록 형성된 캐패시터 절연막, 해당 캐패시터 절연막을 덮도록 형성된 셀 플레이트층을 구비하되, 해당 절연층의 최상부 표면이 해당 저장 노드층의 상단부보다 소정 정도 돌출되어 있는 것을 특징으로 하는 용량 소자에 관한 것이다.
이러한 용량 소자에서는, 저장 노드층의 상단보다 분리벽이 돌출한 구조로 되어 있기 때문에, 도전성의 이물이 분리벽의 상면에 부착되더라도 인접하는 저장 노드층간이 단락되지 않는다.
또한, 저장 노드층의 상단이 꺾이는 것을 방지할 수 있어, 꺾인 저장 노드층의 부착에 의한 인접하는 저장 노드층간의 단락도 방지할 수 있다.
이 결과, 용량 소자를 이용한 반도체 기억 장치의 제조 양품률을 향상시킬 수 있다.
상기 개구부는 대략 원통형인 것이 바람직하다.
상기 절연층이 제 1 절연층, 및 해당 제 1 절연층상에 적층된 제 1 절연층보다 에칭 속도가 느린 제 2 절연층으로 이루어지는 것이 바람직하다.
이러한 2층 구조를 이용함으로써, 저장 노드층의 상단보다 높게 분리벽이 돌출한 구조를 형성하기가 용이하다.
상기 제 1 절연층이 산화 실리콘층이며, 상기 제 2 절연층이 질화 실리콘층인 것이 바람직하다.
또한, 본 발명은 상기 용량 소자와, 용량 소자에 접속된 기억 소자를 동일 반도체 기판상에 마련하는 것을 특징으로 하는 반도체 기억 장치이기도 하다.
상기 용량 소자를 이용하여 반도체 기억 장치를 형성함으로써, 제조 양품률이 높은 반도체 기억 장치를 제조할 수 있다.
또한, 본 발명은, 실리콘 기판상의 절연층에 복수의 개구부를 마련하고, 해당 개구부의 내면에 저장 노드층을 형성하며, 해당 저장 노드층을 덮도록 캐패시터 절연막, 셀 플레이트층을 순차적으로 적층하는 용량 소자의 제조 방법에 있어서, 실리콘 기판의 표면상에 산화 실리콘층과 질화 실리콘층을 순차적으로 적층하여 절연층을 형성하는 공정과, 해당 질화 실리콘층의 표면으로부터 해당 산화 실리콘층이 노출되도록 복수의 개구부를 형성하는 공정과, 해당 절연층의 전면에 다결정 실리콘층을 형성하는 공정과, 해당 절연층의 표면으로부터 간격을 두고 해당 다결정 실리콘층이 해당 개구부 내에만 남도록 해당 다결정 실리콘층을 제거하고, 제거후에도 남아 있는 해당 다결정 실리콘층을 저장 노드층으로 하는 공정과, 해당 질화 실리콘층에 의해 해당 산화 실리콘층의 상면을 덮도록 라이트 에칭하는 공정과, 해당 저장 노드층을 덮도록 캐패시터 절연막, 셀 플레이트층을 순차적으로 적층하는 공정을 포함하는 것을 특징으로 하는 용량 소자의 제조 방법을 제공하는 것이다.
이러한 제조 공정을 이용함으로써, 저장 노드층의 상단보다 높게 분리벽을 돌출시킬 수 있어, 도전성의 이물이 분리벽의 상면에 부착하더라도 인접하는 저장 노드층간의 단락을 방지할 수 있다.
상기 라이트 에칭은 불화 수소산을 이용한 표면 산화막의 제거 공정인 것이 바람직하다.
본 발명의 실시예에 대해서 도 1∼도 5를 참조하여 설명한다. 도 6∼도 11과 동일한 부호는 동일 또는 상당 부분을 나타낸다.
본 실시예에 따른 방법에서는, 우선, 도 1a에 도시하는 바와 같이, 반도체 소자 등을 형성한 실리콘 기판(도시하지 않음)상에 SiO2층(2)을 형성한다. SiO2층(2)내에는 배선층(3)이나, 반도체 소자와 용량 소자를 접속하는 플러그(4)가 형성된다. 다음에, SiO2층(5)을 형성하고, 또한 SiN층(6)을 형성한다. 이와 같이, 본 실시예에서는 개구부를 마련하여 용량 소자를 형성하는 절연막이 SiO2층(5), SiN층(6)의 2층 구조로 된다.
다음에, 도 1b에 도시하는 바와 같이, SiN층(6)상에 레지스트 마스크(7)를 형성하고, 이러한 레지스트 마스크(7)를 이용하여 SiN층(6), SiO2층(5)을 에칭한다. 이에 따라, 도 2a에 도시하는 바와 같이, 복수의 원통형의 개구부(17)가 형성된다. 도 2a에서 명백한 바와 같이, 인접하는 개구부(17) 사이는 분리벽(8)에 의해 분리된다. 분리벽(8)은 SiO2층(5)의 상부가 SiN층(6)으로 덮힌 구조로 되어 있다.
다음에, 도 2b에 도시하는 바와 같이, SiO2층(5), SiN층(6)의 표면에 저장 노드층(9)을 형성한다. 저장 노드층(9)의 재료로는, 예컨대 인을 도핑한 다결정 실리콘이 이용된다.
다음에, 도 2c에 도시하는 바와 같이, 포토 레지스트층(10)을 전면에 퇴적시킨 후, 개구부(17) 내에만 포토 레지스트층(10)이 남도록 에칭한다.
다음에, 도 3a에 도시하는 바와 같이, 포토 레지스트층(10)을 마스크로 이용하여 저장 노드층(9)을 제거한다. 이 결과, 포토 레지스트층(10)을 제거하면, 도 3b에 도시하는 바와 같이, 개구부(17)의 내면에만 저장 노드층(9)이 남게 된다.
본 실시예에서는, 분리벽(8)이 SiO2층(5), SiN층(6)의 2층 구조로 되어 있기 때문에, 저장 노드층(9) 사이에 노출한 분리벽(8)은 SiN층(6)으로 된다.
다음에, 표면 산화막의 제거 등을 목적으로 한 전처리를 실행한다. 구체적으로는, 불화 수소산을 이용한 라이트 에칭을 행한다. 분리벽(8)은 SiO2층(5)의 상부가 SiN층(6)으로 덮혀져 있기 때문에, 라이트 에칭 공정으로도 분리벽(8)은 거의 에칭되지 않는다. 이 결과, 라이트 에칭 후에도, 도 3b에 도시하는 바와 같이, 저장 노드층(9)의 상단보다 높게 분리벽(8)이 돌출한 구조로 된다.
다음에, 도 3c에 도시하는 바와 같이, 예컨대 질화 실리콘의 캐패시터 절연층(11)을 형성한다. 또한, 예컨대 다결정 실리콘의 셀 플레이트층(12)을 형성한다. 이러한 공정으로 원통형 용량 소자(101)가 완성한다.
도 3c로부터 명백한 바와 같이, 본 실시예에 따른 용량 소자에서는 절연층의 최상부 표면이, 개구부(17)의 내면에 마련된 저장 노드층(9)의 상단부보다 소정 정도 돌출되어 마련되어 있다.
본 실시예에서는 SiN층(6)으로 SiO2층(5)의 상부를 덮었지만, SiN층(6) 대신에, 예컨대 SiON층과 같이, 불화 수소산에 대한 에칭 속도가 SiO2층보다 느린 다른 재료도 사용할 수 있다.
도 4a는 본 실시예에 따른 용량 소자를 구비한 기억 장치의 단면도이다. 또, 도 4b는 이러한 기억 장치를 상면에서 본 경우의 개략도이다.
도 4a에 도시하는 바와 같이, 상술한 공정으로 제작한 용량 소자부(101)와 기억 소자부(102)는 플러그(4)를 통해 전기적으로 접속되어 있다. 도 4a로부터 명백한 바와 같이, 2개의 용량 소자 사이의 분리벽(8)이 저장 노드층(9)의 상단보다 높게 상부에 돌출한 구조로 되어 있다. 또한, 도 4b에 도시하는 바와 같이, 2개의 SN(저장 노드)에 대하여, TG(트랜스퍼 게이트), BL(비트선)이 각각 세로 방향, 가로 방향으로 형성되어 있다.
본 실시예에 따른 용량 소자에서는, 도 3b에 도시하는 바와 같이, 저장 노드층(9)의 상단보다 높게 분리벽(8)이 돌출한 구조로 되어 있다. 이 때문에, 예컨대 도 3b의 공정에서, 도전성의 이물(16)이 분리벽(8)의 상태에 부착하더라도, 도 5에 도시하는 바와 같이, 인접하는 저장 노드층(9)간에서 단락이 발생하지 않는다. 따라서, 종래의 용량 소자에 있어서, 발생하던 이물(16)의 부착에 의한 제조 양품률의 저하를 방지할 수 있다.
또한, 저장 노드층(9)의 상단보다 높게 분리벽(8)이 돌출되어 있기 때문에, 저장 노드층(9)의 상단이 꺾이는 것도 방지할 수 있다. 이에 따라, 꺾인 저장 노드층(9)의 부착에 의한 제조 양품률의 저하도 방지할 수 있다.
또, 본 실시예에서는, SiO2층(5), SiN층(6)의 2층 구조로 절연층을 형성하여, 라이트 에칭시에 분리벽(8)의 상단부의 에칭을 방지했지만, 절연층을 SiO2층(5)만으로 형성하고, 이러한 SiO2층(5)이 에칭되기 어려운 에칭 용액을 이용하여 라이트 에칭을 실행함으로써, 분리벽(8)의 상단부의 에칭을 방지할 수도 있다.
이상의 설명으로부터 명백한 바와 같이, 본 발명에 따른 용량 소자에서는 인접한 용량 소자 사이의 분리벽이 용량 소자의 저장 노드층의 상단보다 돌출되어 있기 때문에, 용량 소자간의 단락을 방지하여 제조 양품률을 향상시킬 수 있다.
이상 본 발명자에 의해서 이루어진 발명을 상기 실시예에 따라 구체적으로 설명하였지만, 본 발명은 상기 실시예에 한정되는 것이 아니고, 그 요지를 이탈하지 않는 범위에서 여러 가지로 변경 가능한 것은 물론이다.
Claims (3)
- 산화 실리콘층과 해당 산화 실리콘층상에 적층된 질화 실리콘층으로 이루어지는 절연층과,해당 절연층의 표면에 간격을 두고 마련된 복수의 개구부와,해당 개구부의 내면을 덮도록 형성된 저장 노드층과,해당 저장 노드층을 덮도록 형성된 캐패시터 절연막과,해당 캐패시터 절연막을 덮도록 형성된 셀 플레이트층을 포함하되,인접하는 해당 저장 노드층간이 서로 단락되지 않도록, 해당 질화 실리콘층의 최상면이 해당 저장 노드층의 상단부보다 소정 정도 돌출되어 있는 용량 소자를 갖는 것을 특징으로 하는 반도체 기억 장치.
- 삭제
- 실리콘 기판상의 절연층에 복수의 개구부를 마련하고, 해당 개구부의 내면에 저장 노드층을 형성하며, 해당 저장 노드층을 덮도록 캐패시터 절연막, 셀 플레이트층을 순차적으로 적층하는 반도체 기억 장치의 제조 방법으로서,실리콘 기판의 표면상에 산화 실리콘층과 질화 실리콘층을 순차적으로 적층하여 절연층을 형성하는 공정과,해당 질화 실리콘층의 표면으로부터 해당 산화 실리콘층이 노출되도록 복수의 개구부를 형성하는 공정과,해당 절연층의 전면에 다결정 실리콘층을 형성하는 공정과,해당 절연층의 표면으로부터 간격을 두고, 해당 다결정 실리콘층이 해당 개구부 내에 잔존하도록 해당 다결정 실리콘층을 제거하여, 잔존하는 해당 다결정 실리콘층을 저장 노드층으로 하는 공정과,해당 질화 실리콘층으로 해당 산화 실리콘층의 상면을 덮은 상태에서 라이트 에칭하는 공정과,해당 저장 노드층을 덮도록, 캐패시터 절연막, 셀 플레이트층을 순차적으로 적층하는 공정을 포함하는 것을 특징으로 하는 반도체 기억 장치의 제조 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35740599A JP2001177070A (ja) | 1999-12-16 | 1999-12-16 | 容量素子、該容量素子を用いた半導体記憶装置、及び該容量素子の製造方法 |
| JP99-357405 | 1999-12-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010066947A KR20010066947A (ko) | 2001-07-11 |
| KR100443319B1 true KR100443319B1 (ko) | 2004-08-09 |
Family
ID=18453963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0041901A KR100443319B1 (ko) | 1999-12-16 | 2000-07-21 | 반도체 기억장치 및 그 제조방법 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP2001177070A (ko) |
| KR (1) | KR100443319B1 (ko) |
| DE (1) | DE10041620A1 (ko) |
| TW (1) | TW478141B (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU2002314614A1 (en) * | 2002-06-03 | 2003-12-19 | Telefonaktiebolaget L.M. Ericsson | A capacitor device formed on a substrate, integrated circuit com prising such a device and method for manufacturing a capacitor device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010005308A (ko) * | 1999-06-30 | 2001-01-15 | 김영환 | 반도체소자의 저장전극 형성방법 |
-
1999
- 1999-12-16 JP JP35740599A patent/JP2001177070A/ja active Pending
-
2000
- 2000-07-21 KR KR10-2000-0041901A patent/KR100443319B1/ko not_active IP Right Cessation
- 2000-07-25 TW TW089114812A patent/TW478141B/zh not_active IP Right Cessation
- 2000-08-24 DE DE10041620A patent/DE10041620A1/de not_active Ceased
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010005308A (ko) * | 1999-06-30 | 2001-01-15 | 김영환 | 반도체소자의 저장전극 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE10041620A1 (de) | 2001-06-28 |
| KR20010066947A (ko) | 2001-07-11 |
| JP2001177070A (ja) | 2001-06-29 |
| TW478141B (en) | 2002-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950006473B1 (ko) | 반도체 기억장치 및 그 제조방법 | |
| KR100449030B1 (ko) | 스택형 캐패시터 및 그의 제조방법 | |
| US20060255391A1 (en) | Method of forming a reliable high performance capacitor using an isotropic etching process | |
| US5236859A (en) | Method of making stacked-capacitor for a dram cell same | |
| KR100396131B1 (ko) | 반도체 장치의 제조방법 | |
| KR100443319B1 (ko) | 반도체 기억장치 및 그 제조방법 | |
| KR0156646B1 (ko) | 반도체 기억소자의 캐패시터 제조방법 | |
| CN106847787A (zh) | 金属-绝缘层-金属电容的结构及其制造方法 | |
| US6312985B1 (en) | Method of fabricating a bottom electrode | |
| KR100532420B1 (ko) | 디램 셀 커패시터 제조 방법 | |
| KR20020062138A (ko) | 용량 소자의 제조 방법 및 용량 소자 | |
| KR100442144B1 (ko) | 반도체 장치의 다층 커패시터 제조 방법 | |
| JPH04276656A (ja) | 半導体装置およびその製造方法 | |
| US6376300B1 (en) | Process of manufacturing trench capacitor having a hill structure | |
| US11980017B2 (en) | Capacitor structure and its formation method and memory | |
| US6232240B1 (en) | Method for fabricating a capacitor | |
| US5691222A (en) | Method of manufacturing semiconductor integrated circuit device having a capacitor electrode | |
| JP2002141472A (ja) | 半導体装置及びその製造方法 | |
| JP3447792B2 (ja) | 半導体メモリの製造方法 | |
| KR100605229B1 (ko) | 엠아이엠 캐패시터 형성 방법 | |
| KR20040060081A (ko) | 캐패시터 및 그의 제조 방법 | |
| KR930011123B1 (ko) | 반도체 dram 소자의 캐패시터 제조방법 | |
| KR100232204B1 (ko) | 커패시터 구조 및 제조 방법 | |
| CN114678361A (zh) | 一种半导体器件及其制造方法 | |
| JP2002329796A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| E902 | Notification of reason for refusal | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |