CN1144282C - 制造具有半球晶粒结构的半导体器件的方法 - Google Patents

制造具有半球晶粒结构的半导体器件的方法 Download PDF

Info

Publication number
CN1144282C
CN1144282C CNB991005732A CN99100573A CN1144282C CN 1144282 C CN1144282 C CN 1144282C CN B991005732 A CNB991005732 A CN B991005732A CN 99100573 A CN99100573 A CN 99100573A CN 1144282 C CN1144282 C CN 1144282C
Authority
CN
China
Prior art keywords
layer
semiconductor layer
crystal grain
amorphous silicon
dopant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB991005732A
Other languages
English (en)
Other versions
CN1226082A (zh
Inventor
����һ
本间一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1226082A publication Critical patent/CN1226082A/zh
Application granted granted Critical
Publication of CN1144282C publication Critical patent/CN1144282C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment

Abstract

提供一种制造半导体器件的方法，可以在较低温度将适量掺杂剂引入到半导体层的表面。第一步，在半导体基片上通过二氧化硅的第一介质形成第一半导体层。第二步，热处理第一半导体层，形成与第一半导体层相同材料的非晶硅晶粒，使其表面粗糙。第三步，在含气体掺杂剂气氛中在700～780℃热处理带有非晶硅晶粒的第一半导体层一定时间，将掺杂剂从气氛中引入到第一半导体层的非晶硅晶粒中。优选在第二和第三步之间增设一形成不掺杂任何掺杂剂的第二介质层的步骤。

Description

制造具有半球晶粒结构的半导体器件的方法
技术领域
本发明涉及一种制造半导体的方法，特别涉及设置了具有半球晶粒结构的半导体层的半导体器件的方法，该方法优选适用于制造需要很大电容量的动态随机存取存储器。
背景技术
近些年来，为了提高DRAM中电子元件的集成度，已经强烈需要增加存储器单元电容器的单位芯片面积的电容量。为了满足这种要求，将每个存储单元电容器的上或下电极做成立体的或三维的形状，如圆筒形。
而且，为了增加下电极的表面面积，已经研究使用带有HSG结构的硅(Si)层(即HSG Si层)，来增加下电极的表面的不规则性，此举有益于增加下电极表面的粗糙度。然而，在此情况下，如果在存储器单元电容器的操作过程中使HSG Si层耗尽，则使HSG Si层的电阻增加，这意味着，不能实现任何满意的电容量的增加。其结果，通常采用普通的扩散或离子注入工艺将合适的杂质或掺杂剂，如磷(P)引入到HSG Si层内，以此来降低HSG Si层的电阻。
日本未审查的特许公开平9-289292(1997年11月公布)公开了一种配置有类似于HSG Si层的表面粗糙的多晶硅层的半导体器件的制造方法。
已公开的这些现有技术方法之一包括以下各步骤：第一步，在半导体基片上或上方形成层间介质层；第二步，在层间介质层中形成通到下面基片的接触孔；第三步，在层间介质层上形成表面粗糙的多晶硅(poly-Si)层以覆盖接触孔；第四步，在表面粗糙的多晶硅层上形成磷硅玻璃(PSG)层；第五步，将含于PSG层中的磷(P)原子作为掺杂剂扩散进入表面粗糙的多晶硅层；以及第六步，从表面粗糙的多晶硅层去掉PSG层。
在第五步骤中，P原子到表面粗糙的多晶硅层的扩散是通过在比较高的大约为800～950℃的温度下持续大约10～60分钟实现的。
顺便提一句，为制造配置有逻辑电路的DRAM，需要在尽可能低的温度下在尽可能短的时间内完成热处理工艺，以防止逻辑电路(特别是设置在逻辑电路中的晶体管)热损伤。
然而，按上述的日本未审查的特许公开No.9-289292中公开的现有制造方法，在第五步骤中，P原子到表面粗糙的多晶硅层的扩散是通过在比较高的大约为800～950℃的温度下持续大约10～60分钟实现的。所以，此种现有技术方法不能适合于配置有逻辑电路的DRAM的制造。
再有，由于在第五步骤中，P原子到表面粗糙的多晶硅层的扩散是通过在大约为800～950℃的高温下按现有技术完成的，通过第五步骤随着PSG层的热氧化的进程，存在于多晶硅层中的Si原子可能被消耗，这会引起表面粗糙的多晶硅层的不表面粗糙度减弱的问题。
如上所述，在配置有逻辑电路的DRAM的制造中，逻辑电路的保护和防止表面粗糙的多晶硅层的表面粗糙度减弱是通过适当地掺杂或在表面粗糙的多晶硅层引入掺杂剂来兼顾的。
发明内容
因此，本发明之目的在于提供一种制造半导体器件的方法，可在比较低的温度下将掺杂剂适量地引入到半导体层的表面晶粒中。
本发明的另一目的在于提供一种制造半导体器件的方法，可将掺杂剂引入到表面粗糙的半导体层中，同时保护了配置在半导体存储器件中的逻辑电路免于被加热。
本发明的再一个目的在于提供一种制造半导体器件的方法，在将掺杂剂引入晶粒的热处理工艺中，可抑制具有表面晶粒的半导体层的表面粗糙度减弱。
上述的以及尚未一一提及的其它目的对本领域的普通技术人员从以下的说明会变得更加明了。
根据本发明的制造半导体器件的方法，包括以下的第一至第三步骤：
在第一步骤中，在半导体基片上以二氧化硅的第一介质形成第一半导体层；
在第二步骤，将第一半导体层进加热，以在第一半导体层表面上形成非晶硅晶粒，从而使第一半导体层的表面粗糙化，该晶粒是由与第一半导体层相同的材料制成的；
在第三步骤，在含有气体掺杂剂的气氛中，将具有非晶硅晶粒的第一半导体层加热至700～780℃持续一定的时间，以此将掺杂剂从该气氛中引入到第一半导体层的非晶硅晶粒中。
根据本发明的一种制造半导体器件的方法，在第二步骤在第一半导体层的表面上形成非晶硅晶粒后，在第三步骤将掺杂剂从含有气体掺杂剂的气氛中引入到第一半导体层的非晶硅晶粒中。此法与前述的将掺杂剂从毗邻的PSG层引入到表面粗糙的半导体层的现有技术不同。
所以，虽然第三步骤是在比较低的700～780℃的低温下完成的，掺杂剂可按要求适量地掺杂到第一半导体层的表面晶粒中。
而且，由于第三步骤是在比较低的700～780℃的低温下完成的，掺杂剂可被引入到表面粗糙的半导体层中，同时也保护了配置于半导体存储器件中的逻辑电路，免受第三步骤所施加的热。
第三步骤要在700～780℃的温度下完成的原因如下：
为实现所希望的非晶硅晶粒的掺杂浓度，如果温度低于700℃，加热处理工艺所需的时间过长，则不能或难以实用。如果温度高于780℃，则配置在半导体存储器件中的如晶体管一类的电子元件可能受到第三步骤中所施加的热的不良影响。例如，所设置的晶体管的击穿电压和/或跨导特性由于半导体区域或类似区域的形貌偏移而变坏。
按本发明的一优选实施例的方法，第三步骤中的一定时间为10～120分钟。如果时间短于10分钟，不能获得本发明的优点。反之，倘若时间长于120分钟，也不能增强本发明的优点。
按本发明的另一优选实施例的方法，在第二步骤和第三步骤之间添加了一形成第二介质层的步骤。第二介质层不掺杂任何掺杂剂。在第三步骤中通过第二介质层将掺杂剂引入到第一半导体层的非晶硅晶粒中。然后，在第三步骤之后，增设一去除第二介质层的步骤。
在此实施例中，因为在第三步骤中，由于第二介质层的存在，而抑制了具有非晶硅晶粒的第一半导体层被热氧化，第三步骤(即将掺杂剂引入到晶粒中的热处理工艺)又有个额外的优点，即抑制了具有表面晶粒的第一半导体层表面粗糙度的减弱。
还有，不同于前述的现有技术方法。掺杂剂是在第三步骤从气氛中引入的。另一个额外的优点是，可以尽可能薄地形成第二介质层，而后也容易去掉第二介质层。
第二介质层的厚度最好是5～20nm。如果第二介质层的厚度薄于大约5nm，则抑制第一半导体层的氧化的效果不明显。如果第二介质层的厚度厚于大约20nm，为增加第二介质层的掺杂剂的浓度则要化费过长的时间，这意味着为实施第三步骤的特定时间变得过长。而且，如果该介质层的厚度厚于20nm，非晶硅晶粒间的空间或间隙可能部分或全部被介质层填满，随后，变得难以通过第二介质层将掺杂剂引入到晶粒中。
按本发明方法的又一优选实施例，从第一步骤至第三步骤是使用同一个化学汽相淀积(CVD)设备完成的。
按此实施例，又有个额外的优点，即第一至第三步骤可简单而有效地实施。
按本发明方法的另一实施例，第二步骤是以使晶粒具有近似半球形状的方式实施。
在此实施例中，明显地显示出了本发明的优点。
按本发明方法的再一个实施例，在第三步骤之后，增设了在第一半导体层的表面上形成与非晶硅晶粒接触的的存储器单元电容器的电容器介质步骤，还增设了在电容器介质上形成第二半导体层的步骤。第一和第二半导体层分别起着存储器单元电容器的下电极和上电极的作用。
按此实施例，也有一个额外的优点，即以符合要求的高电容量来制造存储器单元电容器，同时保护配置在半导体存储器件中的逻辑电路免受第三步骤中所施加的热。
附图说明
为了更容易实施本发明，现参照附图加以说明。
图1A～1E是分别显示根据本发明的第一实施例制造半导体器件的方法的工艺步骤的局部剖视示意图；
图2是显示根据本发明的第一实施例制造半导体器件的方法的工艺步骤的流程图；
图3是显示根据本发明的第一实施例的方法所制造的具有HSG结构的硅层和在其上形成的SiO2层的结构的局部放大剖视示意图；
图4是显示电容量增加速率和在按常规方法制造的电容器的上电极所施加的电压之间的关系曲线图；
图5是显示电容量增加速率和在按本发明的第一实施例的方法制造的电容器的上电极所施加的电压之间的关系曲线图；
图6是显示归一化的电容量和在电容器的上电极所施加的电压之间的关系曲线图；
图7是显示电容比Cmin/Cmax与分别按本发明的第一实施例的方法和按常规方法的扩散时间或退火时间之间的关系曲线图；
图8A和8B是分别显示根据本发明的第二实施例制造半导体器件的方法的工艺步骤的局部剖视示意图；
图9是显示电容比Cmin/Cmax与按本发明的第一和第二实施例的方法的扩散时间之间的关系曲线图；以及
图10是显示Si层的厚度与按本发明的第一和第二实施例的方法的扩散时间之间的关系曲线图。
具体实施方式
下面参照附图详细描述本发明的优选实施例。
实施例1
下面将参照附图1A～1E和附图2解释根据本发明的第一实施例的制造半导体器件的方法。在此实施例中，实施该方法来制造配置有逻辑电路的DRAM器件，其每个存储单元包括具有叠层结构的存储电容器(即叠层电容器)。
首先，通过CVD工艺，即采用CVD设备在单晶硅基片1上形成二氧化硅(SiO2)层2作为一层间介质层。随后，通过光刻和腐蚀工艺在SiO2层2中形成接触孔2a以露出基片1的特定区域。
然后，通过CVD工艺在SiO2层上形成掺有磷(P)的非晶硅层(未示出)覆盖该接触孔2a。因而，由如此形成的非晶硅层填入了接触孔2a。然后深腐蚀该非晶硅层直至露出下层的SiO2层2，因而选择性地留下孔2a中的非晶硅层。留在孔2a中的非晶硅层起到与基片1接触的接触栓塞4的作用。
此外，接触孔可不采用掺P的非晶硅层，而使用掺P的多晶硅层。
以上的工艺对应于图2中的步骤S1。
接着，在含有气体Si源和气体P源气氛中，在特定温度下热处理具有层间介质层2和接触栓塞4的基片1。优选使用气体硅烷(SiH4)或气体乙硅烷(Si2H6)作为Si源。优选使用气体磷化氢(PH3)作为P源。于是，在层间介质层2上形成了大约厚5～20nm的掺P的非晶硅层5。该掺P的非晶硅层5与埋入层2的接触孔2a的非晶硅栓塞4的顶部接触。
可以使用未掺杂的非晶硅层或掺以除P以外的掺杂剂的非晶硅层替代掺P的非晶硅层5。
形成掺P的非晶硅层5的工艺对应于图2的步骤S2。
然后通过普通的光刻腐蚀工艺将这样形成的掺P的非晶硅层5构成图形，使之具有叠层电容器下电极的特定形状(如圆筒形)。构成图形后的非晶硅层5与SiO2层2的接触孔2a内的接触栓塞4的顶部接触。该阶段的状态如图1B所示。
使掺P的非晶硅层5构图的工艺对应子图2的步骤S3。
在去掉构图后的非晶硅层5(即电容器的下电极)裸露表面上所产生的沾污和有害的自然的SiO2之后，在含有气体硅烷或乙硅烷的气氛中在大约540～630℃的温度对具有已构图的非晶硅层5的基片1进行热处理。通过该热处理工艺，微小的Si核(未示出)随机地淀积在整个构图的非晶硅层5的裸露表面和SiO2层的裸露表面。Si核的Si原子由存在于气氛中的硅烷或乙硅烷提供。
在热处理工艺之后，对具有Si核的基片1进行另一次热处理。后一次热处理工艺是在与前一次用于淀积Si核的热处理工艺相同的温度(即大约540～630℃)下进行的。而后一次热处理工艺是在不含任何Si源的真空气氛中进行的。在后一次热处理工艺过程中，自由的或离析的Si原子是由构图的非晶硅层5的热分解所产生的，然后，如此产生的离析的Si原子扩散在的Si层5的表面上或附近，接近存在于Si层5表面上的Si核。于是，Si核长大在Si层5的表面上结成非晶硅晶粒。
此阶段的状态示于图1C。
由于这样生长的非晶硅晶粒一般具有半球形状，在其表面上具有晶粒5a的构图的非晶硅层5被称为“半球形晶粒(HSG)”Si层。HSG Si层被标以标号15。另外，HSG Si层15除Si晶粒5a之外的余下部分被称为体(bulk)Si区域5b。
后一次热处理可以在含有替代真空的惰性气体如氩(Ar)的惰性气氛中完成。而且，可以说此步工艺还能在不妨碍在硅层15的表面上形成非晶硅晶粒5a的任何气氛中进行。
形成HSG Si层15的两步热处理工艺对应于图2中的步骤S4。
随后，如图1D所示，通过CVD工艺形成未掺杂的SiO2层6覆盖HSG Si层15。将SiO2层6厚度设定为大约100，以便不填入晶粒5a之间的空间或间隙，如图3清晰所示。
形成未掺杂的SiO2层6的层CVD工艺对应于图2中的步骤S5。
接着此CVD工艺，在大约750℃的温度的含有气体氯化磷酰(POCl3)的气氛中，热处理具有SiO2层6基片1大约30分钟。气氛的压力设定为适当的值，如0.1Torr至几千Torr。通过此热处理工艺，存在于气氛中的P原子以气相掺杂到未掺杂的SiO2层6中，直至达到根据热处理温度所允许的特定掺杂浓度，同时，HSG Si层15被热氧化，SiO2层6的厚度增加。掺入到SiO2层的P原子进一步以固相扩散到HSGSi层15中。
由于POCl3在室温是液体，由于使用气相氮(N2)鼓泡使POCl3气化而产生汽相POCl3。然后将如此产生的汽相POCl3与供给到CVD设备的反应室(未示出)中的氧(O2)混合，得到P原子作为掺杂剂。
如此掺杂的P原子不分布在整个HSG Si层15中，仅仅分布在沿层15的顶部和侧面的表面区域(即晶粒5a)。该掺有P原子的硅晶粒5a被标以5a′，配置有掺P的Si晶粒5a′的HSG Si层15被标以15′如图1D所示。
将P原子掺入含POCl3的气氛中的热处理工艺对应于图2的步骤S6。
在此热处理工艺中，在整个工艺过程中，将P原子作为掺杂剂从气氛中所含有的气体POCl3连续供给SiO2层6。所以，SiO2层6的p浓度不随时间(即此热处理工艺进程)减少。这意味着，P原子已被稳定地掺杂到HSG Si层15的未掺杂的晶粒15a中。
还因为SiO2起到了抑制存在于HSG Si层15的Si原子与氧(O2)原子的结合的缓冲层的作用，抑制了Si层15中的Si原子由于热氧化的耗损。
结果，已构图的掺P的HSG Si层15′为DRAM器件的叠层电容器的下电极提供了所要求的特性。
为确保叠层电容器尽可能高的电容量，使掺P的Si晶粒5a′位于HSG Si层15′的整个裸露的表面(即整个顶部和侧面)上，如图1D所不。
由于Si层6抑制了Si晶粒5a因氧化导致的收缩，HSG Si层15′的起初膨胀的表面面积基本上维持不变。因此，由于HSG层15′的表面面积的增加而增加了电容量的可得到值，同时维持Si晶粒5a′的起初的机械强度。
在含POCl3的气氛中的热处理温度最好设置为大约700～780℃，而在同一气氛中的热处理时间最好设置为大约10～120分钟。
而且，用干腐蚀工艺，从HSG Si层15′的表面上去掉通过磷掺杂工艺所生长的掺P的SiO2层6，从而，露出HSG Si层15′的整个粗糙表面和SiO2层2的整个表面。
此腐蚀工艺对应于图2的步骤S7。
按如下方式，用CVD工艺在HSG Si层15′表面上选择形成介质层7如氮化硅(Si3N4)，使层7与层15′的掺P的Si晶粒5a′接触，如图1E所示。介质层7起着叠层电容器的电容器介质的作用。例如，CVD工艺是在大约750℃温度下含有介质层7的气体源的特定气氛中持续大约一小时完成的。
此步CVD工艺对应于图2的步骤S8。
实际上，介质层7比图1E所示的薄得多。然而，为了便于理解图1E，将介质层画得比实际的厚些。
用公知的工艺，形成掺P的非晶硅层8以覆盖介质层7，如图1E所示。非晶硅层8将用作电容器上电极。
掺P的非晶硅层8工艺对应于图2的S9。
最后，在大约800℃温度下在氮气(N2)中对作为下电极的掺P的非晶硅层8进行大约60秒的热处理。于是，掺P的非晶硅层8被电激活。由于此步热处理工艺是在大约60秒的短时间内完成的，配置在DRAM器件中的晶体管一类的电子元件不会受到施加的热的坏影响。
热处理掺P的非晶硅层8的工艺对应于图2的步骤S10。
按本发明的第一实施例制造半导体器件1的方法，如上所述，在掺P的非晶硅层15的表面上形成Si晶粒5a之后，P原子从含气体P掺杂剂的气氛中作为掺杂剂被引入到层15的晶粒5a中。因而，虽然引入p掺杂剂的热处理工艺是在大约700～780℃的比较低的温度完成的，但可将P掺杂剂按需要适量地掺杂到层15的晶粒5a中。
而且，由于引入P掺杂剂的热处理工艺是在大约700～780℃的比较低的温度实施的，P掺杂剂可被引入到表面粗糙的非晶硅层15中，同时保护配置在DRAM器件中的逻辑电路免受热处理工艺所施加的热。
此外，在引入P掺杂剂的热处理工艺中，由于SiO2层6的存在，而抑制了具有Si晶粒5a的非晶硅层15被热氧化。所以，就有了额外的优点，即在热处理工艺中，具有掺P的Si晶粒5a′的非晶硅层15′的表面粗糙度的减弱受到抑制。
还有，由于P掺杂剂是从气氛中引入的，还有另外一个优点，SiO2层6可尽可能薄地形成，使得层6容易去掉。
为证实根据本发明的制造方法的优点，本发明人进行了某些测试。测试结果解释如下。
图4示出了电容量增加速率和在按日本未审查的特许公开No 9-289292所描述的现有技术方法所制造的叠层电容器的上电极上所施加的电压之间的关系，其中P掺杂剂从PSG层以固相按与本发明的第一实施例相同的热处理条件(750℃，30分钟)被引入到HSG Si层中。
电容值的增加速率被定义作Si晶粒形成处的电容值相对于Si晶粒未形成处的电容值之比。设下电极的电势为零(0)V。
由图4可见，当所施加的电压近似等于大约-1V或更低时，其增加速率较低。这意味着，HSG Si层15′作为下电极是不胜任的，这是由于引入的P掺杂剂还不足。
电容增加的速率在所施加的电压为大约-1.7V时为大约1.2。电容增加的速率在所施加的电压为大约+1.7V时为大约2.2。那么，由图4可见，电容增加速率随着所施加的电压的变化而在宽广的范围变化，而电容特性不是稳定的。
反之，按第一实施例的上述制造方法，电容的变化速率和施加到叠层电容器的上电极的电压之间的关系示于图5。
由图5可见，电容增加的速率在所施加的电压为大约-1.7V时为大约2.2。电容增加的速率在所施加的电压为大约+1.7V时为大约2.3。与图4所示的常规方法比较，电容增加速率随着所施加的电压的变化而在较窄的范围内变化，而按第一实施例的方法，其电容特性是很稳定的。这意味着，HSG Si层15′被P掺杂剂充分掺杂而完全起到了下电极15′的作用。
图6示出了以最大电容Cmax归一化的电容与施加到上电极的电压的关系。以图6显示来解释最小电容值Cmin对最大电容值Cmax之比(Cmin/Cmax)(％)的意义。这是评估电容器性能的标准。
比值(Cmin/Cmax)最好尽可能地大，其原因如下。比值(Cmin/Cmax)大，电容相对于所施加的电压的变化小，即使在低的外加电压下，下电极也充分起作用。这意味着电容特性好。
图7分别示出了按本发明第一实施例的方法和常规方法，电容比值(Cmin/Cmax)与扩散时间或退火时间之间的关系。
在图7中，曲线A1代表(Cmin/Cmax)相对于本发明第一实施例的制造方法的扩散时间或退火时间的变化，曲线A2代表(Cmin/Cmax)相对于如前述现有技术方法的退火时间的变化。
由图7可见，根据第一实施例方法的电容比值(Cmin/Cmax)(A1)的增加速率比现有技术方法的比值(Cmin/Cmax)(A2)分别相对于扩散或退火时间的增加速率高。这意味着，按第一实施例，甚至以几乎很短的时间在低的热处理温度(即低的掺杂温度)下，将P掺杂剂引入到HSG SI层15中。换言之，比现有技术方法更有效地将P掺杂剂引入到HSG Si层15中。
实施例2
图8A和8B示出了根据本发明的第二实施例的制造半导体器件的方法，它具有与第一实施例相同的工艺步骤，只是省略了用CVD工艺淀积SiO2层6的步骤。
具体地讲，按第二实施例的方法，在实施第一实施例方法所用的步骤S1～S4(示于图1A～1C)之后，采用与第一实施例相同的条件，通过对基片1的热处理实施掺杂P原子的步骤S6。因为未形成SiO2层6，因而含于气氛中的P原子以气相形式直接扩散进入图1C所示的HSG Si层15的Si晶粒5a，形成掺杂P的Si晶粒5a″。具有P掺杂的Si晶粒5a″的HSG Si层15被标以15"。该阶段的状态示于图8A。
因为在步骤S6中P掺杂剂是从含于气氛中的气体POCl3连续地供给裸露的Si晶粒5a的，邻近Si晶粒5a的P浓度不随时间(该工艺的进程)而减小。这意味着P原子已被稳定地掺杂到HSG Si层15的晶粒5a中。
不象第一实施例那样，由于未设置SiO2层6，与第一实施例方法相比，在掺杂P原子的热处理工艺过程中，存在于HSG Si层15中的Si原子容易被氧化。所以，存在于Si层15的Si原子可能因工艺过程中的氧化作用被损耗，因而使P掺杂的Si晶粒5a″的尺寸和HSG Si层15″起初展开的表面面积稍稍减小。然而，通过适当地设置热处理条件，不会出现问题。
通过P掺杂工艺，HSG Si层15被热氧化，形成不想要的SiO2层(未示出)，覆盖Si层15″的掺杂P的Si晶粒5a″。
随后，用干腐蚀工艺从HSG Si层15″的表面上去掉在掺磷工艺中所生长的不想要的SiO2层，而露出HSG Si层15″的整个粗糙表面(步骤S7)。
在去掉不想要的SiO2层的工艺(步骤S7)后，接着用CVD工艺在HSG Si层15″的表面上选择形成介质层7作为电容器的介质，如图8B所示(步骤S8)。然后，通过公知的工艺形成P掺杂非晶硅层8作上电极用，覆盖电容器介质7，如图8B所示(步骤S9)。最后，进行热处理激活掺磷的非晶硅层8(步骤S10)。
按根据本发明第二实施例的制造半导体器件的方法，由于进行了与第一实施例基本相同工艺步骤，显然其具有与第一实施例相同的优点。
图9示出了根据本发明第一和第二实施例的方法，其电容比值(Cmin/Cmax)和扩散时间的关系，其中字母D代表所要求的评估为好的(Cmin/Cmax)参考值。这里所要求的参考值被设定为90％。
由图9中的曲线B2可见，按第二实施例的方法，在扩散时间大约为23分钟(时间t2)处电容比(Cmin/Cmax)超过了参考值D，增至100％，在时间t2之后，则有相同的100％的值。另一方面，按第一实施例的方法，由图9中的曲线B1可见，在扩散时间大约为34分钟(时间t1)处电容比(Cmin/Cmax)超过了参考值D，增至100％，在时间t1之后，则有相同的100％的值。
其结果发现，在电容量比(Cmin/Cmax)超过参考值D之前，第一实施例的方法要花费比第二实施例的方法稍微长一点的扩散时间。这是由于在HSG Si层15的表面晶粒5a上有SiO2层6存在。而且发现，按第一和第二实施例的方法，通过调节P掺杂剂的扩散时间，可以获得所要求的(Cmin/Cmax)的期望值。
图10示出了按本发明的第一和第二实施例的方法，在HSG Si层15上所形成的SiO2层相对于扩散时间的厚度变化。
从图10中的B1′可见，按第一实施例的方法，SiO2层6的厚度从初始的厚度100，在电容比值(Cmin/Cmax)超过参考值D的时刻t1时，增加到135。换言之，SiO2层6从开始的100生长到时刻t1的135。所以，SiO2层6的增加被抑制到35(＝135-100)，这是由于，该工艺的一开始就存在SiO2层6。
另一方面，按第二实施例的方法，从图10的曲线B2′可见，有害的SiO2层从起始的零，到电容比值(Cmin/Cmax)超过参考值D的时刻t2(比t1要早)时，增加到110。这意味着，按第二实施例Si原子在Si层15中的耗损量稍微大于按第一实施例的耗损量。然而，按第二实施例，通过适当设定热处理条件，也可得到与第一实施例几乎相同的优点。
在上述的第一和第二实施例中，本发明用于制造DRAM器件。然而，毋庸置言，本发明也可用来制造任何其它的配置有电容器的半导体器件。
虽然已描述了本发明的优选形式，但应理解到各种改变对于本领域的普通技术人员都是显而易见的，而且未脱离本发明的精神实质。所以本发明的保护范围仅受权利要求书确定。

Claims (11)

1.一种制造半导体器件的方法，包括：
第一步，在半导体基片上通过二氧化硅的第一介质层形成第一半导体层；
第二步，热处理所述第一半导体层以在所述第一半导体层上形成非晶硅晶粒，从而使所述第一半导体层的表面粗糙，
所述晶粒是由与所述第一半导体层相同的材料制成的；以及
第三步，在含气体掺杂剂的气氛中，在700～780℃温度下对具有所述非晶硅晶粒的第一半导体层热处理一定的时间，从而将所述掺杂剂从所述气氛中引入到所述第一半导体层的所述非晶硅晶粒中。
2.根据权利要求1所述的方法，其中在所述第三步骤的所述一定时间为10～120分钟。
3.根据权利要求1所述的方法，还包括：
在所述第二步骤和第三步骤之间形成第二介质层的步骤；
所述第二介质层未掺杂任何掺杂剂，所述掺杂剂在所述第三步骤已通过所述第二介质层被引入到所述第一半导体层的所述非晶硅晶粒中；以及
在所述第三步骤之后，去掉所述第二介质层的步骤。
4.根据权利要求3所述的方法，其中所述第二介质层的厚度为5～20nm。
5.根据权利要求1所述的方法，其中，所述第一至第三步骤使用同一CVD设备进行。
6.根据权利要求1所述的方法，其中所述第二步骤是使得所述晶粒具有近似的半球形状。
7.根据权利要求1所述的方法，还包括：
在所述第三步骤之后，在所述第一半导体层的所述表面上形成存储器单元电容器的电容器介质，该介质与所述非晶硅晶粒接触；和
在所述电容器介质上形成第二半导体层；
其中所述第一和第二半导体层分别用作存储器单元电容器的下、上电极。
8.根据权利要求1所述的方法，其中，所述非晶硅晶粒位于所述第一半导体层的整个裸露表面。
9.根据权利要求1所述的方法，其中，所述第二步骤包括：
第一分步骤，在含与所述第一半导体层相同的半导体材料的气体源气氛中热处理所述第一半导体层，从而淀积所述源核；以及
第二分步骤，在不含所述气体源的气氛中热处理所述第一半导体层，因而生长所述核，在所述第一半导体层的所述表面上形成所述非晶硅晶粒。
10.根据权利要求9所述的方法，其中，在所述第一分步骤中的所述气氛含有作为所述气体源的硅烷或乙硅烷。
11.根据权利要求1所述的方法，其中，在所述第三步骤中的所述气氛含有作为气体掺杂剂的氯化磷酰。
CNB991005732A 1998-02-03 1999-02-03 制造具有半球晶粒结构的半导体器件的方法 Expired - Fee Related CN1144282C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP22005/98 1998-02-03
JP22005/1998 1998-02-03
JP02200598A JP3191757B2 (ja) 1998-02-03 1998-02-03 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN1226082A CN1226082A (zh) 1999-08-18
CN1144282C true CN1144282C (zh) 2004-03-31

Family

ID=12070903

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB991005732A Expired - Fee Related CN1144282C (zh) 1998-02-03 1999-02-03 制造具有半球晶粒结构的半导体器件的方法

Country Status (6)

Country Link
US (1) US6221730B1 (zh)
JP (1) JP3191757B2 (zh)
KR (1) KR100338848B1 (zh)
CN (1) CN1144282C (zh)
GB (1) GB2334146B (zh)
TW (1) TW409404B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102222606A (zh) * 2010-04-14 2011-10-19 中芯国际集成电路制造(上海)有限公司 一种电容的形成方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100663338B1 (ko) * 1999-11-24 2007-01-02 삼성전자주식회사 메모리 셀의 캐패시터 제조 방법
US6780704B1 (en) * 1999-12-03 2004-08-24 Asm International Nv Conformal thin films over textured capacitor electrodes
JP3706811B2 (ja) * 2000-06-14 2005-10-19 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、及び半導体製造装置
JP2002043547A (ja) 2000-07-28 2002-02-08 Nec Kyushu Ltd 半導体装置およびその製造方法
KR100537193B1 (ko) * 2000-08-31 2005-12-16 주식회사 하이닉스반도체 캐패시터의 제조 방법
US6403455B1 (en) * 2000-08-31 2002-06-11 Samsung Austin Semiconductor, L.P. Methods of fabricating a memory device
KR20020058295A (ko) * 2000-12-29 2002-07-12 박종섭 반도체소자의 제조방법
US6451664B1 (en) * 2001-01-30 2002-09-17 Infineon Technologies Ag Method of making a MIM capacitor with self-passivating plates
US6794245B2 (en) * 2002-07-18 2004-09-21 Micron Technology, Inc. Methods of fabricating double-sided hemispherical silicon grain electrodes and capacitor modules
US6949442B2 (en) * 2003-05-05 2005-09-27 Infineon Technologies Ag Methods of forming MIM capacitors
IL157838A (en) * 2003-09-10 2013-05-30 Yaakov Amitai High-brightness optical device
KR100712355B1 (ko) 2005-10-24 2007-05-02 동부일렉트로닉스 주식회사 반도체 소자의 캐패시터 및 그 제조 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61144820A (ja) 1984-12-19 1986-07-02 Toyo Electric Mfg Co Ltd 中濃度拡散層の形成法
JPH01291424A (ja) 1988-05-19 1989-11-24 Fujitsu Ltd 半導体装置及びその製造方法
JP2508948B2 (ja) 1991-06-21 1996-06-19 日本電気株式会社 半導体装置の製造方法
US5696014A (en) 1994-03-11 1997-12-09 Micron Semiconductor, Inc. Method for increasing capacitance of an HSG rugged capacitor using a phosphine rich oxidation and subsequent wet etch
JPH08264475A (ja) 1995-03-22 1996-10-11 Fujitsu Ltd 半導体装置の製造方法
JP2827958B2 (ja) 1995-04-27 1998-11-25 日本電気株式会社 半導体記憶装置の容量素子の製造方法
KR970018571A (ko) * 1995-09-21 1997-04-30 김광호 반도체 메모리장치의 커패시터 제조방법
KR970018542A (ko) * 1995-09-29 1997-04-30 김광호 반도체 장치의 캐패시터 제조방법
JP3082691B2 (ja) 1995-12-25 2000-08-28 日本電気株式会社 半導体装置及びその製造方法
KR970054549A (ko) * 1995-12-27 1997-07-31 김광호 반도체 장치의 커패시터 제조방법
JPH09232529A (ja) * 1996-02-21 1997-09-05 Mitsubishi Electric Corp 半導体記憶装置およびその製造方法
JPH09232245A (ja) 1996-02-23 1997-09-05 Hitachi Denshi Ltd 半導体装置の製造方法
JPH09246201A (ja) 1996-03-07 1997-09-19 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP3156590B2 (ja) 1996-06-28 2001-04-16 日本電気株式会社 半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102222606A (zh) * 2010-04-14 2011-10-19 中芯国际集成电路制造(上海)有限公司 一种电容的形成方法
CN102222606B (zh) * 2010-04-14 2014-06-04 中芯国际集成电路制造(上海)有限公司 一种电容的形成方法

Also Published As

Publication number Publication date
JP3191757B2 (ja) 2001-07-23
CN1226082A (zh) 1999-08-18
KR100338848B1 (ko) 2002-05-30
GB2334146A (en) 1999-08-11
KR19990072366A (ko) 1999-09-27
GB2334146B (en) 2002-10-30
GB9902408D0 (en) 1999-03-24
TW409404B (en) 2000-10-21
JPH11220107A (ja) 1999-08-10
US6221730B1 (en) 2001-04-24

Similar Documents

Publication Publication Date Title
CN1144282C (zh) 制造具有半球晶粒结构的半导体器件的方法
CN1129171C (zh) 半导体器件的电容器的形成方法
US6218260B1 (en) Methods of forming integrated circuit capacitors having improved electrode and dielectric layer characteristics and capacitors formed thereby
CN1113407C (zh) 形成沟槽隔离结构的方法
CN1734769A (zh) 半导体器件及其制造方法
CN1173394C (zh) 制造半导体集成电路器件的方法
CN1208823C (zh) 浅沟隔离半导体及其制造
CN1288717C (zh) 半导体衬底及其制造方法、半导体器件及其制造方法
CN1716607A (zh) 半导体器件及其制造方法
JP2005197749A (ja) 垂直型デバイスの性能に与えるコーナー・デバイスの影響を減らすための窒化ｓｔｉ（浅いトレンチ分離）ライナー酸化物
CN1384539A (zh) 半导体元件的电容器及其制造方法
KR19980042278A (ko) 반도체 기억장치의 제조방법
US6077737A (en) Method for forming a DRAM having improved capacitor dielectric layers
CN1490845A (zh) 半导体器件及其制造方法
CN1133211C (zh) 制造半导体器件的方法
CN1272852C (zh) 具有氧化阻挡层的电容器及其制造方法
CN100343976C (zh) 铁电随机存取存储器的制作方法
JPH11251258A (ja) ドーパント濃度を高めるための低温拡散法
CN1509497A (zh) 半导体集成电路器件及其制造方法
CN1228849C (zh) 提高半导体集成电路器件中深沟槽电容的集成方案
CN1505157A (zh) 半导体器件及其制造方法
US7153739B2 (en) Method for manufacturing a capacitor of a semiconductor device
CN1551328A (zh) 半导体设备的制造方法以及半导体衬底的氧化方法
CN1624924A (zh) 半导体器件的制造方法
JP2007165733A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030418

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20030418

Address after: Kanagawa, Japan

Applicant after: NEC Corp.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040331

Termination date: 20100303