CN102222606B - 一种电容的形成方法 - Google Patents

一种电容的形成方法 Download PDF

Info

Publication number
CN102222606B
CN102222606B CN201010154714.XA CN201010154714A CN102222606B CN 102222606 B CN102222606 B CN 102222606B CN 201010154714 A CN201010154714 A CN 201010154714A CN 102222606 B CN102222606 B CN 102222606B
Authority
CN
China
Prior art keywords
polycrystalline silicon
hemi
silicon layer
spherical granule
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010154714.XA
Other languages
English (en)
Other versions
CN102222606A (zh
Inventor
杨承
陶波
罗飞
吴金刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201010154714.XA priority Critical patent/CN102222606B/zh
Priority to US13/078,917 priority patent/US8426286B2/en
Publication of CN102222606A publication Critical patent/CN102222606A/zh
Priority to US13/851,466 priority patent/US8742542B2/en
Application granted granted Critical
Publication of CN102222606B publication Critical patent/CN102222606B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种电容的形成方法，包括下列步骤：在半导体衬底上形成导电层；在所述导电层上形成半球形颗粒多晶硅层；对所述半球形颗粒多晶硅层进行杂质掺杂；在杂质掺杂之后，对上述结构放于氧气氛围中进行退火工艺。本发明通过在低浓度氧气氛围中进行短时间退火，所述氧原子可以破坏半球形颗粒多晶硅层的接触表面上的晶格，使其发生晶格畸变，阻止位于所述接触表面上的杂质向半球形颗粒多晶硅内部扩散，进而可以在反向偏置时，抑制下电极的接触表面上形成耗尽层，以降低损耗率。

Description

一种电容的形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种电容的形成方法。
背景技术
随着集成电路制作工艺中半导体器件的集成度不断增加，随机存储器存储单元的密度也越来越高，电容在随机存储器存储单元所能利用的面积就越小。为了在电容的面积减小的同时，仍能维持可靠的性能，因此在电容所占的面积缩小的同时，仍能维持每个电容的电容量是很重要的。为了提高电容的电容量，理论上可从以下几个方向着手：(1)增加储存电极的表面积，(2)提高介质层的介电常数，(3)减小介质层的厚度。
现有技术中，通过增加下电极的表面面积(与上电极相对的面积)的方法来增加电容量。例如，在下电极的表面上形成半球形颗粒多晶硅层(HSG)，以增加电容量。其形成工艺可以为：提供一衬底，在所述衬底上依次形成掺杂的多晶硅层和未掺杂的非晶硅层；对所述未掺杂的非晶硅层通入硅烷气体，使所述非晶硅中的晶核生长成为半球形颗粒多晶硅层；对所述半球形颗粒多晶硅层进行掺杂；于半球形颗粒多晶硅层上依次形成介质层和下电极。
上述具有HSG表面层的电容(下文简称HSG电容)虽然提高了电容量，却可能缺乏稳定性，并可能出现集成电路存储单元的性能随其寿命而下降。研究已经表明，HSG电容的电容量随着加在电容电极上的电压极性变化而发生很大变化。特别是，当HSG电容上、下电极之间的电压从正值切换到负值，从而反偏置(在诸如读、写操作期间)时，会观察到电容量明显下降。
其中，对所述电容量的变化率定义为该电容的损耗率(depletion ratio，DR)，具体地：当HSG电容上、下电极之间的电压为正时，所述电容的电容量为C+，当HSG电容上、下电极之间的电压为负时，所述电容的电容量为C-，C-相对于C+的降低率定义为对应电容的损耗率，表示为：
DR＝(C+)-(C-)/(C+)
图1举例说明当HSG电容上、下电极加上电压时，其电容量的响应曲线。在图中，当电极之间的电位差设定为正值1.5V时得到最大的电容量(Cmax)，当电极之间的电位差被驱动到负值时电容量逐渐降低，直至电压达到-1.5V时，电容量处于最小值(Cmin)，仅约达Cmax的55％，即所述损耗率DR高达45％。所以对于HSG电容来说，降低损耗率非常关键。
发明内容
本发明解决的问题是提供一种电容的形成方法，以降低电容的损耗率。
为解决上述问题，本发明提供一种电容的形成方法，包括下列步骤：
在半导体衬底上形成导电层；
在所述导电层上形成半球形颗粒多晶硅层，作为第一电极；
对所述半球形颗粒多晶硅层进行杂质掺杂；
在掺杂后的半球形颗粒多晶硅层上形成介质层，及位于介质层上的第二电极；
其中，在形成介质层前，还包括对掺杂后的半球形颗粒多晶硅层进行退火工艺，所述退火工艺在氧气氛围中进行。
可选的，所述退火工艺中，氧气的浓度范围为8％～10％。
可选的，所述退火的温度范围为800℃～900℃，所述退火的时间为5秒～20秒。
可选的，所述退火温度为850℃，所述退火时间为10秒。
可选的，对所述半球形颗粒多晶硅层掺杂的杂质为磷离子。
可选的，对所述半球形颗粒多晶硅层掺杂的步骤包括将所述半球形颗粒多晶硅层暴露于磷化氢气体中进行掺杂，所述掺杂的温度范围为600℃～700℃，时间为90分钟～150分钟，压强为5Torr～8Torr。
可选的，在介质层形成之前，还包括对所述退火后的半球形颗粒多晶硅层进行氮化，在所述半球形颗粒多晶硅层上形成氮化硅层。
可选的，所述氮化包括：在含有氮气的环境中，对所述退火后的半球形颗粒多晶硅层进行退火，以形成氮化硅层，所述退火范围为650℃至750℃，所述退火时间为120分钟至200分钟。
与现有技术相比，上述方案具有以下优点：在形成半球形颗粒多晶硅层，并对所述半球形颗粒多晶硅进行杂质掺杂之后，将所述具有半球形颗粒多晶硅层的结构在氧气氛围中进行退火，所述氧原子可以破坏半球形颗粒多晶硅层的接触表面上的晶格，使其发生晶格畸变，阻止位于所述接触表面上的杂质向半球形颗粒多晶硅内部扩散，进而可以在反向偏置时，抑制下电极的接触表面上形成耗尽层，以降低损耗率。
进一步，采用浓度为8％～10％的氧气，同时进行5秒～20秒的短时间的退火，可以很好地控制在半球形颗粒多晶硅层上形成氧化层的厚度，避免影响影响电容的介电系数。
附图说明
图1是HSG电容的电压电容特性曲线图；
图2至图3为HSG电容的结构示意图；
图4至图9是本发明电容形成方法过程示意图；
图10是本发明与传统工艺的损耗率比较数值表。
具体实施方式
发明人发现，与传统的平板电极的电容相比，在HSG电容中，作为电极的半球形颗粒多晶硅层的接触表面的面积增大，一方面，可以提高所述电容的电容量，另一方面，将降低所述半球形颗粒多晶硅层接触表面处的杂质浓度。所述接触表面上不足的杂质浓度将导致反向偏置的时候，在接触表面上形成耗尽层，使得所述电容量下降，导致损耗率下降。
具体地，如图2所示的现有的HSG电容器包括：位于半导体衬底(未示出)上的以半球形颗粒多晶硅层为材料的下电极101；位于下电极101上的上电极103；所述上电极103和下电极101之间还具有介质层102，用以绝缘隔离。其中，所述下电极101、上电极103均有掺杂，一般掺杂的杂质为磷离子。
如图3所示，所述电容进行反向偏置的时候，下电极中掺杂的杂质在反向偏置的电场作用下，将向下移动。如果半球形颗粒多晶硅层与介质层的接触表面的浓度低，将使得所述接触表面的杂质耗尽，进而产生耗尽层104。所述耗尽层104中没有杂质，等效地增加了上下电极之间的介质层的厚度。而电容量的数值与介质层的厚度成反比，所以降低电容量，即提高了所述损耗率值DR。
基于上述发现，发明人提供了一种电容的形成方法，包括下列步骤：
在半导体衬底上形成导电层；在所述导电层上形成半球形颗粒多晶硅层；对所述半球形颗粒多晶硅层进行杂质掺杂；
其中，在杂质掺杂之后，紧接着，对上述结构放于氧气氛围中进行退火工艺。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施的限制。
如图4所示，提供半导体衬底401，在半导体衬底401上形成导电层402a，所述导电层402a可以包括单一的非定型硅层或多晶硅层(与半导体衬底401接触)和多晶硅上的非定型硅层的复合材料。在形成过程中，导电层40a较佳地用进行杂质(例如N型)掺杂，本实施例中，对所述导电层402a进行了磷离子掺杂。但是，也可以进行一些步骤，以便在后续的步骤中对所述导电层402a进行掺杂。
紧接着，如图5所示，在所述导电层402a上形成半球形颗粒多晶硅层402b。其中，形成半球状多晶硅的工艺采用低压等离子体化学气相沉积法，具体形成步骤包括：
1)在所述导电层402a上沉积非定型多晶硅。具体地，形成非定型多晶硅的工艺可以是各种常规的工艺。本发明中，沉积工艺可以在等离子体氛围以及从N2，He或者Ar气氛下进行，所述的等离子体氛围包括硅离子、氢离子、以及氧离子或者电子氛围等。使用本领域技术人员熟知的现有低压等离子化学气相沉积设备(LPCVD)，将图4所示的结构放置在反应室内，通入5sccm至50sccm的SiH4气体，调整反应室内的压力为1.0至4.0torr，温度为400℃至600℃的情况下，反应5至50秒即可形成厚度在1nm～80nm的非定型多晶硅层；
2)通入10sccm至20sccm的SiH4气体，调整反应室内的压力低于1.0torr，将反应室的温度在沉积上述非定型多晶硅的温度基础上调高50℃左右，并保持温度在500℃至600℃的情况下，反应5秒至20秒使多晶硅成核并长成半球形颗粒多晶硅层402b。本发明中，半球形颗粒多晶硅层的颗粒尺寸控制主要通过调整成核后多晶硅颗粒的生长时间来实现，而半球形颗粒多晶硅层的颗粒密度是通过控制沉积过程中的工艺参数例如SiH4的流量、反应温度以及形成晶核的时间来控制的。
形成如图5所示的半球形颗粒多晶硅层402b之后，与导电层402a共同作为电容的下电极402，其中，因为半球形颗粒多晶硅层402b表面的接触面积较平板电极的面积增大，可提高所述电容的电容量。
然后，对如图5所示的半球形颗粒多晶硅层402b进行杂质掺杂，本实施例中，所述掺杂杂质为磷离子。具体工艺为将所述具有半球形颗粒多晶硅层402b的结构放入反应室，所述反应室的压力的范围为5Torr～8Torr，较佳地为6.5torr。同时使所述半球型颗粒多晶硅层402b暴露在喷射进来的氟化磷(PH3)的气体氛围之中，对所述半球形颗粒多晶硅层402b进行杂质掺杂。所述时间范围为90分钟～150分钟，较佳的为120分钟。反应室的温度范围为600℃至700℃，较佳的为650℃。
接着，如图6所示，对上述结构进行退火处理。具体的工艺包括：将掺杂磷离子的结构放于氧气(O2)氛围下进行退火处理，退火温度为800℃至900℃，退火时间控制在5秒至10秒范围，所述氧气浓度范围控制在8％～10％，
作为一个实施例，较佳地，退火温度为850℃，退火时间为10秒，氧气浓度范围为9％，可以很好地控制在半球形颗粒多晶硅层上形成氧化层的厚度，避免影响影响电容的介电系数。
本发明中，所述退火处理为在低浓度的氧气氛围中进行短时间的退火处理，其目的在于在所述短时间的退火处理过程中，使低浓度氧气的原子对半球形颗粒多晶硅层402b的接触表面的晶格顺序进行破坏，使其发生晶格畸变，一方面阻碍接触表面的磷离子向下扩散，一方面由于晶格畸变，还可以产生更多的空穴，使得位于下方的电子可以进入接触表面附近，使得所述接触表面的杂质浓度增大。同时所述氧气的浓度需要得到控制，以免在接触表面产生过厚的氧化硅层，影响所述电容的介电参数。进一步地，退火处理可以更好的控制形成的半球形颗粒多晶硅颗粒的尺寸以及尺寸的一致性。
经过上述在氧气氛围中进行退火工艺之后，紧接着，需要在所述半球形颗粒多晶硅层上形成介质层，所述介质层的材料可以为氧化铝。但由于氧化铝如果与半球形颗粒多晶硅层相接触，容易导致氧化铝层中的氧会扩散进入半球形颗粒多晶硅层中，在氧化铝层与半球形颗粒多晶硅层的界面会残留下金属铝，造成界面漏电流。同时氧化铝与多晶硅结合力差，容易脱落。因此在形成所述介质层之前，对所述半球形颗粒多晶硅层先进行氮化，形成氮化硅层，以增加氧化铝与掺杂半球形颗粒多晶硅层之间的结合力以及防止造成界面漏电流。
具体参考图7，在所述半球形颗粒多晶硅层402b形成氮化硅层403。实施工艺为将所述图6所示的结构放于N2或者NH3氛围中，在650℃至750℃温度下退火120分钟至200分钟，较佳的为在650℃温度下退火180分钟。氮化之后，在所述掺杂的半球形颗粒多晶硅层402b表面上形成有一薄层氮化硅403。
参考图8，紧接着，在所述氮化硅403上形成介质层404，所述介质层404的材料可以为氧化铝。作为一个实施例，所述氧化铝可以采用原子层沉积(ALD)装置，采用三甲基铝和臭氧或者水为前驱物，在380℃至450℃下，形成氧化铝从的厚度范围为
Figure GSA00000077093200071
所述介质层404还可以用诸如氧化钽等其他高介电材料形成。特别是，介质层404最好通过多个薄层而形成，然后单独地使每一层致密化，以改善介质层404和下面氮化硅403间的特性。并且需要有足够厚度的材料制成，以防止介质层404与下电极402之间的反应，还要防止掺杂的杂质从半球形颗粒多晶硅层402b向外扩散到介质层404中。
最后，如图9所示，在所述介质层404上形成上电极405，所述上电极405可为掺杂多晶硅层，所述形成掺杂的多晶硅层工艺可以在管式炉装置中形成多晶硅层，然后对多晶硅层掺入磷原子，形成掺杂多晶硅层，此处不详细叙述。
图10为本发明与传统工艺的损耗率比较数值表。可以发现，在现有同样工艺(作为对比例1)的基础上，增加本发明中所述的低浓度氧气氛围中的短时间退火步骤，可以大大的改善电容的损耗率，从原有工艺的19.35下降至8.43。发明人同时还发现，在不使用本发明形成方法的条件下，仅在传统工艺的基础上提高所述掺杂杂质的反应室压力(如作为对比例2：提高至200torr)或者提高所述对半球形颗粒多晶硅层的杂质掺杂温度(如作为对比例3：提高至700℃)，也可以降低所述损耗率(分别至13.67和12.63)，但结果没有本发明方法带来的效果理想。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (4)

1.一种电容的形成方法，包括下列步骤：在半导体衬底上形成导电层；在所述导电层上形成半球形颗粒多晶硅层，作为第一电极；对所述半球形颗粒多晶硅层进行杂质掺杂；在掺杂后的半球形颗粒多晶硅层上形成介质层，及位于介质层上的第二电极；
其特征在于，在形成介质层前，还包括对掺杂后的半球形颗粒多晶硅层在退火温度为800℃至900℃、退火时间控制在5秒至10秒、氧气浓度范围控制在8%～9%的氧气氛围中进行退火工艺，对半球形颗粒多晶硅层的接触表面的晶格顺序进行破坏，使半球形颗粒多晶硅层的接触表面上的晶格发生畸变，提高所述半球形颗粒多晶硅层的接触表面的杂质浓度；
在介质层形成之前，还包括对退火后的半球形颗粒多晶硅层进行氮化，在所述半球形颗粒多晶硅层上形成氮化硅层，所述氮化包括：在含有氮气的环境中，对退火后的半球形颗粒多晶硅层进行氮化，以形成氮化硅层，所述氮化范围为650℃至750℃，所述氮化时间为120分钟至200分钟。
2.根据权利要求1所述电容的形成方法，其特征在于，所述退火温度为850℃，所述退火时间为10秒。
3.根据权利要求1所述电容的形成方法，其特征在于，对所述半球形颗粒多晶硅层掺杂的杂质为磷离子。
4.根据权利要求3所述电容的形成方法，其特征在于，对所述半球形颗粒多晶硅层掺杂的步骤包括将所述半球形颗粒多晶硅层暴露于磷化氢气体中进行掺杂，所述掺杂的温度范围为600℃～700℃，时间为90分钟～150分钟，压强为5Torr～8Torr。
CN201010154714.XA 2010-04-14 2010-04-14 一种电容的形成方法 Active CN102222606B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201010154714.XA CN102222606B (zh) 2010-04-14 2010-04-14 一种电容的形成方法
US13/078,917 US8426286B2 (en) 2010-04-14 2011-04-01 Method and device for a DRAM capacitor having low depletion ratio
US13/851,466 US8742542B2 (en) 2010-04-14 2013-03-27 Method and device for a dram capacitor having low depletion ratio

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010154714.XA CN102222606B (zh) 2010-04-14 2010-04-14 一种电容的形成方法

Publications (2)

Publication Number Publication Date
CN102222606A CN102222606A (zh) 2011-10-19
CN102222606B true CN102222606B (zh) 2014-06-04

Family

ID=44779124

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010154714.XA Active CN102222606B (zh) 2010-04-14 2010-04-14 一种电容的形成方法

Country Status (2)

Country Link
US (2) US8426286B2 (zh)
CN (1) CN102222606B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102222606B (zh) 2010-04-14 2014-06-04 中芯国际集成电路制造(上海)有限公司 一种电容的形成方法
TWI516024B (zh) * 2013-03-21 2016-01-01 Ngk Insulators Ltd Composite substrate and elastic wave element for elastic wave element
CN109192750B (zh) * 2018-07-23 2021-06-22 华南师范大学 低压高速擦写的柔性有机非易失性存储器件及其制备方法
CN113745226B (zh) * 2021-09-07 2023-12-05 福建省晋华集成电路有限公司 一种电容结构、电容结构制备方法以及半导体器件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1144282C (zh) * 1998-02-03 2004-03-31 恩益禧电子股份有限公司 制造具有半球晶粒结构的半导体器件的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5612558A (en) * 1995-11-15 1997-03-18 Micron Technology, Inc. Hemispherical grained silicon on refractory metal nitride
US6025624A (en) * 1998-06-19 2000-02-15 Micron Technology, Inc. Shared length cell for improved capacitance
KR100307627B1 (ko) * 1999-01-14 2001-09-26 윤종용 반도체소자의 커패시터 제조방법
JP2001024165A (ja) * 1999-07-06 2001-01-26 Hitachi Ltd 半導体装置およびその製造方法ならびに半導体製造装置
US7129128B2 (en) * 2001-08-29 2006-10-31 Micron Technology, Inc. Method of improved high K dielectric-polysilicon interface for CMOS devices
US7164165B2 (en) * 2002-05-16 2007-01-16 Micron Technology, Inc. MIS capacitor
US7326626B2 (en) * 2004-06-10 2008-02-05 Matsushita Electric Industrial Co., Ltd. Capacitor and method for manufacturing the same
CN102222606B (zh) 2010-04-14 2014-06-04 中芯国际集成电路制造(上海)有限公司 一种电容的形成方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1144282C (zh) * 1998-02-03 2004-03-31 恩益禧电子股份有限公司 制造具有半球晶粒结构的半导体器件的方法

Also Published As

Publication number Publication date
CN102222606A (zh) 2011-10-19
US8426286B2 (en) 2013-04-23
US20110254127A1 (en) 2011-10-20
US20130207233A1 (en) 2013-08-15
US8742542B2 (en) 2014-06-03

Similar Documents

Publication Publication Date Title
US6876029B2 (en) Integrated circuit capacitors having doped HSG electrodes
US5869389A (en) Semiconductor processing method of providing a doped polysilicon layer
US5622888A (en) Method of manufacturing a semiconductor device
US7238613B2 (en) Diffusion-enhanced crystallization of amorphous materials to improve surface roughness
KR100351450B1 (ko) 비휘발성 메모리 소자 및 그 제조방법
CN102222606B (zh) 一种电容的形成方法
CN1295342A (zh) 半导体器件的电容器的制造方法
US20140134823A1 (en) High-k perovskite materials and methods of making and using the same
JPH05315543A (ja) 半導体装置およびその製造方法
Baudrant et al. The LPCVD polysilicon phosphorus doped in situ as an industrial process
JP2004320022A (ja) 半導体素子のキャパシタ及びその製造方法
CN1361549A (zh) 半导体器件的电容器制造方法
CN100359668C (zh) 半导体装置的电容器的制造方法
US6664198B1 (en) Method of forming a silicon nitride dielectric layer
CN1812055A (zh) 减少字元线片电阻的方法
KR20210047592A (ko) 전자 소자 및 그 제조방법
KR100882090B1 (ko) 반도체소자의 캐패시터 제조방법
KR100292218B1 (ko) 반도체소자제조방법
KR100507865B1 (ko) 반도체소자의 캐패시터 제조 방법
KR100377171B1 (ko) 반구형 실리콘을 이용한 반도체 소자의 캐패시터 형성방법
KR100316064B1 (ko) 반도체장치의 하부전극 형성방법
KR100504434B1 (ko) 반도체장치의 커패시터 제조방법
TW508804B (en) Integrated circuit capacitors having improved electrode and dielectric layer characteristics
KR100338818B1 (ko) 반도체장치의 전하저장전극 형성방법
KR20010008502A (ko) 반도체장치의 커패시터 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20121108

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121108

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C14 Grant of patent or utility model
GR01 Patent grant