CN1812055A - 减少字元线片电阻的方法 - Google Patents
减少字元线片电阻的方法 Download PDFInfo
- Publication number
- CN1812055A CN1812055A CNA2005101318065A CN200510131806A CN1812055A CN 1812055 A CN1812055 A CN 1812055A CN A2005101318065 A CNA2005101318065 A CN A2005101318065A CN 200510131806 A CN200510131806 A CN 200510131806A CN 1812055 A CN1812055 A CN 1812055A
- Authority
- CN
- China
- Prior art keywords
- character line
- memory body
- gas flow
- line according
- formation memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 103
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 62
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims abstract description 32
- 229910021342 tungsten silicide Inorganic materials 0.000 claims abstract description 32
- 239000002243 precursor Substances 0.000 claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 11
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910000077 silane Inorganic materials 0.000 claims abstract description 4
- 229920005591 polysilicon Polymers 0.000 claims description 55
- 230000008569 process Effects 0.000 claims description 36
- 238000000137 annealing Methods 0.000 claims description 20
- 230000008021 deposition Effects 0.000 claims description 18
- 238000002513 implantation Methods 0.000 claims description 17
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 13
- 229910052721 tungsten Inorganic materials 0.000 claims description 13
- 239000010937 tungsten Substances 0.000 claims description 13
- 239000007943 implant Substances 0.000 claims description 10
- 238000003860 storage Methods 0.000 claims description 10
- 238000002955 isolation Methods 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 229910052698 phosphorus Inorganic materials 0.000 claims description 7
- 229910052785 arsenic Inorganic materials 0.000 claims description 6
- 239000000428 dust Substances 0.000 claims description 6
- 229910052796 boron Inorganic materials 0.000 claims description 4
- 229910052732 germanium Inorganic materials 0.000 claims description 4
- 229910052738 indium Inorganic materials 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 25
- 239000000758 substrate Substances 0.000 abstract description 7
- 239000007789 gas Substances 0.000 description 36
- 238000000151 deposition Methods 0.000 description 17
- 238000004519 manufacturing process Methods 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- OKZIUSOJQLYFSE-UHFFFAOYSA-N difluoroboron Chemical compound F[B]F OKZIUSOJQLYFSE-UHFFFAOYSA-N 0.000 description 1
- CWAFVXWRGIEBPL-UHFFFAOYSA-N ethoxysilane Chemical compound CCO[SiH3] CWAFVXWRGIEBPL-UHFFFAOYSA-N 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- NHDHVHZZCFYRSB-UHFFFAOYSA-N pyriproxyfen Chemical compound C=1C=CC=NC=1OC(C)COC(C=C1)=CC=C1OC1=CC=CC=C1 NHDHVHZZCFYRSB-UHFFFAOYSA-N 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 238000006884 silylation reaction Methods 0.000 description 1
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种减少字元线片电阻的方法，此方法是形成具有较低片电阻的记忆体字元线。在一实施例中，利用第一前驱气体流量在一半导体基底上沉积一第一多晶硅部。利用第二前驱气体流量沉积一第二多晶硅部，其中第二前驱气体流量大于第一前驱气体流量。利用硅烷气体沉积一硅化钨层。从多晶硅和硅化钨(WSix)的隔离沟渠中形成数个字元线。植入一闸极。
Description
技术领域
本发明是有关于一种字元线，且特别是有关于一种减少字元线片电阻的方法。
背景技术
在典型的快闪记忆体阵列或可电抹除且可程式化唯读记忆体(EEPROM)阵列中，记忆胞依照行和列排成矩形阵列，在行和列的交集点配置记忆胞晶体管。每一晶体管的汲极连接至对应的一位元线。每一晶体管的源极藉由一阵列源极线连接至一阵列源极电压，且每一晶体管的闸极连接至一字元线。
半导体记忆体中，钨被用于作为字元线的用途。但是，在某些用途方面，钨的片电阻却达不到希望的低值。
发明内容
本发明的目的是提供一些方法和系统，通过以附加的植入制程改进多晶硅和硅化钨(WSix，其中x例如可以为1或2)膜的方式减低片电阻。例如，该些字元线可用于一非挥发性半导体记忆体电路，如快闪记忆体或可电抹除且可程式化唯读记忆(EEPROM)元件，或用于一挥发性半导体记忆体电路。
在一实施例中，利用一第一前驱气体流量在一半导体基底上沉积一第一多晶硅部。利用一第二前驱气体流量沉积一第二多晶硅部，其中该第二前驱气体流量大于该第一前驱气体流量。利用硅烷气体沉积一硅化钨层。从多晶硅和硅化钨(WSix)的隔离沟渠中形成数个字元线。植入一闸极。
在本发明一实施例中提出一种形成记忆体字元线的方法，该方法包括：形成一第一闸极介电层；在该第一闸极介电层上形成一电荷储存层；在该电荷储存层上形成一第二绝缘层；利用一气体以一第一气体流量沉积一第一多晶硅部；利用该气体以一第二气体流量沉积一第二多晶硅部，该第二气体流量高于该第一气体流量；利用硅烷气体沉积一硅化钨层，其中在从一多晶硅和硅化钨的堆叠膜的数个隔离沟渠中形成数个字元线；以及植入一闸极。
在本发明另一实施例中提出一种沉积钨以形成数个字元线的方法，该方法包括：在半导体基底上以一第一前驱气体流量沉积一第一多晶硅部；以一第二前驱气体流量沉积一第二多晶硅部，该第二前驱气体流量高于该第一前驱气体流量；使用一约30至100Kev范围内的植入能量实行闸极植入；且沉积一硅化钨(WSix)层，其中从多晶硅和硅化钨(WSix)形成数个字元线。
更在本发明另一实施例中提出一种形成数个记忆体字元线的方法，该方法包括：使用一气体以一第一气体流量沉积一第一多晶硅部；使用该气体以一第二气体流量沉积一第二多晶硅部，该第二气体流量高于该第一气体流量；沉积硅化钨(WSix)并形成数个字元线；且植入一闸极。
为让本发明之上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。
附图说明
图1是依照本发明一实施例的一半导体记忆体剖面图。
图2是依照本发明一实施例的沉积制程流程图，包括形成一WSi层。
图3A是依照本发明一实施例的以WF6流量为例使用一传统多晶硅沉积制程和一多步骤多晶硅沉积制程在退火前的字元线片电阻和字元线片电阻降低程度的列表。
图3B是图3A的实施例在退火后的字元线片电阻，剂量率、植入能量和字元线片电阻降低程度的列表。
100：硅基底 101：第一闸极层
102：多晶硅浮置闸极层 103：井
104：多晶硅中间层 105：多晶硅控制闸极层
106：硅化钨(WSix)层 200：准备基板(包括井-制程)
201：形成第一闸极介电层 202：形成电荷储存层
203：形成源极和汲极 204：形成第二介电层
205：形成多晶硅控制闸极层 206：形成WSi层
具体实施方式
本发明是有关于一种记忆体元件字元线，且特别是有关于减少字元线片电阻的方法，通过以附加的植入制程改进多晶硅和硅化钨(WSix)膜的方式减低片电阻。例如，该些字元线可用于一非挥发性半导体记忆体电路，如快闪记忆体或可电除可程式化唯读记忆体元件，或用于一挥发性半导体记忆体电路。
硅化钨用于字元线可有一个或数个优点，例如具有低电阻和低应力。
特别是，在一实施例中，包括沉积前驱物的气流如磷化氢(PH3)或六氟化钨(WF6)的制程参数的选择，和/或一附加的植入制程被用于减少该字元线片电阻。特别是，在一实施例中，多晶硅(利用下述的两阶段制程为例)和后-WSi沉积植入的调制减少字元线片电阻约24％至25％，尽管减少程度偶尔会较大或较小。
虽然本实施例是以记忆体字元线为例来说明，但其并非用以限定本发明。本发明的实施例也适用于其他类型的内连线和/或其他类型的半导体元件。
在一基板上，例如一硅基板，利用井制程形成一井区域。可利用例如一井离子植入制程形成该井区域。然后，在其上形成一第一闸极介电层。一电荷储存层覆盖于该第一闸极介电层上，该电荷储存层例如可以是一多晶硅的浮置闸极层(多晶硅，高剂量P掺杂质)或其他电荷陷入材料。本例中下一层包括一第二介电层，随后是一多晶硅控制闸极层。
利用一WSi沉积制程沉积一硅化钨(WSix)层。然后实行一闸极图案化制程，随后是间隙壁和源极/汲极制程。该硅化钨(WSix)层覆盖该控制闸极层并在沉积于隔离沟渠和该控制闸极中的字元线之间形成一低电阻介面。该些字元线可包括一(多晶硅+WSi)堆叠膜。
用于该闸极的制造参数，包括多晶硅和WSi制程，举例如下，虽然也可以使用包括其他设备、制程条件和/或制程步骤的其他制程参数：
1.多晶硅沉积：
(a)设备：CVD(化学气相沉积)，包括一单晶圆(或多晶圆)制程反应室和一炉管。
(b)制程条件：600℃至800℃，0.3torr至400torr，其中甲硅烷(SiH4)和PH3(用于P掺杂多晶硅)的气体流量通常无限制。制程时间可以为20秒至2小时，也可以为其他范围。
(c)以增强的PH3气体流量实行一个两步骤的多晶硅沉积制程为例，但是也可使用更多的步骤。
-第一步骤：以一相对低的第一PH3气体流量沉积第一部分的掺杂多晶硅，该第一PH3气体流量例如小于200sccm，或者在一实施例中，约80sccm(每分钟标准立方厘米)。
-第二步骤：以一第二气体流量沉积第二部分的掺杂多晶硅，且该第二部分覆盖第一部分的掺杂多晶硅。该第二气体流量和磷(P)浓度比用于沉积第一部份的掺杂多晶硅的状态较高。例如，该第二气体流量可高于该第一PH3气体流量约20sccm，该第二气体流量例如是100sccm，或在一实施例中，该第二气体流量小于或等于400sccm，该第二气体流量将高于第一部分多晶硅中的气体流量。
2.硅化钨(WSix)沉积：
(a)设备：单晶圆(或多晶圆)CVD室。
(b)制程条件：在一制程例中，反应物至少包括一硅烷基气体和一钨基气体。
3.闸极的植入：
(a)设备：可使用各种各样的植入方式，包括单晶圆或批式植入。
(b)制程条件：
-剂量：大于1.0E14(cm-2)，例如可使用5.5E15的剂量。
-能量：从5至200仟电子伏特(KeV)，或更佳为30至100KeV。
-种类：磷(P)、砷(As)、硼(B)、二氟化硼(BF2)、铟(In)、锗(Ge)、硅(Si)等其中之一或数个。
例如，一实施例使用P和As。
另外，在植入之前，也可在硅化钨(WSix)上使用一低压四乙氧基硅烷(LPTEOS)沉积制程形成附加的一掩蔽层，例如约280埃。
图1是依照本发明实施例的一元件剖面图。在一硅基板100上形成一个或数个井103。在其上形成第一闸极介电层101。一多晶硅浮置闸极层102(多晶硅，高剂量P掺杂质)覆盖该第一闸极介电层。一多晶硅中间层104覆盖该多晶硅浮置闸极层。在其上形成一多晶硅控制闸极层105。一硅化钨(WSix)层106(其中x可等于例如1或2，且在意义明确的情况下有时也可表示为WSi)覆盖该多晶硅控制闸极层。形成一闸极，且形成一间隙壁和数个源/汲极区。如前所述，该WSi层106覆盖该控制闸极层并在沉积于数个隔离沟渠的数个字元线和该些个控制闸极之间形成一低电阻介面。
图2是依照本发明实施例的制造流程图，用于制造一减少字元线片电阻的半导元件，例如图1所示的元件。并非需要实行所有的制程，而且/或实行的顺序也可不同。另外，也可以实行附加的制程，而且可以使用不同的制程条件。
在阶段200准备基板。例如，该准备包括一个或数个硅晶圆制程，利用激光或其他加工技术形成井。和/或利用热氧化制程形成一氧化膜。在阶段201形成一第一闸极介电层。
然后，在阶段202形成一电荷储存层。在阶段203形成晶体管的源极/汲极。在阶段204形成一第二绝缘层。在阶段205形成一多晶硅控制闸极层。在阶段206形成一WSi层，并实行一WSi退火制程。该退火制程可利用各种不同的退火制程，可包括一个或数个如下方式：使用传统炉管的传统退火、使用RTP炉管的快速热制程(RTP)退火、和/或使用其他炉管的退火制程。例如，在约800℃至1200℃进行RTP退火制程5秒至120分钟。在例如，退火过程可以在第一时间段使用一第一温度，然后在一较短的时间段使用高于第一温度的一第二温度。另外，使用一低压四羟乙基硅烷(LPTEOS)沉积制程(此处未显示)形成一牺牲顶盖层或掩蔽层。
例如，该沉积制程可形成一范围约500埃至2000埃的多晶硅层，且在一实施例中为约600埃。该沉积制程可形成一范围约500埃至2000埃的硅化钨(WSix)层，且在一实施例中为约900埃。在数个隔离沟渠中形成数个字元线。该些字元线可由硅化钨(WSix)和多晶硅的一堆叠膜形成。
图3A是一列表，以欧姆/平方列示了该字元线片电阻(Rs)，并列示了使用传统的一步骤多晶硅沉积制程和使用本发明所述的多步骤多晶硅沉积制程的电阻减少程度。本例中的WF6流量约为3.8sccm。也可使用其他流量，例如4.0sccm。在本例中，该些字元线由包括一层600埃的p掺杂质的多晶硅和一层900埃的硅化钨(WSix)的一堆叠膜形成。在WSi退火前测量电阻。在本例中，使用例如两步骤多晶硅植入制程时减少约4.28％，且该字元线电阻由74.8欧姆减少至71.6欧姆。其他实施例可以或大或小减少该字元线电阻。
图3B是一列表，列示了退火后的电阻(Rs)，电阻降低程度，离子植入能量(单位为KeV)和剂量率(单位为离子数/cm2)，其中使用种类磷(P)。也可使用其他种类，如氮和砷。本例中在约850℃进行RTP退火制程2分钟，但是也可使用其他退火制程、温度和时间。本例中使用约3.8sccm的WF6流量，但是也可使用或高或低的流量。由列表可知，由于使用了两步骤多晶硅植入制程，使用约70KeV的植入能量和5.5E15的剂量率，并退火，使得电阻减少了达24.07％。在本例中，字元线电阻由24.1欧姆减少至18.3欧姆。其他实施例可以或大或小减少字元线电阻。与使用相同的WF6流量、植入能量和剂量率的传统制程比较，可达到5.81％的减少。
因此，本实施例所揭示的该多晶硅和WSi膜和植入制程能有效地减少字元线片电阻。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明之精神和范围内，当可作些许之更动与润饰，因此本发明的保护范围当视权利要求所界定为准。
Claims (36)
1、一种形成记忆体字元线的方法，包括：
形成一第一闸极介电层；
在该第一闸极介电层上形成一电荷储存层；
在该电荷储存层上形成一第二介电层；
利用一气体，以一第一气体流量沉积一第一多晶硅部；
利用该气体，以一第二气体流量沉积一第二多晶硅部，该第二气体流量大于该第一气体流量；
利用硅烷气体沉积一硅化钨层，其中从多晶硅和硅化钨的一堆叠膜的多数个隔离沟渠中形成多数个字元线；以及
植入一闸极。
2、根据权利要求1所述的形成记忆体字元线的方法，其中该电荷储存层是一电荷陷入层。
3、根据权利要求1所述的形成记忆体字元线的方法，其中该电荷储存层是一多晶硅浮置闸极层。
4、根据权利要求1所述的形成记忆体字元线的方法，其中该气体是PH3气体，且该第一气体流量小于该第二气体流量至少20sccm。
5、根据权利要求1所述的形成记忆体字元线的方法，其中该第一气体流量小于约200sccm。
6、根据权利要求1所述的形成记忆体字元线的方法，其中该第一气体流量小于约400sccm。
7、根据权利要求1所述的形成记忆体字元线的方法，其中该气体是选自WF6、SiH4和PH3所组的族群。
8、根据权利要求1所述的形成记忆体字元线的方法，其中使用至少1.0E14cm-2的剂量实行该闸极植入。
9、根据权利要求1所述的形成记忆体字元线的方法，其中使用约30至100KeV的离子植入能量实行该闸极植入。
10、根据权利要求1所述的形成记忆体字元线的方法，其中，使用种类P、As、B、BF2、In、Ge或Si其中之一或数个实行该闸极植入。
11、根据权利要求1所述的形成记忆体字元线的方法，其中更包括利用四乙氧基硅烷形成一顶盖层。
12、根据权利要求1所述的形成记忆体字元线的方法，其中该硅化钨层在沉积于该些隔离沟渠的该些字元线和多数个控制闸极之间形成一低电阻介面。
13、根据权利要求1所述的形成记忆体字元线的方法，其中更包括实行一退火制程。
14、根据权利要求1所述的形成记忆体字元线的方法，其中更包括使用快速热制程实行一退火制程。
15、根据权利要求1所述的形成记忆体字元线的方法，其中更包括在约800℃至1200℃范围内的温度实行一退火制程。
16、根据权利要求1所述的形成记忆体字元线的方法，其中该第一多晶硅部和该第二多晶硅部形成一个厚度范围为500埃至2000埃的层。
17、根据权利要求1所述的形成记忆体字元线的方法，其中该硅化钨层的厚度范围为500埃至2000埃。
18、一种沉积钨以形成字元线的方法，该方法包括：
在半导体基底上以一第一前驱气体流量沉积一第一多晶硅部；
以一第二前驱气体流量沉积一第二多晶硅部，该第二前驱气体流量高于该第一前驱气体流量；
使用一约30至100Kev范围内的植入能量实行一闸极植入；以及
沉积一硅化钨(WSix)层，其中从多晶硅和硅化钨(WSix)形成多数个字元线。
19、根据权利要求18所述的沉积钨以形成字元线的方法，其中该第二前驱气体流量大于第一前驱气体流量至少20sccm。
20、根据权利要求18所述的沉积钨以形成字元线的方法，其中该前驱气体是选自WF6、SiH4和PH3所组之族群。
21、根据权利要求18所述的沉积钨以形成字元线的方法，其中使用种类P、As、B、BF2、In、Ge或Si之一或数个实行该闸极植入。
22、根据权利要求18所述的沉积钨以形成字元线的方法，其中该硅化钨(WSix)层在沉积于多数个隔离沟渠的该些字元线和多数个控制闸极之间形成一低电阻介面。
23、根据权利要求18所述的沉积钨以形成字元线的方法，其中该硅化钨(WSix)层的厚度范围为500埃至2000埃。
24、根据权利要求18所述的沉积钨以形成字元线的方法，其中更包括实行一退火制程。
25、根据权利要求18所述的沉积钨以形成字元线的方法，其中更包括形成字元线片电阻不大于约18.3欧姆/平方的该些字元线。
26、根据权利要求18所述的沉积钨以形成字元线的方法，其中更包括使用约3.8sccm的WF6流量实行植入。
27.一种形成数个记忆体字元线的方法，该方法包括：
使用一气体以一第一气体流量沉积一第一多晶硅部；
使用该气体以一第二气体流量沉积一第二多晶硅部，该第二气体流量高于该第一气体流量；
沉积硅化钨(WSix)并形成数个字元线；以及
植入一闸极。
28、根据权利要求27所述的形成记忆体字元线的方法，其中该气体是一PH3气体，且该第一气体流量是20sccm或远低于该第二气体流量。
29、根据权利要求27所述的形成记忆体字元线的方法，其中该气体包括WF6、SiH4和PH3之一或更多。
30、根据权利要求27所述的形成记忆体字元线的方法，其中使用至少1.0E14的剂量实行该闸极植入。
31、根据权利要求27所述的形成记忆体字元线的方法，其中使用约30至100Kev范围的一离子植入能量实行该闸极植入。
32、根据权利要求27所述的形成记忆体字元线的方法，其中使用种类P、As、B、BF2、In、Ge或Si之一或数个实行该闸极植入。
33、根据权利要求27所述的形成记忆体字元线的方法，其中该硅化钨(WSix)层在沉积于多数个隔离沟渠的该些字元线和多数个控制闸极之间形成一低电阻介面。
34、根据权利要求27所述的形成记忆体字元线的方法，其中从该硅化钨(WSix)和多晶硅的一堆叠膜形成该些字元线。
35、根据权利要求27所述的形成记忆体字元线的方法，其中该硅化钨(WSix)形成约900埃厚度的层。
36、根据权利要求27所述的形成记忆体字元线的方法，更包括实行退火。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/015,154 US7314796B2 (en) | 2004-12-17 | 2004-12-17 | Methods for reducing wordline sheet resistance |
| US11/015,154 | 2004-12-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1812055A true CN1812055A (zh) | 2006-08-02 |
| CN100472725C CN100472725C (zh) | 2009-03-25 |
Family
ID=36596493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005101318065A Active CN100472725C (zh) | 2004-12-17 | 2005-12-15 | 减少字元线片电阻的方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7314796B2 (zh) |
| CN (1) | CN100472725C (zh) |
| TW (1) | TWI256678B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101651094B (zh) * | 2008-08-15 | 2011-07-06 | 中芯国际集成电路制造(上海)有限公司 | 多晶硅薄膜及栅极的形成方法 |
| CN108335988A (zh) * | 2018-02-12 | 2018-07-27 | 无锡中微晶园电子有限公司 | 一种硅电容的制作方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080076242A1 (en) * | 2006-09-22 | 2008-03-27 | Samsung Electronics Co., Ltd. | Method of fabricating nonvolatile memory device |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5529943A (en) * | 1994-09-30 | 1996-06-25 | United Microelectronics Corporation | Method of making buried bit line ROM with low bit line resistance |
| US5714412A (en) * | 1996-12-02 | 1998-02-03 | Taiwan Semiconductor Manufacturing Company, Ltd | Multi-level, split-gate, flash memory cell and method of manufacture thereof |
| US5888588A (en) * | 1997-03-31 | 1999-03-30 | Motorola, Inc. | Process for forming a semiconductor device |
| US6211074B1 (en) * | 1998-05-12 | 2001-04-03 | Advanced Micro Devices, Inc. | Methods and arrangements for reducing stress and preventing cracking in a silicide layer |
| US6177345B1 (en) * | 1998-05-18 | 2001-01-23 | Advanced Micro Devices, Inc. | Method of silicide film formation onto a semiconductor substrate |
| US6191444B1 (en) * | 1998-09-03 | 2001-02-20 | Micron Technology, Inc. | Mini flash process and circuit |
| KR100414562B1 (ko) * | 2001-06-29 | 2004-01-07 | 주식회사 하이닉스반도체 | 비휘발성 메모리 셀의 제조 방법 |
| KR100426485B1 (ko) * | 2001-12-22 | 2004-04-14 | 주식회사 하이닉스반도체 | 플래쉬 메모리 셀의 제조 방법 |
-
2004
- 2004-12-17 US US11/015,154 patent/US7314796B2/en active Active
-
2005
- 2005-07-07 TW TW094122967A patent/TWI256678B/zh active
- 2005-12-15 CN CNB2005101318065A patent/CN100472725C/zh active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101651094B (zh) * | 2008-08-15 | 2011-07-06 | 中芯国际集成电路制造(上海)有限公司 | 多晶硅薄膜及栅极的形成方法 |
| CN108335988A (zh) * | 2018-02-12 | 2018-07-27 | 无锡中微晶园电子有限公司 | 一种硅电容的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100472725C (zh) | 2009-03-25 |
| TW200623224A (en) | 2006-07-01 |
| US20060134863A1 (en) | 2006-06-22 |
| US7314796B2 (en) | 2008-01-01 |
| TWI256678B (en) | 2006-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1199248C (zh) | 在半导体晶片中制造器件的增强淀积控制 | |
| CN1171289C (zh) | 带有有利于表面状态钝化的层的器件结构 | |
| CN1222999C (zh) | 带有外延隐埋层的沟槽式电容器 | |
| US8278697B2 (en) | Semiconductor device and method for manufacturing the same | |
| CN100452439C (zh) | 半导体器件的晶体管及其制造方法 | |
| US20070042548A1 (en) | Methods of forming floating gates in non-volatile memory devices including alternating layers of amorphous silicon and ALD dopant layers and floating gates so formed | |
| CN1178291C (zh) | 用于提供nand类型快速擦写存储器装置的方法及其装置 | |
| US7374997B2 (en) | Method of manufacturing flash memory device | |
| CN1812130A (zh) | 存储器件及其制造方法 | |
| CN1244733A (zh) | 低压有源半导体体器件 | |
| CN1808699A (zh) | 形成氮化钛层的方法及形成电容器的下电极的方法 | |
| CN1610972A (zh) | 虚拟接地阵列的自动对准硅化栅 | |
| US20110163368A1 (en) | Semiconductor Memory Device and Manufacturing Method Thereof | |
| US6153470A (en) | Floating gate engineering to improve tunnel oxide reliability for flash memory devices | |
| CN1125482C (zh) | 具有p+多晶硅栅极的金属氧化物半导体晶体管的制作方法 | |
| JP2003197783A (ja) | フラッシュメモリセルの製造方法 | |
| CN1227967A (zh) | 半导体器件及其制造方法 | |
| CN100472725C (zh) | 减少字元线片电阻的方法 | |
| CN1992289A (zh) | 闪存器件及其制造方法 | |
| CN1832146A (zh) | 制造闪存装置的方法 | |
| CN102222606A (zh) | 一种电容的形成方法 | |
| CN1470066A (zh) | 源极侧边植入硼以减少沟道掺杂的深次0.18微米闪存单元 | |
| CN1130758C (zh) | 半导体器件的制造方法 | |
| US6319762B1 (en) | Method for fabricating poly-spacers | |
| CN1222754A (zh) | 在硅化物膜上进行化学汽相淀积的方法和设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |