CN1132239C - 制造半导体器件的方法 - Google Patents

制造半导体器件的方法 Download PDF

Info

Publication number
CN1132239C
CN1132239C CN99103122A CN99103122A CN1132239C CN 1132239 C CN1132239 C CN 1132239C CN 99103122 A CN99103122 A CN 99103122A CN 99103122 A CN99103122 A CN 99103122A CN 1132239 C CN1132239 C CN 1132239C
Authority
CN
China
Prior art keywords
illuvium
groove
insulation film
line material
seed layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN99103122A
Other languages
English (en)
Other versions
CN1229274A (zh
Inventor
上野和良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1229274A publication Critical patent/CN1229274A/zh
Application granted granted Critical
Publication of CN1132239C publication Critical patent/CN1132239C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electroplating And Plating Baths Therefor (AREA)

Abstract

通过防止在形成隐蔽布线时发生的任何磨蚀，布线设计的适应性得以提高。一个层间绝缘薄膜形成在一个硅衬底上，然后在层间绝缘薄膜中形成沟槽。此后，阻挡层被淀积在沟槽的侧表面和底表面上以及层间绝缘薄膜的整个表面上，一个铜籽晶层形成在阻挡层的整个表面上。采用铜籽晶层作为一个电极，进行喷镀，在沟槽及其周边区域上淀积镀铜层，镀铜层掩埋沟槽并且具有凸起的构形。然后，采用CMP方法，镀铜层的表面被抛光，直到层间绝缘薄膜暴露，从而形成隐蔽布线。

Description

制造半导体器件的方法
本发明涉及一种制造半导体器件的方法，更具体地讲是涉及这样一种制造半导体器件的方法，其中，在隐蔽布线形成区域中，绝缘薄膜表面的平整性得到了保证。
近几年，随着半导体集成电路做得更加精细和高度集成化，已经提出了多层布线。在这种情况下，当一下层布线形成在一衬底层间绝缘薄膜上，后者形成在一半导体衬底上，以及当在覆盖下层布线的同时淀积一层间绝缘薄膜时，在覆盖下层布线的同时形成在下层布线上的层间绝缘薄膜的表面无法平整，因为底层的(ground)层间绝缘薄膜和下层布线之间有一个台阶。当一上层布线进一步形成在层间绝缘薄膜上时，在覆盖下层布线的同时形成在下层布线上的层间绝缘薄膜的这种不平整性阻碍了高效地形成上层布线。因此，保证层间绝缘薄膜的表面的平整性是重要的。为此，一种隐蔽布线形成在层间绝缘薄膜中，以使层间绝缘薄膜的表面平整化。
下面将参照图9和10描述形成隐蔽布线的方法。
首先，如图9(a)所示，一个层间绝缘薄膜12形成在一个硅衬底11上，此层间绝缘薄膜12由氧化硅薄膜构成，一种光致抗蚀剂13又涂敷在薄膜12的整个表面上，形成与将要采用光刻工艺形成的布线的结构相对应的抗蚀剂图形，此图形被用作掩模，以便在层间绝缘薄膜12中形成沟槽14-1、14-2、14-3、…、14-n，沟槽的深度约为0.5μm，宽度为0.3-10μm，间隔约为0.5m。
此后，如图9(b)所示，光致抗蚀剂13被除去，一个钽(Ta)阻挡层15淀积在沟槽14-1至14-n的侧表面和底表面上以及层间绝缘薄膜12的整个表面上，并且还有一个铜籽晶(seed)层16形成在阻挡层15的整个表面上。阻挡层15的淀积和铜籽晶层16的形成分别是采用CVD方法、溅射方法以及类似方法实现的，这些方法均是公知的。阻挡层15用于防止铜扩散到氧化硅薄膜中而在布线之间或者沿硅衬底中的接合部分产生漏电流。
如图9(c)所示，采用一种喷(射电)镀方法，其中铜籽晶层16被用作一个电极，淀积一个镀铜层17，此镀铜层将沟槽14-1至14-n掩埋，并且在层间绝缘薄膜12上的一个宽的区域中具有基本平整的表面。
如图10所示，采用化学和机械抛光(CMP)方法，对形成有镀铜层17的硅衬底11的整个表面进行抛光，直到层间绝缘薄膜12暴露出来为止，于是仅仅在沟槽14-1至14-n中存留镀铜层17，并因此形成隐蔽布线18。
现在将参照图11描述图9(c)描绘的工艺中采用的喷镀方法。图11是一个示意图，它示范性地示出了一种喷镀装置。
正如同一图中所示出的，喷镀装置21包括：一个大致桶形的镀槽23，它用于暂时存储镀液22，镀液22中溶解有铜离子(Cu2+)；一个桶形的喷射杯24，它容纳于镀槽23中；一个盘形的固定板25，它由绝缘材料构成，并水平设置在喷射杯24的稍上方的位置处；一个镀液喷射管26，它从喷射杯24的底表面上并在其中心向上连通；以及一个用于镀液22的排放管27，它从镀槽23的底表面通到镀槽。在镀槽23外部设有一个泵和一个镀液储存容器(未示出)，采用泵将镀液22通过喷射管26从镀液中导入到喷射杯24中，并且(通过排放管27)从镀槽23返回到镀液储存容器。硅衬底11被固定到固定板25的下表面25a上，其上将要淀积镀铜层17。
为了采用喷镀装置21在硅衬底11上形成镀铜层17，硅衬底11首先被固定到固定板25的下表面25a上，随后，其上固定有硅衬底11的固定板25被水平设置在镀液22稍上方的预定位置处，启动泵(未示出)，使镀液22从喷射管26中喷射出来。在这种状态下，施加预定的电压，其中喷射杯24一侧被设定为正的(+)，而硅衬底11(铜籽晶层16)一侧被设定为负的(-)，以便导通一个电流，接着，镀液22的液面被提升，从而将镀液22喷射至硅衬底11的表面，如箭头所示，由此镀铜层17被淀积在铜籽晶层16上。
已经完成了镀铜层17的淀积的镀液22从喷射杯24的上部溢流到其侧部。在经过预定的时间之后，使镀液22的喷射停止，使液面降低，并且将固定板25从镀槽23上取下，将硅衬底11从固定板25上取下。按这种方式，就保证了在硅衬底11上镀铜层17被淀积在预定位置处。
虽然上述的喷镀装置21是一个例子，其中喷射杯24被用作正电极，但是其它的装置也可以被采用，其中，一个网状电极设置在喷射杯24中，其上施加正电压，而喷射杯24本身不被用作电极。
在以上的描述中，虽然喷射杯24一侧被设定为正的，而硅衬底11一侧被设定为负的，并且预定的电压施加于其间而导通一个电流，正如日本专利申请公开昭57-71150第230页左下栏第1-7行中所描述的，但是，在喷镀方法中，镀敷速度在高电流密度下是高的，这样当总是导通一个固定图形的电流时，就不会获得平整的镀铜层17。
为解决这个问题，一种镀液(以下称为阻滞(retarding)剂)是公知的，这种镀液粘附于金属籽晶层16或者镀铜层17的暴露的表面上的高电流密度部分，并且其中还添加有一种添加剂，后者防止铜粘附到所述部分(这种镀液为例如CubathM：ENTHONE OMI公司的商品名)。
当采用含有这种阻滞剂的镀液22时，镀敷速度在高电流密度部分会自动地降低，这样总是具有单向极性的一个电流就保证了镀层具有相当平整的表面。因此，如图12(a)和(b)所示，具有单向极性的负的DC电流或者负的DC脉冲电流被导通，以实现喷镀，并且由此保证了镀铜层17具有相当平整的表面。
还有一种情况，其中所采用的镀液没有添加前述的阻滞剂(这种镀液为例如Microfab：EEJA公司的商品名)。由于镀敷速度在高电流密度部分是高的，总是具有单向极性的电流的导通会导致薄膜厚度不均匀的问题，并且进一步如图14所示，在沟槽14-i被掩埋之前，淀积物粘附到电流密度高的开口附近的相对侧面部分，从而在沟槽的掩埋层中产生空隙20，并且因此缩短了电迁移的寿命。
为了解决这个问题，一种DC脉冲电流被导通，这种脉冲电流具有如图13所示的正向和反向交替的极性，以便实现喷镀，并且由此获得基本平整的表面的镀铜层17。
然而，如上所述的这种现有技术遇到了这样一个问题，即，当获得了基本平整表面的镀铜层17之后，表面被抛光，并且铜仅仅存留于沟槽14-1至14-n中，从而形成隐蔽布线18时，会发生如图10中所示的磨蚀(errosion)(即这样一种现象，其中高布线图形密度区域的表面中的铜更多地被研磨并因此凹陷)，并且进一步当镀铜层17被掩埋于较宽的沟槽14-j中而形成如图15中所示的较宽布线图形的隐蔽布线19时，会发生表面凹陷(即这样一种现象，其中较宽布线图形的表面中的铜更多地被研磨并因此凹陷)，于是限制了布线图形的宽度，并且降低了布线设计的适应性。
更具体地讲，在采用CMP工艺抛光时，为了使铜仅仅存留于沟槽14-1至14-n中而形成隐蔽布线18，同时防止层间绝缘薄膜12减薄(在约500埃范围内)，必需增大镀铜层17的抛光速度，使之大于层间绝缘薄膜12中的抛光速度。为此，在研磨材料中添加了一种酸性添加剂，使铜氧化成为氧化铜，由此铜可以比氧化硅薄膜更快地被抛光。
因此，当层间绝缘薄膜12暴露时，在具有较高的铜面积比率的部分处，该薄膜被更多地去除，从而导致前述的磨蚀和表面凹陷。
本发明是为解决已有技术的上述问题而提出的，其目的是提供一种制造半导体器件的方法，通过沿绝缘薄膜的预定布线部分提供一个沟槽、用金属布线材料掩埋此沟槽、在绝缘薄膜上淀积金属布线材料、以及对得到的样品的表面进行平整处理，该方法能够防止在形成隐蔽布线时发生的磨蚀和凹陷，并且能够增强布线设计的适应性。
为了实现上述目的，根据本发明的第一方面的制造半导体器件的方法，其特征在于包括以下步骤：在一个衬底上形成的一层绝缘薄膜的一个预定布线部分中提供一个沟槽；在包括沟槽的绝缘薄膜上形成一个金属籽晶层；采用一种电镀方法，在金属籽晶层上形成一种金属布线材料的一个淀积层，以掩埋沟槽，在电镀方法中金属籽晶层被用作一个电极；然后对金属布线材料的淀积层进行抛光和清除，直到绝缘薄膜再次暴露，从而在沟槽中形成隐蔽布线，该方法的改进在于还包括以下步骤：在形成隐蔽布线时，通过控制电镀方法中的电流，使沟槽及其周边区域上的金属布线材料的淀积层凸起，形成一个凸起的构形，然后抛光和清除淀积层，直到绝缘薄膜暴露。
根据本发明的第二方面的制造半导体器件的方法的特征在于：在根据本发明的第一方面的电镀方法中，一个流动方向交替地暂时变化的双向电流被导通，直到至少沟槽被掩埋，然后一个流动方向不变化的单向电流被导通，以在沟槽及其周边区域上使金属布线材料的淀积层凸起而形成一个凸起的构形，此后淀积层被抛光和清除，直到绝缘薄膜暴露。
根据本发明的第三方面的制造半导体器件的方法的特征在于：在根据本发明的第一方面的制造半导体器件的方法中，电镀方法所使用的镀液包含一种阻滞剂，用于防止或阻滞金属布线材料粘附至金属籽晶层或淀积层的暴露表面上的高电流密度部分。
根据本发明的第四方面的制造半导体器件的方法的特征在于：在根据本发明的第三方面的制造半导体器件的方法中，流动方向不变化的单向电流被导通，直到至少沟槽被掩埋，然后一个流动方向交替地暂时变化的双向电流被导通，以在沟槽及其周边区域上使金属布线材料的淀积层凸起而形成一个凸起的构形，然后淀积层被抛光和清除，直到绝缘薄膜暴露。
根据本发明的第五方面的制造半导体器件的方法，其特征在于包括以下步骤：沿着在一个衬底上形成的一层绝缘薄膜的一个预定布线部分提供一个沟槽；在包括沟槽的绝缘薄膜上形成一个金属籽晶层；借助于一种电镀方法，在金属籽晶层上形成一种金属布线材料的一个淀积层，以掩埋沟槽，在电镀方法中金属籽晶层被用作一个电极，并且一个流动方向暂时不变化的单向电流被导通，随后，对金属布线材料的淀积层进行抛光和清除，直到绝缘薄膜再次暴露，从而在沟槽中形成隐蔽布线，该方法的改进在于还包括以下步骤：在形成隐蔽布线时，首先执行在先的电镀工艺，直到至少沟槽被掩埋，在此在先的电镀工艺中，采用包含一种阻滞剂的第一镀液，以防止或阻滞在形成隐蔽布线时，金属布线材料粘附至金属籽晶层或淀积层的暴露表面上的高电流密度部分，然后采用不包含阻滞剂的第二镀液执行后续电镀工艺，使沟槽及其周边区域上的金属布线材料的淀积层凸起，形成一个凸起的构形，以及此后抛光和清除淀积层，直到绝缘薄膜暴露。
根据本发明的第六方面的制造半导体器件的方法，其特征在于包括以下步骤：沿着在一个衬底上形成的一层绝缘薄膜的一个预定布线部分提供一个沟槽；在包括沟槽的绝缘薄膜上形成一个金属籽晶层；借助于一种电镀方法，在金属籽晶层上形成一种金属布线材料的一个淀积层，以掩埋沟槽，在电镀方法中采用金属籽晶层作为一个电极，一个流动方向交替地暂时变化的双向电流被导通；而后对金属布线材料的淀积层进行抛光和清除，直到绝缘薄膜再次暴露，从而在沟槽中形成隐蔽布线，该方法的改进在于还包括以下步骤：在形成隐蔽布线时，通过首先实现在先的电镀工艺，直到至少沟槽被掩埋为止，并且随后实现在后的电镀工艺，使沟槽及其周边区域上的金属布线材料的淀积层凸起，形成一个凸起的构形，在所述的在先的电镀工艺中，采用不包含阻滞剂的第二镀液，所述阻滞剂用以防止在形成隐蔽布线时，金属布线材料粘附至金属籽晶层或淀积层的暴露表面上的高电流密度部分，在所述的在后电镀工艺中，采用包含阻滞剂的第一镀液；以及抛光和清除淀积层，直到绝缘薄膜暴露。
根据本发明的第七方面的制造半导体器件的方法，其特征在于包括以下步骤：沿着在一个衬底上形成的一层绝缘薄膜的一个预定布线部分提供一个沟槽；在包括沟槽的绝缘薄膜上形成一个金属籽晶层；借助于一种电镀方法，在金属籽晶层上形成金属布线材料的淀积层，以掩埋沟槽，在电镀方法中金属籽晶层被用作一个电极；随后对金属布线材料的淀积层进行抛光和清除，直到绝缘薄膜再次暴露，从而在沟槽中形成隐蔽布线，该方法的改进在于还包括以下步骤：首先在形成隐蔽布线时，在绝缘薄膜表面中至少除了沟槽之外的区域上形成一个淀积防止层；然后借助于电镀方法，使沟槽及其周边区域上的金属布线材料的淀积层凸起，形成一个凸起的构形；以及而后抛光和清除淀积层，直到绝缘薄膜暴露。
根据本发明的第八方面的制造半导体器件的方法，其特征在于包括以下步骤：沿着在一个衬底上形成的一层绝缘薄膜的一个预定布线部分提供一个沟槽；在包括沟槽的绝缘薄膜上形成一个金属籽晶层；借助于一种电镀方法，在金属籽晶层上形成一种金属布线材料的一个淀积层，以掩埋沟槽，在电镀方法中金属籽晶层被用作一个电极；以及随后对金属布线材料的淀积层进行抛光和清除，直到绝缘薄膜再次暴露，该方法的改进在于还包括以下步骤：在形成隐蔽布线时，通过以下工艺使沟槽及其周边区域上的金属布线材料的淀积层凸起形成一个凸起的构形，即：在形成隐蔽布线时，首先借助于电镀方法在绝缘薄膜上形成金属布线材料的一个淀积层，随后在淀积层的表面中至少在沟槽区域上形成一个掩模层，以防止金属布线材料的淀积层被蚀刻，以及此后进行蚀刻；然后抛光和清除淀积层，直到绝缘薄膜暴露。
根据本发明的第九方面的制造半导体器件的方法，其特征在于包括以下步骤：沿着在一个衬底上形成的一层绝缘薄膜的一个预定布线部分提供一个沟槽；在包括沟槽的绝缘薄膜上形成一个金属籽晶层；采用一种电镀方法，在金属籽晶层上形成一种金属布线材料的一个淀积层，以掩埋沟槽，在电镀方法中金属籽晶层被用作一个电极；以及随后对金属布线材料的淀积层进行抛光和清除，直到绝缘薄膜再次暴露，从而在沟槽中形成隐蔽布线，该方法的改进在于还包括以下步骤：在形成隐蔽布线时，首先借助于电镀方法，在绝缘薄膜上形成金属布线材料的薄的淀积层，或者借助于电镀方法，在绝缘薄膜上形成金属布线材料的淀积层并随后将淀积层深蚀刻(etching back)成薄的淀积层；借助于电镀方法，使沟槽及其周边区域上的金属布线材料的淀积层凸起，形成一个凸起的构形，在电镀方法中，采用包含一种阻滞剂的第一镀液，所述阻滞剂用以防止金属布线材料粘附到金属籽晶层或淀积层的暴露表面上的高电流密度部分，并且导通一个流动方向交替地暂时变化的双向电流；以及然后抛光和清除淀积层，直到绝缘薄膜暴露。
根据本发明的第十方面的制造半导体器件的方法，其特征在于包括以下步骤：沿着在一个衬底上形成的一层绝缘薄膜的一个预定布线部分提供一个沟槽；在包括沟槽的绝缘薄膜上形成一个金属籽晶层；借助于一种电镀方法，在金属籽晶层上形成一种金属布线材料的一个淀积层，以掩埋沟槽，在电镀方法中金属籽晶层被用作一个电极；以及此后对金属布线材料的淀积层进行抛光和清除，直到绝缘薄膜再次暴露，从而在沟槽中形成隐蔽布线，该方法的改进在于还包括以下步骤：在形成隐蔽布线时，借助于电镀方法，在绝缘薄膜上形成金属布线材料的薄的淀积层，或者，借助于电镀方法，在绝缘薄膜上形成金属布线材料的淀积层并且随后深蚀刻淀积层成薄的淀积层；然后借助于电镀方法，使沟槽及其周边区域上的金属布线材料的淀积层凸起，形成一个凸起的构形，在电镀方法中，采用不包含阻滞剂的第二镀液，所述阻滞剂用以防止金属布线材料粘附到金属籽晶层或淀积层的暴露表面上的高电流密度部分，并且导通一个流动方向暂时不变化的单向电流；以及此后抛光和清除淀积层，直到绝缘薄膜暴露。
此外，根据本发明的第十一方面的制造半导体器件的方法，其特征在于，根据本发明的第一至第十方面中的任一方面的制造半导体器件的方法的电镀方法是一种喷镀方法，其中在喷镀状态下，镀液被喷涂至在衬底上形成的金属籽晶层上。
通过结合附图所做的以下说明，本发明的上述和其它目的、优点和特征将变得更为清楚，附图中：
图1(a)-1(c)为相继工艺的剖视图，用于描绘制造半导体器件的方法的第一实施例；
图2(a)和2(b)为剖视图，用于描绘制造半导体器件的方法的相继工艺；
图3为喷镀时的电流的波形示意图，用于描绘图1的实施例的工作原理；
图4为喷镀时的电流的波形示意图，用于描绘本发明的第二实施例的工作原理；
图5为喷镀时的电流的波形示意图，用于描绘本发明的第三实施例的工作原理；
图6为喷镀时的电流的波形示意图，用于描绘本发明的第四实施例的工作原理；
图7(a)和7(b)为相继工艺的剖视图，用于描绘本发明的制造半导体器件的方法的第七实施例中淀积镀铜层的方法；
图8(a)和8(b)为相继工艺的剖视图，用于描绘本发明的制造半导体器件的方法的第八实施例中淀积镀铜层的方法；
图9(a)-9(c)为相继工艺的剖视图，用于描绘制造半导体器件的已有方法；
图10为工艺的剖视图，用于描绘图9的制造半导体器件的方法；
图11为示意图，用于描绘喷镀装置的一个例子的结构；
图12(a)和(b)为喷镀时的电流的暂时波形示意图，用于描绘已有的制造半导体器件的方法的工作原理；
图13为喷镀时的电流的暂时波形示意图，用于描绘已有的制造半导体器件的方法的工作原理；
图14为示意图，用于描绘在与已有的制造半导体器件的方法相关的镀铜层的淀积时，在高电流密度部分产生空隙的现象；
图15为剖视图，用于描绘已有的制造半导体器件的方法中发生的凹陷。
下面将参照附图更详细地描述本发明的各优选实施例。图1和2为相继的工艺的剖面示意图，每图均是描绘本发明的制造半导体器件的方法的第一实施例，图3是在喷镀时电流的暂时波形图，它描绘第一实施例的工作原理。
本实施例的制造半导体器件的方法与已有技术(参照图9和10)的显著区别在于：在淀积镀铜层37a和37b时，如图3所示，通过导通单向极性的DC电流(其流动方向暂时不改变的直流电流)，直到沟槽14-1至14-n由镀铜层隐埋，便形成了基本平整的镀铜层。在沟槽14-1至14-n被隐埋之后，为了喷镀，导通一个极性按正向和反向交替地变化的DC脉冲电流(其流动方向交替地暂时变化的双向电流)，从而在沟槽14-1至14-n上以及其周边区域上将镀铜层37a淀积成比其它区域更突出的构形，如图2(a)所示。这里，相同的符号将应用于与前面提及的已有技术中相同的组成部分，并且将省略其说明。
为了实现制造半导体器件的这种典型方法，如图1(a)所示，首先，一个层间绝缘薄膜12形成在一个硅衬底11上，一种光致抗蚀剂13又涂敷在薄膜12的整个表面上，然后，沿着层间绝缘薄膜12的预定布线部分形成沟槽14-1至14-n。此后，如图1(b)所示，光致抗蚀剂13被除去，一个阻挡层15淀积在沟槽14-1至14-n的侧表面和底表面上以及层间绝缘薄膜12的整个表面上，并且一个铜籽晶(seed)层16形成在阻挡层15的整个表面上。以上的描述基本上是与对前面提及的已有的制造半导体器件的方法的描述相同的。
然后，已经完成了铜籽晶层16的硅衬底11被固定到一个喷镀装置21的固定板25的下表面25a上，如图11所示，固定板25被水平设置在稍高于镀液22的液面的一个预定位置处。一个喷射杯24被用作一个电极，硅衬底11(铜籽晶层16)被用作另一电极，并且预定的电压被施加到前述的电极之间，从而导通一个电流，由此使一个泵(未示出)启动，将镀液22从喷射管26喷射到硅衬底11的表面上，并因此将镀铜层37a淀积在铜籽晶层16上。
在经过预定的时间之后，镀液22停止喷射，液面降低，并且固定板25被从镀槽23中取出，以便硅衬底11从固定板25上拆卸下来。
在本实施例中，镀铜层的淀积是借助于喷镀方法实现的，这种喷镀方法使用一种镀液(第一镀液)，此镀液包含一种阻滞剂，阻滞剂沿高电流密度部分吸附金属籽晶层16或者镀铜层17的暴露表面，以防止铜粘附到此部分。
由于包含阻滞剂，沿高电流密度部分，镀敷速度被自动地减慢。因此，通过导通一个单向极性的DC电流，就形成了基本平整的表面的镀铜层。
更具体地讲，如图3所示，在直到沟槽14-1至14-n被掩埋为止的工艺中，为了实现喷镀，导通了一个单向极性的负DC电流。于是，如图1(c)所示，一个基本平整的表面的镀铜层37a淀积在层间绝缘薄膜12上，沟槽14-1至14-n被此镀铜层37a掩埋。
在本实施例中，虽然为了淀积基本平整的镀铜层而导通了单向极性的负DC电流，但当由于阻滞剂的工作不能令人满意而导致沟槽中的掩埋层中存在令人担心的产生空隙问题时，为了消除空隙的产生，电流被中断，并且随后与前述的负DC电流反向流动的一个脉冲电流被导通，由此沟槽(孔)的开口的任一角部均被去除，从而防止了在开口处产生可能带来麻烦的任何夹断(pinch-off)。于是，在开口处铜的淀积速率高于在沟槽(孔)的底部处，以致于必需如此构成铜的淀积构形，即此构形不是倒锥形的断面(在开口处比在底部处窄)。
此后，镀敷电流图形改变，喷镀继续。更具体地讲，如图3所示，在沟槽14-1至14-n被掩埋后的一个后续工艺中，为了喷镀，导通一个极性按正向和反向交替地变化的DC脉冲电流。
这里，一个正的脉冲电流是一个反向偏置电流(back bias current)，以去除吸附在高电流密度部分的添加剂分子，并且因此通过导通正的脉冲电流，镀铜层更多地淀积在高电流密度部分。
在镀铜层37a按图1(c)中所示的构形被淀积之后，在沟槽14-1至14-n中铜的薄膜厚度大于层间绝缘薄膜12上的厚度，从而相对降低了电阻并因此增大了电流量。由此，在沟槽14-1至14-n中铜的淀积量增大了。
因此，如图2(a)中所示，在沟槽14-1至14-n上以及在这些沟槽的周边区域上比在其它区域上淀积的镀铜层37b更凸起。更具体地讲，在此后采用CMP方法进行平整化处理时，与层间绝缘薄膜相比铜被设定为较高的抛光速率，因此在面积比高的部分铜要形成得较厚。
随后，如图2(b)所示，采用CMP方法，对淀积有镀铜层37b的硅衬底11的表面进行抛光，直到层间绝缘薄膜12暴露，并且镀铜层37仅仅存留于沟槽14-1至14-n中，于是形成了隐蔽布线38。虽然本实施例是高布线密度的情况，但相同的结果也适用于形成较宽的布线图形的隐蔽布线的情况，并且此时不会发生凹陷现象。
因此，根据本实施例的结构，一个沟槽是沿层间绝缘薄膜的一个预定布线部分形成的，一个镀铜层被掩埋于沟槽中并淀积在层间绝缘薄膜上，镀铜层的表面被平整化处理，从而形成隐蔽布线。于是，防止了磨蚀和凹陷的发生，并且因此增大了布线设计的自由度。
图3中所示的具有正向和反向交替地变化的极性的脉冲电流的周期t1、t2被设定在约10秒范围内。
这是因为存在这样的担心：如果这些周期超过约10秒，当添加剂分子吸附在高电流密度部分和被去除时，镀铜层的构形会改变。负脉冲电流的峰值I2被设定为0.8-1.2A/dm2，负DC电流值I1和正脉冲电流峰值I3被设定为大致I2的一半。
作为本实施例的一个修改的例子，电流脉冲可以如此改变：镀敷停止，并且铜的淀积构形不变成一个倒锥形的断面(在开口处比在底部窄)。
图4为喷镀时的电流的暂时波形示意图，用于描绘第二优选实施例的工作原理。
本实施例的制造半导体器件的方法明显不同于第一实施例(参照图1、2和3)，在区别在于：在直到沟槽14-1至14-n被掩埋为止，其中流动的镀敷电流图形是彼此不同的。
更具体地讲，在直到沟槽14-1至14-n被掩埋为止的在先工艺中，如图4所示，喷镀是通过导通一个单向极性的负DC脉冲电流(流动方向暂时不变化的单向电流)实现的。于是，如图1(c)所示，镀铜层37a被淀积在层间绝缘薄膜12上，此镀铜层掩埋沟槽14-1至14-n并具有平整的表面。
此后，镀敷电流图形改变，喷镀继续。
更具体地讲，在沟槽14-1至14-n被掩埋之后的后续工艺中，如图4所示，喷镀是通过导通一个具有正向和反向交替地变化的极性的DC脉冲电流实现的。于是，如图2(a)所示，形成了镀铜层37b，此镀铜层在沟槽14-1至14-n及其周边区域上具有比其它区域上更凸起的构形。采用本实施例的结构，保证了能够获得与上述的第一实施例中实质相同的效果。
图4中所示的负DC脉冲电流的周期t3被设定在约10秒范围内，并且负DC脉冲电流的峰值I4被设定为稍低于负脉冲电流的峰值I2。
图5为喷镀时的电流的暂时波形示意图，用于描绘第三优选实施例的工作原理。
本实施例的制造半导体器件的方法明显不同于第一实施例(参照图1、2和3)，其区别在于：为实现镀铜层的喷镀淀积，所使用的镀液(第二镀液)中不添加前述的阻滞剂。于是，本实施例的镀敷电流图形之间的变化顺序变得与第一实施例不同。
由于在本实施例中镀液22中不包含阻滞剂，在高电流密度部分镀敷速度是高的。
虽然已经做了说明，但这种情况会导致这样的麻烦：单极性的DC电流的导通会使薄膜厚度不均匀，并且电迁移的寿命会缩短。为防止这种情况发生，一个具有正向和反向交替地变化的极性的DC脉冲电流被导通，以淀积平整表面的镀铜层。一个正的脉冲电流是一个反向偏置电流，用以清除淀积在高电流密度部分的多余的铜。
更具体地讲，在直到沟槽14-1至14-n被掩埋为止的在先工艺中，如图5所示，为了实现喷镀，一个具有正向和反向交替地变化的极性的DC脉冲电流被导通。于是，如图1(c)所示，一个镀铜层37a被淀积在层间绝缘薄膜12上，此镀铜层掩埋沟槽14-1至14-n并具有相当平整的表面。
应当指出的是，从防止产生空隙的角度看，具有正向和反向交替地变化的极性的DC脉冲电流的图形可以适当地改变。
此后，镀敷电流图形改变，镀敷继续。更具体地讲，在沟槽14-1至14-n被掩埋之后的后续工艺中，如图5所示，为了实现喷镀，一个单向极性的负DC电流被导通。
由于在镀液22中不包含阻滞剂，镀铜层在高电流密度部分更多地淀积和凸起。因此，在如图1(c)中所示的构形的镀铜层37a被淀积之后，在沟槽14-1至14-n中铜的薄膜厚度变得大于层间绝缘薄膜12的上部的厚度，从而相对降低了电阻，使电流量增加，因此，在沟槽14-1至14-n的上部铜的淀积量增大。
于是，如图2(a)所示，所淀积的镀铜层37b在沟槽14-1至14-n及其周边区域上比在其它区域上更凸起。
因此，采用这种结构，能够保证获得与上述的第一实施例中基本相同的效果。
具有图5中所示的正向和反向交替地变化的极性的DC脉冲电流的周期t4、t5被设定为在约10秒的范围内。这是因为存在这样的担心：如果这些周期超过10秒，当过多的铜被淀积在高电流密度部分或者被去除时，镀铜层的构形会改变。
图6是喷镀时电流的暂时波形示意图，用于描绘第五优选实施例的工作原理。
根据本实施例的制造半导体器件的方法不同于第三实施例，其区别在于采用了不同的镀敷电流。
更具体地讲，在直到沟槽14-1至14-n被掩埋为止的工艺中，如图6所示，为了喷镀，导通了一个具有正向和反向交替地变化的极性的DC脉冲电流。由此，如图1(c)所示，一个镀铜层37a被淀积在层间绝缘薄膜12上并且具有基本平整的表面，此镀铜层掩埋沟槽14-1至14-n。
此后，镀敷电流图形改变，喷镀继续。更具体地讲，在沟槽14-1至14-n被掩埋之后的后续工艺中，如图6所示，为了喷镀，导通了一个具有单向极性的负DC脉冲电流。
于是，如图2(a)所示，一个镀铜层37b被淀积在沟槽14-1至14-n上以及这些沟槽的周边区域上，此镀铜层在这些位置具有比其它区域上更凸起的结构。
因此，采用本实施例的结构，能够保证得到与上述的第一实施例中基本相同的效果。
根据第五优选实施例的制造半导体器件的方法明显不同于第一实施例(图1、2和3)，其区别在于：在第一实施例中，镀液的类型是固定的，镀敷电流图形根据镀铜层的淀积和凸起而改变，而在本实施例中，镀敷电流图形是固定的，镀液的类型根据镀铜层的淀积和凸起而改变。
更具体地讲，一个单向极性的负DC电流或负DC脉冲电流始终是导通的(直到图3和4中所示的沟槽被掩埋时的一个电流图形)。在直到沟槽14-1至14-n被掩埋为止的在先工艺中，为了实现喷镀，采用了包含阻滞剂的镀液22。由于镀液22包含阻滞剂，在高电流密度部分镀敷速度自动降低。
由此，如图1(c)中所示，镀铜层37a被淀积在层间绝缘薄膜12上并且具有基本平整的表面，此镀铜层掩埋沟槽14-1至14-n。
此后，在沟槽14-1至14-n被掩埋之后的后续工艺中，镀液22被变换为一种不含阻滞剂的溶液，喷镀继续。由于镀敷电流图形是如上所述的单向极性的负DC电流或负DC脉冲电流，镀铜层沿高电流密度部分更多地淀积和凸起。
因此，在如图1(c)中所示的镀铜层37a被淀积之后，在沟槽14-1至14-n中铜的薄膜厚度变得比层间绝缘薄膜12上厚，从而相对降低了电阻并且因此增大了电流量。因此，在沟槽14-1至14-n的上部铜的淀积量增大了。
于是，如图2(a)所示，一个镀铜层37b被淀积在沟槽14-1至14-n上以及这些沟槽的周边区域上，在这些位置处比其它区域上形成了更加凸起的构形。
采用本实施例的结构，能够保证获得与上述的第一实施例中基本相同的效果。
根据第六优选实施例的制造半导体器件的方法是按照与第五实施例相同的方式，通过固定镀敷电流图形和改变镀液的种类淀积镀铜层的，但其不同之处在于镀敷电流图形。
更具体地讲，一个具有正向和反向交替地变化的极性的DC脉冲电流已经导通(直到如图5和6中所示的沟槽被掩埋时的一个电流图形)。
在直到沟槽14-1至14-n被掩埋为止的在先工艺中，喷镀是采用不含阻滞剂的镀液实现的。在这种情况下，一个正的脉冲电流是一个反向偏置电流，用于去除淀积在高电流密度部分的过多的铜。由此，如图1(c)所示，一个镀铜层37a被淀积在层间绝缘薄膜12上并且具有基本平整的表面，此镀铜层掩埋沟槽14-1至14-n。
此后，在沟槽14-1至14-n被掩埋之后的后续工艺中，镀液22被变换为一种包含阻滞剂的镀液，喷镀继续。这里，正的脉冲电流是一个反向偏置电流，用于去除高电流密度部分粘附的添加剂分子，并且通过导通正的脉冲电流，镀铜层更多地淀积在高电流密度部分。
因此，在具有图1(c)中所示的构形的镀铜层37a被淀积之后，在沟槽14-1至14-n中铜的薄膜厚度变得比层间绝缘薄膜12上厚，从而相对降低了电阻并因此增大了电流量。于是，在沟槽14-1至14-n的上部铜的淀积量增大了。
由此，如图2(a)所示，一个镀铜层37b被淀积在沟槽14-1至14-n上以及这些沟槽的周边区域上，此镀铜层在这些位置处比其它区域上具有更加凸起的构形。
因此，采用本实施例的结构，能够保证得到与上述的第一实施例基本相同的效果。
图7是相继的工艺的剖视图，用于描绘根据本发明的第七优选实施例的镀铜层淀积。
根据本实施例的制造半导体器件的方法明显不同于第一实施例(图1、2、3)，其区别在于：在除了沟槽及其周边区域之外的层间绝缘薄膜上形成一个淀积防止层，采用这种防止层，镀铜层不被淀积，并且镀铜层仅仅淀积在沟槽及其周边区域上。
为了实现根据本实施例的制造半导体器件的方法，层间绝缘薄膜12形成在硅衬底11上，一种光致抗蚀剂13涂敷在薄膜12的整个表面上，形成一个抗蚀剂图形，随后，沟槽14-1至14-n形成在层间绝缘薄膜12中，并且光致抗蚀剂13被去除，进一步，一个阻挡层15被淀积，在此阻挡层的整个表面上形成一个铜籽晶层16。以上描述与第一实施例实质上是相同的。
如图7(a)所示，一种光致抗蚀剂43被涂敷在硅衬底11的表面上，硅衬底11上形成有铜籽晶层16，采用照相术，光致抗蚀剂被曝光和显影，从而形成光致抗蚀剂图形，沟槽14-1至14-n及其周边区域从此图形中被除去(即不被光致抗蚀剂覆盖)。
然后，采用如图11中所示的喷镀装置21，对硅衬底11进进喷镀，其上形成有抗蚀剂图形和铜籽晶层16的硅衬底被用作一个电极。此后，光致抗蚀剂43被除去，一个镀铜层47被淀积在沟槽14-1至14-n及其周边区域上，从而形成一个结构，此镀铜层具有凸起的构形(参照图7(b))。
随后，与图2(b)中所示的工艺相同，采用CMP方法，淀积有镀铜层的硅衬底表面被抛光，直到层间绝缘薄膜暴露出来，并且镀铜层仅仅存留在沟槽中，从而形成隐蔽布线。
因此，采用本实施例的结构，能够保证得到与上述的第一实施例基本相同的效果。
图8是相继工艺的剖视图，用于描绘根据本发明的第八优选实施例的镀铜层淀积。
根据本实施例的制造半导体器件的方法明显不同于第一实施例(图1、2、3)，其区别在于：在镀铜层被淀积在层间绝缘薄膜上(此镀铜层掩埋沟槽并具有基本平整的表面)之后，形成一个掩模，它覆盖沟槽及其周边区域上的镀铜层，淀积在沟槽及其周边区域之外的镀铜层做成较薄，从而构成一个结构，其中，镀铜层淀积在沟槽及其周边区域上并具有凸起的构形。
为了实现根据本实施例的制造半导体器件的方法，层间绝缘薄膜12形成在硅衬底11上，在此薄膜的整个表面上涂敷光致抗蚀剂13，从而形成一个抗蚀剂图形，随后，沿层间绝缘薄膜12的预定布线部分形成沟槽14-1至14-n。
此后，光致抗蚀剂13被除去，一个阻挡层15被淀积在沟槽14-1至14-n的侧表面和底表面上以及层间绝缘薄膜12的整个表面上，在此阻挡层的整个表面上形成一个铜籽晶层16。然后，采用喷镀方法(其中铜籽晶层16被用作一个电极)，淀积一个镀铜层17，此镀铜层掩埋沟槽14-1至14-n，并且在层间绝缘薄膜12上的宽的区域范围内具有基本平整的表面。到此为止的结构与前面所述的已有方法是基本上相同的。
随后，如图8(a)所示，一种光致抗蚀剂53被涂敷在硅衬底11的表面上(硅衬底11上淀积有基本平整表面的镀铜层17)，并且通过照相术被曝光和显影，沟槽14-1至14-n及其周边区域之外的光致抗蚀剂53被除去，并且形成一个抗蚀剂图形，其中抗蚀剂仅仅存留于沟槽14-1至14-n上。
然后，采用抗蚀剂图形为掩模，镀铜层17的暴露部分被蚀刻而变薄，此后，光致抗蚀剂53被除去，从而形成一个结构，其中具有凸起的构形的镀铜层被淀积在沟槽14-1至14-n及其周边区域上(参照图8(b))。
随后，正如图2(b)中所示的工艺，采用CMP方法，淀积有镀铜层的硅衬底表面被抛光，直到层间绝缘薄膜暴露出来，并且镀铜层仅仅存留在沟槽中，从而形成隐蔽布线。
因此，采用本实施例的结构，能够保证得到与上述的第一实施例中基本相同的效果。
这里应指出的是，淀积并暴露于沟槽及其周边区域之外的镀铜层还可以通过除了上述的蚀刻方法之外的任何方法减薄。
根据第九实施例的制造半导体器件的方法明显不同于第一实施例(图1、2、3)，其区别在于：在镀铜层被淀积在层间绝缘薄膜上(此镀铜层掩埋沟槽并具有基本平整的表面)之后，镀铜层的整个表面被深蚀刻，而使薄膜厚度变薄，此后，喷镀在以下条件下实施：在高电流密度部分镀敷速度较高，从而形成一个结构，其中镀铜层被淀积在沟槽及其周边区域上并具有凸起的构形。
为了实现本实施例的制造半导体器件的方法，一个层间绝缘薄膜形成在一个硅衬底上，随后在层间绝缘薄膜中形成一个沟槽。此后，一个阻挡层被淀积在沟槽的侧表面和底表面上以及层间绝缘薄膜的整个表面上，在此阻挡层的整个表面上形成一个铜籽晶层。然后，采用喷镀方法(其中铜籽晶层被用作一个电极)，淀积一个镀铜层，此镀铜层掩埋沟槽，并且在所述层间绝缘薄膜上具有基本平整的表面。到此为止的结构与前面所述的已有方法是基本上相同的。
此后，镀铜层的整个表面被深蚀刻至薄的薄膜厚度。然后，采用一种包含阻滞剂的镀液，通过导通一个具有正向和反向交替地变换的极性的DC脉冲电流(在如图3和4所示的沟槽被掩模之后的一个电流图形)实现喷镀，或者，采用不含阻滞剂的镀液，通过导通一个具有单向极性的负的DC电流或负的DC脉冲电流(在如图5和6所示的沟槽被掩模之后的一个电流图形)实现喷镀。
在镀敷图形和电流图形的组合中，在基本平整表面的镀铜层被淀积之后，在沟槽及其周边区域上电流量增大，因为这些位置处的铜的薄膜厚度比层间绝缘薄膜上大，在此部分形成了具有凸起的构形的镀铜层。随后，正如图2(b)中所示的工艺，采用CMP方法，淀积有镀铜层的硅衬底表面被抛光，直到层间绝缘薄膜暴露出来，并且镀铜层仅仅存留在沟槽中，从而形成隐蔽布线。
因此，采用本实施例的结构，能够保证得到与上述的第一实施例中基本相同的效果。
根据第十优选实施例的制造半导体器件的方法明显不同于第九实施例，其区别在于：虽然在第九实施例中，在镀铜层被淀积在层间绝缘薄膜上(此镀铜层掩埋沟槽并具有基本平整的表面)之后，镀铜层的整个表面被深蚀刻，而形成薄的薄膜厚度，但在本实施例中，镀铜层在层间绝缘薄膜上淀积得较薄，此镀铜层掩埋沟槽并具有基本平整的表面。更具体地讲，在本实施例中，由于薄的镀铜层被淀积在层间绝缘薄膜上，第九实施例中的处理(镀铜层被深蚀刻以使镀铜层的薄膜厚度变薄)已没有必要。除此之外与第九实施例是相同的，因此不再重复说明。
因此，采用本实施例的结构，能够保证获得与上述的基本相同的效果。
虽然参照附图详细地描述了本发明的优选实施例，但具体的结构不局限于这些实施例，并且本发明包括不脱离本发明的范围的任何设计变化。例如，沟槽的深度、宽度和间隔不局限于上述的实施例。
在上述的实施例中，直到一个基本平整表面的镀铜层被淀积为止导通的电流图形是不必固定的，并且为防止产生任何空隙，电流图形可以变化。此时，通过改变电流图形保持镀铜层的构形为正锥形的构形(沟槽的开口处比其底部宽)是重要的。
在上述的实施例中，虽然镀铜层的淀积是借助于喷镀实现的，但也可以采用喷镀之外的电镀方法实现，例如采用浸镀方法。作为隐蔽布线的金属材料，可以采用除了上述的铜之外的能够镀敷的适用金属，例如金、银、铝。
在上述的实施例中，虽然为了防止镀铜层淀积在除了沟槽及其周边区域之外的层间绝缘薄膜上，采用光致抗蚀剂图形作为淀积防止层，但也可用采用除此之外的手段。通过在层间绝缘薄膜上淀积基本平整表面的镀铜层和随后深蚀刻镀铜层的整个表面而使薄膜厚度变薄的方法也可通过除了上述的蚀刻之外的其它方法实现。另外，在镀铜层被掩埋于沟槽中之后，层间绝缘薄膜表面的平整化也可以通过除了CMP方法之外的其它方法实现。
如上所述，采用根据本发明的制造半导体器件的方法，一个沟槽沿绝缘薄膜的预定布线部分设置，一种金属布线材料被掩埋于沟槽中并被淀积在绝缘薄膜上，这种材料的表面被平整化，从而形成隐蔽布线。此时，要防止发生磨蚀和凹陷，以提高布线设计的自由度。
因此，很明显，本发明不局限于上述的实施例，而是可以在不脱离本发明的范围和精神的情况下变换和修改。
最后，本申请要求以1998年2月20日受理的日本专利申请平10-038311作为优先权，并且后者在此被引作参考。

Claims (9)

1.一种制造半导体器件的方法，包括以下步骤：沿着在一个衬底上形成的一层绝缘薄膜的一个预定布线部分提供一个沟槽；在包括所述沟槽的绝缘薄膜上形成一个金属籽晶层；借助于一种电镀方法，在所述金属籽晶层上形成一种金属布线材料的一个淀积层，以掩埋所述沟槽，在所述电镀方法中金属籽晶层被用作一个电极；以及对金属布线材料的淀积层进行抛光和清除，直到绝缘薄膜再次暴露，从而在所述沟槽中形成隐蔽布线，该方法的改进在于还包括以下步骤：
在形成所述隐蔽布线时，通过控制所述电镀方法的电流，使所述沟槽及其周边区域上的金属布线材料的所述淀积层凸起，形成一个凸起的构形；
其中，在所述的电镀方法中，一个流动方向交替地暂时变化的双向电流被导通，直到至少所述沟槽被掩埋，并且一个流动方向暂时不变化的单向电流被导通，以在所述沟槽及其周边区域上使金属布线材料的所述淀积层凸起而形成一个凸起的构形，并且所述淀积层被抛光和清除，直到所述绝缘薄膜暴露。
2.一种制造半导体器件的方法，包括以下步骤：沿着在一个衬底上形成的一层绝缘薄膜的一个预定布线部分提供一个沟槽；在包括所述沟槽的绝缘薄膜上形成一个金属籽晶层；借助于一种电镀方法，在所述金属籽晶层上形成一种金属布线材料的一个淀积层，以掩埋所述沟槽，在所述电镀方法中金属籽晶层被用作一个电极；以及对金属布线材料的淀积层进行抛光和清除，直到绝缘薄膜再次暴露，从而在所述沟槽中形成隐蔽布线，该方法的改进在于还包括以下步骤：
在形成所述隐蔽布线时，通过控制所述电镀方法的电流，使所述沟槽及其周边区域上的金属布线材料的所述淀积层凸起，形成一个凸起的构形；
其中，在所述电镀方法中所使用的镀液包含一种阻滞剂，用于防止所述金属布线材料被淀积在所述金属籽晶层或所述淀积层的暴露表面上的高电流密度部分；
其中，一个流动方向暂时不变化的单向电流被导通，直到至少所述沟槽被掩埋，并且一个流动方向交替地暂时变化的双向电流被导通，以在所述沟槽及其周边区域上使金属布线材料的所述淀积层凸起而形成一个凸起的构形，并且所述淀积层被抛光和清除，直到所述绝缘薄膜暴露。
3.一种制造半导体器件的方法，包括以下步骤：沿着在一个衬底上形成的一层绝缘薄膜的一个预定布线部分提供一个沟槽；在包括所述沟槽的绝缘薄膜上形成一个金属籽晶层；借助于一种电镀方法，在所述金属籽晶层上形成一种金属布线材料的一个淀积层，以掩埋所述沟槽，在所述电镀方法中金属籽晶层被用作一个电极，并且一个流动方向暂时不变化的单向电流被导通；并且金属布线材料的所述淀积层被抛光和清除，直到所述绝缘薄膜再次暴露，从而在所述沟槽中形成隐蔽布线，该方法的改进在于还包括以下步骤：
在形成所述隐蔽布线时，
通过直到至少所述沟槽被掩埋为止实施在先的电镀工艺以及随后实施后续的电镀工艺，使所述沟槽及其周边区域上的金属布线材料的所述淀积层凸起，形成一个凸起的构形，在所述在先的电镀工艺中，采用包含一种阻滞剂的第一镀液，所述阻滞剂用以防止所述金属布线材料被淀积在所述金属籽晶层或所述淀积层的暴露表面上的高电流密度部分，在所述后续的电镀工艺中，采用不包含所述阻滞剂的第二镀液；以及
抛光和清除所述的淀积层，直到所述绝缘薄膜暴露。
4.一种制造半导体器件的方法，包括以下步骤：沿着在一个衬底上形成的一层绝缘薄膜的一个预定布线部分提供一个沟槽；在包括所述沟槽的绝缘薄膜上形成一个金属籽晶层；借助于一种电镀方法，在所述金属籽晶层上形成一种金属布线材料的一个淀积层，以掩埋所述沟槽，在所述电镀方法中金属籽晶层被用作一个电极，并且一个流动方向交替地暂时变化的双向电流被导通；以及对金属布线材料的所述淀积层进行抛光和清除，直到所述绝缘薄膜暴露，从而在所述沟槽中形成隐蔽布线，该方法的改进在于还包括以下步骤：
在形成所述隐蔽布线时，
通过首先在直到至少所述沟槽被掩埋为止实现在先的电镀工艺以及随后实现后续的电镀工艺，使所述沟槽及其周边区域上的金属布线材料的所述淀积层凸起，形成一个凸起的构形，在所述在先的电镀工艺中，采用不包含阻滞剂的第二镀液，所述阻滞剂用以防止所述金属布线材料被淀积在所述金属籽晶层或所述淀积层的暴露表面上的高电流密度部分，在所述后续的电镀工艺中，采用包含所述阻滞剂的第一镀液；以及
抛光和清除所述的淀积层，直到所述绝缘薄膜暴露。
5.一种制造半导体器件的方法，包括以下步骤：沿着在一个衬底上形成的一层绝缘薄膜的一个预定布线部分提供一个沟槽；在包括所述沟槽的绝缘薄膜上形成一个金属籽晶层；借助于一种金属电镀方法，在所述金属籽晶层上形成一种金属布线材料的一个淀积层，以掩埋所述沟槽，在所述电镀方法中金属籽晶层被用作一个电极；以及对金属布线材料的所述淀积层进行抛光和清除，直到所述绝缘薄膜再次暴露，从而在所述沟槽中形成隐蔽布线，该方法的改进在于还包括以下步骤：
在形成所述隐蔽布线时，首先形成一个淀积防止层，以防止所述金属布线材料被淀积在所述绝缘薄膜表面中除了所述沟槽之外的区域上；
通过实施所述的电镀，使所述沟槽及其周边区域上的金属布线材料的所述淀积层凸起，形成一个凸起的构形；以及
抛光和清除所述的淀积层，直到所述绝缘薄膜暴露。
6.一种制造半导体器件的方法，包括以下步骤：沿着在一个衬底上形成的一层绝缘薄膜的一个预定布线部分提供一个沟槽；在包括所述沟槽的绝缘薄膜上形成一个金属籽晶层；借助于一种电镀方法，在所述金属籽晶层上形成一种金属布线材料的一个淀积层，以掩埋所述沟槽，在所述电镀方法中金属籽晶层被用作一个电极；以及对金属布线材料的所述淀积层进行抛光和清除，直到所述绝缘薄膜再次暴露，从而在所述沟槽中形成隐蔽布线，该方法的改进在于还包括以下步骤：
在形成所述隐蔽布线时，
首先在所述绝缘薄膜上形成金属布线材料的所述淀积层；
在所述淀积层表面中所述沟槽的表面上形成一个掩模层，以防止金属布线材料的所述淀积层被蚀刻；
通过利用蚀刻工艺，使所述沟槽及其周边区域上的金属布线材料的所述淀积层凸起，形成一个凸起的构形；以及
抛光和清除所述的淀积层，直到所述绝缘薄膜暴露。
7.一种制造半导体器件的方法，包括以下步骤：沿着在一个衬底上形成的一层绝缘薄膜的一个预定布线部分提供一个沟槽；在包括所述沟槽的绝缘薄膜上形成一个金属籽晶层；借助于一种电镀方法，在所述金属籽晶层上形成一种金属布线材料的一个淀积层，以掩埋所述沟槽，在所述电镀方法中金属籽晶层被用作一个电极；以及对金属布线材料的所述淀积层进行抛光和清除，直到所述绝缘薄膜再次暴露，该方法的改进在于还包括以下步骤：
在形成所述隐蔽布线时，
采用所述的电镀方法，在所述绝缘薄膜上形成金属布线材料的所述淀积层，或者，借助于所述电镀方法，在所述绝缘薄膜上形成金属布线材料的所述淀积层，并且将所述淀积层深蚀刻成薄的淀积层；
借助于电镀工艺，使所述沟槽及其周边区域上的金属布线材料的所述淀积层凸起，形成一个凸起的构形，在所述电镀工艺中，采用包含一种阻滞剂的镀液，所述阻滞剂用以防止所述金属籽晶材料粘附到所述金属籽晶层或所述淀积层的暴露表面上的高电流密度部分，并且导通一个流动方向交替地暂时变化的双向电流；以及
抛光和清除所述的淀积层，直到所述绝缘薄膜暴露。
8.一种制造半导体器件的方法，包括以下步骤：沿着在一个衬底上形成的一层绝缘薄膜的一个预定布线部分提供一个沟槽；在包括所述沟槽的绝缘薄膜上形成一个金属籽晶层；借助于一种电镀方法，在所述金属籽晶层上形成一种金属布线材料的一个淀积层，以掩埋所述沟槽，在所述电镀方法中金属籽晶层被用作一个电极；以及对金属布线材料的所述淀积层进行抛光和清除，直到所述绝缘薄膜暴露，从而在所述沟槽中形成隐蔽布线，该方法的改进在于还包括以下步骤：
在形成所述隐蔽布线时，
首先借助于所述电镀方法，在所述绝缘薄膜上形成薄的金属布线材料的所述淀积层；或者
借助于所述电镀方法，在所述绝缘薄膜上形成金属布线材料的所述淀积层，并且深蚀刻所述淀积层成薄的淀积层；
通过实施电镀工艺，使所述沟槽及其周边区域上的金属布线材料的所述淀积层凸起，形成一个凸起的构形，在所述的电镀工艺中，采用不包含阻滞剂的镀液，所述阻滞剂用以防止所述金属布线材料粘附到所述金属籽晶层或所述淀积层的暴露表面上的高电流密度部分，并且导通一个流动方向不变化的单向电流；以及
抛光和清除所述的淀积层，直到所述绝缘薄膜暴露。
9.根据权利要求1-8中任一权要求的制造半导体器件的方法，其中，所述电镀是一种喷镀方法，其中在喷镀状态下，所述镀液被喷涂至在所述衬底上形成的所述金属籽晶层上。
CN99103122A 1998-02-20 1999-02-20 制造半导体器件的方法 Expired - Fee Related CN1132239C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP38311/1998 1998-02-20
JP03831198A JP3191759B2 (ja) 1998-02-20 1998-02-20 半導体装置の製造方法
JP38311/98 1998-02-20

Publications (2)

Publication Number Publication Date
CN1229274A CN1229274A (zh) 1999-09-22
CN1132239C true CN1132239C (zh) 2003-12-24

Family

ID=12521761

Family Applications (1)

Application Number Title Priority Date Filing Date
CN99103122A Expired - Fee Related CN1132239C (zh) 1998-02-20 1999-02-20 制造半导体器件的方法

Country Status (4)

Country Link
US (1) US6245676B1 (zh)
JP (1) JP3191759B2 (zh)
KR (1) KR100364081B1 (zh)
CN (1) CN1132239C (zh)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6534116B2 (en) 2000-08-10 2003-03-18 Nutool, Inc. Plating method and apparatus that creates a differential between additive disposed on a top surface and a cavity surface of a workpiece using an external influence
KR100705371B1 (ko) 1999-07-26 2007-04-11 동경 엘렉트론 주식회사 도금 처리 방법, 도금 처리 장치 및 도금 처리 시스템
US6355153B1 (en) * 1999-09-17 2002-03-12 Nutool, Inc. Chip interconnect and packaging deposition methods and structures
US6299741B1 (en) 1999-11-29 2001-10-09 Applied Materials, Inc. Advanced electrolytic polish (AEP) assisted metal wafer planarization method and apparatus
JP4537523B2 (ja) * 2000-02-16 2010-09-01 富士通株式会社 Ｃｕ系埋込配線のパルスメッキ方法
EP1143506A3 (en) * 2000-04-04 2004-02-25 Nippon Telegraph and Telephone Corporation Pattern forming method
US20060118425A1 (en) * 2000-04-19 2006-06-08 Basol Bulent M Process to minimize and/or eliminate conductive material coating over the top surface of a patterned substrate
KR100407682B1 (ko) * 2000-06-26 2003-12-01 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
US6858121B2 (en) 2000-08-10 2005-02-22 Nutool, Inc. Method and apparatus for filling low aspect ratio cavities with conductive material at high rate
CN1310289C (zh) * 2000-08-10 2007-04-11 Asm纳托尔公司 利用外部影响在工件的上表面和空腔表面放置的添加剂之间产生差别的电镀方法和设备
US6921551B2 (en) * 2000-08-10 2005-07-26 Asm Nutool, Inc. Plating method and apparatus for controlling deposition on predetermined portions of a workpiece
AU2001275275A1 (en) * 2000-09-18 2002-04-02 Advanced Micro Devices Inc. Method to recess interconnects in damascene patterning
US20040170753A1 (en) * 2000-12-18 2004-09-02 Basol Bulent M. Electrochemical mechanical processing using low temperature process environment
US6432821B1 (en) * 2000-12-18 2002-08-13 Intel Corporation Method of copper electroplating
KR100635872B1 (ko) * 2000-12-28 2006-10-18 매그나칩 반도체 유한회사 반도체소자의 금속배선 형성방법
US7172497B2 (en) * 2001-01-05 2007-02-06 Asm Nutool, Inc. Fabrication of semiconductor interconnect structures
JP2003051473A (ja) * 2001-08-03 2003-02-21 Disco Abrasive Syst Ltd 半導体ウェーハの裏面研削方法
DE10208166B4 (de) * 2002-02-26 2006-12-14 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung von Metallleitungen mit verbesserter Gleichförmigkeit auf einem Substrat
JP4052868B2 (ja) * 2002-04-26 2008-02-27 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
TW559999B (en) * 2002-05-08 2003-11-01 Nec Corp Semiconductor device having silicon-including metal wiring layer and its manufacturing method
US6849173B1 (en) 2002-06-12 2005-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Technique to enhance the yield of copper interconnections
KR100559041B1 (ko) * 2002-07-11 2006-03-10 매그나칩 반도체 유한회사 반도체 소자의 구리 배선 형성 방법
TW200406829A (en) 2002-09-17 2004-05-01 Adv Lcd Tech Dev Ct Co Ltd Interconnect, interconnect forming method, thin film transistor, and display device
JP2004221334A (ja) 2003-01-15 2004-08-05 Seiko Epson Corp 金属素子形成方法、半導体装置の製造方法及び電子デバイスの製造方法、半導体装置及び電子デバイス、並びに電子機器
JP3949652B2 (ja) 2003-02-17 2007-07-25 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
FR2851258B1 (fr) * 2003-02-17 2007-03-30 Commissariat Energie Atomique Procede de revetement d'une surface, fabrication d'interconnexion en microelectronique utilisant ce procede, et circuits integres
JP2004315889A (ja) * 2003-04-16 2004-11-11 Ebara Corp 半導体基板のめっき方法
US20050016861A1 (en) * 2003-07-24 2005-01-27 Thomas Laursen Method for planarizing a work piece
JP4499390B2 (ja) * 2003-09-09 2010-07-07 パナソニック株式会社 半導体装置及びその製造方法
JP2005163080A (ja) * 2003-12-01 2005-06-23 Toshiba Corp めっき装置及びめっき方法
US20060183321A1 (en) * 2004-09-27 2006-08-17 Basol Bulent M Method for reduction of gap fill defects
JP4665531B2 (ja) * 2005-01-27 2011-04-06 日立電線株式会社 配線板の製造方法
JP4468191B2 (ja) 2005-01-27 2010-05-26 株式会社日立製作所 金属構造体及びその製造方法
US20060226014A1 (en) * 2005-04-11 2006-10-12 Taiwan Semiconductor Manufacturing Co., Ltd. Method and process for improved uniformity of electrochemical plating films produced in semiconductor device processing
US7446040B2 (en) * 2006-01-12 2008-11-04 International Business Machines Corporation Structure for optimizing fill in semiconductor features deposited by electroplating
US7550070B2 (en) 2006-02-03 2009-06-23 Novellus Systems, Inc. Electrode and pad assembly for processing conductive layers
EP1839695A1 (en) * 2006-03-31 2007-10-03 Debiotech S.A. Medical liquid injection device
US8500985B2 (en) * 2006-07-21 2013-08-06 Novellus Systems, Inc. Photoresist-free metal deposition
KR100815319B1 (ko) 2006-08-30 2008-03-19 삼성전기주식회사 고밀도 인쇄회로기판 및 그 제조 방법
US7732329B2 (en) 2006-08-30 2010-06-08 Ipgrip, Llc Method and apparatus for workpiece surface modification for selective material deposition
US20080237048A1 (en) * 2007-03-30 2008-10-02 Ismail Emesh Method and apparatus for selective electrofilling of through-wafer vias
US20080283404A1 (en) * 2007-05-14 2008-11-20 Nec Electronics Corporation Method of manufacturing semiconductor device to decrease defect number of plating film
JP2008283124A (ja) * 2007-05-14 2008-11-20 Nec Electronics Corp 半導体装置の製造方法および半導体装置
JP2008283123A (ja) * 2007-05-14 2008-11-20 Nec Electronics Corp 半導体装置の製造方法および半導体装置
US20090065365A1 (en) * 2007-09-11 2009-03-12 Asm Nutool, Inc. Method and apparatus for copper electroplating
JP4735767B2 (ja) * 2008-10-16 2011-07-27 大日本印刷株式会社 貫通電極基板及び半導体装置
CN102339786A (zh) * 2010-07-16 2012-02-01 中芯国际集成电路制造(上海)有限公司 处理沟槽内铜电镀层的方法
US20120186080A1 (en) * 2011-01-26 2012-07-26 S.D. Warren Company Creating conductivized traces for use in electronic devices
JP2013077619A (ja) * 2011-09-29 2013-04-25 Renesas Electronics Corp 半導体装置の製造方法
KR101841199B1 (ko) 2011-12-07 2018-03-23 삼성전자주식회사 반도체 장치의 제조 방법 및 이에 의해 제조된 반도체 장치
US9435048B2 (en) * 2013-02-27 2016-09-06 Taiwan Semiconductor Manufacturing Co., Ltd. Layer by layer electro chemical plating (ECP) process
JP6779087B2 (ja) * 2016-10-05 2020-11-04 株式会社ディスコ 配線基板の製造方法
JP6783614B2 (ja) * 2016-10-11 2020-11-11 株式会社ディスコ 配線基板の製造方法
CN108666335A (zh) * 2018-05-18 2018-10-16 复旦大学 Cmos图像传感器三维集成方法
WO2024127636A1 (ja) * 2022-12-16 2024-06-20 株式会社荏原製作所 めっき装置およびめっき方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5771150A (en) 1980-10-22 1982-05-01 Nec Home Electronics Ltd Manufacture of semiconductor device
US5972192A (en) * 1997-07-23 1999-10-26 Advanced Micro Devices, Inc. Pulse electroplating copper or copper alloys

Also Published As

Publication number Publication date
CN1229274A (zh) 1999-09-22
KR19990072807A (ko) 1999-09-27
JPH11238703A (ja) 1999-08-31
US6245676B1 (en) 2001-06-12
JP3191759B2 (ja) 2001-07-23
KR100364081B1 (ko) 2002-12-11

Similar Documents

Publication Publication Date Title
CN1132239C (zh) 制造半导体器件的方法
CN1260789C (zh) 电路板,半导体装置制造方法,及电镀系统
US6867136B2 (en) Method for electrochemically processing a workpiece
US6943112B2 (en) Defect-free thin and planar film processing
US6562204B1 (en) Apparatus for potential controlled electroplating of fine patterns on semiconductor wafers
US6524461B2 (en) Electrodeposition of metals in small recesses using modulated electric fields
CN1139122C (zh) 半导体器件及其制造方法
CN1351531A (zh) 对半导体基片进行电镀和抛光的方法及装置
CN1722370A (zh) 半导体装置的制造方法
CN1933143A (zh) 无电电镀溶液及半导体器件
CN1531028A (zh) 电镀方法
CN1293719A (zh) 在工件上电镀金属的装置和方法
CN1433487A (zh) 在衬底上电沉积具有最小边缘隔绝的均匀薄膜的方法和设备
CN1342220A (zh) 应用调制电场在小深孔中的金属电淀积法
CN1685086A (zh) 电抛光和电镀方法
CN1551295A (zh) 电子器件的制造方法
CN1420527A (zh) 半导体器件的制造方法
CN1722425A (zh) 半导体结构
CN1867703A (zh) 电镀组合物和电镀方法
CN1705774A (zh) 集成电镀和平面化的方法及其设备
CN1734760A (zh) 半导体元件及其制造方法
CN1732561A (zh) 把金属和超低k值电介质集成
CN1271683C (zh) 一种基板镀膜方法
JP2003124214A (ja) 配線形成方法及びその装置
KR100791078B1 (ko) 전기 도금법을 사용하여 리세스된 영역을 채우는 금속배선을 형성하는 방법

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030328

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20030328

Address after: Kawasaki, Kanagawa, Japan

Applicant after: NEC Corp.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1056539

Country of ref document: HK

C56 Change in the name or address of the patentee

Owner name: RENESAS KANSAI CO., LTD.

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kawasaki, Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kawasaki, Kanagawa, Japan

Patentee before: NEC Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20031224

Termination date: 20140220