CN112331667A - 三维存储器及其制造方法 - Google Patents

三维存储器及其制造方法 Download PDF

Info

Publication number
CN112331667A
CN112331667A CN202011244623.5A CN202011244623A CN112331667A CN 112331667 A CN112331667 A CN 112331667A CN 202011244623 A CN202011244623 A CN 202011244623A CN 112331667 A CN112331667 A CN 112331667A
Authority
CN
China
Prior art keywords
joint
transverse direction
dimensional memory
joint part
joint portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011244623.5A
Other languages
English (en)
Other versions
CN112331667B (zh
Inventor
许波
吴智鹏
郭亚丽
刘思敏
陈斌
王同
袁彬
许宗珂
杨竹
王香凝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202011244623.5A priority Critical patent/CN112331667B/zh
Publication of CN112331667A publication Critical patent/CN112331667A/zh
Application granted granted Critical
Publication of CN112331667B publication Critical patent/CN112331667B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Abstract

本发明涉及半导体技术领域，公开了一种三维存储器及其制造方法。三维存储器包括：衬底；位于衬底上的包括多个区域的堆叠结构，区域包括沿平行于衬底的第一横向分布的核心区，以及至少位于核心区一侧的阶梯区；第一和第二分隔结构，第一分隔结构包括相连接的第一主体部和第一接头部，第二分隔结构包括相连接的第二主体部和第二接头部，第一与第二分隔结构通过第一与第二接头部相连接，第一和第二主体部沿第一横向延伸；其中，第一接头部在连接第一主体部的第一曲折点偏离第一横向而延续第一主体部单一曲折延伸，并与第二接头部相交错连接。本发明提供的三维存储器及其制造方法，增大了刻蚀工艺窗口，避免相邻区域分隔处出现断点导致漏电。

Description

三维存储器及其制造方法
技术领域
本发明涉及半导体技术领域，具体涉及一种三维存储器及其制造方法。
背景技术
随着3D NAND技术的不断发展，三维存储器可以垂直堆叠的层数越来越多，从24层、32层、64层到超过100层的高阶堆叠结构，可以大幅度提高存储的密度并降低单位存储单元的价格。
在三维存储器结构中，包括垂直交错堆叠的多层栅极层和绝缘层构成的堆叠结构，在堆叠结构(或称“堆栈”)中形成有沟道孔，在沟道孔内形成有存储单元串，堆叠结构中的栅极层作为每一层存储单元的栅线，从而实现堆叠式的三维存储器。
三维存储器的存储阵列包括核心(Core)区和阶梯(Stair Step，SS)区。阶梯区用来供存储阵列各层中的栅极层引出接触部。这些栅极层作为存储阵列的字线，执行编程、擦写、读取等操作。其中，核心区和阶梯区可被多个栅线缝隙(Gate Line Slit，简称GLS，或称“栅极狭缝”、“栅极隔槽”)隔开，从而分割为多个区域(Block)。
在高阶三维存储器中，阶梯区由于层高较高，导致结构不稳定，故而在阶梯区形成有氧化物深槽对阶梯区进行加固。为了将相邻的区域分割开，栅线缝隙需要与氧化物深槽准确对位连接，避免漏电。然而在栅线缝隙与氧化物深槽的连接处容易出现断点，导致漏电，且由于需要准确对位连接，故而刻蚀精确度要求较高。
发明内容
本发明提供了一种三维存储器及其制造方法，增大了刻蚀工艺窗口，避免相邻区域分隔处出现断点导致漏电。
一方面，本发明提供了一种三维存储器，包括：
衬底；
位于所述衬底上的堆叠结构，所述堆叠结构包括多个区域，所述区域包括沿平行于所述衬底的第一横向分布的核心区，以及至少位于所述核心区一侧的阶梯区；
第一分隔结构和第二分隔结构，所述第一分隔结构包括相连接的第一主体部和第一接头部，所述第二分隔结构包括相连接的第二主体部和第二接头部，所述第一分隔结构与所述第二分隔结构通过所述第一接头部与所述第二接头部相连接，所述第一主体部和所述第二主体部沿所述第一横向延伸；其中，
所述第一接头部在连接所述第一主体部的第一曲折点偏离所述第一横向而延续所述第一主体部单一曲折延伸，并与所述第二接头部相交错连接。
优选的，所述第一分隔结构位于所述阶梯区，所述第二分隔结构位于所述核心区，所述第一主体部与所述第二主体部位于同一直线上，且所述第一接头部和所述第二接头部位于所述核心区与所述阶梯区之间的交界处。
优选的，所述第二接头部在连接所述第二主体部的第二曲折点偏离所述第一横向而延续所述第二主体部单一曲折延伸，使得所述第一分隔结构与所述第二分隔结构均呈折线形，且所述第一接头部与所述第二接头部在远离所述第一曲折点与所述第二曲折点处相互交叉连接。
优选的，所述第二接头部在连接所述第二主体部的第二曲折点偏离所述第一横向而延续所述第二主体部单一曲折延伸，所述第一接头部与所述第二接头部在所述第一曲折点与所述第二曲折点后均呈弧形延伸且呈钩子状横截面而具有回折状开口，所述第一接头部与所述第二接头部的末端相互伸入各回折状开口而呈钩连状。
优选的，所述第一接头部在远离所述第一曲折点后沿所述第一横向呈波形延伸，所述第二接头部在所述第一横向上呈直线形延伸。
优选的，所述第一接头部在远离所述第一曲折点后沿所述第一横向呈矩形脉冲波形或正弦波形延伸，所述第一接头部与所述第二接头部相交于至少两个交错连接部。
优选的，所述第一分隔结构填充有绝缘材料；
所述第二分隔结构填充导电材料形成阵列共源极。
另一方面，本发明还提供了一种三维存储器的制造方法，包括：
提供衬底；
在所述衬底上形成堆叠结构，并定义沿平行于所述衬底的第一横向分布的核心区以及位于核心区至少一侧的阶梯区；
在所述堆叠结构中形成至少一个第一分隔结构，所述第一分隔结构包括相连接的第一主体部和第一接头部；
在所述堆叠结构中形成至少一个第二分隔结构，所述第二分隔结构包括相连接的第二主体部和第二接头部，所述第一分隔结构与所述第二分隔结构通过所述第一接头部与所述第二接头部相连接，所述第一主体部和所述第二主体部沿所述第一横向延伸，以将所述堆叠结构划分为至少两个相邻的区域；其中，
所述第一接头部在连接所述第一主体部的第一曲折点偏离所述第一横向而延续所述第一主体部单一曲折延伸，并与所述第二接头部相交错连接。
优选的，在所述阶梯区形成所述第一分隔结构，在所述核心区形成所述第二分隔结构，所述第一主体部与所述第二主体部位于同一直线上，且所述第一接头部和所述第二接头部位于所述核心区与所述阶梯区之间的交界处。
优选的，所述第二接头部在连接所述第二主体部的第二曲折点偏离所述第一横向而延续所述第二主体部单一曲折延伸，使得所述第一分隔结构与所述第二分隔结构均呈折线形，且所述第一接头部与所述第二接头部在远离所述第一曲折点与所述第二曲折点处相互交叉连接。
优选的，所述第二接头部在连接所述第二主体部的第二曲折点偏离所述第一横向而延续所述第二主体部单一曲折延伸，所述第一接头部与所述第二接头部在所述第一曲折点与第二曲折点后均呈弧形延伸，且呈钩子状横截面而具有回折状开口，所述第一接头部与所述第二接头部的末端相互伸入各回折状开口而呈钩连状。
优选的，所述第一接头部在远离所述第一曲折点后沿所述第一横向呈波形延伸，所述第二接头部在所述第一横向上呈直线形延伸。
优选的，所述第一接头部在远离所述第一曲折点后沿所述第一横向呈矩形脉冲波形或正弦波形延伸，所述第一接头部与所述第二接头部相交于至少两个交错连接部。
优选的，所述第一分隔结构填充有绝缘材料；
所述第二分隔结构填充导电材料形成阵列共源极。
本发明提供的三维存储器及其制造方法，通过所述第一分隔结构和所述第二分隔结构进行区域分隔，所述第一分隔结构包括相连接的第一主体部和第一接头部，所述第二分隔结构包括相连接的第二主体部和第二接头部，所述第一分隔结构与所述第二分隔结构通过所述第一接头部与所述第二接头部相连接，且所述第一接头部在连接所述第一主体部的第一曲折点偏离所述第一横向而延续所述第一主体部单一曲折延伸，并与所述第二接头部相交错连接。相比于现有的三维存储器中用以分隔区域的栅线缝隙与氧化物深槽之间需要准确对位连接，在本发明提供的三维存储器中所述第一接头部在第一曲折点偏离所述第一横向而延续所述第一主体部单一曲折延伸，并与所述第二接头部相交错连接，使得所述第一分隔结构和所述第二分隔结构在接头处无需准确对位连接，增大了刻蚀工艺窗口，且相交错连接可存在多个连接点，减小了所述第一分隔结构和所述第二分隔结构发生断点的可能，进而避免相邻区域之间发生漏电。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
图1为现有的三维存储器的俯视结构示意图；
图2为本发明第一实施例提供的三维存储器的俯视结构示意图；
图3为本发明第二实施例提供的三维存储器的俯视结构示意图；
图4为本发明第三实施例提供的一种三维存储器的俯视结构示意图；
图5为本发明第三实施例提供的又一种三维存储器的俯视结构示意图
图6为本发明实施例提供的三维存储器的制造方法流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
本发明针对现有的三维存储器中通过栅线缝隙与氧化物深槽相连接进行区域分隔时，容易发生漏电且刻蚀工艺窗口较小的问题，本发明实施例用以解决该问题。
图2至图5为本发明实施例提供的多种三维存储器的俯视结构示意图。参考图2至图5所示，本发明提供的三维存储器包括：衬底(图中未示出)；位于所述衬底上的堆叠结构(图中未示出)，所述堆叠结构包括多个区域(block)，所述区域包括沿平行于所述衬底的第一横向分布的核心区1101，以及至少位于所述核心区1101一侧的阶梯区1102；第一分隔结构120和第二分隔结构130，其中二者可至少位于相邻两个所述区域之间；所述第一分隔结构120包括相连接的第一主体部121和第一接头部122，所述第二分隔结构130包括相连接的第二主体部131和第二接头部132，所述第一分隔结构120与所述第二分隔结构130通过所述第一接头部122与所述第二接头部132相连接，所述第一主体部121和所述第二主体部131沿所述第一横向延伸；其中，所述第一接头部122在连接所述第一主体部121的第一曲折点A偏离所述第一横向而延续所述第一主体部121单一曲折延伸，并与所述第二接头部132相交错连接。
具体地，在本实施例提供的三维存储器中，所述阶梯区1102可沿所述第一横向也即图2至图5中所示的X方向分布于所述核心区1101两侧。所述阶梯区1102亦可沿所述第一横向也即图示中所示的X方向分布于两个所述核心区1101之间。在此种三维存储器中，所述阶梯区1102包括阶梯结构以及至少位于所述阶梯结构一侧的挡墙，通过所述挡墙可将两个所述核心区1101与所述阶梯结构连接在一起而成为一个整体，而相连接的所述第一分隔结构120与所述第二分隔结构130则至少位于相邻两个所述挡墙之间。
图1为现有的三维存储器的俯视结构示意图。如图1所示，为提高具有高堆栈的三维存储器阶梯区1102的结构稳定性，以及避免栅线缝隙130’(Gate Line Slit，简称GLS，或称“栅极狭缝”、“栅极隔槽”)在所述阶梯区1102发生关键尺寸变异(CD variation)的问题，特别是在所述阶梯区1102沿所述第一横向分布于所述核心区1101之间的三维存储器中。现有的解决方式为在所述阶梯区1102形成有氧化物深槽120’以对所述阶梯区1102进行加固，并改善所述栅线缝隙130’关键尺寸变异的问题。同时，所述氧化物深槽120’与所述栅线缝隙130’相连接实现所述区域的分隔。为了避免相邻所述区域之间发生漏电，所述栅线缝隙130’与所述氧化物深槽120’沿所述第一横向即X方向延伸且准确对位连接。在此种结构中，所述栅线缝隙130’与所述氧化物深槽120’在X方向与Y方向几乎不容许有误差，以免发生断点进而导致相邻所述区域之间发生漏电，刻蚀工艺窗口较小，制程精度要求较高。
在本发明实施例提供的三维存储器中，所述第一接头部122在连接所述第一主体部121的第一曲折点A偏离所述第一横向而延续所述第一主体部121单一曲折延伸，并与所述第二接头部132相交错连接，使得所述第一分隔结构120和所述第二分隔结构130在接头处无需准确对位连接，相比于现有的三维存储器中用以分隔区域的所述栅线缝隙130’与所述氧化物深槽120’之间需要准确对位连接，增大了刻蚀工艺窗口，且相交错连接可存在多个连接点，减小了所述第一分隔结构120和所述第二分隔结构130发生断点的可能，进而避免相邻区域之间发生漏电。
如图2至图5所示，在优选的实施方式中，所述第一分隔结构120位于所述阶梯区1102，所述第二分隔结构130位于所述核心区1101，所述第一主体部121与所述第二主体部131位于同一直线上，且所述第一接头部122和所述第二接头部132位于所述阶梯区1102与所述核心区1101之间的交界处，以实现最大限度对所述阶梯区1102进行加固。
可以理解，所述第二分隔结构130可有至少部分位于所述阶梯区1102，所述第一分隔结构120位于所述阶梯区1102，此时所述第一接头部122和所述第二接头部132的相交位置则是位于所述阶梯区1102，仍可实现对所述阶梯区1102进行加固，并进行所述区域分隔。
优选的，所述第一分隔结构120填充有绝缘材料；所述第二分隔结构130填充导电材料形成阵列共源极(Array Common Source,ACS)。其中，所述绝缘材料优选为氧化硅，所述导电材料优选为钨。填充有氧化硅的所述第一分隔结构120对所述阶梯区1102进行加固并改善所述栅线缝隙130’关键尺寸变异的问题，同时与所述第二分隔结构130相连接起到划分所述区域的作用。
在本发明第一实施例提供的三维存储器中，如图2所示，所述第二接头部132在连接所述第二主体部131的第二曲折点A’偏离所述第一横向而延续所述第二主体部131单一曲折延伸，使得所述第一分隔结构120与所述第二分隔结构130均呈折线形，且所述第一接头部122与所述第二接头部132在远离所述第一曲折点A与所述第二曲折点A’处相互交叉连接。
在图1所示的现有的三维存储器中，为了确保所述栅线缝隙130’与所述氧化物深槽120’之间连接无断点，通常会在二者接头处过刻蚀一部分，也即在所述氧化物深槽120’制作完成后，刻蚀所述栅线缝隙130’的深槽时会沿图示的X方向，向所述氧化物深槽120’所在位置过刻蚀一部分，导致可能存在较长的重合区域。在所述重合区域，深槽遭受两次重复刻蚀，导致所述重合区域的深槽深度加深，进而影响整个三维存储器的电学性能，同时对于刻蚀对准精度也具有较高的要求。而在图2所述的三维存储器中，所述第一接头部122与所述第二接头部132在远离所述第一曲折点A与所述第二曲折点A’处相互交叉连接，可如图示中相互交叉于所述第一分隔结构120与所述第二分隔结构130的下侧，亦可相互交叉于所述第一分隔结构120与所述第二分隔结构130的上侧。具体地，所述第一接头部122在所述第一曲折点A的曲折角度α，与所述第二接头部132在所述第二曲折点A’的曲折角度α’可如图示中是相同的。
然而，二者亦可具有不同的曲折角度，当所述第一接头部122在所述第一曲折点A的曲折角度α相对较小时，则所述第一接头部122与所述第二接头部132的相互交叉连接处偏向于所述第一主体部121的一侧；当所述第一接头部122在所述第一曲折点A的曲折角度α相对较大时，则所述第一接头部122与所述第二接头部132的相互交叉连接处偏向于所述第二主体部131的一侧。因此，所述第一接头部122与所述第二接头部132在图示的X方向与Y方向均无需准确对位，可允许一定的位置偏差而不影响二者相互交叉连接，故而增大了刻蚀工艺窗口。同时，为确保所述第一接头部122与所述第二接头部132连接无断点，所述第二接头部132仅需在与所述第一接头部122交叉连接处过刻蚀极少的部分，避免产生较多重复刻蚀的区域，减小对三维存储器电学性能的影响。
在本发明第二实施例提供的三维存储器中，如图3所示，所述第二接头部132在连接所述第二主体部131的第二曲折点A’偏离所述第一横向而延续所述第二主体部131单一曲折延伸，所述第一接头部122与所述第二接头部132在所述第一曲折点A与所述第二曲折点A’后均呈弧形延伸且呈钩子状横截面而具有回折状开口，所述第一接头部122与所述第二接头部132的末端相互伸入各回折状开口而呈钩连状。
在此种结构中，由于所述第一接头部122与所述第二接头部132在所述第一曲折点A与第二曲折点A’后呈弧形延伸的弧度可以不相同，且二者相互伸入各自的回折状开口而呈钩连状可存在至少一个连接点，使得弧形延伸的所述第一接头部122与所述第二接头部132可在图示的X方向和Y方向具有一定的位置偏差，即使对准有偏差二者仍可进行连接，增加了刻蚀工艺窗口的同时，还减少了所述第一分隔结构120与所述第二分隔结构130连接存在断电导致相邻所述区域发生漏电的可能。
在本发明第三实施例提供的三维存储器中，所述第一接头部122在远离所述第一曲折点A后沿所述第一横向呈波形延伸，所述第二接头部132在所述第一横向上呈直线形延伸。
在所述第一横向呈波形延伸的所述第一接头部122使得与所述第二接头部132可相交于至少一个交错连接部，且呈波形延伸的所述第一接头部122在所述第一横向可延伸较远的距离，而在与所述第一横向呈一定角度的方向上的波动高度亦可根据实际需求进行调节，使得形成所述第一接头部121的刻蚀窗口较大，可获得较低的制程精度要求，减小了制造难度。
进一步地，当所述第一接头部122在远离所述第一曲折点A后沿所述第一横向呈波形延伸时，当所述第一接头部122与所述第二接头部132对准有偏差时，仍可确保存在一个交错连接部；而当所述第一接头部122与所述第二接头部132在所述第一横向上准确对位时，即所述第一接头部122在远离所述第一曲折点A后沿图示的X方向呈波形延伸时，则可确保存在至少两个交错连接部。
具体地，如图4所示，所述第一接头部122在远离所述第一曲折点A后沿所述第一横向即X方向呈矩形脉冲波形延伸；如图5所示，所述第一接头部122在远离所述第一曲折点A后沿所述第一横向即X方向呈正弦波形延伸。此时，所述第一接头部122与所述第二接头部132相交于至少两个交错连接部。
可以理解，在此所述的所述第一接头部122的延伸形式仅为一示例，并不用以限制本发明，在本发明的其他实施例中，所述第一接头部122在所述第一横向的延伸形式还可以为尖峰波等，只要有利于提高刻蚀工艺窗口，以及与所述第二接头部132获得尽可能多的连接部即可。
进一步地，图中虽未示出，在所述核心区1101还包括多个在纵向上延伸穿过所述堆叠结构的存储串，所述存储串包括沟道孔(channel hole，简称CH)，以及在所述沟道孔侧壁上依次形成的圆柱面状的存储功能层以及沟道层，还可包括填充于所述沟道孔内、由所述沟道层围绕的绝缘材料。其中，所述存储功能层沿所述沟道孔侧壁向内依次可包括阻挡层、电荷存储层以及隧穿层。进一步地，本领域技术人员应当理解，在此所列举的所述存储串的结构仅为一示例，所述存储串的结构可以为已知的任意一种结构，在此不做限定。
以及，在本发明实施例提供的三维存储器中，还可以包括图2至图5中所示的沿垂直方向穿过所述堆叠结构且所述第一横向延伸的多个第一栅线缝隙140，所述第一栅线缝隙140与所述第一分隔结构120、所述第二分隔结构130将所述堆叠结构分隔为多个所述区域。位于图示最上端与最下端的所述第一栅线缝隙140，以及位于中间的所述第一分隔结构120、所述第二分隔结构130将三维存储器分隔为相邻的两个所述区域。
可以理解，所述第一分隔结构120与所述第二分隔结构130至少位于相邻两个所述区域之间，也即可用多个所述第一分隔结构120与多个所述第二分隔结构130替换多个所述栅线缝隙140，而不影响所述区域之间进行分隔。
进一步地，如图2至图5所示，本发明实施例提供的三维存储器还可以包括位于所述核心区1101和所述阶梯区1102的多个第二栅线缝隙150及150’，位于所述核心区1101的多个虚拟沟槽160，以及垂直贯穿所述堆叠结构的多个虚拟沟道孔170。
其中，位于所述核心区1101的多个所述第二栅线缝隙150将所述区域分隔为多个子区域；位于所述阶梯区1102的多个不连续的所述第二栅线缝隙150’则有利于栅极置换，以及释放应力。所述虚拟沟槽160可起到TSG CUT(顶部选择栅切线)的作用，即实现对所述存储串的独立控制，还可对所述堆叠结构进行加固。
所述虚拟沟道孔170可分布在所述核心区1101和所述阶梯区1102。所述虚拟沟道孔170可以具有与所述沟道孔类似的圆柱状结构，但不同的是，所述虚拟沟道孔170内不具有所述存储功能层和所述沟道层，而是填充有绝缘材料作为支撑体。
在本发明其他实施例中，所述虚拟沟道孔170的形状不限于圆柱状结构，还可以为长方体形状等，在此不做限定。
本发明实施例还提供了一种上述三维存储器的制造方法，图6为所述方法的制造流程示意图，参见图2至图6所示，所述方法包括：
S101、提供衬底(图中未示出)；
S102、在所述衬底上形成堆叠结构(图中未示出)，并定义沿平行于所述衬底的第一横向分布的核心区1101以及位于核心区1101至少一侧的阶梯区1102；
S103、在所述堆叠结构中形成至少一个第一分隔结构120，所述第一分隔结构120包括相连接的第一主体部121和第一接头部122；
S104、在所述堆叠结构中形成至少一个第二分隔结构130，所述第二分隔结构130包括相连接的第二主体部131和第二接头部132，所述第一分隔结构120与所述第二分隔结构130通过所述第一接头部122与所述第二接头部132相连接，所述第一主体部121和所述第二主体部131沿所述第一横向延伸，以将所述堆叠结构划分为至少两个相邻的区域；其中，所述第一接头部122在连接所述第一主体部121的第一曲折点A偏离所述第一横向而延续所述第一主体部121单一曲折延伸，并与所述第二接头部132相交错连接。
具体地，在所述堆叠结构中定义所述核心区1101和所述阶梯区1102之后，所述方法还包括在所述核心区1101形成多个存储串，随后再在所述阶梯区1102进行多次刻蚀/修剪(Etch/Trim)以形成多级阶梯。
在优选的实施方式中，随后可在所述阶梯区1102刻蚀形成所述第一分隔结构120，在所述核心区1101刻蚀形成所述第二分隔结构130，所述第一主体部121与所述第二主体部131位于同一直线上，且所述第一接头部122和所述第二接头部132位于所述阶梯区1102与所述核心区1101之间的交界处，以实现最大限度对所述阶梯区1102进行加固。
可以理解，在所述阶梯区1102刻蚀形成所述第一分隔结构120后，在所述核心区1101以及部分所述阶梯区1102刻蚀形成所述第二分隔结构130，此时所述第一接头部122和所述第二接头部132的相交位置则是位于所述阶梯区1102，仍可实现对所述阶梯区1102进行加固，并进行所述区域分隔。
其中，在刻蚀形成所述第一分隔结构120的同时，还一并形成位于所述核心区1101的虚拟沟槽160，以及垂直贯穿所述堆叠结构的多个虚拟沟道孔170。在刻蚀形成所述第二分隔结构130的同时，还一并形成第一栅线缝隙140与第二栅线缝隙150及150’。
进一步地，在所述第一分隔结构120、所述虚拟沟槽160以及所述虚拟沟道孔170内填充有绝缘材料；在所述第二分隔结构130、所述第一栅线缝隙140以及所述第二栅线缝隙150及150’内填充有导电材料形成阵列共源极。其中，所述绝缘材料优选为氧化硅，所述导电材料优选为钨。
如图2至图5所示，所述第一栅线缝隙140与所述第一分隔结构120、所述第二分隔结构130将所述堆叠结构分隔为多个区域。位于图示最上端与最下端的所述第一栅线缝隙140，以及位于中间的所述第一分隔结构120、所述第二分隔结构130将三维存储器分隔为两个区域。
可以理解，所述第一分隔结构120与所述第二分隔结构130至少位于相邻两个所述区域之间，也即可在多个所述栅线缝隙140的形成位置形成多个所述第一分隔结构120与多个所述第二分隔结构130，而不影响所述区域之间进行分隔。
位于所述核心区1101的多个所述第二栅线缝隙150将所述区域分隔为多个子区域；位于所述阶梯区1102的多个不连续的所述第二栅线缝隙150’则有利于栅极置换，以及释放应力。所述虚拟沟槽160可起到TSG CUT(顶部选择栅切线)的作用，即实现对所述存储串的独立控制，还可对所述堆叠结构进行加固。
所述虚拟沟道孔170可分布在所述核心区1101和所述阶梯区1102。所述虚拟沟道孔170可以具有与所述沟道孔类似的圆柱状结构，但不同的是，所述虚拟沟道孔170内不具有所述存储功能层和所述沟道层，而是填充有绝缘材料作为支撑体。
在本发明第一实施例制造的三维存储器中，参考图2所示的结构，所述第二接头部132在连接所述第二主体部131的第二曲折点A’偏离所述第一横向而延续所述第二主体部131单一曲折延伸，使得所述第一分隔结构120与所述第二分隔结构130均呈折线形，且所述第一接头部122与所述第二接头部132在远离所述第一曲折点A与所述第二曲折点A’处相互交叉连接。
具体地，在此实施例所得结构中，所述第一接头部122与所述第二接头部132在远离所述第一曲折点A与所述第二曲折点A’处相互交叉连接，可如图示中相互交叉于所述第一分隔结构120与所述第二分隔结构130的下侧，亦可相互交叉于所述第一分隔结构120与所述第二分隔结构130的上侧。具体地，所述第一接头部122在所述第一曲折点A的曲折角度α，与所述第二接头部132在所述第二曲折点A’的曲折角度α’可如图示中是相同的。然而，二者亦可具有不同的曲折角度，当所述第一接头部122在所述第一曲折点A的曲折角度α相对较小时，则所述第一接头部122与所述第二接头部132的相互交叉连接处偏向于所述第一主体部121的一侧；当所述第一接头部122在所述第一曲折点A的曲折角度α相对较大时，则所述第一接头部122与所述第二接头部132的相互交叉连接处偏向于所述第二主体部131的一侧。因此，所述第一接头部122与所述第二接头部132在图示的X方向与Y方向均无需准确对位，可允许一定的位置偏差而不影响二者相互交叉连接，故而增大了刻蚀工艺窗口。
在本发明第二实施例制造的三维存储器中，所得结构可参考图3所示的结构，所述第二接头部132在连接所述第二主体部131的第二曲折点A’偏离所述第一横向而延续所述第二主体部131单一曲折延伸，所述第一接头部122与所述第二接头部132在所述第一曲折点A与所述第二曲折点A’后均呈弧形延伸且呈钩子状横截面而具有回折状开口，所述第一接头部122与所述第二接头部132的末端相互伸入各回折状开口而呈钩连状。
在此种结构中，由于所述第一接头部122与所述第二接头部132在所述第一曲折点A与第二曲折点A’后呈弧形延伸的弧度可以不相同，且二者相互伸入各自的回折状开口而呈钩连状可存在至少一个连接点，使得弧形延伸的所述第一接头部122与所述第二接头部132可在图示的X方向和Y方向具有一定的位置偏差，即使对准有偏差二者仍可进行连接，增加了刻蚀工艺窗口的同时，还减少了所述第一分隔结构120与所述第二分隔结构130连接存在断电导致相邻所述区域发生漏电的可能。
在本发明第三实施例制造的三维存储器中，所得结构可参考图4和图5所示的结构，所述第一接头部122在远离所述第一曲折点A后沿所述第一横向呈波形延伸，所述第二接头部132在所述第一横向上呈直线形延伸。
具体地，如图4所示的结构，所述第一接头部122在远离所述第一曲折点A后沿所述第一横向即X方向呈矩形脉冲波形延伸；如图5所示的结构，所述第一接头部122在远离所述第一曲折点A后沿所述第一横向即X方向呈正弦波形延伸。此时，所述第一接头部122与所述第二接头部132相交于至少两个交错连接部。
在X方向呈波形延伸的所述第一接头部122使得与所述第二接头部132可相交于至少两个交错连接部，且呈波形延伸的所述第一接头部122在X方向可延伸较远的距离，而在Y方向的波动高度亦可根据实际需求进行调节，使得形成所述第一接头部121的刻蚀窗口较大，可获得较低的制程精度要求，减小了制造难度。
以上对本发明实施例所提供的一种三维存储器及其制造方法进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例的技术方案的范围。

Claims (14)

1.一种三维存储器，其特征在于，包括：
衬底；
位于所述衬底上的堆叠结构，所述堆叠结构包括多个区域，所述区域包括沿平行于所述衬底的第一横向分布的核心区，以及至少位于所述核心区一侧的阶梯区；
第一分隔结构和第二分隔结构，所述第一分隔结构包括相连接的第一主体部和第一接头部，所述第二分隔结构包括相连接的第二主体部和第二接头部，所述第一分隔结构与所述第二分隔结构通过所述第一接头部与所述第二接头部相连接，所述第一主体部和所述第二主体部沿所述第一横向延伸；其中，
所述第一接头部在连接所述第一主体部的第一曲折点偏离所述第一横向而延续所述第一主体部单一曲折延伸，并与所述第二接头部相交错连接。
2.根据权利要求1所述的三维存储器，其特征在于，所述第一分隔结构位于所述阶梯区，所述第二分隔结构位于所述核心区，所述第一主体部与所述第二主体部位于同一直线上，且所述第一接头部和所述第二接头部位于所述核心区与所述阶梯区之间的交界处。
3.根据权利要求1所述的三维存储器，其特征在于，所述第二接头部在连接所述第二主体部的第二曲折点偏离所述第一横向而延续所述第二主体部单一曲折延伸，使得所述第一分隔结构与所述第二分隔结构均呈折线形，且所述第一接头部与所述第二接头部在远离所述第一曲折点与所述第二曲折点处相互交叉连接。
4.根据权利要求1所述的三维存储器，其特征在于，所述第二接头部在连接所述第二主体部的第二曲折点偏离所述第一横向而延续所述第二主体部单一曲折延伸，所述第一接头部与所述第二接头部在所述第一曲折点与所述第二曲折点后均呈弧形延伸且呈钩子状横截面而具有回折状开口，所述第一接头部与所述第二接头部的末端相互伸入各回折状开口而呈钩连状。
5.根据权利要求1所述的三维存储器，其特征在于，所述第一接头部在远离所述第一曲折点后沿所述第一横向呈波形延伸，所述第二接头部在所述第一横向上呈直线形延伸。
6.根据权利要求5所述的三维存储器，其特征在于，所述第一接头部在远离所述第一曲折点后沿所述第一横向呈矩形脉冲波形或正弦波形延伸，所述第一接头部与所述第二接头部相交于至少两个交错连接部。
7.根据权利要求1所述的三维存储器，其特征在于，所述第一分隔结构填充有绝缘材料；
所述第二分隔结构填充导电材料形成阵列共源极。
8.一种三维存储器的制造方法，其特征在于，包括：
提供衬底；
在所述衬底上形成堆叠结构，并定义沿平行于所述衬底的第一横向分布的核心区以及位于核心区至少一侧的阶梯区；
在所述堆叠结构中形成至少一个第一分隔结构，所述第一分隔结构包括相连接的第一主体部和第一接头部；
在所述堆叠结构中形成至少一个第二分隔结构，所述第二分隔结构包括相连接的第二主体部和第二接头部，所述第一分隔结构与所述第二分隔结构通过所述第一接头部与所述第二接头部相连接，所述第一主体部和所述第二主体部沿所述第一横向延伸，以将所述堆叠结构划分为至少两个相邻的区域；其中，
所述第一接头部在连接所述第一主体部的第一曲折点偏离所述第一横向而延续所述第一主体部单一曲折延伸，并与所述第二接头部相交错连接。
9.根据权利要求8所述的三维存储器的制造方法，其特征在于，在所述阶梯区形成所述第一分隔结构，在所述核心区形成所述第二分隔结构，所述第一主体部与所述第二主体部位于同一直线上，且所述第一接头部和所述第二接头部位于所述核心区与所述阶梯区之间的交界处。
10.根据权利要求8所述的三维存储器的制造方法，其特征在于，所述第二接头部在连接所述第二主体部的第二曲折点偏离所述第一横向而延续所述第二主体部单一曲折延伸，使得所述第一分隔结构与所述第二分隔结构均呈折线形，且所述第一接头部与所述第二接头部在远离所述第一曲折点与所述第二曲折点处相互交叉连接。
11.根据权利要求8所述的三维存储器的制造方法，其特征在于，所述第二接头部在连接所述第二主体部的第二曲折点偏离所述第一横向而延续所述第二主体部单一曲折延伸，所述第一接头部与所述第二接头部在所述第一曲折点与第二曲折点后均呈弧形延伸，且呈钩子状横截面而具有回折状开口，所述第一接头部与所述第二接头部的末端相互伸入各回折状开口而呈钩连状。
12.根据权利要求8所述的三维存储器的制造方法，其特征在于，所述第一接头部在远离所述第一曲折点后沿所述第一横向呈波形延伸，所述第二接头部在所述第一横向上呈直线形延伸。
13.根据权利要求12所述的三维存储器的制造方法，其特征在于，所述第一接头部在远离所述第一曲折点后沿所述第一横向呈矩形脉冲波形或正弦波形延伸，所述第一接头部与所述第二接头部相交于至少两个交错连接部。
14.根据权利要求8所述的三维存储器的制造方法，其特征在于，所述第一分隔结构填充有绝缘材料；
所述第二分隔结构填充导电材料形成阵列共源极。
CN202011244623.5A 2020-11-10 2020-11-10 三维存储器及其制造方法 Active CN112331667B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011244623.5A CN112331667B (zh) 2020-11-10 2020-11-10 三维存储器及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011244623.5A CN112331667B (zh) 2020-11-10 2020-11-10 三维存储器及其制造方法

Publications (2)

Publication Number Publication Date
CN112331667A true CN112331667A (zh) 2021-02-05
CN112331667B CN112331667B (zh) 2021-09-28

Family

ID=74315554

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011244623.5A Active CN112331667B (zh) 2020-11-10 2020-11-10 三维存储器及其制造方法

Country Status (1)

Country Link
CN (1) CN112331667B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112928117A (zh) * 2021-03-15 2021-06-08 长江存储科技有限责任公司 三维存储器件及其制造方法
CN113228277A (zh) * 2021-01-21 2021-08-06 长江存储科技有限责任公司 三维存储器件及其形成方法
CN113594174A (zh) * 2021-08-10 2021-11-02 长江存储科技有限责任公司 三维存储器及其制作方法
WO2022111039A1 (zh) * 2020-11-25 2022-06-02 长江存储科技有限责任公司 三维存储器及其制作方法

Citations (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120064682A1 (en) * 2010-09-14 2012-03-15 Jang Kyung-Tae Methods of Manufacturing Three-Dimensional Semiconductor Memory Devices
CN103824859A (zh) * 2012-11-16 2014-05-28 爱思开海力士有限公司 半导体器件及其制造方法
US20150041901A1 (en) * 2013-08-07 2015-02-12 SK Hynix Inc. Semiconductor memory device
US20150170714A1 (en) * 2013-01-11 2015-06-18 Jintaek Park Three-dimensional semiconductor devices and methods of fabricating the same
CN106910746A (zh) * 2017-03-08 2017-06-30 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法、封装方法
CN109496356A (zh) * 2018-10-11 2019-03-19 长江存储科技有限责任公司 垂直存储器件
US20190139979A1 (en) * 2017-11-07 2019-05-09 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory device
CN109887919A (zh) * 2019-02-28 2019-06-14 长江存储科技有限责任公司 一种半导体结构及其制作方法
US20190221582A1 (en) * 2012-11-14 2019-07-18 SK Hynix Inc. Semiconductor memory device including a slit
CN110168729A (zh) * 2017-03-07 2019-08-23 长江存储科技有限责任公司 字线结构与三维存储器件
CN110176461A (zh) * 2019-06-17 2019-08-27 长江存储科技有限责任公司 3d nand存储器及其形成方法
CN110235249A (zh) * 2019-04-30 2019-09-13 长江存储科技有限责任公司 具有弯折的背面字线的三维存储器件
CN110246897A (zh) * 2018-03-09 2019-09-17 英飞凌科技奥地利有限公司 半导体器件
CN110246843A (zh) * 2019-06-27 2019-09-17 长江存储科技有限责任公司 一种3d nand存储器件
CN110289250A (zh) * 2019-05-16 2019-09-27 上海华力集成电路制造有限公司 闪存的源端通孔电阻的晶圆允收测试图形
CN110349960A (zh) * 2019-07-08 2019-10-18 上海华虹宏力半导体制造有限公司 嵌入式闪存的版图结构、嵌入式闪存及其形成方法
CN110649033A (zh) * 2019-10-25 2020-01-03 长江存储科技有限责任公司 3d存储器件及其制造方法
US20200098877A1 (en) * 2018-09-26 2020-03-26 Taiwan Semiconductor Manufacturing Co., Ltd. Control gate strap layout to improve a word line etch process window
CN111146209A (zh) * 2019-12-25 2020-05-12 长江存储科技有限责任公司 3d存储器件及其制造方法
US20200152653A1 (en) * 2017-03-08 2020-05-14 Yangtze Memory Technologies Co., Ltd. Through array contact structure of three-dimensional memory device
CN111403399A (zh) * 2020-03-30 2020-07-10 长江存储科技有限责任公司 一种三维存储器件及其制造方法
CN111403398A (zh) * 2020-03-26 2020-07-10 长江存储科技有限责任公司 3d nand的台阶结构的形成方法以及3d nand存储器及其制造方法
CN111403406A (zh) * 2020-03-13 2020-07-10 长江存储科技有限责任公司 三维存储器及其制备方法
CN111403400A (zh) * 2020-03-31 2020-07-10 长江存储科技有限责任公司 存储器的阵列共源极及其形成方法
CN111527605A (zh) * 2020-03-20 2020-08-11 长江存储科技有限责任公司 三维存储器件及其制造方法
US20200258901A1 (en) * 2019-02-13 2020-08-13 SK Hynix Inc. Semiconductor device
CN111540747A (zh) * 2020-04-27 2020-08-14 长江存储科技有限责任公司 3d存储器件的制造方法
CN111540743A (zh) * 2020-04-24 2020-08-14 长江存储科技有限责任公司 三维存储器件及形成方法
CN111602244A (zh) * 2020-04-24 2020-08-28 长江存储科技有限责任公司 具有漏极选择栅切割结构的三维存储器件及其形成方法
CN111613620A (zh) * 2019-02-26 2020-09-01 东芝存储器株式会社 半导体存储装置
CN111758163A (zh) * 2020-05-29 2020-10-09 长江存储科技有限责任公司 三维nand存储器件以及形成其的方法

Patent Citations (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120064682A1 (en) * 2010-09-14 2012-03-15 Jang Kyung-Tae Methods of Manufacturing Three-Dimensional Semiconductor Memory Devices
US20190221582A1 (en) * 2012-11-14 2019-07-18 SK Hynix Inc. Semiconductor memory device including a slit
CN103824859A (zh) * 2012-11-16 2014-05-28 爱思开海力士有限公司 半导体器件及其制造方法
US20150170714A1 (en) * 2013-01-11 2015-06-18 Jintaek Park Three-dimensional semiconductor devices and methods of fabricating the same
US20150041901A1 (en) * 2013-08-07 2015-02-12 SK Hynix Inc. Semiconductor memory device
CN110168729A (zh) * 2017-03-07 2019-08-23 长江存储科技有限责任公司 字线结构与三维存储器件
CN106910746A (zh) * 2017-03-08 2017-06-30 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法、封装方法
US20200152653A1 (en) * 2017-03-08 2020-05-14 Yangtze Memory Technologies Co., Ltd. Through array contact structure of three-dimensional memory device
US20190139979A1 (en) * 2017-11-07 2019-05-09 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory device
CN110246897A (zh) * 2018-03-09 2019-09-17 英飞凌科技奥地利有限公司 半导体器件
US20200098877A1 (en) * 2018-09-26 2020-03-26 Taiwan Semiconductor Manufacturing Co., Ltd. Control gate strap layout to improve a word line etch process window
CN109496356A (zh) * 2018-10-11 2019-03-19 长江存储科技有限责任公司 垂直存储器件
US20200258901A1 (en) * 2019-02-13 2020-08-13 SK Hynix Inc. Semiconductor device
CN111613620A (zh) * 2019-02-26 2020-09-01 东芝存储器株式会社 半导体存储装置
CN109887919A (zh) * 2019-02-28 2019-06-14 长江存储科技有限责任公司 一种半导体结构及其制作方法
CN110235249A (zh) * 2019-04-30 2019-09-13 长江存储科技有限责任公司 具有弯折的背面字线的三维存储器件
CN110289250A (zh) * 2019-05-16 2019-09-27 上海华力集成电路制造有限公司 闪存的源端通孔电阻的晶圆允收测试图形
CN110176461A (zh) * 2019-06-17 2019-08-27 长江存储科技有限责任公司 3d nand存储器及其形成方法
CN110246843A (zh) * 2019-06-27 2019-09-17 长江存储科技有限责任公司 一种3d nand存储器件
CN110349960A (zh) * 2019-07-08 2019-10-18 上海华虹宏力半导体制造有限公司 嵌入式闪存的版图结构、嵌入式闪存及其形成方法
CN110649033A (zh) * 2019-10-25 2020-01-03 长江存储科技有限责任公司 3d存储器件及其制造方法
CN111146209A (zh) * 2019-12-25 2020-05-12 长江存储科技有限责任公司 3d存储器件及其制造方法
CN111403406A (zh) * 2020-03-13 2020-07-10 长江存储科技有限责任公司 三维存储器及其制备方法
CN111527605A (zh) * 2020-03-20 2020-08-11 长江存储科技有限责任公司 三维存储器件及其制造方法
CN111403398A (zh) * 2020-03-26 2020-07-10 长江存储科技有限责任公司 3d nand的台阶结构的形成方法以及3d nand存储器及其制造方法
CN111403399A (zh) * 2020-03-30 2020-07-10 长江存储科技有限责任公司 一种三维存储器件及其制造方法
CN111403400A (zh) * 2020-03-31 2020-07-10 长江存储科技有限责任公司 存储器的阵列共源极及其形成方法
CN111540743A (zh) * 2020-04-24 2020-08-14 长江存储科技有限责任公司 三维存储器件及形成方法
CN111602244A (zh) * 2020-04-24 2020-08-28 长江存储科技有限责任公司 具有漏极选择栅切割结构的三维存储器件及其形成方法
CN111540747A (zh) * 2020-04-27 2020-08-14 长江存储科技有限责任公司 3d存储器件的制造方法
CN111758163A (zh) * 2020-05-29 2020-10-09 长江存储科技有限责任公司 三维nand存储器件以及形成其的方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
N.CHANDRASEKARAN: "Challenges in 3D memory manufacturing and process integration", 《2013 IEEE INTERNATIONAL ELECTRON DEVICES MEETING》 *
PETTI.C: "3D Memory:Etch is the new Litho", 《PROCEEDINGS OF SPIE:ADVANCED ETCH TECHNOLOGY FOR NANOPATTERNING VII》 *
袁方: "新型高密度非挥发存储器研究", 《中国博士学位论文全文数据库》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022111039A1 (zh) * 2020-11-25 2022-06-02 长江存储科技有限责任公司 三维存储器及其制作方法
CN113228277A (zh) * 2021-01-21 2021-08-06 长江存储科技有限责任公司 三维存储器件及其形成方法
CN112928117A (zh) * 2021-03-15 2021-06-08 长江存储科技有限责任公司 三维存储器件及其制造方法
CN113594174A (zh) * 2021-08-10 2021-11-02 长江存储科技有限责任公司 三维存储器及其制作方法
CN113594174B (zh) * 2021-08-10 2023-12-05 长江存储科技有限责任公司 三维存储器及其制作方法

Also Published As

Publication number Publication date
CN112331667B (zh) 2021-09-28

Similar Documents

Publication Publication Date Title
CN112331667B (zh) 三维存储器及其制造方法
CN107293549B (zh) 半导体结构及其制造方法
CN112106198B (zh) 存储器器件及其制造方法
CN103579125A (zh) 非易失性存储器件及其制造方法
CN111968986A (zh) 三维存储器及其制造方法
CN113871392A (zh) 三维存储器及其制作方法
CN112786608B (zh) 三维存储器及其制造方法
CN113192964B (zh) 3d存储器件及其制造方法
US11877454B2 (en) Vertical memory device and method for fabricating the same
TW202315086A (zh) 三維and快閃記憶體元件及其製造方法
CN114975452A (zh) 半导体存储装置
CN112038346A (zh) 三维存储器及三维存储器制作方法
US20120049265A1 (en) Semiconductor devices having dielectric gaps
TWI793911B (zh) 半導體記憶裝置及半導體記憶裝置之製造方法
TWI830152B (zh) 半導體記憶裝置
CN114080680B (zh) 一种三维存储器及其制作方法
US20220384363A1 (en) Semiconductor storage device
US20220093176A1 (en) Semiconductor memory device
CN112259544B (zh) 一种半导体器件及其制备方法
KR101900892B1 (ko) 반도체 메모리 소자 및 그 제조 방법
US20230337427A1 (en) Semiconductor device and method for manufacturing the semiconductor device
TWI637492B (zh) 半導體結構及其形成方法
CN115548022A (zh) 半导体存储器装置
CN115064550A (zh) 存储器的制作方法、存储器及存储器系统
CN114334997A (zh) 与非型闪速存储器及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant