CN115548022A - 半导体存储器装置 - Google Patents

半导体存储器装置 Download PDF

Info

Publication number
CN115548022A
CN115548022A CN202210040821.2A CN202210040821A CN115548022A CN 115548022 A CN115548022 A CN 115548022A CN 202210040821 A CN202210040821 A CN 202210040821A CN 115548022 A CN115548022 A CN 115548022A
Authority
CN
China
Prior art keywords
plate
insulating layer
layer
memory device
semiconductor memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210040821.2A
Other languages
English (en)
Inventor
饭岛夏来
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Publication of CN115548022A publication Critical patent/CN115548022A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

根据实施例的半导体存储器装置包含：第一导电层；堆叠体，其包含在所述第一导电层上方交替地逐一堆叠的多个第二导电层与多个第一绝缘层，并且包含台阶部分，在所述台阶部分中所述多个第二导电层成梯台；以及板状部分，其包含第三导电层，所述第三导电层在所述堆叠体中沿所述堆叠方向和所述第一方向从所述台阶部分连续地延伸到存储器区域，所述板状部分在与所述堆叠方向和所述第一方向两者交叉的第二方向上分割所述堆叠体。所述板状部分在所述台阶部分中包含在所述第一方向上间断地布置的多个触点部分，所述多个触点部分穿透所述堆叠体并与所述第一导电层连接。

Description

半导体存储器装置
相关申请案的交叉参考
本申请案是基于并主张2021年6月14日申请的第2021-098827号日本专利申请案的优先权，所述申请案的全部内容以引用的方式并入本文中。
技术领域
本文描述的实施例大体涉及半导体存储器装置。
背景技术
在例如三维非易失性存储器的半导体存储器装置的实例性制造过程中，通过用导电层替换多个绝缘层来形成导电层的堆叠体。当用导电层替换时，由于移除多个绝缘层，堆叠体变得易碎。
发明内容
一个实施例的半导体存储器装置包含：第一导电层；堆叠体，其包含在所述第一导电层上方交替地逐一堆叠的多个第二导电层与多个第一绝缘层，并且包含台阶部分，所述多个第二导电层在所述台阶部分中成梯台；多个第一柱，其布置在存储器区域中，所述存储器区域在与所述堆叠体的堆叠方向交叉的第一方向上远离所述台阶部分，每一第一柱包含穿透所述堆叠体并与所述第一导电层连接的半导体层，并且在与所述多个第二导电层的至少一部分的相交点处形成存储器单元；以及板状部分，其包含第三导电层，所述第三导电层在所述堆叠体中沿所述堆叠方向和所述第一方向从所述台阶部分连续地延伸到所述存储器区域，所述板状部分在与所述堆叠方向和所述第一方向两者交叉的第二方向上分割所述堆叠体，其中所述板状部分在所述台阶部分中包含在所述第一方向上间断地布置的多个触点部分，所述多个触点部分穿透所述堆叠体并与所述第一导电层连接。
根据本实施例，可增强所述半导体存储器装置中的所述堆叠体的结构强度。
附图说明
图1A和1B是说明根据实施例的半导体存储器装置的实例性示意结构的图；
图2A到2C是根据实施例的半导体存储器装置的横截面图；
图3A和3B是根据实施例的半导体存储器装置的横向横截面图；
图4A到4E是说明根据实施例的提供到半导体存储器装置的板状触点的实例性层结构的图；
图5A到5C是说明根据实施例的用于制造半导体存储器装置的方法的实例性过程的图；
图6A和6B是说明根据实施例的用于制造半导体存储器装置的方法的实例性过程的图；
图7A到7C是说明根据实施例的用于制造半导体存储器装置的方法的实例性过程的图；
图8A到8C是说明根据实施例的用于制造半导体存储器装置的方法的实例性过程的图；
图9A到9C是说明根据实施例的用于制造半导体存储器装置的方法的实例性过程的图；
图10A到10C是说明根据实施例的用于制造半导体存储器装置的方法的实例性过程的图；
图11A和11B是说明根据实施例的用于制造半导体存储器装置的方法的实例性过程的图；
图12A和12B是说明根据实施例的用于制造半导体存储器装置的方法的实例性过程的图；
图13A到13C是说明根据实施例的用于制造半导体存储器装置的方法的实例性过程的图；
图14Aa到14Bd是说明根据实施例的用于制造半导体存储器装置的方法的实例性过程的图；
图15A和15B是说明根据实施例和比较实例的半导体存储器装置在替换期间的外观的示意图；
图16是说明根据实施例的第一修改实例的半导体存储器装置的实例性结构的横向横截面图；
图17是说明根据实施例的第二修改实例的半导体存储器装置的实例性结构的横向横截面图；
图18A和18B是说明根据实施例的第二修改实例的半导体存储器装置的实例性替换过程的示意图；和
图19A到19D是说明根据实施例的另一修改实例的用于制造半导体存储器装置的方法的实例性过程的图。
具体实施方式
下文中，将参考图式详细说明本发明。应注意，本发明不限于下列实施例。还应注意，以下实施例中的成分包含所属领域的技术人员容易设想出的那些成分，或者基本上相同的任何成分。
(半导体存储器装置的实例性结构)
图1A和1B是说明根据实施例的半导体存储器装置1的示意性实例结构的图。图1A是沿X方向截取的半导体存储器装置1的横截面图，且图1B是说明半导体存储器装置1的布局的示意性平面图。为了更好的可见性，图1A在没有影线的情况下呈现。图1A也在没有上部互连件的一部分的情况下呈现。
在本说明书中，X方向和Y方向两者沿着稍后描述的字线WL的面放置，其中X方向与Y方向相互正交。字线WL被电引导的方向可偶尔被称为“第一方向”，其沿着X方向放置。同时，与第一方向交叉的方向可偶尔被称为“第二方向”，其沿Y方向放置。注意，第一方向与第二方向不一定总是相互正交，因为半导体存储器装置1可包含制造变动。
如图1A和1B中所说明，半导体存储器装置1在衬底SB上具有外围电路CUA、存储器区域MR、贯通触点区域TP和台阶区域SR。
衬底SB通常是例如硅衬底的半导体衬底。衬底SB具有布置在其上的外围电路CUA，外围电路CUA含有晶体管TR、互连件等。
外围电路CUA有助于稍后描述的存储器单元的操作。外围电路CUA覆盖有绝缘层50。源极线SL布置在绝缘层50上。在源极线SL上方堆叠多条字线WL。多条字线WL覆盖有绝缘层51。绝缘层51还延伸到多条字线WL的外围。
多条字线WL在Y方向上被多个板状触点LI分割，所述板状触点LI在这些堆叠方向上穿透字线WL，并在沿X方向的方向上延伸。
在每一邻近的板状触点LI之间布置多个存储器区域MR，同时在多个存储器区域MR之间，台阶区域SR和贯通触点区域TP在X方向上个别地并排布置。即，多个存储器区域MR中的每一者在X方向上离开台阶区域SR和每一贯通触点区域TP预定距离布置。
在存储器区域MR中，布置多个柱PL，每一柱沿这些堆叠方向穿透字线WL。多个存储器单元形成在柱PL与字线WL的相交点处。因此，半导体存储器装置1通常被构建为三维非易失性存储器，其中存储器单元三维地布置在每一存储器区域MR中。
每一台阶区域SR含有由在堆叠方向上向下成梯台的多条字线WL个别形成的多个台阶部分SP，以给出碗状轮廓。在一个台阶区域SR中，在Y方向上布置两个台阶部分SP，同时将一个板状触点LI置于其间。
每一台阶部分SP形成碗状轮廓的一侧，其从X方向上的两侧和Y方向上的一侧向底部向下成梯台。在Y方向的另一侧上的台阶部分SP朝向板状触点LI的侧面敞开。
台阶部分SP的每一阶梯由每一阶层的字线WL形成。个别阶层结构的字线WL通过台阶部分SP的Y方向上的一侧上的台阶部分，在X方向上的两侧上建立电传导，同时在将台阶区域SR置于其间。连接每一阶层的字线WL与上互连件MX的触点CC布置在台阶部分SP的每一阶梯的梯台部分中。
这使得能够引出堆叠在多层中的个别字线WL。即，写入电压、读取电压等通过这些触点CC借助于字线WL施加到布置在X方向上的两侧上的存储器区域MR中的存储器单元，字线WL放置在与存储器单元相同的高度水平处。
现在注意，本说明书的上下文中的向上方向由台阶部分SP的个别阶梯的梯台面指向的方向指定。
在台阶区域SR的X方向的一侧上，布置没有字线WL的贯通触点区域TP。在贯通触点区域TP中，布置连接布置在下衬底SB上的外围电路CUA与连接到台阶部分SP中的触点CC的上互连件的MX的贯通触点C4。通过触点CC施加到存储器单元的各种类型的电压由外围电路CUA通过贯通触点C4、上互连件MX等控制。
接下来，将参考图2A到3B描述半导体存储器装置1的详细实例性结构。
图2A到2C是根据实施例的半导体存储器装置1的横截面图。图2A是沿着X方向截取的横截面图，其包含存储器区域MR和台阶区域SR。图2B是沿板状触点LI的X方向截取的横截面图，所述板状触点LI沿存储器区域MR延伸并跨越台阶区域SR。图2C是沿Y方向截取的横截面图，其包含台阶区域SR和贯通触点区域TP。注意，图2A到2C未说明衬底SB、例如绝缘层50的下部中的外围电路CUA的结构等。
图3A和3B是根据实施例的半导体存储器装置1的横向横截面图。更具体地说，图3A和3B是在从提供给半导体存储器装置1的多条字线WL中自由选择的字线WL的高度水平处截取的横向横截面图。图3A是存储器区域MR的横向横截面图，且图3B是台阶区域SR的横向横截面图。
如图2A和2C中所说明，堆叠体LM布置在源极线SL上。堆叠体LM经构建以便使多条字线WL与多个绝缘层OL交替地逐一堆叠。
表示第一导电层的源极线SL通常是导电多晶硅层。表示第二导电层的字线WL通常是钨层或钼层。堆叠体LM中的堆叠字线WL的数目可自由选择。表示第一绝缘层的绝缘层OL通常是氧化硅层。
注意，表示第二导电层的一或多个选择栅极线可进一步堆叠在最上字线上。此外，表示第二导电层的一或多个选择栅极线可进一步堆叠在最下字线之下。
堆叠体LM的顶面被绝缘层52覆盖。绝缘层53布置在绝缘层52上。绝缘层58布置在绝缘层53上。
如图2C、3A和3B中所说明，堆叠体LM在Y方向上被多个板状触点LI分割。
表示多个板状部分的板状触点LI中的每一者在Y方向上并列，并在堆叠体LM的堆叠方向上和沿X方向的方向上延伸。即，每一板状触点LI穿透绝缘层52和堆叠体LM，以到达源极线SL。每一板状触点LI也在堆叠体LM中连续延伸，延伸范围从其中布置台阶部分SP的台阶区域SR到存储器区域MR。
如图2B、3A和3B中所说明，每一板状触点LI具有绝缘层55和导电层22。绝缘层55在板状触点LI在Y方向上相对的侧壁上覆盖板状触点LI。导电层22在绝缘层55内部在从台阶区域SR到存储器区域MR的范围内连续地延伸。板状触点LI还具有多个触点部分LIc。
多个触点部分LIc构成导电层22的一部分，并且在台阶区域SR中沿X方向间断地布置。多个触点部分LIc中的每一者穿透堆叠体LM以与源极线SL连接。
触点部分LIc通常沿着堆叠体LM的层展开的方向具有圆形、椭圆形或卵形的横截面。尽管触点部分LIc可具有矩形或其它多边形横截面，但从触点部分LIc处的电特性的观点来看，触点部分LIc优选具有没有尖端的修圆侧壁。
如图3B中所说明，具有因此成形的横截面的触点部分LIc在台阶区域SR中具有Y方向上的宽度，所述宽度大于板状触点LI在Y方向上的宽度，触点部分LIc除外。因此，触点部分LIc的Y方向上的两个端部从比触点部分LIc窄的板状触点LI的两个侧壁鼓起。
在表示第一和第二板状部分的相邻板状触点LI中，表示包含在一个板状触点LI中的多个第一触点部分的触点部分LIc和表示包含在另一个板状触点LI中的多个第二触点部分的触点部分LIc在从Y方向上的相对位置移位的同时布置。即，一个板状触点LI的一个触点部分LIc通常在X方向上布置在另一个板状触点LI的两个触点部分LIc之间的位置。
包含在板状触点LI中的多个触点部分LIc中的相邻触点部分LIc之间的距离优选地测量为相邻板状触点LI之间的距离的一半或更短。
绝缘层55通常是氧化硅层，并且具有侧壁绝缘层部分，所述侧壁绝缘层部分在从台阶区域SR到存储器区域MR的范围内连续覆盖板状触点LI的侧壁。
绝缘层55还具有第一部分，其在堆叠体LM的层展开的方向上的厚度与在台阶区域SR中的板状触点LI的另一部分中相比在X方向上间歇性地增加。绝缘层55的第一部分在除了触点部分LIc之外的台阶区域SR中对应于侧壁绝缘层的间断覆盖板状触点LI的侧壁的一部分。换句话说，绝缘层55在触点部分LIc处具有第二部分，第二部分在堆叠体LM的层展开的方向上的厚度与在板状触点LI的另一部分中相比有所减小。
在板状触点LI的沿Y方向相对的侧壁上，绝缘层55在台阶区域SR的除触点部分LIc之外的整个范围内沿Y方向具有几乎恒定的厚度。存储器区域MR中的绝缘层55在Y方向上的厚度比台阶区域SR中具有几乎恒定厚度的绝缘层55的第一部分薄，并且在存储器区域MR的整个范围内几乎恒定。
如图2B和2C中所说明，绝缘层55也布置在台阶区域SR中的板状触点LI的下部中，但不包括布置有多个触点部分LIc的区域。即，在台阶区域SR中，板状触点LI在其下部含有在X方向上被多个触点部分LIc分割的绝缘层55作为第二绝缘层。布置在板状触点LI的下部中的绝缘层55的高度水平优选地测量例如堆叠体LM的顶面的高度水平的一半或更低。
注意，在存储器区域MR中，绝缘层55未布置在板状触点LI的下部中。
表示第三导电层的导电层22通常是钨层。如前文所描述，导电层22在堆叠体LM的堆叠方向和沿X方向的方向上延伸，并在堆叠体LM中在从台阶区域SR到存储器区域MR的范围内连续地延伸。在台阶区域SR中，导电层22在沿X方向的方向上延伸，以在板状触点LI的上部位置沿Y方向分割多条字线WL的一部分，同时在存储器区域MR中，在堆叠体LM中在沿着X方向的方向上在堆叠体LM的堆叠方向的整个范围内延伸。
因此，导电层22在X方向上连接台阶区域SR中的多个触点部分LIc。即，在台阶区域SR中，导电层22的至少一部分通过触点部分LIc连接到源极线SL。同时，在存储器区域MR中，导电层22在沿着X方向的方向上连续地连接到源极线SL。导电层22通过布置在绝缘层53中的插塞V0连接到布置在绝缘层58中的上互连件MX。利用此结构，板状触点LI可起到源线触点的作用。
注意，插塞V0优选地布置在触点部分LIc的上方，以缩短由源极线SL、触点部分LIc、导电层22、插塞V0和上互连件MX组成的电路径。
如图3A和3B中所说明，触点部分LIc中的导电层22在Y方向上的宽度比台阶区域SR中的除触点部分LIc以外的板状触点LI中的导电层22在Y方向上的宽度宽。同时，在存储器区域MR中的导电层22在Y方向上的宽度几乎恒定，并且比台阶区域SR中除触点部分LIc以外的导电层22在Y方向上的宽度宽。
因此，如前文所描述，在触点部分LIc处，板状触点LI的在Y方向上的宽度(总计为导电层22和绝缘层55)比在台阶区域SR中的不包括触点部分LIc的部分处板状触点LI的在Y方向上的宽度(总计为导电层22和绝缘层55)宽。存储器区域MR中的板状触点LI的在Y方向上的宽度(总计为导电层22和绝缘层55)几乎等于在台阶区域SR中的不包括触点部分LIc的部分处的板状触点LI的在Y方向上的宽度。
图2C说明多个板状触点LI的横截面，所述多个板状触点LI在图中沿从右到左的顺序包含触点部分LIc外的部分、触点部分LIc、触点部分LIc外的部分和触点部分LIc。
如前文所描述，在触点部分LIc中，板状触点LI具有在堆叠体LM的堆叠方向上的整个范围上覆盖板状触点LI的侧壁的绝缘层55，以及穿透绝缘层55内部的绝缘层52和堆叠体LM以与源极线SL连接的导电层22。
同时，如在除触点部分LIc以外的横截面中所见，板状触点LI具有在堆叠体LM的堆叠方向上的整个范围上覆盖板状触点LI的侧壁并且填充板状触点LI的下部的绝缘层55，以及布置在绝缘层55内部的绝缘层55上但不连接到源极线SL的导电层22。
如图2A和3A中所说明，在存储器区域MR中布置有多个柱PL。
当在堆叠体LM的堆叠方向上观察时，表示多个第一柱的柱PL通常以交错的方式分散地布置在存储器区域MR中。多个柱PL的此交错布置可增加堆叠体LM中每单位面积的字线WL的柱PL的布置密度。每一柱PL通常沿着堆叠体LM的层展开的方向具有圆形、椭圆形或卵形的横截面。
多个柱PL中的每一者具有沿堆叠方向在堆叠体LM中延伸的存储器层ME和穿透堆叠体LM并与源极线SL连接的沟道层CN。如稍后所描述，存储器层ME具有多层结构，其中阻挡绝缘层、电荷存储层和隧道绝缘层从柱PL的外圆周侧以此顺序堆叠。沟道层CN布置在存储器层ME的内部且位于柱PL的底面上。在沟道层CN的更内部填充有芯层CR。
多个柱PL中的每一者在顶端具有盖层CP。盖层CP布置在绝缘层52中，以至少覆盖沟道层CN的顶端，并连接到沟道层CN。盖层CP通过布置在绝缘层52和53中的插塞CH连接到布置在绝缘层58中的位线BL。
构成存储器层ME的阻挡绝缘层和隧道绝缘层以及芯层CN通常是氧化硅层。构成存储器层ME的电荷存储层通常是氮化硅层。沟道层CN和盖层CP中的每一者通常是半导体层，例如多晶硅层或非晶硅层。
利用此结构，存储器单元MC形成在柱PL的侧面与个别字线WL相对的个别部分处。在通过字线WL施加预定电压之后，执行对存储器单元MC的数据的读取和写入。
在选择栅极线布置在字线WL的上方或下方的情况下，在柱PL的侧面面向选择栅极线的部分中形成选择栅极。当通过选择栅极线施加预定电压之后，选择栅极导通或关断，以选择或取消选择选择栅极所属的柱PL上的存储器单元MC。
如图2A和2C中所说明，台阶区域SR中布置有台阶部分SP、以及虚设台阶部分SPdf及SPds。台阶部分SP、以及虚设台阶部分SPdf及SPds中的每一者具有多条字线WL和多个绝缘层OL成梯台的形状。
台阶部分SP在靠近存储器区域MR的位置处沿X方向延伸，并且在远离存储器区域MR的方向上向下成梯台。虚设台阶部分SPdf在X方向上延伸，以在远离存储器区域MR的侧上面向台阶部分SP，并且向下并朝向台阶部分SP成梯台。
虚设台阶部分SPds在台阶部分SP和虚设台阶部分SPdf的Y方向上的一侧上布置在板状触点LI附近。虚设台阶部分SPds在Y方向上延伸，以面向在Y方向相邻的另一侧上的板状触点LI，并且向下并朝向另一侧上的板状触点LI成梯台。
现在，虚设台阶部分SPdf和SPds中的每一者在个别阶梯上具有比台阶部分SP中的梯台部分短的梯台部分。因此，虚设台阶部分SPdf和SPds中的每一者具有比台阶部分SP陡峭的轮廓，其具有定义为从最上阶梯到最下阶梯的长度的台阶长度，其比台阶部分SP中的台阶长度短。
在如此布置台阶部分SP和虚设台阶部分SPdf和SPds的情况下，堆叠体LM在台阶区域SR中具有碗状的凹陷轮廓。在此碗状区域中，布置有例如氧化硅层的绝缘层51，以覆盖台阶部分SP、以及虚设台阶部分SPdf和SPds的顶面。上述绝缘层52、53和58还覆盖绝缘层51的顶面。
图2C说明从台阶部分SP中的最下阶梯开始的第三阶梯的横截面。如图2C所见，在台阶区域SR的中心说明的板状触点LI的Y方向上的两侧上个别布置有台阶部分SP。在每一台阶部分SP中的板状触点LI的Y方向的相对侧上，布置有虚设台阶部分SPds。
到构成台阶部分SP的每一阶梯的字线WL，连接有穿透绝缘层52和51并穿过构成每一阶梯的梯台面的绝缘层OL的触点CC。触点CC具有覆盖触点CC的外圆周的绝缘层54，以及填充在绝缘层54内部的例如钨层的导电层21。导电层21通过布置在绝缘层53中的插塞V0连接到布置在绝缘层58中的上互连件MX。此结构实现个别阶梯中的个别字线WL的电引出。
在台阶部分SP和虚设台阶部分SPdf和SPds中，布置有多个柱状部分HR。
表示多个第二柱的柱状部分HR分散地布置在台阶区域SR中，同时避免干扰触点CC，并且当在堆叠体LM的堆叠方向上观察时，通常以网格图案布置。即，多个柱状部分HR布置在例如正方形网格和矩形网格的正交网格的相交点中的当在堆叠体LM的堆叠方向上观察时不与触点CC重叠的相交点处。
在X方向上排列的与板状触点LI相邻的多个柱状部分HR优选地在从在Y方向上相对的位置移位到板状触点LI的触点部分LIc的同时经布置。每一柱状部分HR沿着堆叠体LM的层展开的方向通常具有圆形、椭圆形或卵形的横截面。
多个柱状部分HR中的每一者由例如氧化硅层的绝缘层形成，所述绝缘层在堆叠方向上延伸穿过堆叠体LM以到达源极线SL，并且不促进半导体存储器装置1的任何功能。如后文所描述，柱状部分HR参与支撑在从具有堆叠在其中的牺牲层和绝缘层的堆叠体形成堆叠体LM的过程中形成的结构。
如图3A和3B中所说明，多个柱状部分HR之间的间距通常比多个柱PL之间的间距宽，并且堆叠体LM中每单位面积的字线WL的柱状部分HR的布置密度低于每单位面积的字线WL的柱PL的布置密度。此外，当在堆叠体LM的堆叠方向上观察时的柱状部分HR的横截面积通常大于当在堆叠体LM的堆叠方向上观察时的柱PL的横截面积。
在柱PL如此配置以与柱状部分HR相比具有较小的横截面积和较窄的间距的情况下，例如，现在可在堆叠体LM的给定尺寸中更密集地形成大量的存储器单元MC，并增加半导体存储器装置1的存储容量。另一方面，柱状部分HR仅用于支撑堆叠体LM，从而剔除像柱PL这样的涉及较小横截面积和较窄间距的精细结构可降低制造负荷。
上述虚设台阶部分也可布置在堆叠体LM的X方向的两端部处和Y方向的两端部处。此外，这些虚设台阶部分覆盖有绝缘层51。绝缘层51还延伸到堆叠体LM的外围(见图1A)。多个柱状部分HR也布置在这些虚设台阶部分中。
如图2C中所说明，贯通触点区域TP包含绝缘区域NR，并且布置多个柱状部分HR和阻挡部分BR。
绝缘区域NR具有其中多个绝缘层NL与多个绝缘层OL交替地逐一堆叠的结构。多个绝缘层NL通常是氮化硅层，当堆叠体LM由其中堆叠有牺牲层和绝缘层OL的堆叠体形成时，氮化硅层是未被字线WL替换的牺牲层，如后文所述。
在绝缘区域NR中，布置有贯通触点C4。贯通触点C4穿透绝缘层52和绝缘区域NR的绝缘层NL和OL，并穿过设置在源极线SL中的开口OP，以到达覆盖外围电路CUA的绝缘层50(参见图1A)。贯通触点C4具有覆盖贯通触点C4的外圆周的绝缘层57，以及填充在绝缘层57内部的例如钨层的导电层23。
导电层23通过布置在绝缘层53中的插塞V0连接到布置在绝缘层58中的上互连件MX。上互连件MX连接到台阶部分SP中的触点CC。导电层23也通过布置在绝缘层50中的下互连件D2连接到外围电路CUA。
在此结构中施加预定电压之后，通过贯穿触点C4、触点CC、字线WL等从外围电路CUA到存储器单元MC，存储器单元MC可作为存储元件操作。由于具有绝缘层57，并且被布置堆叠有绝缘层NL和OL的绝缘区域NR中，所以通常防止贯通触点C4与字线WL等短接。
在绝缘区域NR的Y方向的两侧上，布置有阻挡部分BR。每一阻挡部分BR被配置为板状绝缘构件，其沿着绝缘区域NR的X方向的侧面在X方向上延伸，并穿透绝缘层52和堆叠体LM，以到达源极线SL。当堆叠体LM由其中堆叠有牺牲层和绝缘层OL的堆叠体形成时，阻挡部分BR防止绝缘区域NR中的绝缘层NL用字线WL替换，如下文所述。
(板状触点的层结构)
接下来，将参考图4A到4E描述半导体存储器装置1中包含的板状触点LI的更详细层结构的实例。图4A到4E是说明根据实施例的半导体存储器装置1中包含的板状触点LI的实例性层结构的图。
图4A是沿台阶区域SR中的板状触点LI的Y方向截取的横截面图，说明触点部分LIc的横截面。图4B是沿台阶部分SR中的板状触点LI的Y方向截取的横截面图，说明触点部分LIc外的部分的横截面。图4C是沿存储器区域MR中的板状触点LI的Y方向截取的横截面图。
图4D是台阶区域SR中的板状触点LI的横向横截面图，说明自由选择的字线WL的高度水平的横截面。图4E是存储器区域MR中的板状触点LI的横向横截面图，说明自由选择的字线WL的高度水平的横截面。
如图4D中所说明，在台阶区域SR中，绝缘层55具有沿触点部分LIc的部分，其在板状触点LI的沿Y方向相对的侧壁上比另一部分薄化，以及比沿触点部分LIc的部分加厚的部分。
更具体地说，绝缘层55具有绝缘层55a和55b，其中，在绝缘层55经加厚的板状触点LI的侧壁上，从板状触点LI的侧壁侧开始以此顺序布置有表示侧壁绝缘层的绝缘层55a和55b。另一方面，在绝缘层55经薄化的触点部分LIc的侧壁上，仅布置有绝缘层55a和55b中的绝缘层55b。
如图4A和4D中所说明，在触点部分LIc中，阻挡层61布置在绝缘层55b的与绝缘层OL相对的面上。同时，在触点部分LIc中，阻挡层61不布置在绝缘层55b的与字线WL相对的面上。
表示含金属元素层的阻挡层61由例如氧化铝(Al2O3)层的含金属氧化物层形成。布置在绝缘层55b的与绝缘层OL相对的面上的阻挡层61进一步延伸到绝缘层OL和字线WL之间的位置。
在阻挡层61与字线WL之间进一步布置有势垒金属层24。即，从绝缘层OL侧起，在绝缘层OL与字线WL之间以此顺序插入阻挡层61和势垒金属层24。如此布置在字线WL的顶面和背面上的势垒金属层24可抑制构成字线WL的例如钨或钼的金属原子扩散到另一相邻层中。势垒金属层24通常包含钛层、氮化钛层、钽层或氮化钽层中的至少一者。
势垒金属层25类似地在触点部分LIc的周围插入在导电层22与绝缘层55b之间。如此布置成与导电层22接触的势垒金属层25可抑制构成导电层22的例如钨的金属原子扩散到另一相邻层中。与势垒金属层24类似，势垒金属层25通常包含钛层、氮化钛层、钽层和氮化钽层中的至少一者。
如图4B和4D中所说明，在除了触点部分LIc之外的绝缘层55被加厚的部分中，绝缘层55在厚度方向上的预定位置处具有在堆叠方向上在堆叠体LM的整个范围内延伸的阻挡层61。更具体地说，阻挡层61插入在绝缘层55a与55b之间的位置，并在堆叠体LM的堆叠方向上在绝缘层55a与55b之间延伸。
阻挡层61还在板状触点LI的除触点部分LIc之外的部分中布置在绝缘层55a的与字线WL相对的面上。同时，阻挡层61在除了触点部分LIc之外的部分中不布置在绝缘层55a的与绝缘层OL相对的面上。
布置在绝缘层55a的与字线WL相对的面上的阻挡层61进一步延伸到字线WL和绝缘层OL之间的位置。即，阻挡层61覆盖在堆叠体LM的堆叠方向两侧的每一字线WL的面，以及每一字线WL的与板状触点LI相对的端面。
在阻挡层61的更内部布置有势垒金属层24。即，阻挡层61和势垒金属层24从绝缘层OL或从绝缘层55a以此顺序插入绝缘层OL与字线WL之间以及绝缘层55a与字线WL之间。类似地，势垒金属层25插入在板状触点LI的导电层22与绝缘层55b之间。
插入在绝缘层55a与55b之间的阻挡层61以及布置在绝缘层55a的与字线WL相对的面上的阻挡层61在绝缘层55a的端部彼此接合，所述端部终止于比板状触点LI的另一部分向Y方向上的两侧鼓起的触点部分LIc。即，在字线WL的高度水平处，阻挡层61覆盖绝缘层55a的圆周。
如图4C和4E中所说明，在存储器区域MR中，板状触点LI具有与台阶区域SR的触点部分LIc相同的层结构。
即，在存储器区域MR中，板状触点LI在Y方向上彼此相对的侧壁上具有绝缘层55b。阻挡层61布置在绝缘层55b的与绝缘层OL相对的面上。阻挡层61延伸到绝缘层OL与字线WL之间的位置，而不被布置在绝缘层55b的与字线WL相对的面上。
在阻挡层61与字线WL之间，布置势垒金属层24。类似地，在板状触点LI的绝缘层55b与导电层22之间布置势垒金属层25。
(制造半导体存储器装置的方法)
接下来，将参考图5A到14Bd来解释根据实施例的用于制造半导体存储器装置1的方法。图5A到14Bd是说明根据实施例的用于制造半导体存储器装置1的方法的实例性过程的图。注意，在图5A到14Bd中所说明的过程之前，在衬底SB上形成外围电路CUA，形成覆盖外围电路CUA的绝缘层50，并形成覆盖绝缘层50的源极线SL。
首先，在图5A到6B中说明在形成台阶部分SP期间的外观。图5A到6B说明随后被处理成台阶区域SR的区域的沿Y方向截取的横截面。
如图5A中所说明，在源极线SL上形成具有在其中交替地逐一堆叠的多个绝缘层NL与多个绝缘层OL的堆叠体LMs。绝缘层NL通常是氮化硅层，并且用作牺牲层，所述牺牲层稍后用导电材料替换并成为字线WL。
如图5B中所说明，在堆叠体LMs的部分区域中，绝缘层NL和绝缘层OL向下成梯台以形成台阶部分SP。台阶部分SP通过多次重复地使例如光致抗蚀剂层的掩模图案薄化并蚀刻构成堆叠体LMs的绝缘层NL和绝缘层OL而形成。
即，在堆叠体LMs的顶面上形成在台阶部分SP的形成部位具有开口的掩模图案，并且通常逐一蚀除绝缘层NL和绝缘层OL。然后，往回设置掩模图案的开口边缘以通常通过氧等离子体处理加宽开口，并且再次逐一蚀除绝缘层NL和绝缘层OL。通过多次重复此类过程，掩模图案的开口中的绝缘层NL和绝缘层OL向下成梯台。
在重复上述过程预定次数之后，重新形成掩模图案，使得掩模图案保持厚度不小于预定水平。在此过程中，通过适当地调整掩模图案的开口位置，可形成具有相对适中斜率的台阶部分SP，以及陡峭的虚设台阶部分SPdf和SPds。类似地，通过调整掩模图案在堆叠体LMs的X方向上的两端和Y方向上的两端的端位置，类似于虚设台阶部分SPdf和SPds，在堆叠体LMs的四个端处个别形成陡峭的虚设台阶部分。
图5B是如此形成的台阶部分SP的第三阶梯的横截面图。图5B中所说明的横截面将被稍后形成的板状触点LI分成两个台阶部分SP。虚设台阶部分SPds形成在每一台阶部分SP的堆叠体LMs的Y方向上的一侧上。
如图5C中所说明，形成例如氧化硅层的绝缘层51以便覆盖台阶部分SP，并达到堆叠体LMs的顶面的高度水平。即，绝缘层51形成在由台阶部分SP和虚设台阶部分SPds和SPdf包围的碗状区域中。绝缘层51还形成在在端处具有虚设台阶部分的堆叠体LMs的周围。进一步形成绝缘层52以便覆盖堆叠体LMs的顶面，以及在含有台阶部分SP的碗状区域的区域上的绝缘层51的顶面。
如图6A中所说明，在由台阶部分SP和虚设台阶部分SPds和SPdf包围的碗状区域中形成多个孔HL，这些孔HL穿透绝缘层52和51以及堆叠体LMs以到达源极线SL。
如图6B中所说明，用例如氧化硅层的绝缘层填充孔HL，由此形成多个柱状部分HR。在此过程中，多个柱状部分HR也并行地形成在堆叠体LMs的端处的虚设台阶部分中。
接下来，图7A到8C说明在形成柱PL期间的外观。图7A到8C说明沿随后被处理成存储器区域MR的区域的Y方向截取的横截面。注意，如先前所描述，由于通常具有圆形、椭圆形或卵形的横截面，每一柱PL无论横截面的方向性如何都给出类似的横截面形状。
如图7A中所说明，也是在稍后将形成存储器区域MR的区域中，在源极线SL上形成堆叠体LMs，并且在堆叠体LMs上形成绝缘层52，作为上述过程的结果。在此结构中，形成穿透绝缘层52和堆叠体LMs以到达源线SL的多个存储器孔MH。
如图7B中所说明，在每一存储器孔MH中，形成存储器层ME，其中阻挡绝缘层BK、电荷存储层CT和隧道绝缘层TN从存储器孔MH的外圆周侧按此顺序堆叠。如先前所描述，阻挡绝缘层BK和隧道绝缘层TN通常是氧化硅层，并且电荷存储层CT通常是氮化硅层。
在隧道绝缘层TN的更内部，形成例如多晶硅层或非晶硅层的沟道层CN。沟道层CN还形成在存储器孔MH的底面上。在沟道层CN的更内部填充有芯层CR，例如氧化硅层。
如图7C中所说明，将暴露在绝缘层52的顶面上的芯层CR蚀除到预定深度，以形成凹槽DN。
如图8A中所说明，凹槽DN的内部通常用多晶硅层或非晶硅层填充，以形成盖层CP。如此形成多个柱PL。
如图8B中所说明，与盖层CP的顶面一起回蚀绝缘层52。如此薄化盖层CP。
如图8C中所说明，增补通过回蚀而薄化的绝缘层52。如此，盖层CP的顶面覆盖有绝缘层52。
注意，图5B和5C中的台阶部分SP的形成过程、图6A和6B中的柱状部分HR的形成过程以及图7A到8C中的柱PL的形成过程的顺序可相互互换。
接下来，图9A到10C说明随后被处理成板状触点LI的狭缝ST的形成期间的外观。
图9A和10A说明与图2B相对应的沿狭缝ST的X方向截取的横截面。
图9B和10B说明沿Y方向截取的台阶区域SR的横截面。现在，如图9B中所说明，也在台阶部分SP中，通过图7A到8C中所说明的上述过程，将柱状部分HR的上端部分回蚀，增补绝缘层52，并且用绝缘层52覆盖柱状部分HR的顶面。
图9C和10C说明台阶区域SR中的绝缘层NL的自由选择的高度水平处的横向横截面。
如图9A到9C中所说明，狭缝ST形成为在沿X方向的方向上延伸，并穿透绝缘层52和51以及堆叠体LMs以到达源极线SL。绝缘层55a形成为部分地填充狭缝ST。绝缘层55a形成在绝缘层52的顶面上和狭缝ST的侧壁上，并且部分地填充狭缝ST一直到预定高度水平。注意，以下附图将不说明绝缘层52的顶面上的绝缘层55a。
填充在狭缝ST中的绝缘层55a的高度水平优选地测量为(例如)堆叠体LMs的顶面的高度水平的一半或更低。因此，板状触点LI将具有足够体积的导电层22，所述导电层22随后填充在狭缝ST中的绝缘层55a上，并且可降低互连件电阻。
如图10A到10C中所说明，在台阶区域SR中的狭缝ST的预定位置处形成稍后处理成触点部分LIc的孔STc。现在，图10B中所说明的多个狭缝ST在图中从右到左表示孔STc外的一部分、孔STc和孔STc外的一部分的横截面。
如图10A和10B中所说明，每一孔STc穿透填充在每一狭缝ST的下部的绝缘层52和51、堆叠体LMs和绝缘层55a，以到达源极线SL，同时扩大通过图9A到9C中所说明的过程形成的狭缝ST的宽度。即，在每一孔STc的形成部位，源极线SL暴露于狭缝ST的底面。
由于狭缝ST由于孔STc的形成而变宽，使得在孔STc的部位处，绝缘层55a从狭缝ST的在Y方向上相对的侧壁移除。因此，孔STc将在其在Y方向上的两个侧面上暴露的堆叠体LMs的绝缘层NL和OL的端面。
如图10C中所说明，每一孔STc优选地在X方向上形成在柱状部分HR之间的位置处，同时不在Y方向上与在X方向上排列的相邻狭缝ST的多个柱状部分HR中的每一者对准。在这种情况下，可使从触点部分LIc的Y方向上的端到与狭缝ST相邻的柱状部分HR的距离比在两者都在Y方向上对准的情况下长。因此，可抑制触点部分LIc与柱状部分HR通常由于形成孔STc的过程中的不对准或柱状部分HR的倾斜而接触。
孔STc也通常在X方向上形成在相邻狭缝ST的孔STc之间。另外，在单个狭缝ST中在X方向上间断布置的孔STc之间的间隔通常被设置为在Y方向上相邻的狭缝ST之间的距离的一半或更短。
注意，在图10A到10C中所说明的过程中，孔STc不形成在存储器区域MR的狭缝ST中。在图10A到10C中所说明的过程之前或之后，从存储器区域MR中的狭缝ST的内部移除绝缘层55a。因此，堆叠体LMs的绝缘层NL和OL的端面暴露于狭缝ST的侧面，所述侧面在Y方向上相对并在沿X方向的方向上延伸。源极线SL暴露于狭缝ST的底面。
当从存储器区域MR中的狭缝ST的内部移除绝缘层55a时，初步地用例如光致抗蚀剂层的掩模层覆盖台阶区域SR中的狭缝ST。因此，抑制台阶区域SR中的狭缝ST中的绝缘层55a被移除。
接下来，图11A和11B说明用字线WL替换绝缘层NL期间的外观。图11A和11B说明沿Y方向截取的台阶区域SR的横截面。
如图11A中所说明，通过狭缝ST注入例如热磷酸的化学液体，以移除堆叠体LMs的绝缘层NL。在阶梯区域SR中，每一狭缝ST的侧壁的一部分覆盖有绝缘层55a，同时在孔STc中移除了绝缘层55a。因此，化学液体可通过孔STc渗透到堆叠体LMs中，以移除绝缘层NL。
另一方面，在存储器区域MR中，由于绝缘层55a已经从每一狭缝ST的侧壁的整个范围中移除，使得化学液体可通过狭缝ST的侧壁的整个范围渗透到堆叠体LMs中，以移除绝缘层NL。
如此形成具有多个间隙层GP的堆叠体LMg。由于具有多个间隙层GP，堆叠体LMg变得易碎。在台阶区域SR中和在堆叠体LMg的端部处，多个柱状部分HR支撑此易碎的堆叠体LMg。在存储器区域MR中，多个柱PL支撑此易碎的堆叠体LMg。这些柱状部分HR和柱PL可抑制如此保留的绝缘层OL翘曲，或者可抑制堆叠体LMg变形或塌陷。
如图11B中所说明，通过狭缝ST注入例如钨或钼的导体的源气体，以填充堆叠体LMg中的间隙层GP，从而形成多条字线WL。同样在这种情况下，源气体通过台阶区域SR中的孔STc以及存储器区域MR中的狭缝ST的整个范围渗透到堆叠体LMg中，以形成字线WL。
因此，形成其中多条字线WL与多个绝缘层OL交替地逐一堆叠的堆叠体LM。注意，图11A和11B中所说明的用字线WL替换绝缘层NL可偶尔被称为替换过程。
现在，图12A和12B说明替换过程期间的更详细的外观。图12A和12B说明在台阶区域SR中的自由选择的绝缘层NL的高度水平处截取的横向横截面。
如图12A中所说明，在例如热磷酸的化学液体的注入开始之后，化学液体通过孔STc同心地扩散到台阶区域SR中的堆叠体LMs中，以移除绝缘层NL。
在此过程中，形成在一个狭缝ST中的多个孔STc之间的距离优选测量为邻近狭缝ST之间的距离的一半或更短，如先前所描述。因此，通过位于Y方向上两侧的孔STc，有效地移除邻近狭缝ST之间的区域中的绝缘层NL。
同样如先前所描述，孔STc优选地布置在X方向上相邻的狭缝ST的孔STc之间，同时在Y方向上与形成在相邻狭缝ST中的孔STc偏离对准。因此，可减小待通过单个孔STc移除的绝缘层NL的区域，从而使绝缘层NL的移除更加高效。
如图12B中所说明，当化学液体渗透到堆叠体LMs中时，由于上述多个孔STC的布置，相邻狭缝ST之间的区域中的绝缘层NL被全面移除而几乎没有保留。
接下来，图13A到13C说明在形成绝缘层55b期间的外观。图13A说明沿着狭缝ST的X方向截取的横截面，且对应于图2B。图13B说明沿Y方向截取的台阶区域SR的横截面。图13C说明在台阶区域SR中的自由选择的字线WL的高度水平处截取的横向横截面。
如图13A到13C中所说明，绝缘层55b形成在绝缘层52的顶面上以及每一狭缝ST的侧面和底面上。在孔STc的形成部位，绝缘层55b形成在暴露于每一狭缝ST的侧面的堆叠体LM的字线WL和绝缘层OL的端面上；在填充在每一狭缝ST的下部中的绝缘层55a的与孔STc相对的面上；并且在暴露于每一狭缝ST的底面的源极线SL上。在孔STc的形成部位之外，绝缘层55b形成在覆盖狭缝ST的侧面的绝缘层55a上，以及在填充狭缝ST的下部的绝缘层55a的顶面上。
然后，移除孔STc的底面上的绝缘层55b以暴露源极线SL，并且导电层22填充在狭缝ST中。当移除孔STc的底面上的绝缘层55b时，绝缘层55b也可从绝缘层52的顶面以及从填充在狭缝ST的下部的绝缘层55a的顶面移除。或者，可移除填充在狭缝ST的下部中的绝缘层55a的与孔STc相对的面上的绝缘层55b。
同时，在存储器区域MR中，绝缘层55b形成在绝缘层52的顶面上，以及在堆叠体LM暴露的其侧面的狭缝ST上，以及在源极线SL暴露的底面上。同样在存储器区域MR中，与台阶区域SR中的过程并行地，狭缝ST的底面上的绝缘层55b被移除以暴露源极线SL，并且导电层22填充在狭缝ST中。当移除狭缝ST的底面上的绝缘层55b时，也可从绝缘层52的顶面上移除绝缘层55b。
现在，图14Aa到14Bd说明在形成各种层期间的更详细的外观。图14Aa到Ad是沿台阶区域SR中的狭缝ST的Y方向截取的横截面图，说明孔STc的横截面。图14Ba到Bd是沿台阶部分SR中的狭缝ST的Y方向截取的横截面图，说明孔STc外的部分的横截面。
注意，在存储器区域MR中狭缝ST的个别层的形成期间的外观与在图14Aa到Ad中所说明的孔STc处的各别层的形成期间的外观相似，且因此将不说明也不解释。
如图14Aa中所说明，在通过形成在狭缝ST中的孔STc移除堆叠体LMs的绝缘层NL之后，并且在间隙层GP中形成字线WL之前，在沿堆叠体LMg的堆叠方向邻接间隙层GP的绝缘层OL的上表面和下表面上形成阻挡层61。在此过程中，在孔STc的部分中，在绝缘层OL的与狭缝ST相对的端面上也形成阻挡层61。
如图14Ab中所说明，势垒金属层24进一步形成在堆叠体LMg的堆叠方向上邻接间隙层GP的绝缘层OL的上表面和下表面上。在此过程中，势垒金属层24也形成在绝缘层OL的与狭缝ST相对的端面上。因此，形成在绝缘层OL的上及下表面和端面上的阻挡层61覆盖有势垒金属层24。
如图14Ac中所说明，在间隙层GP中填充钨、钼等以形成字线WL。在此过程中，例如钨或钼的导电层也形成在狭缝ST中。然后，移除形成在狭缝ST中的导电层。
在此过程中，形成在狭缝ST中的阻挡层61和势垒金属层24中的至少势垒金属层24也与导电层一起移除。另一方面，阻挡层61可偶尔保留在绝缘层OL的与狭缝ST相对的端面上。由于阻挡层61是例如氧化铝层的绝缘层，所以即使在狭缝ST内未被移除，其也不会对板状触点LI等的电特性产生不利影响。
如图14Ad中所说明，形成覆盖狭缝ST的侧壁的绝缘层55b。然后，形成覆盖绝缘层55b的势垒金属层25，并且导电层22填充在狭缝ST中。
如此形成具有图4A中所说明的上述层结构的触点部分LIc。
如图14Ba中所说明，当在形成字线WL之前形成阻挡层61时，除了台阶区域SR中的孔STc之外，狭缝ST的一部分具有形成在其侧壁上的绝缘层55a。因此，阻挡层61形成在绝缘层OL的上表面和下表面上，并且还形成在狭缝ST中的绝缘层55a上。在绝缘层55a的与间隙层GP相对的面上，在间隙层GP的高度水平处形成阻挡层61。绝缘层OL在其与狭缝ST相对的侧上的端面覆盖有绝缘层55a，使得阻挡层61不形成在其上。
如图14Bb中所说明，在此后形成势垒金属层24时，在间隙层GP的高度水平处，势垒金属层24形成在绝缘层OL的上、下表面上以及在狭缝ST中的绝缘层55a上，以及在绝缘层55a的与间隙层GP相对的面上。在间隙层GP的高度水平处，形成在绝缘层OL的上表面和下表面上，狭缝ST中的绝缘层55a上及在绝缘层55a的与间隙层GP相对的面上的阻挡层61覆盖有势垒金属层24。
如图14Bc中所说明，当形成字线WL时，移除形成在狭缝ST中的例如钨或钼层的导电层。在此过程中，形成在狭缝ST中的势垒金属层24也与导电层一起被移除。在另一方面，阻挡层61可偶尔保留在绝缘层55a的与狭缝ST相对的面上。
如图14Bd中所说明，形成覆盖狭缝ST的侧壁的绝缘层55b。然后，形成覆盖绝缘层55b的势垒金属层25，并且将导电层22填充在狭缝ST中。
因此，具有图4B中所说明的上述层结构的板状触点LI形成在台阶区域SR中。
此后，在台阶部分SP的每一阶梯上，形成到达属于所述阶梯的最上字线WL的孔，在孔的侧壁上形成绝缘层54，并且在绝缘层54的内部填充导电层21，以形成与多条字线WL中的每一者连接的触点CC。
还形成孔以穿透绝缘层52和堆叠体LMs以到达下互连件D2，绝缘层57形成在孔的侧壁上，并且导电层23填充在绝缘层57的内部，以形成通过下互连件D2电连接到外围电路CUA的贯通触点C4。注意，其中形成贯通接触C4的孔可与图9A到9C中所说明的用于形成狭缝ST的上述过程并行地共同形成。
绝缘层53形成在绝缘层52上，并且插塞V0经形成以便穿透绝缘层53，并与板状触点LI、贯通触点C4和触点CC中的每一者连接。插塞CH经形成以穿透绝缘层53和52，并与柱PL连接。上互连件MX、位线BL等经进一步形成以便与插塞V0和CH中的每一者连接。
如此制造根据实施例的半导体存储器装置1。
在用于制造例如三维非易失性存储器的半导体存储器装置的过程中，可偶尔进行替换过程以便用例如钨层的导电层替换例如氮化硅层的牺牲层。在替换过程中，由于牺牲层的移除，堆叠体的结构变得易碎。这偶尔会导致保留在堆叠体中的例如氧化硅层的绝缘层翘曲，或者堆叠体本身的变形或塌陷。
通常形成在台阶部分上方的绝缘层可产生拉应力。堆叠体因此被置于压缩应力下。覆盖有此绝缘层的台阶部分可能具有集中在其上的应力。即使支撑堆叠体的柱状部分布置在台阶部分中，由于致密化柱状部分的布置时的限制，此应力的影响也不会被完全抑制。
现在，图15A和15B说明在已经从其移除牺牲层的堆叠体的台阶部分中的示意图。图15A是在自由选择的绝缘层OL’的高度水平处截取的横向横截面图，其说明狭缝ST’的整个范围参与替换的实例性情况。图15B是在自由选择的绝缘层OL的高度水平处截取的横向横截面图，其说明在狭缝ST中设置孔STc的实例性情况。
在图15A中所说明的情况下，其中使用整个狭缝ST’进行替换而在狭缝ST’的侧壁上不形成绝缘层，远离狭缝ST’并被柱状部分HR’包围的区域FB’将具有类似于固定端梁的相对刚性结构，其中由上及下侧上的间隙层邻接的绝缘层OL’在圆周上由柱状部分HR’支撑。
另一方面，落在狭缝ST’与相邻狭缝ST’的柱状部分HR’之间的区域CL’将具有类似悬臂的更易碎的结构，其中不存在在与狭缝ST’相对的侧上支撑绝缘层OL’的端部的部件。
在区域CL’中，在狭缝ST’与柱状部分HR’之间有最大距离MXc’的位置处，绝缘层OL’将具有引起偏转的最大风险。基于模拟的分析表明，为了将绝缘层OL’的偏转抑制在可允许的范围内，优选地将最大距离MXc’限制在悬臂状区域CL’中的预定阈值内。
然而，由于上述在致密化柱状部分HR’的布置时的限制，柱状部分HR’的布置密度倾向于低于存储器区域中柱的布置密度。由于这个原因，绝缘层OL’的偏转风险在台阶部分中变得比在存储器区域中更高，并且在台阶部分中靠近狭缝ST’的区域CL’中，绝缘层OL’的偏转风险变得甚至更高。
基于模拟的分析还表明，在靠近源极线的堆叠体下侧上的绝缘层OL’中，偏转的风险进一步增加。与具有多层结构的堆叠体相比，源极线和源极线下方的一部分通常具有由单一材料制成的刚性结构。因此，源极线与堆叠体之间的界面区域可能是一个易受应力影响的区域。
一旦保留在堆叠体中的绝缘层发生偏转，此后将形成的字线的厚度将发生变化，或者间隙层将被沿堆叠方向邻接的绝缘层阻挡，可能导致字线的断裂。
在图15B中所说明的情况中，其中将孔STc设置到狭缝ST，并且通过孔STc进行替换，区域FB中的绝缘层OL在其圆周处由柱状部分HR支撑，使得绝缘层OL的偏转风险被认为几乎与图15A中所说明的情况相等。
另一方面，在狭缝ST与相邻狭缝ST的柱状部分HR之间但不包括孔STc附近的区域中，绝缘层OL在其与狭缝ST相对的侧上的端部处与绝缘层55a一起支撑在狭缝ST的侧壁上，并且作为如同固定端梁的相对刚性的结构给出。因此，仅在孔STc周围的区域CL中，绝缘层OL形成为悬臂形状。
此外，在区域CL中，由于孔STc的端部在Y方向上朝向柱状部分HR鼓起，在绝缘层OL的偏转风险变得最大的部位处，狭缝ST与柱状部分HR之间的最大距离MXc通常比图15A中给出的最大距离MXc’短。因此，可更容易地将最大距离MXc减小到上述预定阈值或低于上述预定阈值，使得可将绝缘层OL的偏转限制在可允许的范围内。
同样如先前所描述，调整孔STc的形成部位，使得设置在狭缝ST和相邻狭缝ST的柱状部分HR中的孔STc不会在Y方向上对准。因此，抑制狭缝ST与柱状部分HR之间的最小距离MNc变得太小，且使得抑制板状触点LI与柱状部分HR彼此接触。
根据实施例的半导体存储器装置1，板状触点LI具有多个触点部分LIc，所述触点部分LI在X方向上间断地布置在台阶部分SP中，并穿透堆叠体LM以与源极线SL连接。
即，通过穿过后来成为触点部分LIc的孔STc进行替换，可增加替换期间的堆叠体LMg的强度。
此外，通过使这些孔STc在替换之后变成触点部分LIc，建立通过触点部分LIc与源极线SL的传导，因此使板状触点LI起到源极线触点的作用。
根据实施例的半导体存储器装置1，多个触点部分LIc在沿X方向的方向上通过在板状触点LI的上部位置处沿X方向延伸的导电层22连接。因此，可减小板状触点LI的互连电阻以改进电特性。
根据实施例的半导体存储器装置1，在台阶部分SP中，板状触点LI在其下部含有绝缘层55a，绝缘层55a在沿X方向的方向上被多个触点部分LIc分割。因此，在替换期间，在堆叠体LMg的下部中的绝缘层OL可通过在狭缝ST的下部中的绝缘层55a更牢固地支撑。
根据实施例的半导体存储器装置1，存储器区域MR中的导电层22在X方向上连续地连接到源极线SL。因此，可减小存储器区域MR中的板状触点LI的互连电阻。
根据实施例的半导体存储器装置1，布置多个触点部分LIc，同时个别从与和板状触点LI相邻的在X方向上排列的柱状部分HR在Y方向上相对的位置移动。因此，板状触点LI与柱状部分HR之间的最小距离MNc可维持在预定值或更大，由此抑制板状触点LI与柱状部分HR彼此接触。
根据实施例的半导体存储器装置1，多个接触部LIc在Y方向上的宽度比板状触点LI的另一部分在Y方向上的宽度宽。因此，如前文所述，可减小悬臂状区域CL中的孔STc与柱状部分HR之间的最大距离MXc，由此可进一步减小在替换期间绝缘层OL偏转的风险。
根据实施例的半导体存储器装置1，布置属于一个板状触点LI的多个触点部分LIc，同时从Y方向上相对的位置移位到属于相邻板状触点LI的多个触点部分LIc中的每一者。因此，可高效地执行相邻板状触点LI之间的区域中的替换过程。
根据实施例的半导体存储器装置1，属于一个板状触点LI的多个触点部分LIc之间的距离测量为相邻板状触点LI之间距离的一半或更短。因此，可甚至更高效地执行相邻板状触点LI之间的区域中的替换过程。
(第一修改实例)
接下来，将参考图16说明根据实施例的第一修改实例的半导体存储器装置2。在第一修改实例的半导体存储器装置2中，触点部分LIc的布置不同于前述实施例中的布置。
图16是说明根据实施例的第一修改实例的半导体存储器装置2的实例性结构的横向横截面图。更具体地说，图16说明在从提供给第一修改实例的半导体存储器装置2的多条字线WL中的自由选择的字线WL的高度水平上截取的台阶区域SR的横向横截面。
如图16中所说明，布置第一修改实例的半导体存储器装置2中的触点部分LIc，而不特别注意柱状部分HR的布置。因此，触点部分LIc的至少一部分在Y方向上与柱状部分HR的一部分对准。因此，在绝缘层OL具有悬臂状结构的区域中，可进一步缩短触点部分LIc与柱状部分HR之间的最大距离，由此可进一步降低绝缘层OL的偏转风险。
因此，在考虑触点部分LIc与柱状部分HR之间的最小距离的同时优选地布置触点部分LIc和柱状部分HR，使得触点部分LIc与柱状部分HR不会接触。
根据第一修改实例的半导体存储器装置2，可减小触点部分LIc与柱状部分HR之间的最大距离，并且可获得与实施例的上述半导体存储器装置1相同的效果。
(第二修改实例)
接下来，将参考图17到18B描述根据实施例的第二修改实例的半导体存储器装置3。在第二修改实例的半导体存储器装置3中，触点部分LIc的布置不同于前述实施例中的布置。
图17是说明根据实施例的第二修改实例的半导体存储器装置3的实例性结构的横向横截面图。更具体地说，图17说明在从提供给第二修改实例的半导体存储器装置3的多条字线WL中的自由选择的字线WL的高度水平上截取的台阶区域SR的横向横截面。
如图17中所说明，在第二修改实例的半导体存储器装置3中，表示包含在表示第一板状部分的板状触点LI中的多个第一触点部分的触点部分LIc和表示包含在表示在Y方向上相邻板状触点LI的第二板状部分的板状触点LI中的多个第二触点部分的触点部分LIc在Y方向上并列。
在上述实施例中，包含在相邻板状触点LI中的触点部分LIc在Y方向上偏离对准的同时布置，由此成功地改进替换过程的效率。考虑到这一点，在相邻板状触点LI的触点部分LIc如第二修改实例的半导体存储器装置3中那样在Y方向上对准的同时布置的情况下，优选地将属于一个板状触点LI的多个触点部分LIc之间的距离设置为相邻板状触点LI之间的距离的四分之一或更短。
图18A和18B是说明根据实施例的第二修改实例的半导体存储器装置3的实例性替换过程的示意图。更具体地说，图18A和18B说明在相邻板状触点LI的触点部分LIc沿Y方向对准的布置中，属于一个板状触点LI的触点部分LIc之间的距离被设置成几乎等于前述实施例中的距离的替换情况。图18A和18B说明台阶区域SR中的自由选择的绝缘层NL的高度水平处截取的横向横截面，且分别对应于说明前述实施例的图12A和12B。
如图18A中所说明，在例如热磷酸的化学液体的注入开始之后，化学液体通过孔STc同心地扩散到台阶区域SR中的堆叠体LMs中，以移除绝缘层NL。
如图18B中所见，即使化学液体已经渗透到堆叠体LMs中，并且经过了通常等效于图12B中所说明的前述实施例中的预定长度的时间的预定长度的时间，在与相邻孔STc之间的一个狭缝ST的一部分在Y方向上相对的部位处，仍有被绝缘层NL占据的相对较大的区域未被移除。
现在，可通过将属于一个板状触点LI的多个触点部分LI之间的距离调整为如先前所描述的板状触点LI之间的距离的四分之一或更短来改进替换过程的效率，从而能够在与前述实施例中的过程时间相等的过程时间内进行替换。
根据第二修改实例的半导体存储器装置3，由于调整触点部分LIc之间的距离，可获得与前述实施例的半导体存储器装置1的效果相当的效果。
(其它修改实例)
上述实施例以及第一和第二修改实例采用通过台阶区域SR中的孔STc的替换过程。同时，替换过程可通过额外地形成在布置在存储器区域MR中的狭缝ST中的孔STc进行。由于压缩应力也通过布置在堆叠体LMg周围的绝缘层51施加在存储器区域MR上，使得通过孔STc的替换过程可进一步增强堆叠体LMg的结构强度。在这种情况下，优选调整触点部分LIc的间隔，以抑制存储器区域MR中的板状触点LI的互连电阻。
在前述实施例以及第一和第二修改实例中，柱PL的沟道层CN已经在底面连接到源极线SL。沟道层CN可替代地在侧面上与源极线SL建立接触。图19A到19D是说明用于制造此半导体存储器装置的方法的部分过程的图，并且更具体地是存储器区域MR的横截面图。
如图19A中所说明，在用于制造半导体存储器装置的方法的早期阶段，下源极线DSLb、牺牲层SCN和上源极线DSLt按此顺序堆叠在覆盖外围电路的绝缘层50上。下源极线DSLb和上源极线DSLt通常由导电多晶硅层形成。牺牲层SCN通常是氮化硅层。
堆叠体LMs形成在上源极线DSLt上。在堆叠体LMs中形成穿透堆叠体LMs、上源极线DLSt和牺牲层SCN以到达下源极线DSLb的柱PLs；以及穿透绝缘层52、堆叠体LMs和上源极线DLSt以到达牺牲层SCN的狭缝STs。在每一柱PLs的底部，从下侧以此顺序堆叠有阻挡绝缘层BK、电荷存储层CT、隧道绝缘层TN和沟道层CN。
如图19B中所说明，绝缘层59形成在狭缝STs的侧壁上。本文的绝缘层59通常可为前述绝缘层55a的一部分。暴露于狭缝ST的底面的牺牲层SCN通常使用化学液体通过狭缝STs移除。由于狭缝STs具有形成在其侧面上的绝缘层59，使得堆叠体LMs中的绝缘层NL保持不移除。
因此，每一柱PLs的侧面在下源极线DSLb与上源极线DSLt之间产生的间隙中暴露。由例如氧化硅层的阻挡绝缘层BK形成的每一柱PLs的侧面不被化学液体移除。
如图19C中所说明，通过狭缝STs注入与前述化学液体不同的化学液体，由此依次移除暴露在下源极线DSLb和上源极线DSLt之间的间隙中的阻挡绝缘层BK、电荷存储层CT和隧道绝缘层TN。因此，沟道层CN的侧面在下源极线DSLb和上源极线DSLt之间的间隙中暴露。
如图19D中所说明，通过狭缝STs注入例如导电多晶硅的源气体，以填充下源极线DSLb和上源极线DSLt之间的间隙，由此形成例如多晶硅层的中间源极线BSL。因此，形成表示包含下源极线DSLb、中间源极线BSL和上源极线DSLt的第一导电层的源极线SLs。柱PLs的沟道层CN在侧面与中间源极线BSL连接。
此后，通过移除存储器区域MR中的狭缝STs的侧面上的绝缘层59等，并通过通过狭缝STs对堆叠体LMs进行替换过程，获得其中沟道层CN在其侧面上连接到中间源极线BSL的半导体存储器装置。
上述实施例、第一修改实例和第二修改实例的前提是交替地堆叠绝缘层NL与OL以形成堆叠体LMs。然而，堆叠体LMs可由多个阶层分开形成，其中，每次形成堆叠体LMs的一个层级时，可逐步形成柱PL、柱状部分HR和台阶部分SP。堆叠字线WL的数目可以此方式进一步增加。
虽然已经描述特定实施例，但这些实施例仅通过实例呈现，且并不希望限制本发明的范围。实际上，本文描述的新颖实施例可以各种其它形式体现；此外，可在不脱离本发明的精神的情况下做出呈本文描述的实施例的形式的各种省略、替换和改变。随附权利要求书和其等效物希望涵盖将落入本发明的范围和精神内的此类形式或修改。

Claims (20)

1.一种半导体存储器装置，其包括：
第一导电层；
堆叠体，其包含在所述第一导电层上方交替地逐一堆叠的多个第二导电层与多个第一绝缘层，并且包含台阶部分，在所述台阶部分中所述多个第二导电层成梯台；
多个第一柱，其布置在存储器区域中，所述存储器区域在与所述堆叠体的堆叠方向交叉的第一方向上远离所述台阶部分，每一第一柱包含穿透所述堆叠体并与所述第一导电层连接的半导体层，并且在与所述多个第二导电层的至少一部分的相交点处形成存储器单元；及
板状部分，其包含第三导电层，所述第三导电层在所述堆叠体中沿所述堆叠方向和所述第一方向从所述台阶部分连续地延伸到所述存储器区域，所述板状部分在与所述堆叠方向和所述第一方向两者交叉的第二方向上分割所述堆叠体，其中
所述板状部分在所述台阶部分中包含在所述第一方向上间断地布置的多个触点部分，所述多个触点部分穿透所述堆叠体并与所述第一导电层连接。
2.根据权利要求1所述的半导体存储器装置，其中
所述多个触点部分通过在所述第一方向上延伸以在所述第二方向上分割所述多个第二导电层的一部分的所述第三导电层在所述第一方向上在所述台阶部分中的板状部分的上位置处连接。
3.根据权利要求2所述的半导体存储器装置，其中
在所述台阶部分中，所述板状部分在其下部包含在所述第一方向上被多个触点部分分割的第二绝缘层。
4.根据权利要求3所述的半导体存储器装置，其中
所述第二绝缘层不布置在所述存储器区域中的所述板状部分的下部中，及
所述第三导电层在所述存储器区域中沿所述第一方向连续地连接到所述第一导电层。
5.根据权利要求1所述的半导体存储器装置，其进一步包括：
多个第二柱，其布置在所述台阶部分中并在所述堆叠方向上延伸穿过所述堆叠体，其中
所述多个触点部分在与在所述第二方向上与所述多个第二柱中的在所述第一方向上与所述板状部分相邻地排列的第二柱中的每一者相对的位置偏离对准的同时被布置。
6.根据权利要求5所述的半导体存储器装置，其中
所述多个触点部分中的每一者在所述第二方向上具有比所述板状部分的另一部分在所述第二方向上的宽度宽的宽度。
7.根据权利要求5所述的半导体存储器装置，其中
所述多个第一和第二柱分散地布置在所述堆叠体中，并且
所述多个第二导电层的每单位面积的所述多个第二柱的布置密度低于每单位面积的所述多个第一柱的布置密度。
8.根据权利要求7所述的半导体存储器装置，其中
当在所述堆叠方向上观察时，所述多个第一柱交错布置，并且
所述多个第二柱经布置以当在所述堆叠方向上观察时形成网格图案。
9.根据权利要求1所述的半导体存储器装置，其中
所述板状部分包含：
第一板状部分；和
第二板状部分，其在所述第二方向上与所述第一板状部分相邻，及
所述多个触点部分包含：
多个第一触点部分，其包含在所述第一板状部分中；和
多个第二触点部分，其包含在所述第二板状部分中，并且在与在所述第二方向上与所述多个第一触点部分相对的位置偏离对准的同时个别布置。
10.根据权利要求9所述的半导体存储器装置，其中
所述多个第一触点部分中的相邻第一触点部分之间的距离是所述第一板状部分与所述第二板状部分之间的距离的一半或更短。
11.根据权利要求1所述的半导体存储器装置，其中
所述板状部分包含：
第一板状部分；和
第二板状部分，其在所述第二方向上与所述第一板状部分相邻，及
所述多个触点部分包含：
多个第一触点部分，其包含在所述第一板状部分中；和
多个第二触点部分，其包含在所述第二板状部分中，并且在与在所述第二方向上与所述多个第一触点部分对准的同时个别布置。
12.根据权利要求11所述的半导体存储器装置，其中
所述多个第一触点部分中的相邻第一触点部分之间的距离是所述第一板状部分与所述第二板状部分之间的距离的四分之一或更短。
13.一种半导体存储器装置，其包括：
第一导电层；
堆叠体，其包含在所述第一导电层上方交替地逐一堆叠的多个第二导电层与多个第一绝缘层，并且包含台阶部分，在所述台阶部分中所述多个第二导电层成梯台；
多个第一柱，其布置在存储器区域中，所述存储器区域在与所述堆叠体的堆叠方向交叉的第一方向上远离所述台阶部分，每一第一柱包含穿透所述堆叠体并与所述第一导电层连接的半导体层，并且在与所述多个第二导电层的至少一部分的相交点处形成存储器单元；及
板状部分，其在所述堆叠体中沿所述堆叠方向和所述第一方向从所述台阶部分连续地延伸到所述存储器区域，且在与所述堆叠方向和所述第一方向两者交叉的第二方向上分割所述堆叠体，其中
所述板状部分包含：
侧壁绝缘层，所述侧壁绝缘层覆盖所述板状部分的在所述第二方向上彼此相对的侧壁；和
第三导电层，所述第三导电层在所述侧壁绝缘层内部从所述台阶部分连续延伸到所述存储器区域，并且电连接到所述第一导电层，及
所述侧壁绝缘层在所述第一方向上间断地在所述台阶部分中包含第一部分，每一个所述第一部分的厚度在与所述堆叠方向交叉的方向上大于除所述第一部分之外的第二部分的厚度。
14.根据权利要求13所述的半导体存储器装置，其中
所述侧壁绝缘层在所述第一部分中包含含金属元素层，所述含金属元素层在所述侧壁绝缘层的厚度方向上的预定位置沿所述堆叠方向在所述侧壁绝缘层中延伸。
15.根据权利要求14所述的半导体存储器装置，其中
所述含金属元素层还布置在所述侧壁绝缘层的与所述第二导电层相对的面上的所述第一部分中。
16.根据权利要求15所述的半导体存储器装置，其中
所述含金属元素层不布置在所述侧壁绝缘层的与所述第一绝缘层相对的面上的所述第一部分中。
17.根据权利要求15所述的半导体存储器装置，其中
所述含金属元素层布置在所述侧壁绝缘层的与所述第一绝缘层相对的面上的所述第二部分中。
18.根据权利要求17所述的半导体存储器装置，其中
所述含金属元素层不布置在所述侧壁绝缘层的与所述第二导电层相对的面上的所述第二部分中。
19.根据权利要求17所述的半导体存储器装置，其中
所述板状部分在所述存储器区域中具有与所述第二部分中的所述板状部分的层结构相同的层结构。
20.根据权利要求13所述的半导体存储器装置，其中
所述第二部分中的所述板状部分在所述第二方向上的宽度比至少在所述台阶部分中的所述第一部分中的宽度宽。
CN202210040821.2A 2021-06-14 2022-01-14 半导体存储器装置 Pending CN115548022A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-098827 2021-06-14
JP2021098827A JP2022190482A (ja) 2021-06-14 2021-06-14 半導体記憶装置

Publications (1)

Publication Number Publication Date
CN115548022A true CN115548022A (zh) 2022-12-30

Family

ID=84390558

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210040821.2A Pending CN115548022A (zh) 2021-06-14 2022-01-14 半导体存储器装置

Country Status (4)

Country Link
US (1) US20220399274A1 (zh)
JP (1) JP2022190482A (zh)
CN (1) CN115548022A (zh)
TW (1) TWI806350B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201733020A (zh) * 2016-03-10 2017-09-16 Toshiba Kk 半導體裝置及其製造方法
CN106920796B (zh) * 2017-03-08 2019-02-15 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法
JP2020150075A (ja) * 2019-03-12 2020-09-17 キオクシア株式会社 半導体記憶装置および半導体記憶装置の製造方法
KR20210002773A (ko) * 2019-06-25 2021-01-11 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
KR102640175B1 (ko) * 2019-11-18 2024-02-23 삼성전자주식회사 반도체 장치

Also Published As

Publication number Publication date
US20220399274A1 (en) 2022-12-15
TW202249254A (zh) 2022-12-16
JP2022190482A (ja) 2022-12-26
TWI806350B (zh) 2023-06-21

Similar Documents

Publication Publication Date Title
US11557603B2 (en) Semiconductor devices
KR102515409B1 (ko) 수직형 반도체 소자
TWI806350B (zh) 半導體記憶裝置
CN113611708A (zh) 竖直存储器件
TWI830152B (zh) 半導體記憶裝置
TWI793911B (zh) 半導體記憶裝置及半導體記憶裝置之製造方法
US20220384363A1 (en) Semiconductor storage device
TWI801969B (zh) 半導體記憶裝置
KR100558005B1 (ko) 적어도 하나의 스토리지 노드를 갖는 반도체 장치들 및 그제조 방법들
TWI825841B (zh) 半導體記憶裝置
TW202401802A (zh) 半導體記憶裝置及半導體記憶裝置之製造方法
US20230200069A1 (en) Semiconductor memory device
US20230284447A1 (en) Semiconductor memory device
US20230402314A1 (en) Method for manufacturing semiconductor device, and semiconductor device
JP2023087308A (ja) 半導体記憶装置および半導体記憶装置の製造方法
CN112909004B (zh) 三维存储器及其制造方法
US20220085062A1 (en) Semiconductor memory device
US20240096690A1 (en) Semiconductor device and method of manufacturing semiconductor device
KR20210149364A (ko) 수직형 메모리 소자
CN114188342A (zh) 半导体存储装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination