CN113594174B - 三维存储器及其制作方法 - Google Patents
三维存储器及其制作方法 Download PDFInfo
- Publication number
- CN113594174B CN113594174B CN202110914473.2A CN202110914473A CN113594174B CN 113594174 B CN113594174 B CN 113594174B CN 202110914473 A CN202110914473 A CN 202110914473A CN 113594174 B CN113594174 B CN 113594174B
- Authority
- CN
- China
- Prior art keywords
- side end
- extension
- substrate
- separation structure
- dimensional memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims abstract description 63
- 238000004519 manufacturing process Methods 0.000 title abstract description 14
- 238000000926 separation method Methods 0.000 claims abstract description 128
- 239000000758 substrate Substances 0.000 claims abstract description 80
- 238000005192 partition Methods 0.000 claims abstract description 70
- 125000006850 spacer group Chemical group 0.000 claims description 31
- 238000000034 method Methods 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 16
- 238000002955 isolation Methods 0.000 claims description 13
- 230000000149 penetrating effect Effects 0.000 claims description 9
- 238000005530 etching Methods 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 239000004020 conductor Substances 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 238000005452 bending Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- -1 silicon carbide nitride Chemical class 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
Abstract
本发明涉及一种三维存储器及其制作方法,三维存储器包括:衬底;位于衬底上的堆叠结构,堆叠结构包括多个块区域;设于两个相邻块区域之间且垂直贯穿堆叠结构的第一分隔结构和第二分隔结构;第一分隔结构包括沿第一横向延伸的第一延伸部以及与第一延伸部连接的第一侧端部;第一侧端部包括至少一个连接部,连接部的一端连接于第一延伸部,另一端向远离第一延伸部且不平行于第一横向的方向延伸;第二分隔结构包括沿第一横向延伸的第二延伸部以及与第二延伸部连接的第二侧端部;第二侧端部与第一侧端部相对设置,至少一个连接部在衬底上的正投影与第二侧端部在衬底上的正投影重叠,从而避免两个分隔结构底部分开不连接,而导致底层栅极短路的问题。
Description
【技术领域】
本发明涉及存储器技术领域,具体涉及一种三维存储器及其制作方法。
【背景技术】
随着技术的发展,半导体工业不断寻找新的生产方式,以使得存储器装置中的每一存储器裸片具有更多数量的存储器单元。其中,3D NAND(三维与非门)存储器由于其存储密度高、成本低等优点,已成为目前较为前沿、且极具发展潜力的三维存储器技术。
现有的3D NAND存储器通常包括片存储区、以及设于片存储区周边的台阶区,现有技术中,会通过在片存储区中设置栅极分隔结构,以及在台阶区中设置与该栅极分隔结构相连接的虚拟分隔结构,来分别将片存储区和台阶区分割成多个区块,以得到多个块区域,并且虚拟分隔结构可以与台阶区内的介质层具有相同的材质,有利于减少因台阶区内存在大片的介质层而引起的应力。
但是,在现有的3D NAND存储器中,栅极分隔结构和虚拟分隔结构在连接处分别采用大头设计和叉子设计,且栅极分隔结构和虚拟分隔结构是通过刻蚀工艺形成的,上宽下窄,存在栅极分隔结构顶部和虚拟分隔结构顶部在连接处能够较好连接,而栅极分隔结构底部和虚拟分隔结构底部在连接处分开不连接,进而导致相邻块区域的底层栅极短路的问题,影响3D NAND存储器的性能。
【发明内容】
本发明的目的在于提供一种三维存储器及其制作方法,以避免由于栅极分隔结构底部和虚拟分隔结构底部在连接处分开不连接,而导致相邻块区域的底层栅极短路的问题。
为了解决上述问题,本发明提供了一种三维存储器,该三维存储器包括:衬底;位于衬底上的堆叠结构,堆叠结构包括多个块区域,块区域包括沿平行于衬底的第一横向分布的核心区、以及至少位于核心区一侧的台阶区;以及,设于两个相邻块区域之间且垂直贯穿堆叠结构的第一分隔结构和第二分隔结构;其中,第一分隔结构包括:沿第一横向延伸的第一延伸部,及与第一延伸部连接的第一侧端部;其中,第一侧端部包括至少一个连接部,连接部的一端连接于第一延伸部,另一端向远离第一延伸部且不平行于第一横向的方向延伸,第二分隔结构包括:沿第一横向延伸的第二延伸部,及与第二延伸部连接的第二侧端部;其中,第二侧端部与第一侧端部相对设置,至少一个连接部在衬底上的正投影与第二侧端部在衬底上的正投影重叠。
其中,第一侧端部包括至少两个连接部,各连接部远离第一延伸部的一端的延伸方向各不相同。
其中,第一侧端部包括两个连接部,分别为第一连接部和第二连接部,其中,第一连接部远离第一延伸部的一端,和第二连接部远离第一延伸部的一端之间的距离,在远离第一延伸部的方向上逐渐增大。
其中,第二侧端部包括两个侧壁,第一连接部在衬底上的正投影和第二连接部在衬底上的正投影,与两个侧壁在衬底上的正投影对应重叠。
其中,第一连接部与第二连接部之间的夹角范围为90~120度。
其中,第二侧端部还包括位于两个侧壁之间且朝向第一分隔结构的开口,第一侧端部与第一延伸部相连接的一端位于开口处。
其中,第一侧端部与第一延伸部相连接的一端在第二横向上的宽度,大于开口远离第二延伸部的一端在第二横向上的宽度,其中第二横向与第一横向交叉。
其中,开口的截面形状为V字形、U字形、梯形或圆弧形。
其中,两个侧壁之间的夹角范围为0~180度。
其中,两个侧壁在同一直线上。
其中,第一分隔结构位于两个相邻核心域之间,第二分隔结构位于两个相邻台阶区之间。
其中,三维存储器还包括:覆盖于台阶区上的介质层,第二分隔结构在第一横向贯穿介质层,且第二分隔结构的材质与介质层的材质相同。
其中,第一分隔结构包括间隔层和共源极,间隔层用于电隔离共源极和堆叠结构。
为了解决上述问题,本发明还提供了一种三维存储器的制作方法,该三维存储器的制作方法包括:在衬底上形成堆叠结构,堆叠结构包括多个块区域,块区域包括沿平行于衬底的第一横向分布的核心区、以及至少位于核心区一侧的台阶区;以及,形成第一分隔结构和第二分隔结构,第一分隔结构和第二分隔结构位于两个相邻块区域之间,且垂直贯穿堆叠结构;其中,第一分隔结构包括:沿第一横向延伸的第一延伸部,及与第一延伸部连接的第一侧端部;其中,第一侧端部包括至少一个连接部,连接部的一端连接于第一延伸部,另一端向远离第一延伸部且不平行于第一横向的方向延伸,第二分隔结构包括:沿第一横向延伸的第二延伸部,及与第二延伸部连接的第二侧端部;其中,第二侧端部与第一侧端部相对设置,至少一个连接部在衬底上的正投影与第二侧端部在衬底上的正投影重叠。
其中,形成第二分隔结构,具体包括:
在台阶区中形成虚拟沟道孔和虚拟栅极隔槽,虚拟沟道孔和虚拟栅极隔槽在垂直贯穿台阶区内的介质层和堆叠结构;
在所述虚拟沟道孔中形成虚拟沟道结构,并在所述虚拟栅极隔槽中形成第二分隔结构。
其中,形成第一分隔结构,具体包括:
在堆叠结构和第二分隔结构的第二侧端部中形成栅极隔槽,栅极隔槽垂直贯穿堆叠结构和第二侧端部;在栅极隔槽中形成第一分隔结构。
本发明的有益效果是:区别于现有技术,本发明提供的三维存储器及其制作方法,通过利用相连接的第一分隔结构和第二分隔结构来隔开相邻块区域,其中,第一分隔结构包括沿第一横向延伸的第一延伸部以及与第一延伸部连接的第一侧端部,其中,第一侧端部包括至少一个连接部,连接部的一端连接于第一延伸部,另一端向远离第一延伸部且不平行于第一横向的方向延伸,第二分隔结构包括沿第一横向延伸的第二延伸部以及与第二延伸部连接的第二侧端部,其中,第二侧端部与第一侧端部相对设置,至少一个连接部在衬底上的正投影与第二侧端部在衬底上的正投影重叠,从而,避免了第一分隔结构的底部和第二分隔结构的底部在连接处分开不连接,因而可以防止相邻块区域底层栅极之间存在电连通的情况,也就是说,可以防止相邻块区域底层栅极存在短路的问题。
【附图说明】
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是现有的三维存储器的俯视结构示意图;
图2是图1中第一分隔结构顶部和第二分隔结构顶部的结构示意图;
图3是图1中第一分隔结构底部和第二分隔结构底部的结构示意图;
图4是沿图1中的线O-O’截取的横截面结构示意图;
图5是本发明实施例提供的三维存储器的俯视结构示意图;
图6是沿图5中的线O-O’截取的横截面结构示意图;
图7是沿图5中的线P-P’截取的横截面结构示意图;
图8是沿图5中的线Q-Q’截取的横截面结构示意图;
图9是本发明实施例提供的第一分隔结构的结构示意图;
图10是本发明实施例提供的第二分隔结构的结构示意图;
图11是本发明实施例提供的相连接的第一分隔结构和第二分隔结构的结构示意图;
图12是本发明实施例提供的第一分隔结构的另一结构示意图;
图13是本发明实施例提供的相连接的第一分隔结构和第二分隔结构的另一结构示意图;
图14是本发明实施例提供的未连接的第一分隔结构和第二分隔结构的结构示意图;
图15是本发明实施例提供的三维存储器的制作方法的流程示意图。
【具体实施方式】
下面结合附图和实施例,对本发明作进一步的详细描述。特别指出的是,以下实施例仅用于说明本发明,但不对本发明的范围进行限定。同样的,以下实施例仅为本发明的部分实施例而非全部实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
另外,本发明所提到的方向用语,例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等,仅是参考附加图式的方向。因此,使用的方向用语是用以说明及理解本发明,而非用以限制本发明。在各个附图中,结构相似的单元采用相同的附图标记来表示。为了清楚起见,附图中的各个部分没有按比例绘制。此外,附图中可能未示出某些公知的部分。
请参阅图1,图1是现有的三维存储器的俯视结构示意图,如图1所示,现有的三维存储器包括多个块区域(比如,块区域K11和块区域K12),每一块区域可以包括沿第一横向X分布的核心区和台阶区,比如,块区域K11可以包括沿第一横向X分布的核心区K111、以及至少位于该核心区K111一侧的台阶区K112。现有技术中,会通过在相邻块区域(比如,块区域K11和块区域K12)之间设置相连接的第一分隔结构13和第二分隔结构14,来隔开相邻块区域。但是,在现有的三维存储器中,如图2至图4所示,上述第一分隔结构13和第二分隔结构14在连接处10C分别采用大头设计和叉子设计,且第一分隔结构13和第二分隔结构14是通过刻蚀、填充等工艺形成的,容易形成上宽下窄的结构,因而存在第一分隔结构顶部13A和第二分隔结构顶部14A在连接处10C能够较好连接,而第一分隔结构底部13B和第二分隔结构底部14B在连接处10C分开不连接,进而导致相邻块区域靠近衬底的部分栅极(比如,块区域K11靠近衬底的部分栅极15和块区域K12靠近衬底的部分栅极16)在底部连接处10D处未被完全隔开,也就是说,相邻块区域之间未得到有效隔开,造成相邻块区域之间出现短路的问题,影响三维存储器的性能。
为了解决上述问题,本申请采用的技术方案是提供一种三维存储器及其制作方法,以解决现有的三维存储器中利用相连接的两个分隔结构来隔开相邻块区域时,避免由于这两个分隔结构的底部在连接处分开不连接,进而导致相邻块区域中靠近衬底的部分栅极短路的问题,以提高三维存储器的性能。
请参阅图5至图8,图5是本发明实施例提供的三维存储器的俯视结构示意图,图6是沿图5中的线O-O’截取的横截面结构示意图,图7是沿图6中的线P-P’截取的横截面结构示意图,图8是沿图5中的线Q-Q’截取的横截面结构示意图。如图5至图8所示,该三维存储器包括衬底21、堆叠结构22、第一分隔结构23和第二分隔结构24。其中,堆叠结构22位于衬底21上,包括在垂直于衬底21的纵向Z上多层交替层叠设置的栅极层221和栅绝缘层222,且堆叠结构22被划分为多个块区域(比如,块区域K21和块区域K22),其中,一个块区域(比如,块区域K22)可以包括沿平行于衬底21的第一横向X分布的核心区K221、以及至少位于核心区K221一侧的台阶区K222。上述第一分隔结构23和第二分隔结构24可以设于两个相邻块区域(比如,块区域K21和块区域K22)之间,且垂直贯穿上述堆叠结构22,以将相邻块区域中的堆叠结构22分隔开,进而便于后续对相邻块区域中的各个块区域进行独立控制。并且,具体实施时,上述第一分隔结构23和第二分隔结构24可以设于任意两个相邻块区域之间。
在本实施例中,上述第一分隔结构23和第二分隔结构24中的一者可以位于两个相邻核心区之间,以将上述堆叠结构22中的相邻核心区分隔开,另一者可以位于两个相邻台阶区之间,以将上述堆叠结构22中的相邻台阶区分隔开。为了方便描述和理解,以下实施例将以上述第一分隔结构23位于两个相邻核心区之间、以及上述第二分隔结构24位于两个相邻台阶区之间为例进行说明,而上述第二分隔结构24位于两个相邻核心区之间、以及上述第一分隔结构23位于两个相邻台阶区之间的具体实施方式,则可以通过将下述实施例中的第一分隔结构23和第二分隔结构24互换位置而得到。
具体地,上述衬底21的材质可以为单晶硅、单晶锗或绝缘体上硅(SOI)等。在上述堆叠结构22中,栅极层221位于相邻两个栅绝缘层222之间,栅极层221的材质可以为钨、钴、铜、铝等导电材料,栅绝缘层222的材质可以为氧化硅、氮化硅、氮氧化硅和氮碳化硅中的任一种,且上述栅极层221的层数可以根据纵向Z上所需要形成的存储单元的个数来确定。上述第二分隔结构24在纵向Z上贯穿上述台阶区K222内位于堆叠结构22上的介质层、以及上述台阶区K222内的堆叠结构22,该第二分隔结构24具体可以为绝缘层,且其材质可以为氧化硅、氮化硅、氮氧化硅和氮碳化硅等绝缘材料中的任一种。上述第一分隔结构23在纵向Z上贯穿上述核心区K221内的堆叠结构22,该第一分隔结构23具体可以包括间隔层233和共源极234。其中,上述间隔层233用于电隔离上述共源极234和上述堆叠结构22,且具体可以为绝缘层(例如,氧化物层)。上述共源极的材质可以为钛、氮化钛、多晶硅或金属钨等导电材料。并且,上述共源极234的底部连接于上述衬底21,以提供源极连接的导电通道。
可以理解的是,本实施例中仅给出在第一横向X上,台阶区位于核心区的一侧作为示例,并分别对上述台阶区和上述核心区的内部结构进行了具体阐述。但在一些实施例中,在第一横向X上,台阶区可以位于中间,台阶区的两侧均设置有核心区;或者,在第一横向X上,核心区可以位于中间,核心区的两侧均设置有台阶区。在实际应用中,无论核心区和台阶区的排布采用何种方式,台阶区以及核心区的内部结构均可以参考本实施例具体阐述的上述台阶区和上述核心区的内部结构,在此不做限定。
在本实施例中,如图9所示,上述第一分隔结构23可以包括沿第一横向X延伸的第一延伸部231、以及与第一延伸部231连接的第一侧端部232,第一侧端部232可以包括至少一个连接部2321,其中,连接部2321的一端连接于第一延伸部231,另一端向远离第一延伸部231且不平行于第一横向X的方向延伸。如图10所示,上述第二分隔结构24可以包括沿第一横向X延伸的第二延伸部241、以及与第二延伸部241连接的第二侧端部242。其中,第二侧端部242与上述第一分隔结构23的第一侧端部232相对设置,且第一侧端部232的至少一个连接部2321在衬底21上的正投影与第二侧端部242在衬底21上的正投影重叠。
具体地,上述第一侧端部232可以包括至少两个连接部2321,且各个连接部2321远离第一延伸部231的一端的延伸方向可以各不相同。上述第二侧端部242可以包括两个侧壁2421/2422,并且,如图11所示,上述连接部2321与上述两个侧壁2421/2422至少其中之一相连接,且上述连接部2321在衬底21上的正投影与上述第二侧端部242在衬底21上的正投影可以至少部分重叠,以实现上述第一分隔结构23和第二分隔结构24之间的连接,并确保上述第一分隔结构23和上述第二分隔结构24在垂直于衬底21的方向上由上至下均是连接在一起的。
其中,如图9所示,上述连接部2321可以在远离第一延伸部231的、且不平行于第一横向X的方向上沿假想直线L1延伸,在另一些实施例中,上述连接部2321还可以在远离第一延伸部231的、且不平行于第一横向X的方向上沿假想曲线延伸。并且,当上述连接部2321的数量为多个时,该多个连接部2321可以对称分布于上述第一延伸部231的第二横向Y两侧。其中,第二横向Y与上述第一横向X交叉,具体地,第二横向Y可以垂直于上述第一横向X。
如此,与现有技术中相连接的两个分隔结构在连接处分别采用大头设计和叉子设计的方案相比较,本实施例中相连接的两个分隔结构在连接处一个仍可保留原有的叉子设计,另一个则采用全新的折弯(对应上述第一侧端部232包括一个连接部2321的情况)或分叉设计(对应上述第一侧端部232包括多个连接部2321的情况),相较于现有的大头设计,该折弯或分叉设计不仅可以确保两个分隔结构(也即,上述第一分隔结构23和第二分隔结构24)的端部在连接处能够连接在一起,还可以确保这两个分隔结构的底部在连接处也能够连接在一起,从而使得这两个相连接的分隔结构能够将相邻块区域中的各个栅极层均完全隔断,提高了三维存储器的性能。
在一个实施例中,如图11所示,上述第二侧端部242还可以具有位于两个侧壁2421/2422之间且朝向上述第一分隔结构23的开口242A,该开口242A在垂直于衬底21的方向上贯穿上述第二分隔结构24的第二侧端部242,并且,具体实施时,上述第一侧壁2421和/或第二侧壁2422可以先自与第二延伸部241的连接处沿垂直于第二延伸部241的方向延伸第一预设距离,再沿平行于第二延伸部241、且远离第二延伸部241的方向延伸第二预设距离,进一步地,在沿平行于第二延伸部241、且远离第二延伸部241的方向延伸第二预设距离之后,上述第一侧壁2421和/或第二侧壁2422还可以接着沿垂直于第二延伸部241、且靠近第二延伸部241的方向延伸第三预设距离。
并且,在一些替代实施例中,上述第二侧端部242所包含的两个侧壁2421/2422之间的夹角范围可以为0~180度。具体地,上述第二侧端部242所包含的两个侧壁2421/2422可以位于同一直线上,且在一些实施例中,该位于同一直线上的两个侧壁2421/2422还可以垂直于上述第二延伸部241。
在一个具体实施例中,如图12所示,上述连接部2321的数量可以为两个,也即,上述第一侧端部232可以具体包括第一连接部2321A和第二连接部2321B,其中,第一连接部2321A的一端和第二连接部2321B的一端均连接于上述第一延伸部231,第一连接部2321A的另一端和第二连接部2321B的另一端之间的距离在远离上述第一延伸部231的方向上逐渐增大,也即,第一连接部2321A远离第一延伸部231的一端,和第二连接部2321B远离第一延伸部231的一端之间的距离,在远离第一延伸部231的方向上逐渐增大。
并且,如图13所示,上述第一连接部2321A和上述第二连接部2321B可以分别与上述第二侧端部242的两个侧壁(也即,上述侧壁2421和侧壁2422)对应相连接,也即,第一连接部2321A在衬底21上的正投影和第二连接部2321B在衬底21上的正投影,可以与上述第二侧端部242的两个侧壁2421/2422在衬底21上的正投影对应重叠。
在一些替代实施例中,上述第一连接部2321A和上述第二连接部2321B可以同时与上述第二侧端部242的其中一个侧壁(比如,侧壁2421)相连接,也即,第一连接部2321A在衬底21上的正投影和第二连接部2321B在衬底21上的正投影,可以同时与上述第二侧端部242的其中一个侧壁在衬底21上的正投影重叠。
在另一些替代实施例中,上述第一连接部2321A和上述第二连接部2321B中的其中一个可以与上述第二侧端部242的两个侧壁2421/2422同时相连接,也即,第一连接部2321A和第二连接部2321B中的其中之一在衬底21上的正投影,可以与上述第二侧端部242的侧壁2421在衬底21上的正投影和上述第二侧端部242的侧壁2422在衬底21上的正投影同时重叠。
在另一些替代实施例中,上述第一连接部2321A和上述第二连接部2321B中的其中一个可以与上述第二侧端部242的其中一个侧壁(比如,侧壁2421)相连接,也即,第一连接部2321A和第二连接部2321B中的其中之一在衬底21上的正投影,可以与上述第二侧端部242的其中一个侧壁在衬底21上的正投影重叠。
如此,相较于仅一个连接部2321的情况,更有利于确保上述第一分隔结构23和上述第二分隔结构24在垂直于衬底21的方向上由上至下均是连接在一起的,并同时能够提高形成第一分隔结构23和第二分隔结构24的制造偏差容忍度,有利于减小工艺难度。
具体地,上述第一连接部2321A和第二连接部2321B之间的夹角可以小于180度,比如,其范围可以具体为90~120度。并且,上述第一连接部2321A与上述第一延伸部231之间的夹角可以等于上述第二连接部2321B与上述第一延伸部231之间的夹角。如此,在上述第一分隔结构23和上述第二分隔结构24的连接处,可以使得该第一分隔结构23的连接部2331能够与该第二分隔结构24的第二侧端部242所包含侧壁更好地连接在一起。
在一个具体实施例时,上述第一分隔结构23的连接部2321可以贯穿上述第二侧端部242的两个侧壁2421/2422至少其中之一。具体地,该连接部2321可以自其与第一延伸部231的连接处先延伸至上述开口242A中,再延伸至上述侧壁2421/2422中,最后还可以延伸至上述侧壁2421/2422之外,如此,以贯穿上述第二侧端部242的侧壁2421/2422。
在一些实施例中,如图13所示,上述第一延伸部231在第二横向Y的宽度W2可以为固定值V1,上述连接部2321垂直于其延伸方向的一个横向上的宽度W1可以为固定值V2,且上述固定值V1和上述固定值V2可以相同,如此,在通过刻蚀、填充等工艺形成上述第一分隔结构23时,可以确保不同区域的曝光均一性,进而有利于提高三维存储器的性能。
具体地,如图13所示,上述第二延伸部241在第二横向Y的宽度W3可以为固定值V3,上述第二侧端部242在第二横向Y的宽度W4可以为固定值V4,其中,上述固定值V3可以小于或等于上述固定值V4。并且,设于上述第二侧端部242上的开口242A在第二横向Y的宽度W5也可以为固定值V5,该固定值V5小于上述固定值V4,且可以大于或等于上述固定值V3。
在另一些实施例中,设于上述第二侧端部242上的开口242A在第二横向Y的宽度W5还可以沿远离第二延伸部241的方向逐渐减小,例如,可以以非线性递减规律(比如,折线或弧线)由中间往两边进行递减,或者,也可以以线性递减规律(比如,直线)由中间往两边进行递减。相应地,上述开口242A的截面形状可以为V字形、U字形、梯形或圆弧形,也可以为宽度逐级递减的台阶形状。
在一些具体实施例中,如图13所示,上述第一侧端部232与第一延伸部231相连接的一端232A可以位于上述开口242A处,例如,第一侧端部232与第一延伸部231相连接的一端232A可以连接到上述第二侧端部242的相对两个侧壁(也即,上述侧壁2421和上述侧壁2422)上。并且,具体实施时,如图14所示,上述第一侧端部232与第一延伸部231相连接的一端232A在第二横向Y上的宽度W7,可以大于或等于上述开口242A远离第二延伸部241的一端(也即,开口端)在第二横向Y上的宽度W6,以确保上述第一侧端部232与第一延伸部231相连接的一端232A在纵向Z上由上之下均能够较好地连接到上述第二侧端部242的相对两个侧壁2421/2422上。
在上述实施例中,如图5至图8,上述三维存储器还可以包括覆盖于台阶区K222上的介质层25,且上述第二分隔结构24在纵向Z上依次贯穿该介质层25和台阶区K222,其中,介质层25的材质可以为氧化硅等绝缘材料。并且,具体实施时,上述第二分隔结构24的材质可以与介质层25的材质相同,比如,均为氧化硅,以使得第二分隔结构24能够不受介质层25的应力影响,进而防止第二分隔结构24出现侧向弯曲或扭曲变形。
具体地,上述三维存储器还可以包括多个沟道结构26和多个虚拟沟道结构27。其中,上述多个沟道结构26位于核心区K221中,并在纵向Z上贯穿上述核心区K221,以露出衬底21。上述多个虚拟沟道结构27位于台阶区K222中并在纵向Z上贯穿上述台阶区K222,以露出衬底21。并且,上述沟道结构26具体可以包括介质柱、环绕介质柱的沟道层以及环绕沟道层的电荷存储层,上述电荷存储层可以包括环绕沟道层的隧穿氧化层、环绕隧穿氧化层的电荷捕获层以及环绕电荷捕获层的阻挡氧化层,其中,上述电荷捕获层的材质可以为氮化硅,上述沟道层的材质可以为多晶硅。
对于上述三维存储器来说,上述核心区K221中的一个沟道结构26为一存储串中的多个存储单元所共享。上述台阶区K222中的多个虚拟沟道结构不提供存储功能,而是用于提供机械支撑,以防止存储器件坍塌。并且,具体实施时,上述虚拟沟道结构与上述沟道结构可以具有相同的结构,故此处不再赘述。
在一个具体实施例中,如图5所示,上述三维存储器还可以包括至少一个第一子栅极分隔结构28和至少一个第二子栅极分隔结构29。上述至少一个第一子栅极分隔结构28位于块核心区K221中,且均向上述第一横向X延伸,并与上述第二子栅极分隔结构29不连接。上述至少一个第二子栅极分隔结构29位于块台阶区K222中,且均向上述第一横向X延伸,并与上述第一子栅极分隔结构28不连接。如此,在上述块区域中设置上述第一子栅极分隔结构28和第二子栅极分隔结构29的目的是为了降低工艺难度。因为台阶数目越多,工艺难度越大。为了降低工艺难度,当栅极数目较多时,可以通过设置上述第一子栅极分隔结构28和第二子栅极分隔结构29,以将上述一个块区域分为几部分,且每部分暴露出各层台阶。例如,当上述栅极层221的数目为32层时,若将块区域分为四部分,则第一部分可以分别暴露出第1、5、9、13、17、21、25、29层栅极层,第二部分可以分别暴露出第2、6、10、14、18、22、26、30层栅极层,第三部分可以分别暴露出第3、7、11、15、19、23、27、31层台阶,第四部分可以分别暴露出第4、8、12、16、20、24、28、32层台阶,这样每一部分均只有八级台阶,至少有一级台阶包括四层栅极层221。相对于直接形成连续的32层台阶的方案,工艺更为简单。而且上述第一子栅极分隔结构28与上述第二子栅极分隔结构29相互错开互不连接,可以使得位于同一层上的栅极层221是互相电连接的。并且,上述第一子栅极分隔结构28和上述第二子栅极分隔结构29与上述第一分隔结构23的具体结构大致相同,故此处不再赘述。
区别于现有技术,本实施例中的三维存储器,通过利用相连接的第一分隔结构和第二分隔结构来隔开相邻块区域,其中,第一分隔结构包括沿第一横向延伸的第一延伸部以及与第一延伸部连接的第一侧端部,其中,第一侧端部包括至少一个连接部,连接部的一端连接于第一延伸部,另一端向远离第一延伸部且不平行于第一横向的方向延伸,第二分隔结构包括沿第一横向延伸的第二延伸部以及与第二延伸部连接的第二侧端部,其中,第二侧端部与第一侧端部相对设置,至少一个连接部在衬底上的正投影与第二侧端部在衬底上的正投影重叠,从而,避免了第一分隔结构的底部和第二分隔结构的底部在连接处分开不连接,因而可以防止相邻块区域底层栅极之间存在电连通的情况,也就是说,可以防止相邻块区域底层栅极存在短路的问题。
请参阅图15,图15是本发明实施例提供的三维存储器的制作方法的流程示意图,该三维存储器的制作方法具体流程可以如下:
步骤S11:在衬底上形成堆叠结构,堆叠结构包括多个块区域,块区域包括沿平行于衬底的第一横向分布的核心区、以及至少位于核心区一侧的台阶区。
其中,上述衬底的材质可以为单晶硅、单晶锗或绝缘体上硅(SOI)等。上述堆叠结构包括在垂直于衬底的纵向上多层交替层叠设置的栅极层和栅绝缘层,上述栅极层的材质可以为导电材料比如钨,上述栅绝缘层的材质可以为氧化硅,且上述栅极层的层数可以根据上述纵向上所需要形成的存储单元的个数来确定。上述台阶区通过对未置换形成栅极层的叠层结构进行刻蚀形成。
步骤S12:形成第一分隔结构和第二分隔结构,第一分隔结构和第二分隔结构位于两个相邻块区域之间,且垂直贯穿堆叠结构,其中,第一分隔结构包括沿第一横向延伸的第一延伸部以及与第一延伸部连接的第一侧端部,其中,第一侧端部包括至少一个连接部,连接部的一端连接于第一延伸部,另一端向远离第一延伸部且不平行于第一横向的方向延伸,第二分隔结构包括沿第一横向延伸的第二延伸部以及与第二延伸部连接的第二侧端部,其中,第二侧端部与第一侧端部相对设置,至少一个连接部在衬底上的正投影与第二侧端部在衬底上的正投影重叠。
在本实施例中,上述第一分隔结构和第二分隔结构中的一者可以位于两个相邻核心区之间,以将上述堆叠结构中的相邻核心区分隔开,另一者可以位于两个相邻台阶区之间,以将上述堆叠结构中的相邻台阶区分隔开。并且,为了方便描述和理解,以下实施例将以上述第一分隔结构位于两个相邻核心区之间、以及上述第二分隔结构位于两个相邻台阶区之间为例进行说明,并且上述第二分隔结构位于两个相邻核心区之间、以及上述第一分隔结构位于两个相邻台阶区之间的具体实施方式可以通过将下述实施例中的第一分隔结构和第二分隔结构互换位置而得到。
具体地,上述步骤S11可以包括:
S111:在衬底上形成叠层结构,叠层结构包括在垂直于衬底的纵向上多层交替层叠设置的栅极牺牲层和栅绝缘层。
其中,上述栅极牺牲层的材质可以为氮化硅,上述栅绝缘层的材质可以为氧化硅。
S112:对叠层结构进行刻蚀,使叠层结构在第一横向上至少一端呈台阶状,以形成台阶区,叠层结构包括核心区和台阶区。
S113:形成覆盖于台阶区内叠层结构上的介质层。
其中,介质层的材质可以为氧化硅等绝缘材料。
S114:形成垂直贯穿核心区内的叠层结构的沟道孔,并形成垂直贯穿台阶区内的介质层和叠层结构的虚拟沟道孔。
S115:在沟道孔中形成沟道结构,并在虚拟沟道孔中形成虚拟沟道结构。
其中,沟道结构垂直贯穿核心区内的叠层结构。虚拟沟道结构垂直贯穿台阶区内的介质层和叠层结构。具体地,沟道结构和虚拟沟道结构均可以包括介质柱、环绕介质柱的沟道层以及环绕沟道层的电荷存储层,电荷存储层可以包括环绕沟道层的隧穿氧化层、环绕隧穿氧化层的电荷捕获层以及环绕电荷捕获层的阻挡氧化层,其中,上述电荷捕获层的材质可以为氮化硅,上述沟道层的材质可以为多晶硅。
S116:在核心区中形成栅线狭缝。
其中,栅线狭缝垂直于衬底并在第一横向贯穿核心区。
S117:通过栅线缝隙将叠层结构的栅极牺牲层置换成栅极层,以得到栅极层和栅绝缘层交替层叠的堆叠结构。
S118:在栅线狭缝中形成共源极结构。
在上述实施例中,上述步骤S12可以包括:
步骤S121:在台阶区中形成虚拟栅极隔槽,虚拟栅极隔槽垂直贯穿台阶区内的介质层和堆叠结构。
其中,虚拟栅极隔槽可以与上述虚拟沟道孔以及上述沟道孔通过同一道刻蚀工艺形成,也即,上述步骤S121可以与上述步骤S114同步执行。
步骤S122:在虚拟栅极隔槽中形成第二分隔结构。
具体地,可以通过在虚拟栅极隔槽中填充绝缘材料(比如,氧化硅、氮化硅、氮氧化硅或氮碳化硅),以得到上述第二分隔结构。具体实施时,上述第二分隔结构的材质可以与上述介质层的材质相同,比如,均为氧化硅,以使得该第二分隔结构能够不受介质层的应力影响,进而防止第二分隔结构出现侧向弯曲或扭曲变形。
步骤S123:在堆叠结构和第二分隔结构的第二侧端部中形成栅极隔槽,栅极隔槽垂直贯穿堆叠结构和第二侧端部。
其中,上述栅极隔槽连接于上述第二分隔结构,且垂直于衬底并在上述第二分隔结构的假想延伸线上沿第一横向贯穿上述核心区。
具体实施时,栅极隔槽可以与上述栅线狭缝通过同一道刻蚀工艺形成,也即,上述步骤S123可以与上述步骤S116同步执行。
步骤S124:在栅极隔槽中形成第一分隔结构。
其中,第一分隔结构可以与上述共源极结构通过同一道刻蚀工艺形成,也即,上述步骤S124可以与上述步骤S118同步执行。
具体地,可以在上述栅极隔槽以及上述栅线狭缝内填充间隔层,间隔层为绝缘层,例如氧化物层,与作为共源极的导电材料(比如,钛或氮化钛、多晶硅及/或金属钨),以得到上述第一分隔结构和上述共源极结构。上述间隔层用于电隔离上述共源极和上述堆叠结构,上述共源极的底部连接于上述衬底,以提供源极连接的导电通道。
在一个实施例中,上述第一侧端部可以包括至少两个连接部,各连接部远离第一延伸部的一端的延伸方向各不相同。
在一个实施例中,上述第一侧端部可以包括两个连接部,分别为第一连接部和第二连接部,其中,第一连接部远离第一延伸部的一端,和第二连接部远离第一延伸部的一端之间的距离,在远离第一延伸部的方向上可以逐渐增大。
在一些具体实施例中,上述第二侧端部可以包括两个侧壁,第一连接部在衬底上的正投影和第二连接部在衬底上的正投影,可以与两个侧壁在衬底上的正投影对应重叠。
在一些具体实施例中,上述第一连接部与上述第二连接部之间的夹角可以不小于90度,比如,可以为90~120度。
在一些实施例中,上述第一分隔结构的连接部还可以贯穿上述第二分隔结构的上述两个侧壁至少其中之一。
在一些实施例中,上述第二侧端部还可以包括位于上述两个侧壁之间且朝向上述第一分隔结构的开口。
在一些具体实施例中,上述第一侧端部与第一延伸部相连接的一端还可以位于上述开口处。具体地,第一侧端部与第一延伸部相连接的一端可以连接上述第二侧端部的两个侧壁,以进一步确保上述第一分隔结构和上述第二分隔结构之间的良好连接。
在一些实施例中,第一侧端部与第一延伸部相连接的一端在第二横向上的宽度,可以大于开口远离第二延伸部的一端在第二横向上的宽度,其中第二横向与第一横向交叉,以避免通过刻蚀工艺形成上述第一分隔结构和上述第二分隔结构,第一分隔结构的底部和上述第二分隔结构的底部在连接处分开不连接的问题,从而提高三维存储器的性能。
在一些实施例中,开口的截面形状可以为V字形、U字形、梯形或圆弧形。
在一些实施例中,开口在第二横向上的宽度,可以沿远离第二延伸部的方向逐渐减小。
在一些实施例中,两个上述侧壁之间的夹角范围可以为0~180度。
在一些具体实施例中,两个上述侧壁在同一直线上。
在一些实施例中,第一分隔结构位于两个相邻核心域之间,第二分隔结构位于两个相邻所述台阶区之间。
在上述实施例中,三维存储器还可以包括:覆盖于台阶区上的介质层,第二分隔结构在第一横向贯穿介质层,且第二分隔结构的材质与介质层的材质相同。
具体地,上述第一分隔结构可以包括间隔层和共源极,间隔层用于电隔离共源极和堆叠结构。
在上述实施例中,三维存储器还可以包括:位于核心区中的多个沟道结构,多个沟道结构在垂直于衬底的纵向上贯穿核心区内的堆叠结构;位于台阶区中的多个虚拟沟道结构,多个虚拟沟道结构在纵向上贯穿台阶区内的介质层和堆叠结构。
需要说明的是,上述第一分隔结构和第二分隔结构的具体形状可以参考上述三维存储器的实施例中的具体实施方式,故此处不再赘述。
在一些实施例中,在上述步骤S124之前,还可以包括:
步骤S125:在核心区中形成栅线狭缝,栅线狭缝垂直于衬底并在第一横向贯穿核心区。
具体地,上述栅线狭缝和上述栅极隔槽可以通过同一道刻蚀工艺形成,并且该栅线狭缝与上述第二分隔结构不连接。
步骤S126:通过栅线缝隙和栅极隔槽将栅极牺牲层置换成栅极层。
具体地,可以采用置换工艺换掉上述堆叠结构中的栅极牺牲层,并在相同位置填充导电材料(比如,钨),以形成对应的栅极层。
步骤S127:在栅线缝隙中形成共源极结构。
具体实施例时,上述步骤S127和上述步骤S124可以同时执行,也即,可以同时在上述栅线缝隙和上述栅极隔槽内填充间隔层,间隔层为绝缘层,例如氧化物层,与作为共源极的导电材料(比如,钛或氮化钛、多晶硅及/或金属钨),以对应得到上述共源极结构和第一分隔结构。
区别于现有技术,本实施例中的三维存储器的制作方法,通过在衬底上形成堆叠结构,堆叠结构包括多个块区域,块区域包括沿平行于衬底的第一横向分布的核心区、以及至少位于核心区一侧的台阶区,然后形成第一分隔结构和第二分隔结构,第一分隔结构和第二分隔结构位于两个相邻块区域之间,且垂直贯穿堆叠结构;其中,第一分隔结构包括沿第一横向延伸的第一延伸部以及与第一延伸部连接的第一侧端部,其中,第一侧端部包括至少一个连接部,连接部的一端连接于第一延伸部,另一端向远离第一延伸部且不平行于第一横向的方向延伸,第二分隔结构包括沿第一横向延伸的第二延伸部以及与第二延伸部连接的第二侧端部,其中,第二侧端部与第一侧端部相对设置,至少一个连接部在衬底上的正投影与第二侧端部在衬底上的正投影重叠,从而,在利用相连接的第一分隔结构和第二分隔结构来隔开相邻块区域时,能够避免第一分隔结构的底部和第二分隔结构的底部在连接处分开不连接,因而可以防止相邻块区域底层栅极之间存在电连通的情况,也就是说,可以防止相邻块区域底层栅极存在短路的问题。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
Claims (15)
1.一种三维存储器,其特征在于,包括:
衬底;
位于所述衬底上的堆叠结构,所述堆叠结构包括多个块区域,所述块区域包括沿平行于所述衬底的第一横向分布的核心区、以及至少位于所述核心区一侧的台阶区;
设于两个相邻所述块区域之间且垂直贯穿所述堆叠结构的第一分隔结构和第二分隔结构;
其中,所述第一分隔结构包括:沿所述第一横向延伸的第一延伸部,及与所述第一延伸部连接的第一侧端部;其中,所述第一侧端部包括至少一个连接部,所述连接部的一端连接于所述第一延伸部,另一端向远离所述第一延伸部且不平行于所述第一横向的方向延伸,
所述第二分隔结构包括:沿所述第一横向延伸的第二延伸部,及与所述第二延伸部连接的第二侧端部;其中,所述第二侧端部与所述第一侧端部相对设置,至少一个所述连接部在所述衬底上的正投影与所述第二侧端部在所述衬底上的正投影重叠;以及
覆盖于所述台阶区的所述堆叠结构上的介质层,所述第二分隔结构在所述第一横向贯穿所述介质层,且所述第二分隔结构的材质与所述介质层的材质相同。
2.根据权利要求1所述的三维存储器,其特征在于,所述第一侧端部包括至少两个所述连接部,各所述连接部远离所述第一延伸部的一端的延伸方向各不相同。
3.根据权利要求1所述的三维存储器,其特征在于,所述第一侧端部包括两个所述连接部,分别为第一连接部和第二连接部,其中,所述第一连接部远离所述第一延伸部的一端,和所述第二连接部远离所述第一延伸部的一端之间的距离,在远离所述第一延伸部的方向上逐渐增大。
4.根据权利要求3所述的三维存储器,其特征在于,所述第二侧端部包括两个侧壁,所述第一连接部在所述衬底上的正投影和所述第二连接部在所述衬底上的正投影,与两个所述侧壁在所述衬底上的正投影对应重叠。
5.根据权利要求3所述的三维存储器,其特征在于,所述第一连接部与所述第二连接部之间的夹角范围为90~120度。
6.根据权利要求4所述的三维存储器,其特征在于,所述第二侧端部还包括位于两个所述侧壁之间且朝向所述第一分隔结构的开口,所述第一侧端部与所述第一延伸部相连接的一端位于所述开口处。
7.根据权利要求6所述的三维存储器,其特征在于,所述第一侧端部与所述第一延伸部相连接的一端在第二横向上的宽度,大于所述开口远离所述第二延伸部的一端在所述第二横向上的宽度,其中所述第二横向与所述第一横向交叉。
8.根据权利要求6所述的三维存储器,其特征在于,所述开口的截面形状为V字形、U字形、梯形或圆弧形。
9.根据权利要求6所述的三维存储器,其特征在于,两个所述侧壁之间的夹角范围为0~180度。
10.根据权利要求9所述的三维存储器,其特征在于,两个所述侧壁在同一直线上。
11.根据权利要求1-10任一项所述的三维存储器,其特征在于,所述第一分隔结构位于两个相邻所述核心区之间,所述第二分隔结构位于两个相邻所述台阶区之间。
12.根据权利要求1所述的三维存储器,其特征在于,所述第一分隔结构包括间隔层和共源极,所述间隔层用于电隔离所述共源极和所述堆叠结构。
13.一种三维存储器的制作方法,其特征在于,包括:
在衬底上形成堆叠结构,所述堆叠结构包括多个块区域,所述块区域包括沿平行于所述衬底的第一横向分布的核心区、以及至少位于所述核心区一侧的台阶区;
形成覆盖于所述台阶区的介质层;以及,
形成第一分隔结构和第二分隔结构,所述第一分隔结构和所述第二分隔结构位于两个相邻所述块区域之间,且垂直贯穿所述堆叠结构,所述第二分隔结构在所述第一横向贯穿所述介质层,且所述第二分隔结构的材质与所述介质层的材质相同;
其中,所述第一分隔结构包括:沿所述第一横向延伸的第一延伸部,及与所述第一延伸部连接的第一侧端部;其中,所述第一侧端部包括至少一个连接部,所述连接部的一端连接于所述第一延伸部,另一端向远离所述第一延伸部且不平行于所述第一横向的方向延伸,
所述第二分隔结构包括:沿所述第一横向延伸的第二延伸部,及与所述第二延伸部连接的第二侧端部;其中,所述第二侧端部与所述第一侧端部相对设置,至少一个所述连接部在所述衬底上的正投影与所述第二侧端部在所述衬底上的正投影重叠。
14.根据权利要求13所述的三维存储器的制作方法,其特征在于,形成所述第二分隔结构,具体包括:
在所述台阶区中形成虚拟沟道孔和虚拟栅极隔槽,所述虚拟沟道孔和所述虚拟栅极隔槽在垂直贯穿所述台阶区内的介质层和所述堆叠结构;
在所述虚拟沟道孔中形成虚拟沟道结构,并在所述虚拟栅极隔槽中形成第二分隔结构。
15.根据权利要求13所述的三维存储器的制作方法,其特征在于,形成所述第一分隔结构,具体包括:
在所述堆叠结构和所述第二分隔结构的第二侧端部中形成栅极隔槽,所述栅极隔槽垂直贯穿所述堆叠结构和所述第二侧端部;
在所述栅极隔槽中形成第一分隔结构。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110914473.2A CN113594174B (zh) | 2021-08-10 | 2021-08-10 | 三维存储器及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110914473.2A CN113594174B (zh) | 2021-08-10 | 2021-08-10 | 三维存储器及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113594174A CN113594174A (zh) | 2021-11-02 |
CN113594174B true CN113594174B (zh) | 2023-12-05 |
Family
ID=78256830
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110914473.2A Active CN113594174B (zh) | 2021-08-10 | 2021-08-10 | 三维存储器及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113594174B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111799274A (zh) * | 2020-06-18 | 2020-10-20 | 长江存储科技有限责任公司 | 一种半导体器件及其制作方法 |
CN112331667A (zh) * | 2020-11-10 | 2021-02-05 | 长江存储科技有限责任公司 | 三维存储器及其制造方法 |
CN112466884A (zh) * | 2020-11-25 | 2021-03-09 | 长江存储科技有限责任公司 | 三维存储器及其制作方法 |
CN112786608A (zh) * | 2021-01-18 | 2021-05-11 | 长江存储科技有限责任公司 | 三维存储器及其制造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102422087B1 (ko) * | 2015-09-23 | 2022-07-18 | 삼성전자주식회사 | 수직형 메모리 장치 및 이의 제조 방법 |
KR102307127B1 (ko) * | 2017-06-14 | 2021-10-05 | 삼성전자주식회사 | 반도체 소자 |
CN111276486B (zh) * | 2018-12-07 | 2021-03-12 | 长江存储科技有限责任公司 | 新型3d nand存储器件及其形成方法 |
-
2021
- 2021-08-10 CN CN202110914473.2A patent/CN113594174B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111799274A (zh) * | 2020-06-18 | 2020-10-20 | 长江存储科技有限责任公司 | 一种半导体器件及其制作方法 |
CN112331667A (zh) * | 2020-11-10 | 2021-02-05 | 长江存储科技有限责任公司 | 三维存储器及其制造方法 |
CN112466884A (zh) * | 2020-11-25 | 2021-03-09 | 长江存储科技有限责任公司 | 三维存储器及其制作方法 |
CN112786608A (zh) * | 2021-01-18 | 2021-05-11 | 长江存储科技有限责任公司 | 三维存储器及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN113594174A (zh) | 2021-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109742083B (zh) | 三维存储器及其制造方法 | |
US9099347B2 (en) | Three-dimensional semiconductor memory devices and method of fabricating the same | |
CN112466884B (zh) | 三维存储器及其制作方法 | |
KR100610496B1 (ko) | 채널용 핀 구조를 가지는 전계효과 트랜지스터 소자 및 그제조방법 | |
KR20170083187A (ko) | 반도체 메모리 소자 | |
KR20150116995A (ko) | 수직형 메모리 장치 | |
CN110970441A (zh) | 垂直存储器装置 | |
KR20170080926A (ko) | 반도체 메모리 소자 | |
US20230282600A1 (en) | Vertical memory devices | |
US20230282248A1 (en) | Semiconductor device and method of fabricating the same | |
CN112466877A (zh) | 包括数据存储图案的半导体器件 | |
CN113764425A (zh) | 垂直存储器装置 | |
CN112038352A (zh) | 垂直存储器装置 | |
KR20210063527A (ko) | 3차원 반도체 메모리 장치 | |
CN113594174B (zh) | 三维存储器及其制作方法 | |
US11877451B2 (en) | Vertical memory devices | |
US20220165745A1 (en) | Three-dimensional memory and method for manufacturing the same | |
CN110610944B (zh) | 垂直存储器装置及其制造方法 | |
CN112466885B (zh) | 三维存储器及其制作方法 | |
KR20240003612A (ko) | 반도체 소자 | |
CN114080685A (zh) | 三维存储器及其制作方法 | |
CN112713154B (zh) | 三维存储器结构及其制备方法 | |
CN113809019B (zh) | 半导体器件及其制作方法 | |
US20210296359A1 (en) | Three-dimensional semiconductor memory devices | |
TWI785462B (zh) | 記憶裝置及其製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |