CN112786608A - 三维存储器及其制造方法 - Google Patents
三维存储器及其制造方法 Download PDFInfo
- Publication number
- CN112786608A CN112786608A CN202110061202.7A CN202110061202A CN112786608A CN 112786608 A CN112786608 A CN 112786608A CN 202110061202 A CN202110061202 A CN 202110061202A CN 112786608 A CN112786608 A CN 112786608A
- Authority
- CN
- China
- Prior art keywords
- dimensional memory
- region
- transverse direction
- main body
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000005192 partition Methods 0.000 claims abstract description 57
- 238000000926 separation method Methods 0.000 claims abstract description 49
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 23
- 230000000149 penetrating effect Effects 0.000 claims description 21
- 230000007704 transition Effects 0.000 claims description 14
- 239000011810 insulating material Substances 0.000 claims description 12
- 239000004020 conductor Substances 0.000 claims description 9
- 125000006850 spacer group Chemical group 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 4
- 238000002955 isolation Methods 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 12
- 238000005530 etching Methods 0.000 abstract description 11
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 23
- 238000010586 diagram Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 230000006386 memory function Effects 0.000 description 2
- 230000002787 reinforcement Effects 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明涉及半导体技术领域，公开了一种三维存储器及其制造方法。三维存储器包括：衬底；位于衬底上的包括多个块区域的堆叠结构，块区域包括沿平行于衬底的第一横向分布的核心区，及至少位于核心区一侧的阶梯区；设于至少两个相邻块区域之间且垂直贯穿堆叠结构的第一分隔结构和第二分隔结构，且第一分隔结构位于阶梯区，第二分隔结构位于核心区；其中，第一分隔结构包括第一主体部和自第一主体部延伸而出的第一部分和第二部分，第一部分和第二部分之间具有间隙，至少部分第二分隔结构位于间隙内且与第一部分和/或第二部分相连接。本发明提供的三维存储器增大了刻蚀工艺窗口，避免第一和第二分隔结构连接处出现断点导致漏电。
Description
技术领域
本发明涉及半导体技术领域，具体涉及一种三维存储器及其制造方法。
背景技术
随着3D NAND技术的不断发展，三维存储器可以垂直堆叠的层数越来越多，从24层、32层、64层到超过100层的高阶堆叠结构，可以大幅度提高存储的密度并降低单位存储单元的价格。
在三维存储器结构中，包括垂直交错堆叠的多层栅极层和绝缘层构成的堆叠结构，在堆叠结构(或称“堆栈”)中形成有沟道孔，在沟道孔内形成有存储单元串，堆叠结构中的栅极层作为每一层存储单元的栅线，从而实现堆叠式的三维存储器。
三维存储器的存储阵列包括核心(Core)区和阶梯(Stair Step，SS)区。阶梯区用来供存储阵列各层中的栅极层引出接触部。这些栅极层作为存储阵列的字线，执行编程、擦写、读取等操作。其中，核心区和阶梯区可被多个栅线缝隙(Gate Line Slit，简称GLS，或称“栅极狭缝”、“栅极隔槽”)隔开，从而分隔为多个块区域(Block)。
在高阶三维存储器中，阶梯区由于层高较高，导致结构不稳定，故而在阶梯区形成有氧化物深槽对阶梯区进行加固。为了将相邻的块区域分隔开，栅线缝隙需要与氧化物深槽相连接，避免漏电。然而在栅线缝隙与氧化物深槽的连接处容易出现断点，导致漏电。
发明内容
本发明提供了一种三维存储器及其制造方法，增大了刻蚀工艺窗口，避免相邻块区域分隔处出现断点导致漏电。
一方面，本发明提供了一种三维存储器，包括：
衬底；
位于所述衬底上的堆叠结构，所述堆叠结构包括多个块区域，所述块区域包括沿平行于所述衬底的第一横向分布的核心区，以及至少位于所述核心区一侧的阶梯区；
设于至少两个相邻所述块区域之间且垂直贯穿所述堆叠结构的第一分隔结构和第二分隔结构，且所述第一分隔结构位于所述阶梯区，所述第二分隔结构位于所述核心区；其中，
所述第一分隔结构包括第一主体部和自所述第一主体部延伸而出的第一部分和第二部分，所述第一部分和所述第二部分之间具有间隙，至少部分所述第二分隔结构位于间隙内且与所述第一部分和/或所述第二部分相连接。
优选的，所述阶梯区包括阶梯结构以及位于所述阶梯结构与所述核心区之间的过渡区，所述第二分隔结构与所述第一部分和/或所述第二部分于所述过渡区相连接。
优选的，所述第一部分包括沿所述第一横向延伸的第一横伸部；
所述第二部分包括沿所述第一横向延伸的第二横伸部；
所述第二分隔结构包括第二主体部和自所述第二主体部向两侧延伸而出的第三部分，所述第三部分沿平行于所述衬底且在相对于所述第一横向呈一定角度的第二横向上延伸；
所述第三部分与所述第一横伸部和/或所述第二横伸部相连接。
优选的，所述第一主体部与所述第二主体部沿所述第一横向延伸；
所述第二横向垂直于所述第一横向。
优选的，所述第三部分的两端分别与所述第一部分和所述第二部分对应连接。
优选的，所述第一分隔结构包括垂直贯穿所述堆叠结构的第一沟槽且填充有绝缘材料；
所述第二分隔结构包括垂直贯穿所述堆叠结构的第二沟槽且填充有导电材料。
另一方面，本发明还提供了一种三维存储器的制造方法，包括：
提供衬底；
在所述衬底上形成堆叠结构，并定义沿平行于所述衬底的第一横向分布的核心区以及位于核心区至少一侧的阶梯区；
形成垂直贯穿位于所述阶梯区的所述堆叠结构的第一分隔结构；
形成垂直贯穿位于所述核心区的所述堆叠结构的第二分隔结构；其中，
所述第一分隔结构包括第一主体部和自所述第一主体部延伸而出的第一部分和第二部分，所述第一部分和所述第二部分之间具有间隙，至少部分所述第二分隔结构位于间隙内且与所述第一部分和/或所述第二部分相连接。
优选的，所述阶梯区包括阶梯结构以及位于所述阶梯结构与所述核心区之间的过渡区，在所述过渡区形成所述第二分隔结构与所述第一部分和/或所述第二部分的连接处。
优选的，所述第一部分包括沿所述第一横向延伸的第一横伸部；
所述第二部分包括沿所述第一横向延伸的第二横伸部；
所述第二分隔结构包括第二主体部和自所述第二主体部向两侧延伸而出的第三部分，所述第三部分沿平行于所述衬底且在相对于所述第一横向呈一定角度的第二横向上延伸；
所述第三部分与所述第一横伸部和/或所述第二横伸部相连接。
优选的，所述第一主体部和所述第二主体部沿所述第一横向延伸；
所述第二横向垂直于所述第一横向。
优选的，所述第三部分的两端分别与所述第一部分和所述第二部分对应连接。
优选的，所述第一分隔结构包括垂直贯穿所述堆叠结构的第一沟槽且填充有绝缘材料；
所述第二分隔结构包括垂直贯穿所述堆叠结构的第二沟槽且填充有导电材料。
本发明提供的三维存储器及其制造方法，通过所述第一分隔结构和所述第二分隔结构进行块区域分隔，所述第一分隔结构包括第一主体部和自所述第一主体部延伸而出的第一部分和第二部分，所述第一部分和所述第二部分之间具有间隙，至少部分所述第二分隔结构位于间隙内且与所述第一部分和/或所述第二部分相连接。相比于现有的三维存储器中用以分隔块区域的栅线缝隙与氧化物深槽之间只有单一的连接部位，本发明提供的三维存储器中所述第二分隔结构与所述第一部分和/或所述第二部分相连接，使得所述第一分隔结构与所述第二分隔结构具有至少一连接部位，减小了发生断点的可能，进而可避免相邻块区域之间发生漏电；且所述第一部分和所述第二部分之间具有间隙，至少部分所述第二分隔结构于间隙内与延伸而出的所述第一部分和/或所述第二部分相连接，使得所述第一分隔结构与所述第二分隔结构无需准确对位，可允许一定的位置偏差，故而增大了刻蚀工艺窗口。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
图1为现有的三维存储器的俯视结构示意图；
图2为本发明一实施例提供的三维存储器的俯视结构示意图；
图3为本发明优选实施例提供的三维存储器的俯视结构示意图；
图4为本发明实施例提供的三维存储器的制造方法流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
本发明针对现有的三维存储器中通过栅线缝隙与氧化物深槽相连接进行块区域分隔时，容易发生漏电的问题，本发明实施例用以解决该问题。
图2为本发明一实施例提供的三维存储器的俯视结构示意图；图3为本发明优选实施例提供的三维存储器的俯视结构示意图。参考图2和图3所示，本发明提供的三维存储器包括：衬底(图中未示出)；位于所述衬底上的堆叠结构(图中未示出)，所述堆叠结构包括多个块区域(block)，所述块区域包括沿平行于所述衬底的第一横向分布的核心区1101，以及至少位于所述核心区1101一侧的阶梯区1102；设于至少两个相邻所述块区域之间且垂直贯穿所述堆叠结构的第一分隔结构120和第二分隔结构130，且所述第一分隔结构120位于所述阶梯区1102，所述第二分隔结构130位于所述核心区1101；其中，所述第一分隔结构120包括第一主体部121和自所述第一主体部121延伸而出的第一部分122-1和第二部分122-2，所述第一部分122-1和所述第二部分122-2之间具有间隙，至少部分所述第二分隔结构130位于间隙内且与所述第一部分122-1和/或所述第二部分122-2相连接，以将所述堆叠结构划分为多个所述块区域。
具体地，在本实施例提供的三维存储器中，所述阶梯区1102可沿所述第一横向也即图2中所示的X方向分布于所述核心区1101两侧。
在优选的实施方式中，如图3所示，所述阶梯区1102沿所述第一横向也即图3中所示的X方向分布于所述核心区1101之间。在此种三维存储器中，所述阶梯区1102包括阶梯结构以及至少位于所述阶梯结构一侧的挡墙11021，通过所述挡墙11021可将两个所述核心区1101与所述阶梯结构连接在一起而成为一个整体，而相连接的所述第一分隔结构120与所述第二分隔结构130则至少位于相邻两个所述挡墙11021之间。
图1为现有的三维存储器的俯视结构示意图。如图1所示，为提高具有高堆栈的三维存储器阶梯区1102的结构稳定性，在阶梯区1102形成有氧化物深槽120’以对所述阶梯区1102进行加固。同时为了将相邻所述块区域分隔开，需要将栅线缝隙130’(Gate LineSlit，简称GLS，或称“栅极狭缝”、“栅极隔槽”)与所述氧化物深槽120’相连接，避免相邻所述块区域之间发生漏电。然而在现有的三维存储器的结构中，所述栅线缝隙130’与所述氧化物深槽120’沿所述第一横向即X方向延伸且准确对位连接，只有单一的连接部位A’。在此种结构中，所述栅线缝隙130’与所述氧化物深槽120’在X方向与Y方向几乎不容许有误差，以免发生断点进而导致相邻所述块区域之间发生漏电，刻蚀工艺窗口较小。为确保所述栅线缝隙130’与所述氧化物深槽120’相接触以减小发生断点的可能，可将所述栅线缝隙130’与所述氧化物深槽120’在Y方向的宽度加宽，然而由于所述氧化物深槽120’与图2中所示的虚拟沟道孔170(Dummy channel hole,简称DCH)是同时填充，故而具有较大宽度的所述氧化物深槽120’在填充时将具有无法填满的风险。
在本发明实施例提供的三维存储器中，通过所述第一分隔结构120和所述第二分隔结构130进行所述块区域分隔，所述第一分隔结构120包括第一主体部121和自所述第一主体部121延伸而出的所述第一部分122-1和所述第二部分122-2，所述第一部分122-1和所述第二部分122-2之间具有间隙，至少部分所述第二分隔结构130位于间隙内且与所述第一部分122-1和/或所述第二部分122-2相连接。相比于现有的三维存储器中用以分隔所述块区域的所述栅线缝隙130’与所述氧化物深槽120’之间仅具有单一的连接部位A’，且需准确对位连接，本发明提供的三维存储器中所述第二分隔结构130与所述第一部分122-1和/或所述第二部分122-2相连接，使得所述第一分隔结构120与所述第二分隔结构130具有至少一连接部位A，减小了发生断点的可能，进而可避免相邻块区域之间发生漏电；且所述第一部分122-1和所述第二部分122-2之间具有间隙，至少部分所述第二分隔结构130位于间隙内与延伸而出的所述第一部分122-1和/或所述第二部分122-2相连接，使得所述第一分隔结构120与所述第二分隔结构130无需准确对位，可允许一定的位置偏差，故而增大了刻蚀工艺窗口。
如图2和图3所示，在优选的实施方式中，所述第二分隔结构130与所述第一部分122-1和/或所述第二部分122-2相连接于所述阶梯区1102与所述核心区1101之间的交界处，以实现最大限度对所述阶梯区1102进行加固。
具体地，所述阶梯区1102包括阶梯结构以及位于所述阶梯结构与所述核心区1101之间的过渡区11022，所述第二分隔结构130与所述第一部分122-1和/或所述第二部分122-2于所述过渡区11022相连接。也即，所述第一分隔结构120的所述第一部分122-1和所述第二部分122-2沿靠近所述第二分隔结构130的方向，最远可延伸至所述过渡区11022。
可以理解，所述第二分隔结构130可有至少部分位于所述阶梯区1102，进一步地，所述第二分隔结构130可有至少部分位于所述阶梯结构中，所述第一分隔结构120位于所述阶梯结构中，此时所述第二分隔结构130与所述第一部分122-1和/或所述第二部分122-2的相交位置则是位于所述阶梯结构中，仍可实现对所述阶梯区1102进行加固，并进行所述块区域分隔。
优选的，所述第一分隔结构120包括垂直贯穿所述堆叠结构的第一沟槽(图中未示出)且填充有绝缘材料；所述第二分隔结构130包括垂直贯穿所述堆叠结构的第二沟槽(图中未示出)且填充有导电材料，形成阵列共源极(Array Common Source,ACS)。其中，所述绝缘材料优选为氧化硅，所述导电材料优选为钨。填充有氧化硅的所述第一分隔结构120对所述阶梯区1102进行加固，同时与所述第二分隔结构130相连接起到划分所述块区域的作用。
进一步地，所述第一部分122-1包括沿所述第一横向延伸的第一横伸部122-1a；所述第二部分122-2包括沿所述第一横向延伸的第二横伸部122-2a；所述第二分隔结构130包括第二主体部131和自所述第二主体部131向两侧延伸而出的第三部分132，所述第三部分132沿平行于所述衬底且在相对于所述第一横向呈一定角度的第二横向上延伸；所述第三部分132与所述第一横伸部122-1a和/或所述第二横伸部122-2a相连接。具体地，所述第三部分132与所述第一横伸部122-1a和/或所述第二横伸部122-2a在所述第二横向上相连接。
所述第一横伸部122-1a与所述第二横伸部122-2a沿所述第一横向延伸，所述第三部分132则沿所述第二横向延伸，且所述第三部分132与所述第一横伸部122-1a和所述第二横伸部122-2a中至少一者在所述第二横向上相连接，使得所述第一分隔结构120与所述第二分隔结构130在接头处无需准确对位，在所述第一横向与所述第二横向上均可允许一定的偏差。
优选的，所述第一主体部121与所述第二主体部131均沿所述第一横向延伸；所述第二横向垂直于所述第一横向，即所述第一横向为图示中的X方向，所述第二横向为图示中的Y方向。也即，所述第一横伸部122-1a与所述第二横伸部122-2a在X方向延伸，所述第三部分132在Y方向延伸，故而可在Y方向具有至少一连接部位A，有利于减小所述第一分隔结构120与所述第二分隔结构130在连接处发生断点的可能，同时增大了在X方向与Y方向的误差容许度，也即增大了刻蚀工艺窗口。
在一具体示例中，所述第三部分132的两端分别与所述第一部分122-1和所述第二部分122-2对应连接。如图2和图3所示，所述第一部分122-1与所述第二部分122-2形成具有间隙的矩形结构，所述第三部分132与所述第二主体部131形成T形结构，所述T形结构位于所述矩形结构中，且所述第三部分132与所述第一部分122-1和所述第二部分122-2对应连接。
具体地，参考图2和图3所示，所述第一部分122-1还包括在Y方向延伸的第一直伸部122-1b；所述第二部分122-2还包括在Y方向延伸的第二直伸部122-2b；所述第一横伸部122-1a、所述第一直伸部122-1b，与所述第二横伸部122-2a、所述第二直伸部122-2b形成具有间隙的矩形结构；所述第三部分132与所述第二主体部131则形成T形结构，所述T形结构位于所述矩形结构中，即部分所述第二主体部131与所述第三部分132位于间隙内，且所述第三部分132与所述第一部分122-1和所述第二部分122-2均对应连接，从而形成两个连接部位A。
可以理解的是，以上所述的形成具有间隙的矩形结构的所述第一部分122-1和所述第二部分122-2，与所述第三部分132与所述第二主体部131形成T形结构仅为一示例，并不用以限制本发明。
在图2和图3所示的结构中，所述第一部分122-1和所述第二部分122-2对称于所述第一主体部121而延伸，所述第三部分132亦是对称于所述第二主体部131而延伸，故而所述第三部分132与所述第一部分122-1和所述第二部分122-2相交而形成两个连接部位A。
在本发明其他实施例中，所述第一部分122-1和所述第二部分122-2可非对称于所述第一主体部121而延伸，所述第三部分132亦可非对称于所述第二主体部131而延伸，此时所述第三部分132仍可与所述第一部分122-1和所述第二部分122-2中的至少一者相连接，同样扩大了刻蚀工艺窗口。
进一步地，图中虽未示出，在所述核心区1101还包括多个在纵向上延伸穿过所述堆叠结构的存储串，所述存储串包括沟道孔(channel hole，简称CH)，以及在所述沟道孔侧壁上依次形成的圆柱面状的存储功能层以及沟道层，还可包括填充于所述沟道孔内、由所述沟道层围绕的绝缘材料。其中，所述存储功能层沿所述沟道孔侧壁向内依次可包括阻挡层、电荷存储层以及隧穿层。进一步地，本领域技术人员应当理解，在此所列举的所述存储串的结构仅为一示例，所述存储串的结构可以为已知的任意一种结构，在此不做限定。
以及，在本发明实施例提供的三维存储器中，还可以包括图2和图3中所示的沿垂直方向穿过所述堆叠结构且所述第一横向延伸的多个第一栅线缝隙140，所述第一栅线缝隙140与所述第一分隔结构120、所述第二分隔结构130将所述堆叠结构分隔为多个块区域。位于图示最上端与最下端的所述第一栅线缝隙140，以及位于中间的所述第一分隔结构120、所述第二分隔结构130将三维存储器分隔为两个块区域。
可以理解，所述第一分隔结构120与所述第二分隔结构130至少位于相邻两个所述块区域之间，也即可用多个所述第一分隔结构120与多个所述第二分隔结构130替换多个所述栅线缝隙140，而不影响所述块区域之间进行分隔。
进一步地，如图2和图3所示，本发明实施例提供的三维存储器还可以包括位于所述核心区1101和所述阶梯区1102的多个第二栅线缝隙150及150’，位于所述核心区1101的多个虚拟沟槽160，以及垂直贯穿所述堆叠结构的多个虚拟沟道孔170。
其中，位于所述核心区1101的多个所述第二栅线缝隙150将所述块区域分隔为多个子块区域；位于所述阶梯区1102的多个不连续的所述第二栅线缝隙150’则有利于栅极置换，以及释放应力。所述虚拟沟槽160可起到TSG CUT(顶部选择栅切线)的作用，即实现对所述存储串的独立控制，还可对所述堆叠结构进行加固。
所述虚拟沟道孔170可分布在所述核心区1101和所述阶梯区1102。所述虚拟沟道孔170可以具有与所述沟道孔类似的圆柱状结构，但不同的是，所述虚拟沟道孔170内不具有所述存储功能层和所述沟道层，而是填充有绝缘材料作为支撑体。
在本发明其他实施例中，所述虚拟沟道孔170的形状不限于圆柱状结构，还可以为长方体形状等，在此不做限定。
本发明实施例还提供了一种上述三维存储器的制造方法，图4为所述方法的制造流程示意图，参见图2-图4所示，所述方法包括：
S101、提供衬底；
S102、在所述衬底上形成堆叠结构，并定义沿平行于所述衬底的第一横向分布的核心区1101以及位于核心区1101至少一侧的阶梯区1102；
S103、形成垂直贯穿位于所述阶梯区1102的所述堆叠结构的第一分隔结构120；
S104、形成垂直贯穿位于所述核心区1101的所述堆叠结构的第二分隔结构130；其中，所述第一分隔结构120包括第一主体部121和自所述第一主体部121延伸而出的第一部分122-1和第二部分122-2，所述第一部分122-1和所述第二部分122-2之间具有间隙，至少部分所述第二分隔结构130位于间隙内且与所述第一部分122-1和/或所述第二部分122-2相连接。
具体地，在所述堆叠结构中定义所述核心区1101和所述阶梯区1102之后，所述方法还包括在所述核心区1101形成多个存储串，随后再在所述阶梯区1102进行多次刻蚀/修剪(Etch/Trim)以形成多级阶梯。
在优选的实施方式中，所述阶梯区1102包括阶梯结构以及位于所述阶梯结构与所述核心区1101之间的过渡区11022，在所述过渡区11022形成所述第二分隔结构130与所述第一部分122-1和/或所述第二部分122-2的连接处，以实现最大限度对所述阶梯区1102进行加固。
也即，在本发明实施例提供的方法中，所述第一分隔结构120的所述第一部分122-1和所述第二部分122-2沿靠近所述第二分隔结构130的方向，最远可延伸至所述过渡区11022。
可以理解，在所述阶梯结构中刻蚀形成所述第一分隔结构120后，在所述核心区1101、所述过渡区11022以及部分所述阶梯结构中刻蚀形成所述第二分隔结构130，此时所述第一接头部122和所述第二接头部132的相交位置则是位于所述阶梯结构中，仍可实现对所述阶梯区1102进行加固，并进行所述块区域分隔。
其中，在刻蚀形成所述第一分隔结构120的同时，还一并形成位于所述核心区1101的虚拟沟槽160，以及垂直贯穿所述堆叠结构的多个虚拟沟道孔170。在刻蚀形成所述第二分隔结构130的同时，还一并形成第一栅线缝隙140与第二栅线缝隙150及150’。
进一步地，所述第一分隔结构120包括垂直贯穿所述堆叠结构的第一沟槽(图中未示出)，并在所述第一沟槽中填充绝缘材料；所述第二分隔结构130包括垂直贯穿所述堆叠结构的第二沟槽(图中未示出)，并在所述第二沟槽填充导电材料，形成阵列共源极(ArrayCommon Source,ACS)。同时，在所述虚拟沟槽160以及所述虚拟沟道孔170内填充绝缘材料；在所述第二分隔结构130、所述第一栅线缝隙140以及所述第二栅线缝隙150及150’内填充导电材料形成阵列共源极。其中，所述绝缘材料优选为氧化硅，所述导电材料优选为钨。
如图2和图3所示，所述第一栅线缝隙140与所述第一分隔结构120、所述第二分隔结构130将所述堆叠结构分隔为多个块区域。位于图示最上端与最下端的所述第一栅线缝隙140，以及位于中间的所述第一分隔结构120、所述第二分隔结构130将三维存储器分隔为两个块区域。
可以理解，所述第一分隔结构120与所述第二分隔结构130至少位于相邻两个所述块区域之间，也即可在多个所述栅线缝隙140的形成位置形成多个所述第一分隔结构120与多个所述第二分隔结构130，而不影响所述块区域之间进行分隔。
位于所述核心区1101的多个所述第二栅线缝隙150将所述块区域分隔为多个子块区域；位于所述阶梯区1102的多个不连续的所述第二栅线缝隙150’则有利于栅极置换，以及释放应力。所述虚拟沟槽160可起到TSG CUT(顶部选择栅切线)的作用，即实现对所述存储串的独立控制，还可对所述堆叠结构进行加固。
所述虚拟沟道孔170可分布在所述核心区1101和所述阶梯区1102。所述虚拟沟道孔170可以具有与所述沟道孔类似的圆柱状结构，但不同的是，所述虚拟沟道孔170内不具有所述存储功能层和所述沟道层，而是填充有绝缘材料作为支撑体。
进一步地，本实施例所述方法形成的所述第一部分122-1包括沿所述第一横向延伸的第一横伸部122-1a；所述第二部分122-2包括沿所述第一横向延伸的第二横伸部122-2a；所述第二分隔结构130包括第二主体部131和自所述第二主体部131向两侧延伸而出的第三部分132，所述第三部分132沿平行于所述衬底且在相对于所述第一横向呈一定角度的第二横向上延伸；所述第三部分132与所述第一横伸部122-1a和/或所述第二横伸部122-2a相连接。
所述第一横伸部122-1a与所述第二横伸部122-2a沿所述第一横向延伸，所述第三部分132则沿所述第二横向延伸，且所述第三部分132与所述第一横伸部122-1a和所述第二横伸部122-2a中至少一者在所述第二横向上相连接，使得所述第一分隔结构120与所述第二分隔结构130在接头处无需准确对位，可在所述第一横向与所述第二横向上均可允许一定的偏差。
优选的，所述第一主体部121与所述第二主体部131均沿所述第一横向延伸；所述第二横向垂直于所述第一横向，即所述第一横向为图示中的X方向，所述第二横向为图示中的Y方向。也即，所述第一横伸部122-1a与所述第二横伸部122-2a在X方向延伸，所述第三部分132在Y方向延伸，此时可在Y方向具有至少一连接部位A，故而可减小所述第一分隔结构120与所述第二分隔结构130连接处发生断点的可能，同时增大了在X方向与Y方向的误差容许度，也即增大了刻蚀工艺窗口。
在一具体示例中，所述第三部分132的两端分别与所述第一部分122-1和所述第二部分122-2对应连接。如图2和图3所示，所述第一部分122-1与所述第二部分122-2形成具有间隙的矩形结构，所述第三部分132与所述第二主体部131形成T形结构，所述T形结构位于所述矩形结构中，且所述第三部分132与所述第一部分122-1和所述第二部分122-2相连接。
具体地，参考图2和图3所示，所述第一部分122-1还包括在Y方向延伸的第一直伸部122-1b；所述第二部分122-2还包括在Y方向延伸的第二直伸部122-2b；所述第一横伸部122-1a、所述第一直伸部122-1b，与所述第二横伸部122-2a、所述第二直伸部122-2b形成具有间隙的矩形结构；所述第三部分132与所述第二主体部131则形成T形结构，所述T形结构位于所述矩形结构中，即部分所述第二主体部131与所述第三部分132位于间隙内，且所述第三部分132与所述第一部分122-1和所述第二部分122-2均相连接，从而形成两个连接部位A。
可以理解，所述第一横伸部122-1a与所述第二横伸部122-2a的长度可在X方向根据实际需要延长，所述第三部分132的长度可在Y方向根据实际需要延长，故而所形成的连接部位A可在X方向和Y方向进行适应性调整，增大了刻蚀过程中的误差容许度，在满足所述块区域分隔的同时，降低了工艺难度。
以上对本发明实施例所提供的一种三维存储器及其制造方法进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例的技术方案的范围。
Claims (12)
1.一种三维存储器，其特征在于，包括：
衬底；
位于所述衬底上的堆叠结构，所述堆叠结构包括多个块区域，所述块区域包括沿平行于所述衬底的第一横向分布的核心区，以及至少位于所述核心区一侧的阶梯区；
设于至少两个相邻所述块区域之间且垂直贯穿所述堆叠结构的第一分隔结构和第二分隔结构，且所述第一分隔结构位于所述阶梯区，所述第二分隔结构位于所述核心区；其中，
所述第一分隔结构包括第一主体部和自所述第一主体部延伸而出的第一部分和第二部分，所述第一部分和所述第二部分之间具有间隙，至少部分所述第二分隔结构位于间隙内且与所述第一部分和/或所述第二部分相连接。
2.根据权利要求1所述的三维存储器，其特征在于，所述阶梯区包括阶梯结构以及位于所述阶梯结构与所述核心区之间的过渡区，所述第二分隔结构与所述第一部分和/或所述第二部分于所述过渡区相连接。
3.根据权利要求1所述的三维存储器，其特征在于，所述第一部分包括沿所述第一横向延伸的第一横伸部；
所述第二部分包括沿所述第一横向延伸的第二横伸部；
所述第二分隔结构包括第二主体部和自所述第二主体部向两侧延伸而出的第三部分，所述第三部分沿平行于所述衬底且在相对于所述第一横向呈一定角度的第二横向上延伸；
所述第三部分与所述第一横伸部和/或所述第二横伸部相连接。
4.根据权利要求3所述的三维存储器，其特征在于，所述第一主体部与所述第二主体部沿所述第一横向延伸；
所述第二横向垂直于所述第一横向。
5.根据权利要求4所述的三维存储器，其特征在于，所述第三部分的两端分别与所述第一部分和所述第二部分对应连接。
6.根据权利要求1所述的三维存储器，其特征在于，所述第一分隔结构包括垂直贯穿所述堆叠结构的第一沟槽且填充有绝缘材料；
所述第二分隔结构包括垂直贯穿所述堆叠结构的第二沟槽且填充有导电材料。
7.一种三维存储器的制造方法，其特征在于，包括：
提供衬底；
在所述衬底上形成堆叠结构，并定义沿平行于所述衬底的第一横向分布的核心区以及位于核心区至少一侧的阶梯区；
形成垂直贯穿位于所述阶梯区的所述堆叠结构的第一分隔结构；
形成垂直贯穿位于所述核心区的所述堆叠结构的第二分隔结构；其中，
所述第一分隔结构包括第一主体部和自所述第一主体部延伸而出的第一部分和第二部分，所述第一部分和所述第二部分之间具有间隙，至少部分所述第二分隔结构位于间隙内且与所述第一部分和/或所述第二部分相连接。
8.根据权利要求7所述的三维存储器的制造方法，其特征在于，所述阶梯区包括阶梯结构以及位于所述阶梯结构与所述核心区之间的过渡区，在所述过渡区形成所述第二分隔结构与所述第一部分和/或所述第二部分的连接处。
9.根据权利要求7所述的三维存储器的制造方法，其特征在于，所述第一部分包括沿所述第一横向延伸的第一横伸部；
所述第二部分包括沿所述第一横向延伸的第二横伸部；
所述第二分隔结构包括第二主体部和自所述第二主体部向两侧延伸而出的第三部分，所述第三部分沿平行于所述衬底且在相对于所述第一横向呈一定角度的第二横向上延伸；
所述第三部分与所述第一横伸部和/或所述第二横伸部相连接。
10.根据权利要求9所述的三维存储器的制造方法，其特征在于，所述第一主体部和所述第二主体部沿所述第一横向延伸；
所述第二横向垂直于所述第一横向。
11.根据权利要求10所述的三维存储器的制造方法，其特征在于，所述第三部分的两端分别与所述第一部分和所述第二部分对应连接。
12.根据权利要求7所述的三维存储器的制造方法，其特征在于，所述第一分隔结构包括垂直贯穿所述堆叠结构的第一沟槽且填充有绝缘材料；
所述第二分隔结构包括垂直贯穿所述堆叠结构的第二沟槽且填充有导电材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110061202.7A CN112786608B (zh) | 2021-01-18 | 2021-01-18 | 三维存储器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110061202.7A CN112786608B (zh) | 2021-01-18 | 2021-01-18 | 三维存储器及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112786608A true CN112786608A (zh) | 2021-05-11 |
| CN112786608B CN112786608B (zh) | 2024-04-09 |
Family
ID=75756376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110061202.7A Active CN112786608B (zh) | 2021-01-18 | 2021-01-18 | 三维存储器及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112786608B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113594174A (zh) * | 2021-08-10 | 2021-11-02 | 长江存储科技有限责任公司 | 三维存储器及其制作方法 |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109346471A (zh) * | 2018-11-13 | 2019-02-15 | 长江存储科技有限责任公司 | 形成三维存储器的方法以及三维存储器 |
| US20190214404A1 (en) * | 2018-01-10 | 2019-07-11 | Samsung Electronics Co., Ltd. | Three-dimensional semiconductor device |
| CN110168724A (zh) * | 2017-03-07 | 2019-08-23 | 长江存储科技有限责任公司 | 三维存储器器件的沟槽结构 |
| US10672780B1 (en) * | 2019-02-25 | 2020-06-02 | Sandisk Technologies Llc | Three-dimensional memory device having dual configuration support pillar structures and methods for making the same |
| CN111403398A (zh) * | 2020-03-26 | 2020-07-10 | 长江存储科技有限责任公司 | 3d nand的台阶结构的形成方法以及3d nand存储器及其制造方法 |
| CN111403399A (zh) * | 2020-03-30 | 2020-07-10 | 长江存储科技有限责任公司 | 一种三维存储器件及其制造方法 |
| CN111540743A (zh) * | 2020-04-24 | 2020-08-14 | 长江存储科技有限责任公司 | 三维存储器件及形成方法 |
| US20200312859A1 (en) * | 2019-03-25 | 2020-10-01 | Sandisk Technologies Llc | Three-dimensional memory device having double-width staircase regions and methods of manufacturing the same |
| CN111755454A (zh) * | 2020-07-03 | 2020-10-09 | 长江存储科技有限责任公司 | 三维存储器及三维存储器制作方法 |
| CN111769113A (zh) * | 2020-06-09 | 2020-10-13 | 长江存储科技有限责任公司 | 三维存储器及其制备方法 |
| CN111968986A (zh) * | 2020-08-11 | 2020-11-20 | 长江存储科技有限责任公司 | 三维存储器及其制造方法 |
| CN112054028A (zh) * | 2020-08-11 | 2020-12-08 | 长江存储科技有限责任公司 | 一种三维存储器结构及其制作方法和三维存储器件 |
| WO2020252894A1 (en) * | 2019-06-17 | 2020-12-24 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory device with support structures in gate line slits and methods for forming the same |
| CN112185967A (zh) * | 2020-09-29 | 2021-01-05 | 长江存储科技有限责任公司 | 一种三维存储器及其制作方法 |
-
2021
- 2021-01-18 CN CN202110061202.7A patent/CN112786608B/zh active Active
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110168724A (zh) * | 2017-03-07 | 2019-08-23 | 长江存储科技有限责任公司 | 三维存储器器件的沟槽结构 |
| US20190214404A1 (en) * | 2018-01-10 | 2019-07-11 | Samsung Electronics Co., Ltd. | Three-dimensional semiconductor device |
| CN109346471A (zh) * | 2018-11-13 | 2019-02-15 | 长江存储科技有限责任公司 | 形成三维存储器的方法以及三维存储器 |
| US10672780B1 (en) * | 2019-02-25 | 2020-06-02 | Sandisk Technologies Llc | Three-dimensional memory device having dual configuration support pillar structures and methods for making the same |
| US20200312859A1 (en) * | 2019-03-25 | 2020-10-01 | Sandisk Technologies Llc | Three-dimensional memory device having double-width staircase regions and methods of manufacturing the same |
| WO2020252894A1 (en) * | 2019-06-17 | 2020-12-24 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory device with support structures in gate line slits and methods for forming the same |
| CN111403398A (zh) * | 2020-03-26 | 2020-07-10 | 长江存储科技有限责任公司 | 3d nand的台阶结构的形成方法以及3d nand存储器及其制造方法 |
| CN111403399A (zh) * | 2020-03-30 | 2020-07-10 | 长江存储科技有限责任公司 | 一种三维存储器件及其制造方法 |
| CN111540743A (zh) * | 2020-04-24 | 2020-08-14 | 长江存储科技有限责任公司 | 三维存储器件及形成方法 |
| CN111769113A (zh) * | 2020-06-09 | 2020-10-13 | 长江存储科技有限责任公司 | 三维存储器及其制备方法 |
| CN111755454A (zh) * | 2020-07-03 | 2020-10-09 | 长江存储科技有限责任公司 | 三维存储器及三维存储器制作方法 |
| CN111968986A (zh) * | 2020-08-11 | 2020-11-20 | 长江存储科技有限责任公司 | 三维存储器及其制造方法 |
| CN112054028A (zh) * | 2020-08-11 | 2020-12-08 | 长江存储科技有限责任公司 | 一种三维存储器结构及其制作方法和三维存储器件 |
| CN112185967A (zh) * | 2020-09-29 | 2021-01-05 | 长江存储科技有限责任公司 | 一种三维存储器及其制作方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113594174A (zh) * | 2021-08-10 | 2021-11-02 | 长江存储科技有限责任公司 | 三维存储器及其制作方法 |
| CN113594174B (zh) * | 2021-08-10 | 2023-12-05 | 长江存储科技有限责任公司 | 三维存储器及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112786608B (zh) | 2024-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109742083B (zh) | 三维存储器及其制造方法 | |
| CN112331667B (zh) | 三维存储器及其制造方法 | |
| KR102487526B1 (ko) | 반도체 장치 및 그 제조방법 | |
| CN107293549B (zh) | 半导体结构及其制造方法 | |
| CN112106198B (zh) | 存储器器件及其制造方法 | |
| US9196315B2 (en) | Three dimensional gate structures with horizontal extensions | |
| CN112466884B (zh) | 三维存储器及其制作方法 | |
| CN111968986A (zh) | 三维存储器及其制造方法 | |
| CN110391238B (zh) | 半导体装置的制造方法 | |
| WO2022068767A1 (zh) | 一种三维存储器及其制作方法 | |
| US10991708B2 (en) | Semiconductor device for preventing an increase in resistance difference of an electrode layer | |
| CN112786608B (zh) | 三维存储器及其制造方法 | |
| CN112840453B (zh) | 存储器件及其制造方法 | |
| CN113192964B (zh) | 3d存储器件及其制造方法 | |
| CN114284281A (zh) | 半导体结构及其制备方法、三维存储器 | |
| TW202315086A (zh) | 三維and快閃記憶體元件及其製造方法 | |
| CN114975452A (zh) | 半导体存储装置 | |
| JP2022147746A (ja) | 半導体記憶装置 | |
| CN112038346A (zh) | 三维存储器及三维存储器制作方法 | |
| US20120049265A1 (en) | Semiconductor devices having dielectric gaps | |
| CN114080680B (zh) | 一种三维存储器及其制作方法 | |
| KR101900892B1 (ko) | 반도체 메모리 소자 및 그 제조 방법 | |
| US20220384363A1 (en) | Semiconductor storage device | |
| CN115064550A (zh) | 存储器的制作方法、存储器及存储器系统 | |
| CN114080685A (zh) | 三维存储器及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |