CN111756517B - 串行发送的数字数据的同步方法 - Google Patents

串行发送的数字数据的同步方法 Download PDF

Info

Publication number
CN111756517B
CN111756517B CN202010237602.4A CN202010237602A CN111756517B CN 111756517 B CN111756517 B CN 111756517B CN 202010237602 A CN202010237602 A CN 202010237602A CN 111756517 B CN111756517 B CN 111756517B
Authority
CN
China
Prior art keywords
channels
group
channel
data
digital data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010237602.4A
Other languages
English (en)
Other versions
CN111756517A (zh
Inventor
B-S·康坦
L·蒂埃里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Teledyne e2v Semiconductors SAS
Original Assignee
e2v Semiconductors SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by e2v Semiconductors SAS filed Critical e2v Semiconductors SAS
Publication of CN111756517A publication Critical patent/CN111756517A/zh
Application granted granted Critical
Publication of CN111756517B publication Critical patent/CN111756517B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0016Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0029Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of received data signal
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
    • H04L7/0338Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals the correction of the phase error being performed by a feed forward loop
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0079Receiver details
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0091Transmitter details
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明涉及串行发送的数字数据的同步方法。用于同步数字数据的方法,该数字数据通过时钟频率为freq1的发射器串行地发送到时钟频率为freq2的接收器,该方法包括进行迭代直到停止条件得到满足的步骤a)至d)以及步骤e):a)从发射器向接收器发送数字数据;b)生成N个信道,每个第i个信道包含数据并相对于第(i‑1)个信道时移,其中N≥3且2<i<N;c)以频率freq2对N个信道进行采样;d)比较(2m+1)个连续信道的组中的N个信道的数据,并选择在每次迭代中(2m+1)个信道的数据相同的(2m+1)个信道的组,m≥1且(2m+1)≤N;e)选择属于所选择的组的信道,该信道中包含的数据被认为与接收器同步且同相,并将变量P定义为等于所选择的信道的值i。

Description

串行发送的数字数据的同步方法
技术领域
本发明涉及一种用于同步由发射器向接收器串行发送的数字数据的方法,并且涉及一种能够实现这种方法的装置。
背景技术
数字数据通常由时钟信号与接收器的时钟信号不同的发射器发送。为了确保这些串行发送的数据被接收器正确接收,需要将这些数据与接收器的时钟信号同步。
存在用于使发射器发送的数据与接收器的时钟同步的各种解决方案,例如使用锁相环或数据的过采样。
使用锁相环是一种模拟解决方案,可能难以实现,特别是因为实现该环需要研究该环的稳定性,该环的漫长的设计过程以及在规格改变的情况下的不可重用性。
数据过采样的方法基于使用接收器的时钟生成许多时钟相移,并且基于表决系统(voting system),该表决系统可以选择被称为当选时钟(elected clock)的时钟,该当选时钟是输入数据的眼图(其表示在与接收器的时钟信号同步的示波器上接收到的数据流)的眼睛最中心的时钟。此外,对于到达接收器的所有数据,当选时钟也必须与接收器的时钟同步,因为当选时钟可能仅相对于接收器的时钟是亚稳态的。这需要用于生成时钟相位的单元、表决系统以及用于对输入数据进行重新采样的系统。用于生成时钟相位的单元通常是双时钟FIFO(先进先出)存储器。FIFO存储器不生成时钟相移,它只允许以第一时钟写入数据,并以第二时钟读取这些数据。这使得能够在接收器的时钟和当选时钟之间形成接口。该存储器的缺点是体积大、功耗高并且占用较大的空间,因为它必须存在于接收器的每个输入信道。
发明内容
本发明旨在弥补现有技术的上述缺点,更具体地,本发明旨在提供一种不使用FIFO存储器而使串行数字数据同步的方法,该方法基于使用单个时钟,具体地,基于接收器的时钟。
因此,本发明的一个主题是一种用于同步数字数据的方法,所述数字数据通过具有频率为freq1的时钟信号的发射器串行地发送到具有频率为freq2的时钟信号的接收器,其特征在于,所述方法包括进行迭代直到停止条件得到满足的步骤a)至d),以及在步骤d)的最后一次迭代之后执行的步骤e),所述步骤a)至e)如下:
步骤a)利用发射器将数字数据发送到接收器;
步骤b)生成N个信道,N个信道的每个信道包含由接收器接收的数据,并且每个第i个信道相对于第(i-1)个信道进行时移,N为大于或等于3的整数,i为包括在2和N之间的整数;
步骤c)以接收器的时钟h2的频率freq2对N个信道进行采样,从而生成与时钟h2在时间上对准的数字数据;
步骤d)比较(2m+1)个连续信道的组中的N个信道的数据,并选择在每次迭代中(2m+1)个连续信道包含相同数据的(2m+1)个信道的组,其中m为大于或等于1的整数,并且(2m+1)小于或等于N;
步骤e)选择属于在前一步骤中选择的组的信道的其中一个信道,该信道中包含的数据被认为与接收器的时钟h2同步且同相,并将变量P定义为等于所选择的信道的值i。
根据本发明的多个实施方案:
-在步骤d)的第一次迭代过程中,在N个信道上进行(2m+1)个连续信道的组中的值的比较,并且在随后的迭代过程中,在步骤d)的前一迭代中选择的组中包含的所有(2m+1)个连续信道上进行(2m+1)个连续信道的组中的值的比较;
-该方法包括在步骤d)的最后一次迭代和步骤e)之间执行的步骤d'),其中在步骤d)的最后一次迭代中选择的组中选择(2m+1)个连续信道的一组,所选择的一组可能是在步骤d)的最后一次迭代中选择的唯一一组;或在步骤d)的最后一次迭代中选择的组中,所选择的一组可能是具有最大m值的组;或在步骤d)的最后一次迭代中选择的组中,如果N为偶数,所选择的一组可能是其连续信道最接近信道N/2的组,如果N为奇数,所选择的一组可能是其连续信道最接近信道(N+1)/2的组;
-在步骤e)中选择的信道是在前一步骤中选择的(2m+1)个连续信道的组中的信道m+1;
-停止条件选自由用户定义的迭代次数或者当步骤d)中仅剩唯一一组包含相同数据的(2m+1)个连续信道时;
-步骤b)还包括对N个信道的数据进行插值;
-m包括在1和4之间;
-步骤c)包括多个子步骤,所述子步骤以严格低于频率freq2的频率对N个信道进行采样,使得在所有采样子步骤之后,N个信道以频率freq2进行了采样;
-该方法包括在步骤e)之后执行的以下附加步骤:
f)利用发射器将数字数据发送到接收器,生成N个信道,N个信道的每个信道包含由接收器接收的数据,并且每个第i个信道相对于第(i-1)个信道进行时移,N为大于或等于3的整数,i包括在2和N之间,并且以频率freq2对N个信道进行采样,从而生成与时钟h2在时间上对准的数字数据;
g)比较在步骤d)中选择并包含第P个信道的组的(2m+1)个连续信道的数字数据,P在步骤e)中定义;
h)如果在步骤g)中比较的(2m+1)个信道的数据的值不同,则修改P的值,使得如果(2m+1)个信道的组的信道m的数据与信道(m+1)的数据不同,则P的值变为等于(P-1);或者使得如果(2m+1)个信道的组的信道m+2的数据与信道(m+1)的数据不同,则P的值变为等于(P+1)。
本发明的另一个主题是一种用于同步数字数据的装置,所述装置用于实现根据本发明的同步方法,所述装置包括:
-用于格式化在装置的输入端接收到的数字数据的电路,所述电路包括N个输出并且连接到装置的输入端,所述电路配置为:生成N个信道,每个信道包含数字数据;将每个信道相对于在前信道进行时移,N为大于或等于3的整数,并且N个信道对应于电路的N个输出;
-触发器,其配置为以低于或等于接收器的时钟频率的频率对N个信道进行采样,N个信道包括至少一个触发器;以及
-状态机,其配置为接收至少N个采样的信道作为输入,并比较相同组中包含的(2m+1)个信道的数据,选择至少一组(2m+1)个连续信道,选择属于所选择的组的信道,并定义P的值。
附图说明
通过阅读参考附图给出的描述,本发明的其他特征、细节和优点将变得显而易见,所述附图分别以示例和示出的方式给出:
图1是根据本发明第一实施方案的方法的步骤的示意图;
图2是根据本发明的方法的步骤a)、b)和c)的时序图;
图3是根据本发明的第二实施方案的方法的步骤的示意图;
图4是能够实现根据本发明的方法的根据本发明的装置;以及
图5是能够实现所述方法的根据本发明另一实施方案的装置。
具体实施方式
图1示出了根据本发明第一实施方案的用于使串行发送的数字数据与接收器B的时钟信号同步的方法的步骤的示意图。该方法包括进行迭代直到满足停止条件为止的四个步骤a)至d),以及在步骤d)的最后一次迭代之后执行的步骤e)。该方法还可包括:在步骤d)的最后一次迭代与步骤e)之间执行的步骤d')。
第一步(步骤a)是通过发射器A将包含一组比特位(bit)的数字数据D发送到接收器B。发射器A与频率为freq1的时钟h1同步,而接收器B与频率为freq2的时钟h2同步。在步骤a)的每次迭代中,通过发射器A将新的数据D发送到接收器B,这些数据可能与前一次迭代中发送的数据D相同或不同。频率freq1可以等于频率freq2。
在步骤b)中,生成N个信道,每个信道包含在步骤a)中发送的数据D,N是大于或等于3的整数。每个信道相对于前一个信道是时移的。因此,在第i个信道和第i-1个信道之间存在时移,i是包括在2至N之间的整数。该步骤b)允许生成这样的多个信道,每个信道包含通过发射器A发送的数据D,并且每个信道相对于时钟h2具有相移,所生成的信道数量足以覆盖时钟信号h2的一个完整周期,该信道数量至少为3。
接下来,在步骤c)中,以接收器B的时钟信号h2的频率freq2同时对N个信道进行采样。这使得对于每个信道并且对于所述方法的每次迭代,能够获得表示进行采样的时刻信道中包含的“数据状态”的比特位的值。
图2示出了该方法的步骤a)、b)和c)的时序图的示例,其中生成了12个信道,并且其一次迭代对应于h2的一个时钟滴答(clock tick)。在步骤a)中,通过发射器A将数字数据D发送到接收器B。在步骤b)中,生成12个信道(V1至V12),并且两个连续信道之间存在时移Δt。图2中针对步骤b)所示的数据是在三次迭代结束时接收到的数据。接下来,在步骤c)中,对生成的12个信道进行采样,这可以在h2的每时钟滴答获得每个信道中包含的“数据状态”,因为在该示例中,h2的每个时钟滴答发生一次迭代。因此,在第一信道(V1)中,在数据状态改变期间(即比特位的值从0变为1的时刻)发生时钟滴答,因此,在第一次迭代中,对于信道1(V1),返回值将严格包括在0和1之间,而对于信道2(V2),返回值将为0。因此,对于图2所示的三次迭代,可以看到,在信道1(V1)中,将获得比特位的序列XX–XX–0,其中XX表示严格包括在0和1之间的数字,而对于信道2至11(V2至V11),将获得序列0–1–0,对于信道12(V12),将获得序列0–XX–XX。
该采样步骤可以是以频率freq2进行采样的单个步骤,也可以是以严格低于freq2的频率进行采样的一系列子步骤c')、c”)、c”'),从而使总采样(即在所有子步骤c')、c”)、c”')之后)产生以频率freq2采样的N个信道。每个采样子步骤相对于前一采样子步骤(例如,在子步骤c')与子步骤c”)之间或者在子步骤c”)与子步骤c”')之间),时移了接收器B的时钟信号h2的半周期,因为对于给定的信道,不可能同时执行采样子步骤。采样子步骤使得能够使用高频时钟信号。例如,对于必须以12GHz采样的数据,可以以3GHz执行四个采样子步骤。因此,在该步骤结束时,存在于N个采样信道中的数据将与时钟h2同步且同相。该方法的以下步骤将可以确定哪些信道数据可以被接收器B使用,即确定哪些数据可以认为是在眼图的眼睛中心。
接下来,在步骤d)中,在(2m+1)个连续信道的组中比较N个信道的数字数据(即,比特位的值),其中m为大于或等于1的整数,并且(2m+1)小于或等于N。然后选择在步骤a)至d)的每次迭代中(2m+1)个连续信道具有相同的数据的(2m+1)个连续信道的组。以图2为例,对于第一次迭代,因此比较12个信道的比特位的值,可以看出信道2至12具有相同的值;因此,可以选择包括11个包含相同数据的连续信道的组V2至V12,包括9个包含相同数据的连续信道的组V2至V10、V3至V11以及V4至V12等等。对于第二次迭代,信道2至11具有相同的值,因此可以选择包括9个连续信道的组V2至V10,以及也包括9个连续信道的组V3至V11等等。
最后,在步骤e)中,选择属于在前一步骤中选择的组的信道的其中一个。从统计角度上讲,如果观察眼图,该信道中包含的数据将是在眼睛中间的那些数据,因此,这些数据被认为是与接收器B的时钟h2同步且同相的。在该步骤中,还定义了表示为P的变量,其等于所选择的信道的编号,即等于所选择的信道的值i。接收器B使用的是第P个信道的数据。
该方法还可以包括就在步骤e)之前执行的步骤d'),步骤d')为在步骤d)的最后一次迭代所选择的组中选择一组。具体地,在步骤d)的最后一次迭代中,可能已经选择了多个组;然而,实际上只有一个信道与接收器B的时钟h2同步且同相,并且在眼图的眼睛中间;因此,需要选择包含眼睛中间的信道的“正确的组”。
如果在步骤d)的迭代结束时仅选择了一组,则所选择的组就是该唯一所选择的组。
如果在步骤d)的迭代结束时选择了多个组,则有各种方法来选择该组:可以选择m值最大的组,即选择包括相同数据的9个连续信道的组,而不是包括相同数据的7个连续信道的组;或者,选择包括最接近信道N/2的连续信道的组(如果N为偶数)或包括最接近信道(N+1)/2的连续信道的组(如果N为奇数)。
也可以通过应用这两种选择标准来选择所选择的组中的其中一组。具体而言,可能有多个具有相同最大数量的相同信道的组,因此必须通过观察哪组包含最接近信道N/2或信道(N+1)/2(根据N的奇偶性)的信道来选择这些组的其中一组。
因此,这使得能够只有唯一一组被选择用于步骤e)中的信道选择。
此外,优选地,在步骤e)中选择的信道是所选择的组的“中间信道”,即,该信道是(2m+1)个连续信道的组中的信道m+1。因此,对于3个信道的组,所选择的信道将是该组的第二个信道,或者对于5个信道的组,所选择的信道将是该组的第三个信道。
在步骤d)中,也可以仅比较属于在前一迭代中选择的组的信道的数据。因此,在步骤d)的第一次迭代中,对所有N个信道进行数据比较,而在随后的迭代中,仅对在前一迭代中选择的组中包含的信道进行数据比较。这样可以加快迭代过程中的组的比较和选择。
在步骤d)中,优选地,首先寻求选择包括最多个包含相同数据的连续信道的组。因此,例如,选择包含9个信道的组而不是包含7个信道的组。因此,在迭代结束时,如果选择两个9个信道的组和三个7个信道的组,则仅在两个9个信道的组中包含的信道上搜索包含相同数据的信道的组。
优选地,在步骤d)期间,针对m的每个可能值,并行地搜索包含相同数据的(2m+1)个连续信道的组。因此,并行地搜索3个信道的组、5个信道的组、7个信道的组等等。
根据一个实施方案,步骤d)还可以包括定义指针,该指针包含在该步骤中选择的行的地址,即第P个信道的地址,并将该地址存储在存储器中。
根据一个实施方案,步骤a)至d)的迭代的停止条件可以是例如由用户选择的定义的迭代次数。典型的迭代次数为1000。
根据另一实施方案,当在步骤d)中仅剩唯一一个所选择的组时,即在步骤d的每次迭代中仅剩唯一一组包含相同数据的(2m+1)个连续信道时,停止条件得到满足。
根据本发明的一个实施方案,m的值选自{1;2;3;4},这使得可以按3个连续信道的组、按5个连续信道的组、按7个连续信道的组以及按9个连续信道的组来比较N个信道的值。
根据一个实施方案,对于所有信道,每个信道之间的时移都是相同的,并且这些信道有规律地进行时移。
根据一个实施方案,步骤b)还包括N个信道的数据的插值,这可以产生比传统延迟电路所传递的延迟(例如,反相器或缓冲器所传递的延迟)更短的时延。因此,两个连续信道之间的延迟更短。通过该插值,可以实现更精细的粒度(granularity),从而在时钟h2的一个周期中获得更多要进行比较的信道。
根据一个实施方案,步骤a)至d)的迭代与发射器A的时钟h1的每次滴答同步。因此,第一次迭代对应于时钟h1的第一个上升沿,第二次迭代对应于时钟h1的第二个上升沿,第I次迭代对应于时钟h1的第I个上升沿,I是大于或等于1的整数。
根据另一个实施方案,步骤a)至d)的迭代具有等于M×freq1的频率,其中M是大于2的整数。因此,第一次迭代例如将在时钟h1的第一个上升沿发生,而第I次迭代将在时钟h1的第(I×M)个上升沿发生。
根据另一个实施方案,步骤a)和d)的迭代与发射器A的时钟h1不同步。以低于时钟h1的频率freq1的频率有规律地发送数据D。
在将数据发送到接收器时,温度波动或者可能不同的发射器和接收器的电源都可能产生较小的可变时延。这具有随时间时移被认为与接收器同步的所选择的信道的效果。因此,所选择的信道将与时钟h2略微不同步,并且实际上与h2同步的信道将是相邻信道的其中一个信道。因此,重要的是要持续地验证所选择的信道是否仍与时钟h2同步,从而不需要修改P的值。
图3示出了根据本发明一个实施方案的同步方法的步骤的示意图,其包括附加步骤,使得能够考虑由电源波动和/或温度波动产生的可能的时延,从而调整P的值。在步骤e)中定义了P的值之后,步骤f)中将数字数据D'从发射器A发送到接收器B,并生成每个信道都包含数字数据D'的N个信道,其中N为大于或等于3的整数,每个第i个信道相对于第(i-1)个信道进行时移,其中i是包括在2和N之间的整数。在生成N个信道之后,以接收器的时钟h2的频率freq2对N个信道进行采样。如在图1的描述中所指出的,可以一次或在多个采样子步骤(步骤c')、c”)和c”'))中对N个信道进行采样,使得总采样对应于以频率freq2进行采样。
在步骤g)中,对在步骤d)中选择并包含第P个信道(P在该方法的步骤e)中定义)的组的(2m+1)个连续信道的数字数据(其从数据D'生成)进行比较。
在步骤h)中,如果在步骤g)中比较的数字数据的值不同,则修改P的值。因此,如果(2m+1)个信道的组的信道m的数据与信道(m+1)的数据不同,则P的值变为(P-1),而如果(2m+1)个信道的组的信道(m+2)的数据与信道(m+1)的数据不同,则P的值变为(P+1)。如果数据相同,则不修改P的值。
然后,在步骤h)中修改或不修改的P的值使得可以定义哪个信道与接收器的时钟信号h2同步,从而定义将哪个信道提供给接收器。
图4示出了能够实现上述方法的根据本发明的用于同步数字数据的装置。该装置包括电路CMF,该电路CMF用于将由发射器A(其具有频率为freq1的时钟信号h1)发送的数字数据D格式化。格式化电路CMF连接到装置的输入端IN,并且配置为从发射器A接收数字数据D并生成相对于彼此时移的N个信道,N是大于或等于3的整数。在图4所示的装置中,格式化电路CMF包括均衡器E,该均衡器E接收数据D并在其差分输出上输出数据D及其补码(因此从均衡器E输出两个不同的信道)。多个反相器(I1至I6以及I7至I12)串联连接到均衡器E的两个输出端。正是反相器(I1至I12)使得在每个信道都包含在装置的输入端IN上接收到的数字数据D的N个信道(此处N=6)之间产生时移。因此,在包含补码数据/>的均衡器E的输出端的第一反相器I1的输出处生成第一信道V1,在包含数据D的均衡器E的输出端的第二反相器I8的输出处生成第二信道V2。
该装置还包括触发器BS,具体为D型触发器,即所谓的“数据触发器”,其能够以接收器B的频率freq2对N个信道进行采样。每个信道包括至少一个触发器BS。
N个信道的每个触发器BS的输出被施加到称为状态机ME的时序数字电路上,因此该时序数字电路接收以频率freq2采样的N个信道作为输入。状态机ME配置为接收N个被采样的信道,比较(2m+1)个连续信道的组中的N个信道的数字数据,选择包含相同数据的至少一组(2m+1)个连续信道,选择所选择的组的信道的其中一个信道并定义P的值。本领域技术人员将能够实现该时序数字电路,并且该时序数字电路的实现不会特别困难。
状态机ME还可以配置为能够在所选择的组中选择一个组。该状态机ME还可以包括存储器并且配置为定义包含所选择的信道的地址的指针,所述地址将被存储在存储器中。
多路复用器MUX也可以出现在状态机ME的输出处,以便在状态机ME比较在状态机ME的输入端接收的N个信道之后接收所述N个信道。在这种情况下,状态机ME还配置为将所选择的信道的地址(例如,借助于指针)作为输入提供给多路复用器MUX,从而可以使所选择的信道的数字数据在多路复用器MUX的输出端传送。
接收器B中包括的处理电路CT_B可以连接到多路复用器MUX的输出端,以便处理接收到的信道的数据。
图5示出了能够实现根据本发明的方法的另一同步装置。该装置也包括格式化电路CMF,该格式化电路CMF可以生成相对于彼此时移的N个信道。在该另一装置中,不使用均衡器E的补码输出均衡器E的非补码输出包括串联的多个缓冲器,其可以生成N个信道及其延迟。在该示例中,示出了6个缓冲器T和6个信道(V1至V6)。因此,第一信道V1在第一缓冲器T的输出端传递,第二信道V2在第二缓冲器T的输出端传递,等等。
接下来,在通过触发器(BS1和BS2)时,以频率freq2对6个信道(更一般的是N个信道)进行采样。在该图中,示出了并联的两级触发器BS1和BS2,因此这里的每个信道包括两个触发器。第一级以频率freq2/2对N个信道进行采样,第二级以频率freq2/2+1/(2×freq2)进行采样。
然而,该装置可以包括单级触发器BS,如图4所示,每个触发器BS都将以频率freq2对N个信道的其中一个信道进行采样,或者该装置可以包括并联的多于两级的触发器BS,触发器BS的每一级都以严格低于freq2的频率对N个信道进行采样,并且触发器BS的所有级一起使得可以获得以频率freq2采样的N个信道,两个连续信道的两个触发器的两个时钟移位时钟信号h2的半周期,即移位1/(2×freq2)。
更一般地,该装置将包括与该方法中的采样子步骤一样多的并联的触发器BS的级。因此,在包括3个采样子步骤(步骤c')、c”)和c”'))的方法中,在装置中将存在并联的三级触发器BS。优选地,该装置的每个信道包括并联的偶数个触发器BS的级。
如果使用多级触发器BS,则每个触发器的级相对于前一级时移了接收器B的时钟信号h2的半周期。因此,对于与第一级不同的每个触发器的级,相对于前一级存在1/(2×freq2)的移位。
这使得可以使用更高频率的信号,也就是说使用具有较高时钟频率的接收器,尽管触发器存在物理限制(尤其是在制造过程中遇到的那些限制),因此无法以高频正确地采样。当前,该频率限制约为6GHz。
该装置还包括称为状态机ME的时序数字电路,其接收所有触发器BS的输出作为输入。从而,这里,由于对于每个生成的信道N存在两级触发器BS,状态机接收两个信号,一个信号从信道的第一触发器BS1输出,而另一个信号从信道的第二触发器BS2输出。更一般地,状态机ME接收的信道的信号与该信道中触发器BS的级一样多。
状态机ME具有与上述相同的作用,即比较(2m+1)个连续信道的组中N个信道的数据,选择包含相同数据的信道的组,然后选择单个信道,并定义P的值,可选地,定义能够识别所选择的信道的指针。
当状态机ME由于在信道中存在多个触发器BS而接收到多个信号时,对于单个信道,该状态机ME通过比较经历了相同采样的信号来比较N个信道的数据。因此,该状态机ME将比较来自第一级触发器BS1的N个信道的所有信号,并且并行地比较来自第二级触发器BS2的N个信道的所有信号。
该装置还包括与装置中的触发器BS的级一样多的多路复用器MUX1、MUX2。因此,在图5中,由于存在两级触发器BS1和BS2,该装置包括两个多路复用器MUX1和MUX2。多路复用器中的一个多路复用器MUX1接收从第一级触发器BS1输出并且通过状态机ME进行比较的N个信道的信号作为输入,而另一个多路复用器MUX2接收从第二级触发器BS2输出并通过状态机ME进行比较的N个信道的信号作为输入。这些多路复用器还分别接收由状态机定义的指针,这使得所述多路复用器能够返回由状态机ME选择的信道作为输出。处理电路CT_B接收表示所选择的信道的多路复用器的输出(d1、d2),从而重建以频率freq2进行采样的该所选择的信道的数据。
根据本发明的另一实施方案,多路复用器包括在状态机ME中,因此状态机的输出直接是以频率freq2进行采样的所选择的信道,或者是由于不同触发器级而以多个采样频率选择的信道的子信道(d1、d2)的其中一个。
根据另一个实施方案,该装置包括锁存器而不是触发器BS,以对N个信道的数据进行采样。需要两个锁存器来代替单个触发器BS。因此,每个信道包括至少两个锁存器。
根据一些实施方案,状态机可以是计算机、微控制器、现场可编程门阵列(FPGA)或专用集成电路(ASIC)。

Claims (10)

1.一种用于同步数字数据(D)的方法,所述数字数据(D)通过具有频率为freq1的时钟信号h1的发射器(A)串行地发送到具有频率为freq2的时钟信号h2的接收器(B),其特征在于,所述方法包括:进行迭代直到停止条件得到满足的步骤a)至d),以及在步骤d)的最后一次迭代之后执行的步骤e),所述步骤a)至e)如下:
步骤a)利用发射器(A)将数字数据发送到接收器(B);
步骤b)生成N个信道,N个信道的每个信道包含由接收器接收的数据,并且每个第i个信道相对于第i-1个信道进行时移,N为大于或等于3的整数,i为包括在2和N之间的整数;
步骤c)以接收器的时钟信号h2的频率freq2对N个信道进行采样,从而生成与时钟信号h2在时间上对准的数字数据;
步骤d)比较2m+1个连续信道的组中的N个信道的数据,并选择在每次迭代中2m+1个连续信道包含相同数据的2m+1个信道的组,其中,m大于或等于1,并且2m+1小于或等于N;
步骤e)选择属于在前一步骤中选择的组的信道的其中一个信道,该信道中包含的数据被认为与接收器的时钟信号h2同步且同相,并将变量P定义为等于所选择的信道的值i。
2.根据权利要求1所述的用于同步数字数据的方法,其中,在步骤d)的第一次迭代过程中,在N个信道上进行2m+1个连续信道的组中的值的比较,并且在随后的迭代过程中,在步骤d)的前一迭代中选择的组中包含的所有2m+1个连续信道上进行2m+1个连续信道的组中的值的比较。
3.根据权利要求1和2的任一项所述的用于同步数字数据的方法,包括在步骤d)的最后一次迭代和步骤e)之间执行的步骤d'),其中在步骤d)的最后一次迭代中选择的组中选择2m+1个连续信道的一组,所选择的一组可能是在步骤d)的最后一次迭代中选择的组;或在步骤d)的最后一次迭代中选择的组中,所选择的一组可能是具有最大m值的组;或在步骤d)的最后一次迭代中选择的组中,如果N为偶数,所选择的一组可能是其连续信道最接近信道N/2的组,如果N为奇数,所选择的一组可能是其连续信道最接近信道(N+1)/2的组。
4.根据权利要求1所述的用于同步数字数据的方法,其中,在步骤e)中选择的信道是在前一步骤中选择的2m+1个连续信道的组中的信道m+1。
5.根据权利要求1所述的用于同步数字数据的方法,其中,所述停止条件选自由用户定义的迭代次数或者当步骤d)中仅剩唯一一组具有相同数据的2m+1个连续信道时。
6.根据权利要求1所述的用于同步数字数据的方法,其中,步骤b)还包括对N个信道的数据进行插值。
7.根据权利要求1所述的用于同步数字数据的方法,其中,m包括在1和4之间。
8.根据权利要求1所述的用于同步数字数据的方法,其中,步骤c)包括多个子步骤,所述子步骤以严格低于频率freq2的频率对N个信道进行采样,使得在所有采样子步骤之后,N个信道以频率freq2进行了采样。
9.根据权利要求1所述的用于同步数字数据的方法,包括在步骤e)之后执行的以下附加步骤:
步骤f),其利用发射器(A)将数字数据发送到接收器(B),生成N个信道,N个信道的每个信道包含由接收器接收的数据,并且每个第i个信道相对于第i-1个信道进行时移,N为大于或等于3的整数,i包括在2和N之间,并且以频率freq2对N个信道进行采样,从而生成与时钟信号h2在时间上对准的数字数据;
步骤g),其比较在步骤d)中选择并包含第P个信道的组的2m+1个连续信道的数字数据,其中P在步骤e)中定义;
步骤h),如果在步骤g)中比较的2m+1个信道的数据的值不同,则修改P的值,使得如果2m+1个信道的组的信道m的数据与信道m+1的数据不同,则P的值变为等于P-1;或者使得如果2m+1个信道的组的信道m+2的数据与信道m+1的数据不同,则P的值变为等于P+1。
10.一种用于同步数字数据的装置,所述装置用于实现根据权利要求1至9的任一项所述的同步方法,所述装置包括:
-用于格式化在所述装置的输入端(IN)接收到的数字数据(D)的电路(CMF),所述电路(CMF)包括N个输出并且连接到所述装置的输入端,所述电路(CMF)配置为生成N个信道,每个信道包含数字数据(D),并且将每个信道相对于在前信道进行时移,N为大于或等于3的整数,并且N个信道对应于所述电路的N个输出;
-触发器(BS),其配置为以低于或等于接收器(B)的时钟频率freq2的频率对N个信道进行采样,所述N个信道包括至少一个触发器;以及
-状态机(ME),其配置为接收至少N个采样的信道作为输入,并比较相同组中包含的2m+1个信道的数据,选择至少一组2m+1个连续信道,选择属于所选择的组的信道,并定义P的值。
CN202010237602.4A 2019-03-29 2020-03-30 串行发送的数字数据的同步方法 Active CN111756517B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1903376 2019-03-29
FR1903376A FR3094593B1 (fr) 2019-03-29 2019-03-29 Procédé de synchronisation de données numériques envoyées en série

Publications (2)

Publication Number Publication Date
CN111756517A CN111756517A (zh) 2020-10-09
CN111756517B true CN111756517B (zh) 2024-04-05

Family

ID=67742636

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010237602.4A Active CN111756517B (zh) 2019-03-29 2020-03-30 串行发送的数字数据的同步方法

Country Status (4)

Country Link
US (1) US10873441B2 (zh)
EP (1) EP3716523B1 (zh)
CN (1) CN111756517B (zh)
FR (1) FR3094593B1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117783836B (zh) * 2024-02-26 2024-06-11 成都电科星拓科技有限公司 Prbs产生和自检测系统、prbs自检测方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999012306A1 (en) * 1997-09-04 1999-03-11 Silicon Image, Inc. System and method for high-speed, synchronized data communication
DE69832454D1 (de) * 1997-03-25 2005-12-29 Koninkl Philips Electronics Nv Datenübertragungssystem, sender und empfänger
CN104579570A (zh) * 2015-01-14 2015-04-29 灿芯半导体(上海)有限公司 数据接收器、数据接收系统和数据传输系统
RU156557U1 (ru) * 2015-06-25 2015-11-10 Общество с ограниченной ответственностью "ОТК" ООО "ОТК" Многоканальный цифровой частотомер
CN204883707U (zh) * 2015-09-08 2015-12-16 四川鸿创电子科技有限公司 一种基于fpga控制的新型多路高速dac同步电路
WO2019054994A1 (en) * 2017-09-13 2019-03-21 Osram Sylvania Inc. TECHNIQUES FOR DECODING COMMUNICATION MESSAGES BASED ON LIGHT

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3128342A (en) * 1961-06-28 1964-04-07 Bell Telephone Labor Inc Phase-modulation transmitter
FR2192747A5 (zh) * 1972-07-07 1974-02-08 Cit Alcatel
JPS5482257A (en) * 1977-12-14 1979-06-30 Tokyo Keiso Kk System for supervising plurality of tank yard
FR2450008A1 (fr) * 1979-02-21 1980-09-19 Portejoie Jean Francois Circuit de synchronisation de signaux numeriques plesiochrones par justification
JPS574630A (en) * 1980-06-12 1982-01-11 Fujitsu Ltd Series data synchronizing system
JPS57162040A (en) * 1981-03-31 1982-10-05 Hitachi Ltd Data checking system
CS230391B1 (cs) * 1982-03-18 1984-08-13 Jilji Krejci Zapojení pro synchronizaci sériového přenosu dat
JPS5933546A (ja) * 1982-08-18 1984-02-23 Mitsubishi Electric Corp デイジタルコンパレ−タ
JPS59178037A (ja) * 1983-03-29 1984-10-09 Fujitsu Ltd 位相整合回路
JPS61288643A (ja) * 1985-06-17 1986-12-18 Fujitsu Ltd 内部同期化装置
JP2560045B2 (ja) * 1987-09-18 1996-12-04 富士通株式会社 ライトデータ取込み回路
JPH01303935A (ja) * 1988-06-01 1989-12-07 Nec Corp 直列/並列変換回路
JPH02246462A (ja) * 1989-03-17 1990-10-02 Fujitsu Ltd 音声合成回路
JPH03109836A (ja) * 1989-09-22 1991-05-09 Fujitsu Ltd ビット・バッファ回路
CA2056046C (en) * 1990-11-27 1996-02-27 Keisuke Okuzono Interface circuit between a plurality of transmission line and a high bit rate data terminal equipment
EP0502260B1 (en) * 1991-03-05 1996-06-12 ALCATEL BELL Naamloze Vennootschap Synchronizing circuit
JP3158213B2 (ja) * 1991-09-12 2001-04-23 富士通株式会社 並列伝送方法および装置
KR970011798B1 (ko) * 1994-11-25 1997-07-16 삼성전자 주식회사 코드분할 다중접속 시스템의 기지국에 있어서 수신장치 및 그 방법
KR0148896B1 (ko) * 1994-12-30 1998-11-02 정장호 디지탈 무선 pbx 시스템
US5790072A (en) * 1995-10-02 1998-08-04 Lucent Technologies, Inc. Method and apparatus for reducing data delay within a multi-channel shared-circuit date processing environment
JP3397975B2 (ja) * 1996-06-07 2003-04-21 三洋電機株式会社 3次元映像のスクランブル方法
US6108349A (en) * 1996-08-22 2000-08-22 Tellabs Operations, Inc. Method and apparatus for registering remote service units in a multipoint communication system
US6904110B2 (en) * 1997-07-31 2005-06-07 Francois Trans Channel equalization system and method
JP3986647B2 (ja) * 1998-01-30 2007-10-03 パイオニア株式会社 記録情報再生装置
US6028668A (en) * 1998-02-04 2000-02-22 Rockwell Collins, Inc. Fiber optic gyroscope having improved readout and modulation index control
JP3706772B2 (ja) * 1999-07-12 2005-10-19 富士通株式会社 半導体集積回路
US20020109879A1 (en) * 2000-08-23 2002-08-15 Wing So John Ling Co-channel modulation
US7463626B2 (en) * 2000-11-21 2008-12-09 Roy Subhash C Phase and frequency drift and jitter compensation in a distributed telecommunications switch
AU2002235260A1 (en) * 2000-12-20 2002-07-01 Primarion, Inc. Pll/dll dual loop data synchronization utilizing a granular fifo fill level indicator
US6807232B2 (en) * 2000-12-21 2004-10-19 National Instruments Corporation System and method for multiplexing synchronous digital data streams
FR2819072B1 (fr) * 2001-01-02 2003-03-28 Cit Alcatel Procede de synchronisation de donnees sur une liaison serie
US20040071109A1 (en) * 2002-10-11 2004-04-15 Samsung Electronics Co, Ltd. Wireless device and network with improved functional architecture
JP4467233B2 (ja) * 2002-12-24 2010-05-26 株式会社日立製作所 位相調整装置、位相調整方法および高速並列信号用スキュー補正装置
US7200767B2 (en) * 2002-12-27 2007-04-03 Texas Instruments Incorporated Maintaining synchronization of multiple data channels with a common clock signal
US6946873B1 (en) * 2004-03-26 2005-09-20 Network Equipment Technologies, Inc. Method and system for recovering and aligning synchronous data of multiple phase-misaligned groups of bits into a single synchronous wide bus
KR100564731B1 (ko) * 2004-08-13 2006-03-28 (주)잉카엔트웍스 네트워크를 통하여 개인 휴대 단말기로 데이터를 전송하는방법 및 그 시스템
DE102005013482B4 (de) * 2005-03-23 2007-04-05 Texas Instruments Deutschland Gmbh Verfahren zur Rückgewinnung digitaler Daten aus einem getakteten seriellen Eingangssignal und getaktete Datenrückgewinnungsschaltung
US7184360B2 (en) * 2005-06-15 2007-02-27 Infineon Technologies, Ag High-speed interface circuit for semiconductor memory chips and memory system including semiconductor memory chips
US7467335B2 (en) * 2005-07-01 2008-12-16 Alcatel-Lucent Usa Inc. Method and apparatus for synchronizing data channels using an alternating parity deskew channel
US20070101087A1 (en) * 2005-10-31 2007-05-03 Peter Gregorius Memory module and memory device and method of operating a memory device
MX2008012395A (es) * 2006-03-29 2008-10-09 Thomson Licensing Sa Video sobre modem de cable.
US7936809B2 (en) * 2006-07-11 2011-05-03 Altera Corporation Economical, scalable transceiver jitter test
JPWO2008099472A1 (ja) * 2007-02-14 2010-05-27 富士通株式会社 データスイッチ方法及び回路
US8503483B2 (en) * 2007-05-04 2013-08-06 Cisco Technology, Inc. Synchronizing media data from multiple data channels for IP network transport
JP5483170B2 (ja) * 2008-09-30 2014-05-07 Tdk株式会社 デジタル信号伝送装置及びデジタル信号伝送方法
JP5532724B2 (ja) * 2009-07-30 2014-06-25 株式会社リコー インタフェース回路及びそれを備えた半導体装置
US8180007B2 (en) * 2010-01-14 2012-05-15 Freescale Semiconductor, Inc. Method for clock and data recovery
US8909509B2 (en) * 2010-10-01 2014-12-09 Rockwell Automation Technologies, Inc. Dynamically selecting master clock to manage non-linear simulation clocks
US8493192B2 (en) * 2010-11-01 2013-07-23 Nxp B.V. Immobilizer circuit
US9014305B2 (en) * 2011-06-23 2015-04-21 Texas Instruments Incorporated Bi-phase communication demodulation techniques
US8705605B1 (en) * 2011-11-03 2014-04-22 Altera Corporation Technique for providing loopback testing with single stage equalizer
US8798207B2 (en) * 2012-06-20 2014-08-05 National Instruments Corporation Synchronizing receivers in a signal acquisition system
US9356770B2 (en) * 2014-03-31 2016-05-31 Stmicroelectronics International N.V. Oversampling CDR which compensates frequency difference without elasticity buffer
US9401799B2 (en) * 2014-08-04 2016-07-26 Stmicroelectronics S.R.L. Synchronization method, and corresponding device and integrated circuit
FR3025086B1 (fr) * 2014-09-02 2016-11-11 E2V Semiconductors Procede et systeme de prise d'images radiologiques medicales avec commande d'arret de la source de rayonnement x
JP6479449B2 (ja) * 2014-12-12 2019-03-06 ラピスセミコンダクタ株式会社 クロックデータリカバリ回路、位相同期回路及び半導体装置
FR3032105B1 (fr) * 2015-01-30 2017-01-27 E2V Semiconductors Capteur radiologique avec detection de rayons x
US10431707B2 (en) * 2015-04-30 2019-10-01 Hewlett Packard Enterprise Development Lp Monolithically integrated photodetector and receiver
US9991984B2 (en) * 2015-07-13 2018-06-05 Terrace Communications Corporation Signal coding for improved spectral quality
FR3043477B1 (fr) * 2015-11-10 2017-11-24 E2V Semiconductors Procede de synchronisation de convertisseurs de donnees par un signal transmis de proche en proche

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69832454D1 (de) * 1997-03-25 2005-12-29 Koninkl Philips Electronics Nv Datenübertragungssystem, sender und empfänger
WO1999012306A1 (en) * 1997-09-04 1999-03-11 Silicon Image, Inc. System and method for high-speed, synchronized data communication
CN104579570A (zh) * 2015-01-14 2015-04-29 灿芯半导体(上海)有限公司 数据接收器、数据接收系统和数据传输系统
RU156557U1 (ru) * 2015-06-25 2015-11-10 Общество с ограниченной ответственностью "ОТК" ООО "ОТК" Многоканальный цифровой частотомер
CN204883707U (zh) * 2015-09-08 2015-12-16 四川鸿创电子科技有限公司 一种基于fpga控制的新型多路高速dac同步电路
WO2019054994A1 (en) * 2017-09-13 2019-03-21 Osram Sylvania Inc. TECHNIQUES FOR DECODING COMMUNICATION MESSAGES BASED ON LIGHT

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
高速串行链路中的一种数据提取方法;窦勇, 张民选, 谢伦国;计算机工程与科学(第03期);86-89 *

Also Published As

Publication number Publication date
US20200313842A1 (en) 2020-10-01
FR3094593B1 (fr) 2021-02-19
EP3716523A1 (fr) 2020-09-30
US10873441B2 (en) 2020-12-22
EP3716523C0 (fr) 2024-06-05
FR3094593A1 (fr) 2020-10-02
CN111756517A (zh) 2020-10-09
EP3716523B1 (fr) 2024-06-05

Similar Documents

Publication Publication Date Title
TWI622270B (zh) 用於平衡高速串列數位介面之信道之間的偏斜之方案
US4785415A (en) Digital data buffer and variable shift register
CN110543437B (zh) 跨时钟域的延迟同步
US5867541A (en) Method and system for synchronizing data having skew
CN109032498B (zh) 一种多fpga的多通道采集系统的波形量化同步方法
US10038450B1 (en) Circuits for and methods of transmitting data in an integrated circuit
KR19990023019A (ko) 위상 이동되고 수신된 데이터 스트림을 마스터 클럭과재동기화하기 위한 방법 및 시스템
US6229358B1 (en) Delayed matching signal generator and frequency multiplier using scaled delay networks
US7283601B2 (en) Timing signal generating system and receiving circuit for transmitting signals at high speed with less circuitry
US7571267B1 (en) Core clock alignment circuits that utilize clock phase learning operations to achieve accurate clocking of data derived from serial data streams having different relative skews
US10892775B1 (en) Transmitting system, apparatus and method for unifying parallel interfaces
CN111756517B (zh) 串行发送的数字数据的同步方法
JPH08149120A (ja) 非同期シリアルデータ受信装置
JP4448076B2 (ja) データ送受信回路のタイミング調整回路、lsi及びデータ送受信システム
US7793021B2 (en) Method for synchronizing a transmission of information and a device having synchronizing capabilities
KR101076109B1 (ko) 패턴 삽입을 이용한 수신 데이터의 스큐 보정 방법 및 그 장치
US5561691A (en) Apparatus and method for data communication between two asynchronous buses
US7692564B2 (en) Serial-to-parallel conversion circuit and method of designing the same
EP1612690B1 (en) Apparatus and method for receiving parallel data
US6137851A (en) System and method for synchronizing a signal with respect to another signal
US8923440B1 (en) Circuitry for padded communication protocols
US9715914B1 (en) Polyphase buffer for rate-conversion
CN114115443A (zh) 一种跨时钟域的数据信号同步方法、系统、设备以及介质
US20070116165A1 (en) Asynchronous transmission device, asynchronous transmission method
EP3264277A1 (en) Method and apparatus for data detection and event capture

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant