CN111615731B - 存储器件及其编程方法 - Google Patents

存储器件及其编程方法 Download PDF

Info

Publication number
CN111615731B
CN111615731B CN202080000923.0A CN202080000923A CN111615731B CN 111615731 B CN111615731 B CN 111615731B CN 202080000923 A CN202080000923 A CN 202080000923A CN 111615731 B CN111615731 B CN 111615731B
Authority
CN
China
Prior art keywords
plane
programming
memory cells
memory
planes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080000923.0A
Other languages
English (en)
Other versions
CN111615731A (zh
Inventor
李海波
张超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202111341171.7A priority Critical patent/CN114171092A/zh
Publication of CN111615731A publication Critical patent/CN111615731A/zh
Application granted granted Critical
Publication of CN111615731B publication Critical patent/CN111615731B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G11C16/3481—Circuits or methods to verify correct programming of nonvolatile memory cells whilst programming is in progress, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate programming
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits

Landscapes

  • Read Only Memory (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)

Abstract

一种用于存储器件的编程方法，其包括：同时开始对第一平面和第二平面进行编程；以及当第一平面已经被成功编程并且第二平面还没有被成功编程时，绕过第一平面并且保持对第二平面的编程。

Description

存储器件及其编程方法
技术领域
本发明涉及存储器件及其编程方法，更具体地，涉及用于消除编程干扰的存储器件及其编程方法。
背景技术
最近，半导体存储器领域受到越来越多的关注。半导体存储器可以是易失性的或非易失性的。非易失性半导体存储器件即使在未通电的情况下也能够保持数据，因此已经广泛用于蜂窝电话、数码相机、个人数字助理、移动计算设备、非移动计算设备和其它设备中。
根据存储器阵列的结构上的配置，存储器件可以分类为单平面型和多平面型。单平面型存储器件包括布置在单个平面中的存储器阵列，多平面型存储器件包括布置在多个平面中的存储器阵列。当对多平面型存储器件进行编程时，两个或更多平面可以根据多平面编程方案同时被编程和被验证，以提高编程效率。然而，当多平面型存储器件包含缺陷平面(或劣化平面)时，正常平面和缺陷平面(或劣化平面)二者都将被重复地编程以试图将数据编程到缺陷平面(或劣化平面)中，这降低了编程速度，降低了编程效率，并且导致正常平面中的编程干扰。
因此，需要提供一种存储器件及其编程方法，该存储器件及其编程方法绕过某些平面例如正常平面，以使得正常平面不会遭受不必要的编程脉冲的编程压力。
发明内容
因此，本发明的目的是提供一种存储器件和相关的编程方法，以消除编程干扰。
本发明公开了一种用于存储器件的编程方法。该编程方法包括：同时开始对第一平面和第二平面进行编程；以及当第一平面已经被成功编程并且第二平面还没有被成功编程时，绕过第一平面并且保持对第二平面的编程。
本发明还公开了一种存储器件。该存储器件包括第一平面、第二平面和控制电路。该控制电路被配置为根据所述编程方法控制第一平面和第二平面。该编程方法包括：同时开始对第一平面和第二平面进行编程；以及当第一平面已经被成功编程并且第二平面还没有被成功编程时，绕过第一平面并且保持对第二平面的编程。
在阅读了在各种附图中示出的优选实施例的以下详细描述之后，本发明的这些和其它目的对于本领域普通技术人员来说无疑将变得显而易见。
附图说明
图1是根据本发明的实施例的存储器件的框图。
图2是图1中所示出的存储器件的平面的示意图。
图3是根据本发明的实施例的对图1中所示出的存储器件进行编程的编程方法的流程图。
图4是示出了根据本发明的实施例的编程电压的波形的示意图。
图5是根据本发明的实施例的对图1中所示出的存储器件进行编程的编程方法的流程图。
图6是根据本发明的实施例的图1中所示出的控制电路中的所选定电路的示意图。
具体实施方式
图1是根据本发明的实施例的存储器件10的框图。存储器件10可以具有双平面结构，并且可以包括控制电路100、字线驱动器120、多个位线驱动器131、132和多个平面(也称为存储器平面)141、142。
简单地说，平面141、142可以被同时编程和验证。当平面141(也称为第一平面)已经被成功编程，但是平面142还没有被成功编程时，可以绕过平面141，并且平面142(也称为第二平面)仍然可以被编程。一旦平面141通过所有验证，通过绕过平面141不进行后续编程，减少了试图向平面141施加不必要的编程脉冲所花费的时间，并且消除了平面141中的编程干扰。
请同时参考图2，其为图1中所示的存储器件10的平面141、142的示意图。平面141可以被分为多个块141B1到141Bi。块141B1到141Bi中的每一个块包括多个串，这些串可以是NAND串。每个串可以包括分别串联连接的两个选择单元和多个存储器单元，但不限于此。布置在一个串的顶部的选择单元被配置为将该串连接到多个位线BL11到BL1m，并且可以通过向串选择线SSL1施加适当的电压来控制。布置在一个串底部的选择单元被配置为将该串连接到公共源极线CSL1，并且可以通过向接地选择线GSL1施加适当的电压来控制。在各串中的存储器单元的控制栅极分别连接到多个字线WL11到WL1n。
类似地，平面142可以被分为多个块142B1到142Bi。块142B1到142Bi中的每个块包括多个串，这些串可以是NAND串。每个串可以包括分别串联连接的两个选择单元和多个存储器单元，但不限于此。布置在一个串的顶部的选择单元被配置为将该串连接到多个位线BL21到BL2m，并且可以通过向串选择线SSL2施加适当的电压来控制。布置在一个串底部的选择单元被配置为将该串连接到公共源极线CSL2，并且可以通过向接地选择线GSL2施加适当的电压来控制。在各串中的存储器单元的控制栅极分别连接到多个字线WL21到WL2n。
如图2中所示，平面141、142具有相同的结构(或镜像结构)。虽然在实施例中使用了双平面结构，但是应当理解的是，在本发明的范围内也可以采用其它数量的平面。此外，二维平面存储器结构、三维堆叠结构、NAND闪存结构和/或NOR闪存结构可以在平面141、142中实现。块141B1到141Bi和142B1到142Bi中的每个块可以被划分为如虚线所示的多个页。在一些实施例中，块是常规的擦除的单位，页是常规的编程的单位。然而，也可以使用其它擦除/编程单元。通常，位线BL11到BL1m或BL21到BL2m分别在垂直于字线WL11到WL1n或WL21到WL2n的方向上在串的顶部运行，其中i、m和n是大于1的整数，但不限于此。
本领域的技术人员将理解的是，一个串中的存储器单元的数目并不限制本发明的范围。此外，串中的存储器单元可以是浮栅晶体管或电荷捕获晶体管。每个存储器单元可以存储1比特数据或两比特或更多比特数据，因此可以是单层单元(SLC)类型、多层单元(TLC)类型、三层单元(TLC)类型、四层单元(QLC)类型或更高层类型。每个存储器单元可以保持Q个可能的编程状态中的一个状态，其中Q是等于或大于2的正整数，一般来说，对于SLC，Q＝2，对于MLC，Q＝4，对于TLC，Q＝8，以及对于QLC，Q＝16。
控制电路100可以耦合到字线驱动器120和位线驱动器131、132。字线驱动器120可以经由串选择线SSL1、字线WL11到WL1n和接地选择线GSL1耦合到平面141。字线驱动器120可以经由串选择线SSL2、字线WL21到WL2n和接地选择线GSL2耦合到平面142。位线驱动器131可以经由位线BL11到BL1m耦合到平面141。位线驱动器132可以经由位线BL21到BL2m耦合到平面142。平面141中的存储器单元阵列可以由字线WL11到WL1n和位线BL11到BL1m来寻址，平面142中的存储器单元阵列可以由字线WL21到WL2n和位线BL21到BL2m来寻址。
控制电路100可以是控制器、嵌入式微处理器、微控制器等。控制电路100可以与外部主机通信，以接收存储在平面141、142中的数据，并且发送从平面141、142提取的数据。控制电路100可以从外部主机接收命令、地址或数据，并且生成位线地址信号Scadr1、Scadr2和字线地址信号Sradr。字线驱动器120可以响应于来自控制电路100的字线地址信号Sradr来操作，以选择用于读取、编程、擦除和验证操作的字线。位线驱动器131、132可响应于来自控制电路100的位线地址信号Scadr1、Scadr2而操作，以产生位线信号来选择用于读取、编程、擦除和验证操作的位线。在一些实施例中，控制电路100包括用于为读取、编程、擦除和验证操作提供电压的电压参考电路，并且位线驱动器131、132和字线驱动器120包括用于选择电压的开关。在其它实施例中，位线驱动器131、132和字线驱动器120包括电压生成电路，并且控制电路100提供数字控制信息以指示位线驱动器131、132和字线驱动器120来驱动位线BL11到BL1m、BL21到BL2m和字线WL11到WL1n、WL21到WL2n上的各种电压。然而，产生电压或将电压引导至位线BL11到BL1m、BL21到BL2m以及字线WL11到WL1n、WL21到WL2n的方式并不限制本发明的范围。
图3是根据本发明的实施例的编程方法30的流程图，该编程方法30用于对图1中所示的存储器件10进行编程。编程方法30可以被编译为程序代码。方法30可以由控制电路100执行，并且包括以下步骤：
步骤S300：开始。
步骤S302：同时开始对第一平面和第二平面进行编程。
步骤S304：当第一平面已经被成功编程并且第二平面还未被成功编程时，绕过第一平面并且继续对第二平面进行编程。
步骤S306：结束。
在步骤S302中，控制电路100同时开始对存储器件10的两个平面(例如，平面141、142)或多于两个平面进行编程，以实现其中可以同时对两个或更多平面进行编程和验证的多平面编程方案。然而，在步骤S302中，当平面141已经被成功编程但是平面142还没有被成功编程时，平面141被绕过并且平面142仍然被编程。通过在平面141通过所有验证后绕过平面141，可以消除编程干扰。
例如，控制电路100可以采用增量阶跃脉冲编程(ISPP)方案来对平面141、142进行编程。请参考图4，其为示出了本发明的实施例的编程电压波形的示意图。多个编程脉冲Vpp1到Vpp6可以以递增的幅度施加到块，并且每个连续的编程脉冲(例如，编程脉冲Vpp2)可以超过紧接在先的编程脉冲(例如，编程脉冲Vpp1)一个编程步长。编程步长可以根据编程状态或其它要求而变化。编程脉冲Vpp1可以施加到平面141、142二者，以同时开始对平面141、142进行编程。另一方面，如果在施加编程脉冲Vpp5之前块141B1已经被成功编程，则块141B1可以仅受编程脉冲Vpp1到Vpp4的影响，但是绕过随后的编程脉冲Vpp5、Vpp6。因此，块141B1将不会遭受以下不必要的编程脉冲Vpp5、Vpp6的编程压力，然而块142B1需要被更多的编程脉冲(即，编程脉冲Vpp5、Vpp6)编程并持续更长的时间(因为编程脉冲的数量更大)，从而消除或至少减少块141B1中的编程干扰。
块141B1可以被编程达对应于编程脉冲Vpp1到Vpp4的第一编程脉冲计数(等于4)，并且块142B1可以被编程达对应于编程脉冲Vpp1到Vpp6的第二编程脉冲计数(等于6)。第一编程脉冲计数小于第二编程脉冲计数。可以对块142B1进行编程直到达到最大编程脉冲计数Cpmax(也称为预先确定的编程脉冲计数)(例如，等于6)。如果块142B1仍未被成功编程，则块142B1可被识别为有缺陷的块。由于编程脉冲Vpp6是对应于最大编程脉冲计数Cpmax的最后一个编程脉冲，所以控制电路100可以停止对块142B1进行编程。尽管控制电路100非同时地结束对(未成功编程的或成功编程的)块141B1、142B1的编程，但控制电路100同时开始对块141B2(的第一存储器单元)以及块142B2(的第二存储器单元)进行编程，该块141B2(的第一存储器单元)后跟有块141B1(的第三存储器单元)，该块142B2(的第二存储器单元)后跟有块142B2(的第四存储器单元)。从对块141B1进行编程的开始到对块141B2进行编程的开始的时间长度取决于从对块142B1进行编程的开始到对块142B2进行编程的开始的时间长度。换句话说，对两个块(例如，块141B1、142B1)进行编程的时间长度是基于较大编程脉冲计数的块而不是较小编程脉冲计数的块来确定的，该较大编程脉冲计数的块可以是有缺陷的块或劣化的块，该较小编程脉冲计数的块可以是正常的块。
图5是根据本发明的实施例的编程方法50的流程图，该编程方法50用于对图1中所示的存储器件10进行编程。编程方法50可以被编译为程序代码。方法50可以由控制电路100执行，并且包括以下步骤：
步骤S500：开始。
步骤S502：施加编程脉冲。
步骤S504：增加编程脉冲计数Cp。
步骤S506：绕过至少一个被成功编程的平面。
步骤S508：确定是否所有平面都被绕过。如果是，转到步骤S514；否则，转到步骤S510。
步骤S510：确定编程脉冲计数Cp是否小于最大编程脉冲计数Cpmax。如果是，转到步骤S502；否则，转到步骤S512。
步骤S512：指示编程失败。
步骤S514：结束。
在多平面编程开始时，在步骤S500中，平面141、142被初始化用于编程。控制电路100将编程脉冲计数Cp和验证计数Cvf设置为诸如0的值(即，Cp＝0，Cvf＝0)。在步骤S502中，控制电路100同时开始对平面141(的块141B1或页)的第一存储器单元和第二平面142(的块142B1或页)的第二存储器单元进行编程。字线驱动器120可以向平面141、142的选定的字线施加编程脉冲(例如，编程脉冲Vpp1)。在步骤S504中，控制电路100将编程脉冲计数Cp递增1(Cp＝1)。
然后，控制电路100可以验证平面141的第一存储器单元和平面142的第二存储器单元或是否已经被成功编程。在一些实施例中，可以在图4中所示的每个编程脉冲之后施加验证脉冲，用于验证每个存储器单元的阈值电压。在一些实施例中，控制电路100可以验证第一存储器单元和第二存储器单元是否已经达到一个或多个编程状态。在一些实施例中，可以分别从所选择的位线上的第一存储器单元和第二存储器单元读取数据。如果数据读取不正确，则控制电路100可以将相应的第一存储器单元或相应的第二存储器单元验证为不合格。如果数据读取是正确的，则控制电路100可以将相应的第一存储器单元或相应的第二存储器单元验证为合格。在第一存储器单元和第二存储器单元的验证之后，控制电路100将验证计数Cvf递增1(Cvf＝1)。在一些实施例中，如果超过相应预设数量的第一存储器单元或第二存储器单元未能达到编程状态中的一个编程状态，则控制电路100将验证第一存储器单元或第二存储器单元为不合格。如果少于相应的预设数量的第一存储器单元或第二存储器单元未能达到编程状态，则控制电路100将验证平面141、142为合格。在一些实施例中，如果对于编程状态中的每个编程状态，无法被成功编程的第一存储器单元或第二存储器单元的数量小于相应的预设数量，则第一存储器单元或第二存储器单元被确定为合格。
为了减少编程干扰，如果任何平面已经被成功编程(并且被验证为合格)，则控制电路100在步骤S506中在接下来的编程中绕过(成功编程的)平面。然而，控制电路100继续对另一个平面进行编程，该另一个平面在步骤S506中尚未被成功编程。控制电路100将暂停信号Sss1设置为逻辑低，同时将主信号Smn保持为逻辑高，以绕过平面141并且继续对平面142的编程。一旦平面141通过所有验证，通过挂起平面141，可以消除编程干扰。在一些实施例中，当小于预设数量的第一存储器单元还没有被验证为合格，但是大于预设数量的第二存储器单元已经被验证为不合格时，平面141被挂起并且平面142仍然被编程。平面141的第一存储器单元将在随后的编程中被绕过和保留，而平面142的第二存储器单元仍将在随后的编程中被编程。换句话说，对平面141的第一存储器单元的第一编程过程和对平面142的第二存储器单元的第二编程过程同时开始但不同时结束。通过当平面141的第一存储器单元被绕过时挂起平面141，可以消除平面141中的编程干扰。
在步骤S508中，控制电路100确定针对多平面编程方案的平面141、142中的所有平面是否都被绕过。如果平面141、142中的所有平面都被绕过，则多平面编程方案完成。如果平面141、142中的任何一个平面还没有被挂起，则在步骤S510中，控制电路100确定编程脉冲计数Cp是否小于最大编程脉冲计数Cpmax。如果编程脉冲计数Cp(例如，Cp＝1)小于最大编程脉冲计数Cpmax(例如，Cpmax＝6)，则控制电路100在步骤S402到S408之上进行重复，直到编程脉冲计数Cp达到最大编程脉冲计数Cpmax。例如，在步骤S502中，将另一编程脉冲(例如，编程脉冲Vpp2、Vpp3、…、或Vpp6顺序地)施加到非绕过的平面的所选择的字线，并且在步骤S504中，控制电路100将编程脉冲计数Cp再次增加1。
如果在施加编程脉冲Vpp4之后，平面141的第一存储器单元被绕过，则编程脉冲计数Cp增加到4以用作第一编程脉冲计数。此外，验证计数Cvf可以不小于4，以用作用于待验证的第一存储器单元的第一次数。类似地，如果在施加编程脉冲Vpp6之后平面142的第二存储器单元被绕过，则编程脉冲计数Cp增加到6以用作第二编程脉冲计数。替代地，如果在施加最后一个编程脉冲(即，编程脉冲Vpp6)之后，平面142的第二存储器单元不能被成功编程(并且因此可能被禁用)，则编程脉冲计数Cp也增加到6，这等于最大编程脉冲计数Cpmax。在这些情况下，验证计数Cvf可以不小于6，以用作用于待验证的第二存储器单元的第二次数。对应于第一存储器单元的第一编程脉冲计数小于对应于第二存储器单元的第二编程脉冲计数。用于待验证的第一存储器单元的第一次数小于用于待验证的第二存储器单元的第二次数。
由于在施加编程脉冲Vpp5之前第一存储器单元已经被成功编程，所以第一存储器单元可以仅受编程脉冲Vpp1到Vpp4的影响，但是绕过随后的编程脉冲Vpp5、Vpp6。因此，第一存储器单元将不会遭受随后的编程脉冲Vpp5、Vpp6的编程压力，而第二存储器单元需要被更多的编程脉冲Vpp5、Vpp6编程更长的时间，从而消除或至少减少块141B1中的编程干扰。
如果编程脉冲计数Cp(或第二编程脉冲计数)等于或大于最大编程脉冲计数Cpmax，则在步骤S512中向控制电路100发送编程失败报告，以便报告针对非绕过的平面(例如，平面142)的编程失败(如果存在)。换句话说，第二存储器单元可以被编程，直到达到最大编程脉冲计数Cpmax。在一些实施例中，当编程脉冲计数Cp(或第二编程脉冲计数)等于最大编程脉冲计数Cpmax时，控制电路100可以停止对第二存储器单元的编程。
值得注意的是，本领域技术人员可以容易地进行不同的替换和修改。例如，为了绕过平面141(的第一存储器单元)，可以阻断平面选择信号或块选择信号。替代地，取消选择平面141的所有字线WL21到WL2n或所有位线BL11到BL1m，以绕过平面141(的第一存储器单元)。图6是根据本发明的实施例的图1中所示出的控制电路100中的所选定电路的示意图。控制电路100可以包括AND栅极101和102，以分别控制对平面141和142的接入。AND栅极101可以接收平面地址信号Spr1、禁用信号Sdb1、主信号Smn或挂起信号Sss1，以产生平面选择信号Ssp1。AND栅极102可以接收平面地址信号Spr2、禁用信号Sdb2、主信号Smn或挂起信号Sss2，以产生平面选择信号Ssp2。在一些实施例中，控制电路100可以将主信号Smn设置为逻辑高以继续对存储器件10的编程，并且将主信号Smn设置为逻辑低以停止对存储器件10的编程。在一些实施例中，当接收到编程失败报告时，控制电路100可以生成禁用信号Sdb1、Sdb2，该编程失败报告可以指示在退出编程验证操作时的编程结果。在一些实施例中，挂起信号Sss1、Sss2可以指示验证结果是合格还是不合格。
在一些实施例中，禁用信号Sdb1、Sdb2可以与编程状态计数器、验证计数Cvf、编程脉冲计数Cp或最大编程脉冲计数Cpmax相关联。最大编程脉冲计数Cpmax可以定义将编程脉冲施加到平面141、142的最大次数。编程状态计数器可以与目标编程状态或当前编程状态相关联。具体地，第一存储器单元和第二存储器单元可以最初被设置为擦除状态，并且随后，可以在第一存储器单元和第二存储器单元上执行一系列编程验证操作，以将第一存储器单元和第二存储器单元编程为各自的目标编程状态。该一系列编程验证操作可从最低编程状态开始，并且前进到较高编程状态，直到选定的存储器单元的阈值电压达到相应目标编程状态的相应验证电压电平。在一些实施例中，可以分别将验证电压选择为编程状态的阈值电压分布曲线的最小阈值电压。每个编程验证操作可以包括编程操作和后续验证操作。
控制电路100可以根据平面选择信号Ssp1产生位线地址信号Scadr1，根据平面选择信号Ssp2产生位线地址信号Scadr2，并且根据平面选择信号Ssp1、Ssp2产生字线地址信号Sradr。在一些实施例中，当确定挂起平面141时，控制电路100可以将挂起信号Sss1设置为逻辑低，AND栅极101可以通过将平面选择信号Sss1设置为逻辑低，响应于挂起信号Sss1来阻断平面选择信号Sss1，并且控制电路100可以生成字线地址信号Sradr和位线地址信号Scadr1以取消选择平面141的字线WL11到WL1n和位线BL11到BL1m。类似地，当确定挂起平面142时，控制电路100可以将挂起信号Sss2设置为逻辑低，AND栅极102可以通过将平面选择信号Ssp2设置为逻辑低，响应于挂起信号Sss2来阻断平面选择信号Ssp2，并且控制电路100可以生成字线地址信号Sradr和位线地址信号Scadr2以取消选择平面142的字线WL21到WL2n和位线BL21到BL2m。例如，字线WL11到WL1n、WL21到WL2n或位线BL11到BL1m、BL21到BL2m可以处于浮动状态、受低电压的影响或接地，以便取消选择字线WL11到WL1n、WL21到WL2n或位线BL11到BL1m、BL21到BL2m。
在一些实施例中，AND栅极101可以接收代替平面地址信号Spr1的第一块地址信号，以产生第一块选择信号(代替平面选择信号Ssp1)，并且AND栅极102可以接收代替平面地址信号Spr2的第二块地址信号，以产生第二块选择信号(代替平面选择信号Ssp2)。控制电路100可以根据第一块选择信号产生位线地址信号Scadr1，根据第二块选择信号产生位线地址信号Scadr2，并且根据第一块选择信号和第二块选择信号产生字线地址信号Sradr。在一些实施例中，当确定挂起块141B1时，控制电路100可以将挂起信号Sss1设置为逻辑低，AND栅极101可以通过将第一块选择信号设置为逻辑低，响应于挂起信号Sss1来阻断第一块选择信号，并且控制电路100可以生成字线地址信号Sradr和位线地址信号Scadr1以取消选择平面141的字线WL11到WL1n和位线BL11到BL1m。类似地，当确定挂起块142B1时，控制电路100可以将挂起信号Sss2设置为逻辑低，并且AND栅极102可以通过将第二块选择信号设置为逻辑低，响应于挂起信号Sss2来阻断第二块选择信号，并且控制电路100可以生成字线地址信号Sradr和位线地址信号Scadr2以取消选择平面142的字线WL21到WL2n和位线BL21到BL2m。
总的来说，本发明同时编程存储器件的至少两个平面，以实现多平面编程方案。当至少一个平面已经被成功编程但另一个平面还没有被成功编程时，至少一个平面被绕过而另一个平面仍在被编程。一旦所述至少一个平面通过所有验证，通过绕过该至少一个平面，可以消除该至少一个平面中的编程干扰。
本领域技术人员将容易观察到的是，在保持本发明的教导的同时，可以对器件和方法进行许多修改和变更。因此，上述公开内容应当被解释为仅受所附权利要求的边界和界限的限制。

Claims (16)

1.一种用于存储器件的编程方法，所述编程方法包括：
同时开始对第一平面和第二平面进行编程；
验证所述第一平面的第一存储器单元和所述第二平面的第二存储器单元是否已经被成功编程；以及
当验证所述第一平面的第一存储器单元已经被成功编程并且所述第二平面的第二存储器单元还没有被成功编程时，绕过所述第一平面的第一存储器单元，所述第一平面被挂起，并且保持对所述第二平面的第二存储器单元进行编程，其中，所述绕过所述第一平面的第一存储器单元包括：
阻断平面选择信号；
阻断块选择信号；
取消选择所述第一平面的所有字线；或
取消选择所述第一平面的所有位线。
2.根据权利要求1所述的编程方法，还包括：
同时开始对所述第一平面的多个第一存储器单元和所述第二平面的多个第二存储器单元进行编程；以及
当少于预设数量的所述多个第一存储器单元尚未被成功编程并且多于所述预设数量的所述多个第二存储器单元尚未被成功编程时，绕过所述多个第一存储器单元并且保持对所述多个第二存储器单元进行编程。
3.根据权利要求2所述的编程方法，其中，针对所述多个第一存储器单元的第一编程过程和针对所述多个第二存储器单元的第二编程过程被同时启动，但不同时结束。
4.根据权利要求3所述的编程方法，还包括：
在所述第一编程过程和所述第二编程过程完成之后，同时开始对所述第一平面的多个第三存储器单元和所述第二平面的多个第四存储器单元进行编程，其中，所述多个第一存储器单元后跟有所述多个第三存储器单元，其中，所述多个第二存储器单元后跟有所述多个第四存储器单元。
5.根据权利要求2所述的编程方法，其中，所述多个第一存储器单元对应于第一编程脉冲计数，其中，所述多个第二存储器单元对应于第二编程脉冲计数，其中，所述第一编程脉冲计数小于所述第二编程脉冲计数。
6.根据权利要求5所述的编程方法，还包括：
当所述第二编程脉冲计数大于预先确定的编程脉冲计数时，报告针对所述第二平面的编程失败。
7.根据权利要求2所述的编程方法，还包括：
验证所述多个第一存储器单元和所述多个第二存储器单元是否已经被成功编程，其中，用于待验证的所述多个第一存储器单元的第一次数小于用于待验证的所述多个第二存储器单元的第二次数。
8.根据权利要求1所述的编程方法，其中，所述同时开始对所述第一平面和所述第二平面进行编程的步骤包括同时开始对多个平面进行编程，其中，所述多个平面包括所述第一平面和所述第二平面，其中，所述多个平面中被成功编程的平面被绕过，并且所述多个平面中的其它平面保持被编程。
9.一种存储器件，其包括：
第一平面；
第二平面；以及
控制电路，其被配置为根据编程方法控制所述第一平面和所述第二平面，其中，所述编程方法包括：
同时开始对第一平面和第二平面进行编程；
验证所述第一平面的第一存储器单元和所述第二平面的第二存储器单元是否已经被成功编程；以及
当验证所述第一平面的第一存储器单元已经被成功编程并且所述第二平面的第二存储器单元还没有被成功编程时，绕过所述第一平面的第一存储器单元，所述第一平面被挂起，并且保持对所述第二平面的第二存储器单元进行编程，其中，所述绕过所述第一平面的第一存储器单元包括：
阻断平面选择信号；
阻断块选择信号；
取消选择所述第一平面的所有字线；或
取消选择所述第一平面的所有位线。
10.根据权利要求9所述的存储器件，其中，所述编程方法还包括：
同时开始对所述第一平面的多个第一存储器单元和所述第二平面的多个第二存储器单元进行编程；以及
当少于预设数量的所述多个第一存储器单元尚未被成功编程并且多于所述预设数量的所述多个第二存储器单元尚未被成功编程时，绕过所述多个第一存储器单元并且保持对所述多个第二存储器单元进行编程。
11.根据权利要求10所述的存储器件，其中，针对所述多个第一存储器单元的第一编程过程和针对所述多个第二存储器单元的第二编程过程被同时启动，但不同时结束。
12.根据权利要求11所述的存储器件，其中，所述编程方法还包括：
在所述第一编程过程和所述第二编程过程完成之后，同时开始对所述第一平面的多个第三存储器单元和所述第二平面的多个第四存储器单元进行编程，其中，所述多个第一存储器单元后跟有所述多个第三存储器单元，其中，所述多个第二存储器单元后跟有所述多个第四存储器单元。
13.根据权利要求10所述的存储器件，其中，所述多个第一存储器单元对应于第一编程脉冲计数，其中，所述多个第二存储器单元对应于第二编程脉冲计数，其中，所述第一编程脉冲计数小于所述第二编程脉冲计数。
14.根据权利要求13所述的存储器件，其中，所述编程方法还包括：
当所述第二编程脉冲计数大于预先确定的编程脉冲计数时，报告针对所述第二平面的编程失败。
15.根据权利要求10所述的存储器件，其中，所述编程方法还包括：
验证所述多个第一存储器单元和所述多个第二存储器单元是否已经被成功编程，其中，用于待验证的所述多个第一存储器单元的第一次数小于用于待验证的所述多个第二存储器单元的第二次数。
16.根据权利要求9所述的存储器件，其中，所述同时开始对所述第一平面和所述第二平面进行编程的步骤包括同时开始对多个平面进行编程，其中，所述多个平面包括所述第一平面和所述第二平面，其中，所述多个平面中被成功编程的平面被绕过，并且所述多个平面中的其它平面保持被编程。
CN202080000923.0A 2020-04-23 2020-04-23 存储器件及其编程方法 Active CN111615731B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111341171.7A CN114171092A (zh) 2020-04-23 2020-04-23 存储器件及其编程方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/086332 WO2021212399A1 (en) 2020-04-23 2020-04-23 Memory device and programming method thereof

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202111341171.7A Division CN114171092A (zh) 2020-04-23 2020-04-23 存储器件及其编程方法

Publications (2)

Publication Number Publication Date
CN111615731A CN111615731A (zh) 2020-09-01
CN111615731B true CN111615731B (zh) 2021-11-23

Family

ID=72202745

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202080000923.0A Active CN111615731B (zh) 2020-04-23 2020-04-23 存储器件及其编程方法
CN202111341171.7A Pending CN114171092A (zh) 2020-04-23 2020-04-23 存储器件及其编程方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202111341171.7A Pending CN114171092A (zh) 2020-04-23 2020-04-23 存储器件及其编程方法

Country Status (5)

Country Link
US (2) US11615849B2 (zh)
JP (2) JP7494287B2 (zh)
KR (1) KR20220018060A (zh)
CN (2) CN111615731B (zh)
WO (1) WO2021212399A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022155809A1 (zh) * 2021-01-20 2022-07-28 华为技术有限公司 一种数据处理方法及相关装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101933095A (zh) * 2008-02-04 2010-12-29 莫塞德技术公司 具有可配置页面尺寸的非易失性存储器设备
CN102449701A (zh) * 2009-04-08 2012-05-09 桑迪士克3D有限责任公司 具有垂直位线的可重编程非易失性存储器元件的三维阵列
CN102549672A (zh) * 2009-07-08 2012-07-04 桑迪士克技术有限公司 用于非易失性存储器的优化页编程顺序
CN103137203A (zh) * 2011-11-21 2013-06-05 三星电子株式会社 非易失性存储装置、存储系统和控制器操作方法
CN103177764A (zh) * 2011-12-22 2013-06-26 爱思开海力士有限公司 半导体存储器件及其操作方法

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4415889A (en) * 1980-12-18 1983-11-15 Rca Corporation Raster-scanned CRT display system with improved positional resolution for digitally encoded graphics
US4689765A (en) * 1983-01-28 1987-08-25 Digital Equipment Corporation Groups of tag signals for data store in multi-plane set of buffers
JPS63245567A (ja) * 1987-03-31 1988-10-12 Toshiba Corp 画像処理装置
JPH0812230B2 (ja) * 1988-09-06 1996-02-07 株式会社日立製作所 Ｉｃ試験装置
US5146211A (en) * 1990-08-10 1992-09-08 Ncr Corporation Bit mapped color cursor
US20050010717A1 (en) 2003-07-07 2005-01-13 Soo-Ching Ng Access and data management method using double parallel tracks for flash memory cells
US7173852B2 (en) * 2003-10-03 2007-02-06 Sandisk Corporation Corrected data storage and handling methods
JP2005135466A (ja) * 2003-10-29 2005-05-26 Matsushita Electric Ind Co Ltd 半導体記憶装置
US8504798B2 (en) 2003-12-30 2013-08-06 Sandisk Technologies Inc. Management of non-volatile memory systems having large erase blocks
JP4261461B2 (ja) * 2004-11-05 2009-04-30 株式会社東芝 半導体集積回路装置、及びそれを用いた不揮発性メモリシステム
US7315916B2 (en) * 2004-12-16 2008-01-01 Sandisk Corporation Scratch pad block
US20060184718A1 (en) * 2005-02-16 2006-08-17 Sinclair Alan W Direct file data programming and deletion in flash memories
US20070220234A1 (en) * 2006-03-16 2007-09-20 Chang Jung L Autonomous multi-microcontroller system and the control method thereof
US8151163B2 (en) 2006-12-03 2012-04-03 Anobit Technologies Ltd. Automatic defect management in memory devices
KR100890017B1 (ko) * 2007-04-23 2009-03-25 삼성전자주식회사 프로그램 디스터브를 감소시킬 수 있는 플래시 메모리 장치및 그것의 프로그램 방법
US8351262B2 (en) * 2007-04-23 2013-01-08 Samsung Electronics Co., Ltd. Flash memory device and program method thereof
US7535787B2 (en) * 2007-06-06 2009-05-19 Daniel Elmhurst Methods and apparatuses for refreshing non-volatile memory
TWI373769B (en) 2008-08-15 2012-10-01 Phison Electronics Corp Block management method for flash memory and storage system and controller using the same
US8107194B2 (en) * 2008-09-24 2012-01-31 International Business Machines Corporation Writing and reading multi-layer continuous magnetic recording media
KR100967008B1 (ko) * 2008-11-14 2010-06-30 주식회사 하이닉스반도체 불휘발성 메모리 장치 및 그 동작 방법
KR101026385B1 (ko) * 2009-01-06 2011-04-07 주식회사 하이닉스반도체 전하트랩형 플래시 메모리소자의 동작 방법
KR101012887B1 (ko) * 2009-06-30 2011-02-08 주식회사 하이닉스반도체 불휘발성 메모리 장치의 동작 방법
US8031425B2 (en) * 2009-11-10 2011-10-04 International Business Machines Corporation Writing and reading multi-layer continuous magnetic recording media, with more than two recording layers
US8164967B2 (en) * 2010-03-24 2012-04-24 Apple Inc. Systems and methods for refreshing non-volatile memory
US8767459B1 (en) 2010-07-31 2014-07-01 Apple Inc. Data storage in analog memory cells across word lines using a non-integer number of bits per cell
US9230665B2 (en) * 2010-09-24 2016-01-05 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
KR101148352B1 (ko) * 2010-11-02 2012-05-21 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법
AU2012292250A1 (en) * 2011-07-20 2014-01-23 Dectris Ltd. Photon counting imaging method and device with instant retrigger capability
US9042181B2 (en) * 2013-03-15 2015-05-26 SanDisk Technologies, Inc. Periodic erase operation for a non-volatile medium
US9293205B2 (en) 2013-09-14 2016-03-22 Aplus Flash Technology, Inc Multi-task concurrent/pipeline NAND operations on all planes
US9230689B2 (en) * 2014-03-17 2016-01-05 Sandisk Technologies Inc. Finding read disturbs on non-volatile memories
TWI557743B (zh) 2014-09-12 2016-11-11 群聯電子股份有限公司 程式化方法、記憶體儲存裝置及記憶體控制電路單元
US9300791B1 (en) 2014-12-11 2016-03-29 Securus Technologies, Inc. Controlled-environment facility resident communication detection
CN104714894B (zh) * 2015-03-18 2017-08-11 清华大学 一种分层的基于随机映射的相变内存磨损均衡方法及系统
JP6453729B2 (ja) * 2015-08-17 2019-01-16 東芝メモリ株式会社 半導体記憶装置及びメモリシステム
US9929750B2 (en) 2015-09-08 2018-03-27 Toshiba Memory Corporation Memory system
US10467155B2 (en) 2015-10-26 2019-11-05 Micron Technology, Inc. Command packets for the direct control of non-volatile memory channels within a solid state drive
US9570160B1 (en) * 2015-10-29 2017-02-14 Sandisk Technologies Llc Non-volatile storage system with defect detetction and early programming termination
US9910594B2 (en) 2015-11-05 2018-03-06 Micron Technology, Inc. Apparatuses and methods for concurrently accessing multiple memory planes of a memory during a memory access operation
KR102424702B1 (ko) * 2015-11-19 2022-07-25 삼성전자주식회사 불휘발성 메모리 모듈 및 이를 포함하는 전자 장치
TWI588833B (zh) * 2015-11-27 2017-06-21 群聯電子股份有限公司 資料程式化方法與記憶體儲存裝置
TWI591643B (zh) * 2016-03-22 2017-07-11 群聯電子股份有限公司 資料保護方法、記憶體控制電路單元與記憶體儲存裝置
CN107391026B (zh) 2016-04-27 2020-06-02 慧荣科技股份有限公司 闪存装置及闪存存储管理方法
US9595343B1 (en) * 2016-06-05 2017-03-14 Apple Inc. Early prediction of failure in programming a nonvolatile memory
US10248515B2 (en) 2017-01-19 2019-04-02 Apple Inc. Identifying a failing group of memory cells in a multi-plane storage operation
KR20190019721A (ko) 2017-08-18 2019-02-27 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US10340024B2 (en) 2017-09-26 2019-07-02 Intel Corporation Solid state drive physical block revectoring to improve cluster failure rates
US10134474B1 (en) * 2017-10-20 2018-11-20 Sandisk Technologies Llc Independent state completion for each plane during flash memory programming
US10153046B1 (en) * 2017-10-30 2018-12-11 Western DigitalTechnologies, Inc. Non-volatile memory with backing up of programmed data
US11048511B2 (en) * 2017-11-13 2021-06-29 Nec Corporation Data processing device data processing method and recording medium
KR20190089365A (ko) 2018-01-22 2019-07-31 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
JP2019145186A (ja) 2018-02-21 2019-08-29 東芝メモリ株式会社 半導体記憶装置
US11087849B2 (en) * 2018-05-08 2021-08-10 Sandisk Technologies Llc Non-volatile memory with bit line controlled multi-plane mixed sub-block programming
TWI687811B (zh) 2018-05-14 2020-03-11 慧榮科技股份有限公司 資料儲存裝置及系統資訊的編程方法
CN110489051A (zh) 2018-05-14 2019-11-22 慧荣科技股份有限公司 数据储存装置及系统信息的编程方法
KR20190130869A (ko) 2018-05-15 2019-11-25 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
KR102634434B1 (ko) * 2018-12-24 2024-02-06 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
US11341046B2 (en) * 2019-08-05 2022-05-24 Micron Technology, Inc. Layer interleaving in multi-layered memory
JP2021086645A (ja) 2019-11-26 2021-06-03 キオクシア株式会社 半導体記憶装置
EP4332973A3 (en) * 2020-02-20 2024-05-01 Yangtze Memory Technologies Co., Ltd. Method of programming multi-plane memory device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101933095A (zh) * 2008-02-04 2010-12-29 莫塞德技术公司 具有可配置页面尺寸的非易失性存储器设备
CN102449701A (zh) * 2009-04-08 2012-05-09 桑迪士克3D有限责任公司 具有垂直位线的可重编程非易失性存储器元件的三维阵列
CN102549672A (zh) * 2009-07-08 2012-07-04 桑迪士克技术有限公司 用于非易失性存储器的优化页编程顺序
CN103137203A (zh) * 2011-11-21 2013-06-05 三星电子株式会社 非易失性存储装置、存储系统和控制器操作方法
CN103177764A (zh) * 2011-12-22 2013-06-26 爱思开海力士有限公司 半导体存储器件及其操作方法

Also Published As

Publication number Publication date
JP7494287B2 (ja) 2024-06-03
US11615849B2 (en) 2023-03-28
US20230207015A1 (en) 2023-06-29
WO2021212399A1 (en) 2021-10-28
JP2022542990A (ja) 2022-10-07
JP2024063130A (ja) 2024-05-10
CN114171092A (zh) 2022-03-11
CN111615731A (zh) 2020-09-01
US20210391014A1 (en) 2021-12-16
KR20220018060A (ko) 2022-02-14

Similar Documents

Publication Publication Date Title
KR102327121B1 (ko) 다중 평면 혼합 서브블록 프로그래밍에 의한 비휘발성 메모리
US10043574B2 (en) Programming memories with multi-level pass signal
CN108281166B (zh) 存储装置及其操作方法
JP7186892B2 (ja) マルチプレーンメモリデバイスをプログラミングする方法
CN109872761B (zh) 用于提高数据可靠性的非易失性存储器件及其操作方法
US10360978B2 (en) Semiconductor memory device for performing coding program and operating method thereof
US20180294031A1 (en) Storage device and method of operating the same
CN111798908B (zh) 存储器装置及其操作方法
US11721403B2 (en) Method of programming and verifying memory device and related memory device
KR102416047B1 (ko) 더미 셀의 제어 방법 및 반도체 장치
US20150146484A1 (en) Memory system including multi-level memory cells and programming method using different program start voltages
CN112435704A (zh) 非易失性存储器及其读取方法
JP2024063130A (ja) メモリデバイスおよびそのプログラミング方法
TWI727842B (zh) 存儲器件及其編程方法
KR20210096490A (ko) 반도체 메모리 장치
CN111341370B (zh) 半导体存储器装置、控制器、存储装置及其操作方法
US11551763B2 (en) Semiconductor memory device and method of operating the same
CN112786093B (zh) 半导体存储器装置及其操作方法
US11636900B2 (en) Semiconductor memory device and method of operating the same
US20240177788A1 (en) Adaptive erase voltages for non-volatile memory
US20240029804A1 (en) Adaptive fail bits threshold number for erasing non-volatile memory
CN115223632A (zh) 半导体存储器设备和操作该半导体存储器设备的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant