CN112435704A - 非易失性存储器及其读取方法 - Google Patents

Abstract

本申请公开了一种非易失性存储器以及对非易失性存储器执行读取操作的方法。非易失性存储器包括多个存储单元以及分别与其连接的多条字线，其中，通过选择多个字线中的至少一条字线对相应的存储单元进行读取操作。方法包括：向多条字线中的未选择的字线施加以第一斜率升高的第一电压，以对等效为电容的未选择的字线进行充电，使得未选择的字线上的第二电压以第二斜率升高，第一斜率大于第二斜率；响应于第一电压升高至预定电压，停止向未选择的字线施加第一电压，其中，预定电压大于使与未选择的字线连接的存储单元导通的导通电压，并且第二电压不大于导通电压。

Description

非易失性存储器及其读取方法

技术领域

本公开涉及非易失性存储器以及对非易失性存储器执行读取操作的方法。

背景技术

非易失性半导体存储器被广泛地用于蜂窝电话、数字相机、个人数字助理、移动计算设备、非移动计算设备以及其他设备中。非易失性存储器在突然断电或关闭电源时仍会保留数据。闪存是目前应用较为广泛的一种非易失性存储器。为了进一步提高闪存设备的位密度以及降低其成本，开发出了三维(3D)闪存存储器。

以非易失性存储器为例，在执行编程(写入)操作时，电子将通过FN遂穿的模式，在存储单元的沟道和浮栅间移动。电子进入浮栅后，如果未重新获得足以穿过隧穿层的能量，则将被限制在浮栅内，从而浮栅可以实现存储电荷的作用。在执行编程验证(读取)操作时，通过将所需的电压提供到相应存储单元的字线，可判断浮栅上电荷的多少，从而判断存储器所存储的状态。然而，在此类操作中，例如当在读取操作期间向未选择字线提供电压以期望未选择字线升高至导通电压时，可能由于所提供的电压的大小或时长而导致未选择字线升高至导通电压的速度过慢，从而无法正确地执行所述读取或验证操作。

发明内容

本申请的实施方式旨在提供一种非易失性存储器，所述非易失性存储器能够在读取操作期间使未选择字线上的电压快速地上升至导通电压。

此外，本申请的实施方式旨在提供一种对非易失性存储器执行读取操作的方法，以使未选择字线上的电压在读取操作期间有效地上升。

根据本公开的一个方面，一种对非易失性存储器执行读取操作的方法，非易失性存储器包括多个存储单元以及分别与其连接的多条字线，其中，通过选择多个字线中的至少一条字线对相应的存储单元进行读取操作，该方法包括：向多条字线中的未选择的字线施加以第一斜率升高的第一电压，以对未选择的字线进行充电，使得未选择的字线上的第二电压以第二斜率升高，第一斜率大于第二斜率；以及响应于第一电压升高至预定电压，停止向未选择的字线施加第一电压，其中，预定电压大于使与未选择的字线连接的存储单元导通的导通电压，并且第二电压不大于导通电压。

在实施方式中，当所述第一电压升高至所述预定电压时，所述未选择的字线上的第二电压大于所述导通电压的85％

在实施方式中，所述非易失性存储器还包括包含有比较器的第一驱动电路。向所述多条字线中的未选择的字线施加以第一斜率升高的第一电压可以包括：向所述比较器输入随时间升高的斜升电压和被提升的驱动电压，以使得所述比较器输出脉冲信号；以及基于所述脉冲信号确定是否将所述第一电压施加到所述未选择的字线。

在实施方式中，当所述斜升电压小于所述被提升的驱动电压时，所述脉冲信号的电平为高，否则所述脉冲信号的电平为低。

在实施方式中，所述被提升的驱动电压为7V。

在实施方式中，在所述第一电压升高至所述预定电压之前，所述斜升电压小于所述驱动电压；以及在所述第一电压升高至所述预定电压之后，所述斜升电压大于所述驱动电压。

在实施方式中，所述第一驱动电路还包括电压源和从所述比较器接收所述脉冲信号的第一开关单元。基于所述脉冲信号确定是否将所述第一电压施加到所述未选择的字线包括：响应于输入到所述第一开关单元的所述脉冲信号为高电平，通过所述第一开关单元将所述电压源与所述未选择的字线电接通，以使所述电压源向所述未选择的字线施加所述第一电压。

在实施方式中，基于所述脉冲信号确定是否将所述第一电压施加到所述未选择的字线还包括：响应于输入到所述第一开关单元的所述脉冲信号为低电平，所述第一开关单元断开，使得所述电压源停止向所述未选择的字线施加所述第一电压。

在实施方式中，所述非易失性存储器还包括第二驱动电路。该方法还包括：当停止向所述未选择的字线施加所述第一电压时，通过所述第二驱动电路向所述未选择的字线施加所述导通电压。

在实施方式中，所述第二驱动电路包括误差放大器以及与所述误差放大器连接的多个电阻。通过所述非易失性存储器的第二驱动电路向所述未选择的字线施加所述导通电压包括：向所述误差放大器的正输入端子输入参考电压；以及基于所述参考电压和所述多个电阻的电阻值，输出所述导通电压，并向所述未选择的字线施加所述导通电压。

在实施方式中，在所述第一电压升高至所述预定电压之前，所述脉冲信号保持在高电平。

在实施方式中，在所述第一电压升高至所述预定电压之后，所述脉冲信号保持在低电平。

在实施方式中，该方法还包括：向所述多条字线中的选择的字线施加读取电压以读取数据。

根据本公开的另一方面，一种非易失性存储器包括：多个存储单元；分别与所述多个存储单元连接的多条字线；电压产生器，连接到所述多个存储单元且配置为向所述多个存储单元提供电压；以及控制器，与所述电压产生器连接。该控制器所述电压产生器以：向所述多条字线中的未选择的字线施加以第一斜率升高的第一电压，以对所述未选择的字线进行充电，使得所述未选择的字线上的第二电压以第二斜率升高，所述第一斜率大于所述第二斜率；当所述第一电压升高至预定电压时，停止向所述未选择的字线施加所述第一电压，其中，所述预定电压大于使与所述未选择的字线连接的存储单元导通的导通电压，并且所述第二电压不大于所述导通电压。

在实施方式中，所述电压产生器还包括包含有比较器的第一驱动电路。所述第一驱动电路可以通过所述比较器接收随时间升高的斜升电压和被提升的驱动电压，以使得所述比较器输出脉冲信号；以及基于所述脉冲信号确定是否将所述第一电压施加到所述未选择的字线。

在实施方式中，所述第一驱动电路还包括电压源和从所述比较器接收所述脉冲信号的第一开关单元。所述第一开关单元可以响应于所述脉冲信号为高电平，将所述电压源与所述未选择的字线接通，以使所述电压源向所述未选择的字线施加所述第一电压

在实施方式中，所述第一开关单元可以响应于输入到所述第一开关单元的所述脉冲信号为低电平，将所述电压源与所述未选择的字线断开连接，使得所述电压源停止向所述未选择的字线施加所述第一电压。

在实施方式中，所述电压产生器还包括第二驱动电路。所述第二驱动电路可以响应于所述第一驱动电路停止向所述未选择的字线施加所述第一电压，向所述未选择的字线施加所述导通电压。

在实施方式中，所述第二驱动电路包括误差放大器以及与所述误差放大器连接的多个电阻。所述第二驱动电路还可配置为：通过所述误差放大器的正输入端子接收参考电压，以及基于所述参考电压和所述多个电阻的电阻值，输出所述导通电压，并向所述未选择的字线施加所述导通电压。

附图说明

通过阅读参照以下附图所作的对非限制性实施例的详细描述，本申请的其它特征、目的和优点将会变得更明显。其中：

图1是示出根据本公开实施方式的非易失性存储器的框图；

图2是示出根据本公开实施方式的非易失性存储器中的一个存储块的电路示意图；

图3是示出根据本公开实施方式的图2的存储块在进行读取操作时的等效电路图；

图4是示出根据本公开实施方式的非易失性存储器的读取方法的流程图；

图5A是示出根据本公开实施方式的在执行根据图4的读取方法时的波形时序；

图5B是示出根据本公开实施方式的在执行根据图4的读取方法时电压产生器的输出电压和未选择字线上的电压升高的放大图；

图6是示出根据本公开实施方式的电压产生器的框图；以及

图7是示出根据本公开实施方式的电压产生器中的比较器的工作原理示意图。

具体实施方式

为了更好地理解本申请，将参考附图对本申请的各个方面做出更详细的说明。应理解，这些详细说明只是对本申请的示例性实施方式的描述，而非以任何方式限制本申请的范围。在说明书全文中，相同的附图标号指代相同的元件。表述“和/或”包括相关联的所列项目中的一个或多个的任何和全部组合。

在附图中，为了便于说明，已调整了元素的大小、尺寸和形状。附图仅为示例而并非严格按比例绘制，并且附图中元件的相对尺寸、比例和描绘可能被夸大。在所有附图和详细描述中，相同的附图标记指代相同的元件。如在本文中使用的，用语“大致”、“大约”以及类似的用语用作表近似的用语，而不用作表程度的用语，并且旨在说明将由本领域普通技术人员认识到的、测量值或计算值中的固有偏差。另外，在本申请中，各步骤处理描述的先后顺序并不必然表示这些处理在实际操作中出现的顺序，除非有明确其它限定或者能够从上下文推导出的除外。

还应理解的是，诸如“包括”、“包括有”、“具有”、“包含”和/或“包含有”等表述在本说明书中是开放性而非封闭性的表述，其表示存在所陈述的特征、元件和/或部件，但不排除一个或多个其它特征、元件、部件和/或它们的组合的存在。此外，当诸如“...中的至少一个”的表述出现在所列特征的列表之后时，其修饰整列特征，而非仅仅修饰列表中的单独元件。此外，当描述本申请的实施方式时，使用“可”表示“本申请的一个或多个实施方式”。并且，用语“示例性的”旨在指代示例或举例说明。

除非另外限定，否则本文中使用的所有措辞(包括工程术语和科技术语)均具有与本申请所属领域普通技术人员的通常理解相同的含义。还应理解的是，除非本申请中有明确的说明，否则在常用词典中定义的词语应被解释为具有与它们在相关技术的上下文中的含义一致的含义，而不应以理想化或过于形式化的意义解释。

需要说明的是，在不冲突的情况下，本申请中的实施方式及实施方式中的特征可以相互组合。下面将参考附图并结合实施方式来详细说明本申请。

在下文中，将参考附图对实施方式进行详细描述。为了便于理解，在以下描述中以3D NAND存储器作为非易失性存储器示例进行描述，然而本申请不限于此，本申请可应用于本领域中已知的通过字线电压控制存储单元导通的任意一种非易失性存储器。

图1是示出根据本公开实施方式的3D NAND存储器10的框图。

参考图1，3D NAND存储器10可以包括控制器100、存储单元阵列110、字线解码器120、电压产生器130、位线解码器140和输入/输出(I/O)电路150。

根据各种示例实施例，控制器100可以响应于从外部传送的控制信号来控制电压产生器130、字线解码器120和位线解码器140执行对3D NAND存储器10的擦除、写入、读取和/或验证操作。当需要对一个或多个存储单元进行擦除、写入、读取和/或验证操作时，控制器100可以将一个或多个存储单元的地址发送到位线解码器140和字线解码器120，再经由位线解码器140通过位线BL寻址，以及经由字线解码器120通过字线WL寻址。控制器100可以将控制信号发送到电压产生器130。控制器100可以作为硬件或软件、或以硬件与软件的组合的形式在3D NAND存储器10内实现。例如，更具体地，控制器100可以包括但不限于中央处理单元(CPU)、算术逻辑单元(ALU)、数字信号处理器、微计算机、现场可编程门阵列(FPGA)、片上系统(SoC)、可编程逻辑单元、微处理器、专用集成电路(ASIC)等。

根据示例实施例，电压产生器130可以生成用于对存储单元阵列110执行写入、读取和擦除操作的各种电压。例如，在进行读取操作时，电压产生器130可生成用于施加到选择的字线上的读取电压和用于施加到未选择的字线上的导通电压。在实施例中，控制器100可控制电压产生器130生成上述各种电压。

根据示例实施例，在写入操作期间，位线解码器140可以发送与要写入存储单元阵列110的位线中的数据相对应的位线电压。在读取操作或验证操作期间，位线解码器140可以根据不同的读取操作方法对相应位线上存储单元存储的数据进行感测，从而读取出3DNAND存储器10中存储的数据。

根据示例实施例，在写入操作期间，待写入存储单元阵列110的数据可以经由输入和输出电路150提供给存储器10。在读取操作期间，从存储单元阵列110读取的数据可以经由位线解码器140以及输入和输出电路150提供到存储器10的外部。

根据示例实施例，在读取或写入操作期间，可以通过字线解码器120选择多条字线中的、至少一条连接至待操作的存储单元的字线。在写入操作期间，字线解码器120可以将编程电压施加到选择的字线，并且可以将导通电压施加到未选择的字线。在读取操作期间，字线解码器120可以将读取电压施加到选择的字线，并且可以将导通电压施加到未选择的字线。

图2是示出根据本公开实施方式的3D NAND存储器中的一个存储块200的电路示意图。

3D NAND存储器10包括多个存储块。每个存储块包括在三维空间内阵列排布的多个存储单元，构成多个存储串，位于同一个存储串内的存储单元的沟道在物理上连接。

如图2所示的存储块200中，存储串NS11和NS21连接至第一位线BL1且布置在第一位线BL1与公共源极线ACS之间；存储串NS12和NS22连接至第二位线BL2且布置在第二位线BL2与公共源极线ACS之间。用于每个存储串的顶部选择管TSG连接至对应的位线；用于每个存储串的底部选择管BSG连接至公共源极线ACS，多个存储单元MC1至MC4布置在每个存储串的顶部选择管TSG与底部选择管BSG之间。存储串NS11、NS12连接至第一串选择线SSL1；存储串NS21、NS22连接至第二串选择线SSL2。

位于同一层内的多个存储单元组成存储页，位于不同存储串但位于同一存储页内的存储单元的栅极在物理上相连接，均连接至同一字线。如图2中所示，具有相同高度的字线WL公共连接。在对存储块的某一存储单元进行读取操作时，需要确定待操作的存储单元(下文称为选择的存储单元)所在的存储串以及所在的页，所述选择的存储单元所在的存储串称为选择的串，所在页称为选择的页。可以通过串选择线SSL1和SSL2、位线BL1和BL2来确定选择的串，通过字线WL1-WL4来确定选择的页，从而确定某一具体的选择的存储单元。

需要说明的是，为了简化，在图2中只示出了包含四个存储串(NS11、NS21、NS12、NS22)，两条位线(BL1、BL2)，四条字线(WL1、WL2、WL3、WL4)，两条串选择线(SSL1、SSL2)和两条地选择线(GSL1、GSL2)的情形。但本领域技术人员可以理解的是，在实际应用中，所述存储串、位线、字线、串选择线及源选择线的个数可以根据需要进行设置，不以此为限。同样可以理解的是，每个存储串中的底部选择管BSG也可以包括三个及以上，每个存储串中的存储单元MC也可以根据需要调整个数。作为示例，每个存储单元可以是一位存储单元或者多位存储单元。

图3是示出根据本公开实施方式的图2的存储块在进行读取操作时的等效电路图300。

作为示例，以对存储串NS11和NS12中的存储单元A和B进行读取为例。

在进行读取操作时，按照图3所示，存储单元A和B所在的存储串NS11和NS12是选择的存储串，其他存储串NS21和NS22是未选择的串。第一串选择线SSL1是被选择的串选择线SSL_SEL，第二串选择线SSL2是未选择的串选择线SSL_UN。第一地选择线GSL1是被选择的地选择线GSL_SEL，第二地选择线GSL2是未选择的地选择线GSL_UN。第二字线WL2是被选择的字线WL_SEL，第一字线WL1和第三字线至第四字线至WL3-WL4是未选择的字线WL_UN。

控制器100可以控制电压产生器130和字线解码器120向被选择的串选择线SSL_SEL和被选择的地选择线GSL_SEL施加导通电压，以打开被选择的串选择线SSL_SEL和被选择的地选择线GSL_SEL所控制的晶体管。

控制器100可以控制电压产生器130和字线解码器120向未选择的串选择线SSL_UN和选择的地选择线GSL_UN施加截止电压，以关断未选择的串选择线SSL_UN和未选择的地选择线GSL_UN所控制的晶体管，从而避免未选择的存储串的沟道导通。

控制器100可以控制电压产生器130和字线解码器120向未选择的字线WL_UN施加导通电压，从而将选择的存储串的沟道导通；以及向被选择的字线WL_SEL施加读取电压，对选择的存储单元内的数据进行读取。

图4是示出根据本公开实施方式的3D NAND存储器的读取方法400的流程图。

如图4所示，在步骤S401，通过选择所述多个字线中的至少一条字线对相应的存储单元进行读取操作。

根据示例实施例，3D NAND存储器10的控制器100可以基于从外部设备(例如外部主机)接收的读取请求来控制3D NAND存储器10的读取操作。控制器100可以控制字线解码器120响应于从外部设备接收的地址信息选择多条字线WL中的至少一条与待读取的存储单元所连接的字线。控制器100可以控制向被选择的字线施加读取电压。

在步骤S402，向多条字线中的未选择的字线施加以第一斜率升高的第一电压，以对未选择的字线所等效的电容进行充电，使得未选择的字线上的第二电压以第二斜率升高，其中，第一斜率大于第二斜率。

在实施例中，控制器100可以控制电压产生器130输出以第一斜率升高的第一电压，并且将该第一电压施加至未选择的字线。根据示例实施例，字线可以被建模为包括电容器，即字线可以等效为电容器。电压产生器130可将以第一斜率升高的第一电压发送至被建模为电容器的未选择的字线，以对该被建模为电容器的字线进行充电。根据实施例，未选择的字线上的电压(即，电容器上的电压)因被充电而以第二斜率逐渐升高，且该第二斜率小于第一电压升高的第一斜率。换言之，字线上的电压升高速度小于第一电压的升高速度。

在步骤S403，响应于第一电压升高至预定电压，停止向未选择的字线施加第一电压，其中，预定电压大于使与未选择的字线连接的存储单元导通的导通电压，并且第二电压不大于导通电压。

根据示例实施例，当第一电压升高至预定电压时(即，当随着第一电压的升高，第一电压的电压值等于预定值时)，控制器100可以控制电压产生器130停止向未选择的字线施加第一电压。所述预定电压大于导通电压，其中，导通电压是指能够使与所述未选择的字线连接的存储单元(下文称为未选择的存储单元)导通的电压。如上文所描述的，由于位于同一个存储串内的存储单元的沟道在物理上连接，因此在执行读取操作时，需要通过向未选择的字线施加导通电压来将选择的存储串的沟道导通。例如，导通电压可以为7V。

当第一电压升高至预定电压时，未选择的字线上的第二电压的电压值小于导通电压。换言之，电压产生器130将以第一斜率升高的第一电压传输到未选择的字线以对其进行充电。随着充电的进行，未选择的字线上的电压以小于第一斜率的第二斜率升高。当第一电压升高至所述预定电压时，未选择的字线上的电压并未超过所述导通电压。在实施例中，当第一电压升高至预定电压时，未选择的字线上的电压可以大于导通电压的85％但小于导通电压，然而，本公开不限于此。

在步骤S404，当停止向未选择的字线施加第一电压时，向该未选择的字线施加导通电压。当第一电压升高至预定电压以及因此电压产生器130停止向未选择的字线施加第一电压时，控制器100可以控制电压产生器130向所述未选择的字线施加导通电压，以继续对未选择的字线进行充电。经过一段充电时间之后，未选择的字线上的电压将升高至导通电压并维持在导通电压。

图5A是示出根据本公开实施方式的在执行根据图4的读取方法时的波形时序图500。

参照图5A，在读取操作的预导通阶段(时段t0至t2)，电压产生器130可以向被选择的字线WL_SEL施加读取电压Vread，以使被选择的字线上的电压V_{WL_SEL}逐步升高至读取电压。

在时段t0至t1，电压产生器130可以将以第一斜率升高的第一电压V1传输至未选择的字线WL_UN，以对未选择的字线WL_UN充电。在实施例中，第一斜率在时段t0至t1具有大致恒定的值。即，第一电压V1的值呈斜线升高。

在时段t0至t1，由于被充电，未选择的字线上的电压V_{WL_UN}以小于第一斜率的第二斜率升高。

在时间t1处，电压产生器130所输出的第一电压V1达到预定电压Vp。此时，未选择的字线上的电压V_{WL_UN}未达到导通电压Vpass，但已接近导通电压Vpass。在实施例中，导通电压Vpass可以例如为7V。在实施例中，此时未选择的字线上的电压V_{WL_UN}的值例如为导通电压Vpass的85％以上。在时间t1处，电压产生器130停止输出第一电压V1，开始输出小于预定电压的导通电压Vpass。

在时段t1至t2，电压产生器130可产生小于预定电压Vp的导通电压Vpass，并且将导通电压Vpass施加到未选择字线WL_UN，以继续对未选择字线WL_UN充电。

在时段t1至t2，由于被充电，未选择字线上的电压V_{WL_UN}逐步升高至导通电压Vpass。

换言之，从时间t1开始，电压产生器130停止供给第一电压V1并且通过小于预定电压Vp的导通电压Vpass继续对未选择的字线WL_UN充电。如果在时间t1之后继续向未选择的字线WL_UN施加具有较高电压值的第一电压V1，则可能导致未选择的字线上的电压因过充而超过导通电压。如果在第一电压V1上升至导通电压Vpass(即在时间t0’处)时，即切断第一电压V1转而向未选择的字线提供导通电压Vpass，则会导致未选择的字线上的电压在时间段t0’至t1之间上升缓慢(如图5A中虚线所示)，进而使得未选择字线上的电压不能在预定时间内上升到导通电压Vpass，影响后续的读取操作。根据本公开实施例的施加电压的方法能够缩短未选择字线上的电压上升至导通电压所需的时长。

因此，与在读取期间向未选择的字线提供固定电压源的现有技术相比，根据本公开的实施方式的向未选择的字线提供高于导通电压的第一电压能够使字线上的电压更快速地上升到导通电压，节省了将数据存储到非易失性存储和从非易失性存储器读取出数据的时间(例如，tProg和tR)，同时在字线上的电压升高至导通电压的约85％时切断第一电压而转而以导通电压对字线继续充电，能够避免对字线过充。根据本公开的实施方式，未选择字线上的电压能够快速地上升到导通电压，从而避免了在预导通阶段的时长缩短的情况下无法有效升高未选择字线上的电压以及因此无法有效复位沟道的问题。

在时段t2至t3，未选择字线上的电压上升至导通电压，未选择的存储单元呈导通状态，控制器100可以控制位线解码器140经由位线感测存储在所选择的存储器单元中的数据，实现对数据的读取。

图5B是示出根据本公开实施方式的在执行根据图4的读取方法时电压产生器的输出电压和未选择字线上的电压升高的放大图。

如上文所描述的，在时段t0至t1，以第一斜率升高的第一电压V1对未选择的字线WL_UN充电，未选择的字线上的电压V_{WL_UN}以小于第一斜率的第二斜率升高。参照图5B，第一斜率在时段t0至t1具有大致恒定的值，即，第一电压V1的值呈斜线升高。第二斜率在时段t0至t1之间具有大致恒定的值，即，未选择的字线上的电压V_{WL_UN}的值呈斜线升高。

从时间t1开始至时间t2，电压产生器130停止向未选择字线WL_UN施加第一电压，而是将导通电压Vpass施加到未选择字线WL_UN，以继续对未选择字线WL_UN充电。参照图5B，在时段t1至t2，由于从电压产生器130接收到恒定的导通电压Vpass而非逐渐升高的第一电压，因此未选择的字线上的电压V_{WL_UN}的值的升高速度减缓，呈现为大致斜升的弧线。应理解，上述电压升高的斜线形式或弧线形式仅是示例性的，本公开不限于此。

图6是示出根据本公开实施方式的电压产生器130的框图。

如图6所示，电压产生器130可以包括第一驱动电路1301、第二驱动电路1302和电压源1303。

电压源1303可以提供各种类型的电压，例如随时间升高或降低的电压、恒定电压等。

电压产生器130可基于电压源1303并通过第一驱动电路1301和第二驱动电路1302生成用于执行写入、读取和擦除操作的各种电压，例如，写入电压、读取电压、导通电压、验证电压或恢复电压。

在实施例中，电压产生器130可通过第一驱动电路1301和电压源1303产生以第一斜率升高的第一电压，并将该第一电压施加至未选择的字线1311。在实施例中，未选择的字线1311被建模为电容器。

在实施例中，电压产生器130可通过第二驱动电路1302和电压源1303产生导通电压，并将该导通电压施加至未选择的字线1311。

电压产生器130还可包括在操作期间产生用于串选择线和地选择线等的电压，本文省略了对其的描述。

第一驱动电路1301可以包括比较器1304和从比较器接收脉冲信号的第一开关单元1305。

比较器1304可从其正输入端子接收提升的驱动信号以及从其负输入端子接收随时间升高的斜升电压。比较器1304可对驱动信号和斜升电压进行比较，并且基于比较结果输出脉冲信号。在实施例中，脉冲信号为数字信号。在实施例中，当斜升电压小于提升的驱动电压时，输出的脉冲信号的电平为高；当斜升电压大于提升的驱动电压时，输出的脉冲信号的电平为低。

第一开关单元1305可连接至电压源1303和未选择的字线1311，并且可基于从比较器1304的输出端接收的脉冲信号来确定是否将电压源1303与未选择的字线1311接通。

返回参考图5A，在时段t0至t1，电压产生器130将以第一斜率上升的第一电压施加到未选择的字线1311。

具体地，在时段t0至t1，设置输入到比较器1304中的斜升电压Vr小于提升的驱动电压Vd。例如，结合图7，斜升电压Vr被设置为随时间升高，以及驱动电压Vd被设置为具有恒定电压值，Vd例如是7V。在时间t0，斜升电压Vr从0V开始逐渐升高；当到达时间t1时，斜升电压Vr升高至与驱动电压Vd相等，即此时斜升电压的值也为Vd。在时间段t0至t1，斜升电压小于驱动电压Vd，比较器1304输出的脉冲信号Vpulse为高电平。此时，在时段t0至t1，第一开关单元1305，例如MOS管，可由于其栅极被施加高电平而导通，电压源1303输出的以第一斜率上升的电压被作为第一电压施加至未选择的字线1311，即，未选择的字线1311的近端A。在第一电压升高至预定电压之前，脉冲信号保持在高电平。在此期间，未选择的字线1311(即未选择的字线1311的远端B)上的电压以第二斜率升高。

在时段t1至t2，电压产生器130将导通电压施加到未选择的字线1311。

具体地，结合图7，斜升电压Vr在时间t1时已到达驱动电压Vd，斜升电压Vr在时段t1至t2将继续升高并始终大于Vd。在这种情况下，斜升电压Vr大于驱动电压Vd，比较器1304输出的脉冲信号Vpulse为低电平(如图7所示)。此时，在时段t1至t2，第一开关单元1305，例如MOS管，可由于其栅极所施加的低电平而断开。此时，电压源1303输出的电压不能通过第一驱动电路1301被施加至未选择的字线。电压源1303输出的电压将通过第二驱动电路1302被施加。在第一电压升高至预定电压之后，脉冲信号保持在低电平。根据其他实施例，驱动电压Vd可在时间t1之后下降，以在通过第二驱动电路1302向未选择的字线施加电压时控制第二驱动电路1302的电阻1309和1310之间的分压。

根据本公开实施例，在第一电压升高至预定电压之前，斜升电压小于驱动电压；以及在第一电压升高至预定电压之后，斜升电压大于驱动电压。

根据本公开的实施例，在斜升电压给定的情况下，可通过调整驱动电压的大小来控制第一开关单元1305的导通或断开，进而控制是否向未选择字线施加持续升高的第一电压。如果期望向未选择字线施加电压值更大或持续时间更长的第一电压，则可通过进一步升高驱动电压来实现。如果期望向未选择字线施加电压值更小或持续时间更短的第一电压，则可通过降低驱动电压来实现。

根据本公开的实施例，通过设置具有提升的电压值的驱动电压，可使脉冲信号为高电平的时长更长，从而向未选择字线施加电压值更大或时间更长的第一电压，使得未选择字线上(即，未选择字线的远端B上)的电压能够快速上升，避免由于当脉冲信号变为低电平时第二驱动电路1302接入到未选择字线时负载过大而引起的未选择字线上的第二电压无法上升至目标导通电压的问题。

根据实施例，响应于第一驱动电路1301停止向未选择的字线施加第一电压，第二驱动电路1302开始向未选择的字线施加导通电压。

根据一些实施例，第二驱动电路1302包括误差放大器1306、MOS管1307以及与误差放大器1306连接的电阻1308至1310。

误差放大器1306的正输入端子可接收参考电压。如图6所示，当第一开关单元1305断开时，误差放大器1306进入负反馈过程，从而使得能够基于其正输入端子的参考电压的大小来控制从第二驱动电路1302输出的电压。当合理设置参考电压和电阻1308至1310的大小时，第二驱动电路1302可输出导通电压，并将导通电压施加至未选择的字线1311。

如上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明。应理解的是，以上所述仅为本发明的具体实施方式，并不用于限制本发明。凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等均应包含在本发明的保护范围之内。

Claims (25)

1.一种对非易失性存储器执行读取操作的方法，所述非易失性存储器包括多个存储单元以及分别与其连接的多条字线，其中，通过选择所述多个字线中的至少一条字线对相应的存储单元进行所述读取操作，其特征在于，所述方法包括：

向所述多条字线中的未选择的字线施加以第一斜率升高的第一电压，以对所述未选择的字线进行充电，使得所述未选择的字线上的第二电压以第二斜率升高，所述第一斜率大于所述第二斜率；以及

响应于所述第一电压升高至预定电压，停止向所述未选择的字线施加所述第一电压，其中，所述预定电压大于使与所述未选择的字线连接的存储单元导通的导通电压，并且所述第二电压不大于所述导通电压。

2.如权利要求1所述的方法，其特征在于，当所述第一电压升高至所述预定电压时，所述未选择的字线上的第二电压大于所述导通电压的85％。

3.如权利要求1所述的方法，其特征在于，所述非易失性存储器还包括包含有比较器的第一驱动电路，其中，向所述多条字线中的未选择的字线施加以第一斜率升高的第一电压的步骤包括：

向所述比较器输入随时间升高的斜升电压和被提升的驱动电压，以使得所述比较器输出脉冲信号；以及

基于所述脉冲信号确定是否将所述第一电压施加到所述未选择的字线。

4.如权利要求3所述的方法，其特征在于，当所述斜升电压小于所述被提升的驱动电压时，所述脉冲信号的电平为高，否则所述脉冲信号的电平为低。

5.如权利要求4所述的方法，其特征在于，所述被提升的驱动电压为7V。

6.如权利要求3所述的方法，其特征在于，

在所述第一电压升高至所述预定电压之前，所述斜升电压小于所述提升的驱动电压；以及

在所述第一电压升高至所述预定电压之后，所述斜升电压大于所述提升的驱动电压。

7.如权利要求4所述的方法，其特征在于，所述第一驱动电路还包括电压源和从所述比较器接收所述脉冲信号的第一开关单元，

其中，基于所述脉冲信号确定是否将所述第一电压施加到所述未选择的字线的步骤包括：

响应于输入到所述第一开关单元的所述脉冲信号为高电平，通过所述第一开关单元将所述电压源与所述未选择的字线电接通，以使所述电压源向所述未选择的字线施加所述第一电压。

8.如权利要求7所述的方法，其特征在于，基于所述脉冲信号确定是否将所述第一电压施加到所述未选择的字线的步骤还包括：

响应于输入到所述第一开关单元的所述脉冲信号为低电平，所述第一开关单元断开，使得所述电压源停止向所述未选择的字线施加所述第一电压。

9.如权利要求1-8中任一项所述的方法，其特征在于，所述非易失性存储器还包括第二驱动电路，所述方法还包括：

当停止向所述未选择的字线施加所述第一电压时，通过所述第二驱动电路向所述未选择的字线施加所述导通电压。

10.如权利要求9所述的方法，其特征在于，所述第二驱动电路包括误差放大器以及与所述误差放大器连接的多个电阻；

其中，通过所述第二驱动电路向所述未选择的字线施加所述导通电压的步骤包括：

向所述误差放大器的正输入端子输入参考电压；

基于所述参考电压和所述多个电阻的电阻值，输出所述导通电压，并向所述未选择的字线施加所述导通电压。

11.如权利要求1-8中任一项所述的方法，其特征在于，在所述第一电压升高至所述预定电压之前，所述脉冲信号保持在高电平。

12.如权利要求9所述的方法，其特征在于，在所述第一电压升高至所述预定电压之后，所述脉冲信号保持在低电平。

13.如权利要求9所述的方法，其特征在于，所述方法还包括：

向所述多条字线中的选择的字线施加读取电压以读取数据。

14.一种非易失性存储器，其特征在于，所述非易失性存储器包括：

多个存储单元；

分别与所述多个存储单元连接的多条字线；

电压产生器，连接到所述多个存储单元且配置为向所述多个存储单元提供电压；

控制器，与所述电压产生器连接，并控制所述电压产生器以：

向所述多条字线中的未选择的字线施加以第一斜率升高的第一电压，以对所述未选择的字线进行充电，使得所述未选择的字线上的第二电压以第二斜率升高，所述第一斜率大于所述第二斜率；以及

当所述第一电压升高至预定电压时，停止向所述未选择的字线施加所述第一电压，其中，所述预定电压大于使与所述未选择的字线连接的存储单元导通的导通电压，并且所述第二电压不大于所述导通电压。

15.如权利要求14所述的非易失性存储器，其特征在于，当所述第一电压升高至所述预定电压时，所述未选择的字线上的第二电压大于所述导通电压的85％。

16.如权利要求14所述的非易失性存储器，其特征在于，所述电压产生器还包括包含有比较器的第一驱动电路，

其中，所述第一驱动电路配置为：

通过所述比较器接收随时间升高的斜升电压和被提升的驱动电压，以使得所述比较器输出脉冲信号；以及

基于所述脉冲信号确定是否将所述第一电压施加到所述未选择的字线。

17.如权利要求16所述的非易失性存储器，其特征在于，当所述斜升电压小于所述被提升的驱动电压时，所述脉冲信号的电平为高，否则所述脉冲信号的电平为低。

18.如权利要求17所述的非易失性存储器，其特征在于，所述被提升的驱动电压为7V。

19.如权利要求16所述的非易失性存储器，其特征在于，

在所述第一电压升高至所述预定电压之前，所述斜升电压小于所述提升的驱动电压；以及

在所述第一电压升高至所述预定电压之后，所述斜升电压大于所述提升的驱动电压。

20.如权利要求17所述的非易失性存储器，其特征在于，所述第一驱动电路还包括电压源和从所述比较器接收所述脉冲信号的第一开关单元，

其中，所述第一开关单元配置为：响应于所述脉冲信号为高电平，将所述电压源与所述未选择的字线电接通，以使所述电压源向所述未选择的字线施加所述第一电压。

21.如权利要求20所述的非易失性存储器，其特征在于，所述第一开关单元配置为：

响应于输入到所述第一开关单元的所述脉冲信号为低电平，将所述电压源与所述未选择的字线断开连接，使得所述电压源停止向所述未选择的字线施加所述第一电压。

22.如权利要求14-21中任一项所述的非易失性存储器，其特征在于，所述电压产生器还包括第二驱动电路，

其中，所述第二驱动电路配置为：

响应于所述第一驱动电路停止向所述未选择的字线施加所述第一电压，向所述未选择的字线施加所述导通电压。

23.如权利要求22所述的非易失性存储器，其特征在于，所述第二驱动电路包括误差放大器以及与所述误差放大器连接的多个电阻；

所述第二驱动电路还配置为：

通过所述误差放大器的正输入端子接收参考电压，以及

基于所述参考电压和所述多个电阻的电阻值，输出所述导通电压，并向所述未选择的字线施加所述导通电压。

24.如权利要求14-21中任一项所述的非易失性存储器，其特征在于，在所述第一电压升高至所述预定电压之前，所述脉冲信号保持在高电平。

25.如权利要求22所述的非易失性存储器，其特征在于，在所述第一电压升高至所述预定电压之后，所述脉冲信号保持在低电平。

Images