KR20230009508A - 비-휘발성 메모리 및 그 동작 방법 - Google Patents
비-휘발성 메모리 및 그 동작 방법 Download PDFInfo
- Publication number
- KR20230009508A KR20230009508A KR1020227043843A KR20227043843A KR20230009508A KR 20230009508 A KR20230009508 A KR 20230009508A KR 1020227043843 A KR1020227043843 A KR 1020227043843A KR 20227043843 A KR20227043843 A KR 20227043843A KR 20230009508 A KR20230009508 A KR 20230009508A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- word line
- unselected word
- pulse signal
- volatile memory
- Prior art date
Links
- 230000015654 memory Effects 0.000 title claims abstract description 143
- 238000011017 operating method Methods 0.000 title claims 2
- 238000000034 method Methods 0.000 claims abstract description 28
- 230000004044 response Effects 0.000 claims abstract description 19
- 230000000630 rising effect Effects 0.000 claims description 20
- 238000010586 diagram Methods 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 7
- 230000014509 gene expression Effects 0.000 description 5
- 102100031885 General transcription and DNA repair factor IIH helicase subunit XPB Human genes 0.000 description 4
- 101000920748 Homo sapiens General transcription and DNA repair factor IIH helicase subunit XPB Proteins 0.000 description 4
- 101000927946 Homo sapiens LisH domain-containing protein ARMC9 Proteins 0.000 description 4
- 101100049574 Human herpesvirus 6A (strain Uganda-1102) U5 gene Proteins 0.000 description 4
- 102100036882 LisH domain-containing protein ARMC9 Human genes 0.000 description 4
- 101150064834 ssl1 gene Proteins 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 101100058970 Arabidopsis thaliana CALS11 gene Proteins 0.000 description 2
- 101100058964 Arabidopsis thaliana CALS5 gene Proteins 0.000 description 2
- 101100341076 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) IPK1 gene Proteins 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/24—Bit-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/32—Timing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
- G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Read Only Memory (AREA)
Abstract
비-휘발성 메모리 및 비-휘발성 메모리를 위한 동작 방법. 비-휘발성 메모리는 복수의 메모리 유닛 및 상기 복수의 메모리 유닛에 연결된 비선택 워드 라인을 포함한다. 방법은: 상기 비선택 워드 라인을 충전시키도록 제1 기울기로 증가하는 제1 전압을 비선택 워드 라인에 인가하는 것; 및 제1 전압이 미리 결정된 전압으로 증가하는 것에 응답하여, 상기 비선택 워드 라인에 제1 전압을 인가하는 것을 정지시키는 것을 포함하며, 상기 미리 결정된 전압은 비선택 워드 라인에 연결된 복수의 메모리 유닛의 턴-온 전압보다 크다.
Description
본 개시는 비-휘발성 메모리, 및 비-휘발성 메모리에 대한 판독 및 검증 동작을 수행하는 방법에 관한 것이다.
비-휘발성 반도체 메모리는 휴대 전화, 디지털 카메라, 개인용 디지털 보조기, 이동 컴퓨팅 디바이스, 비-이동 컴퓨팅 디바이스, 및 다른 디바이스에서 널리 사용된다. 비-휘발성 메모리는 갑작스러운 정전 또는 파워-오프의 경우에 데이터를 유지한다. 플래시 메모리는 현재 널리 사용되는 비-휘발성 메모리이다. 플래시 디바이스의 비트 밀도를 추가로 증가시키고 그것의 비용을 감소시키기 위해, 3-차원(3D) 플래시 메모리가 개발된다.
예로서 비-휘발성 메모리를 취하면, 전자는 프로그램 (기록) 동작이 수행될 때 FN 터널링 모드를 통해 메모리 셀의 플로팅 게이트와 채널 사이에서 이동한다. 플로팅 게이트에 들어간 후, 전자는 그것들이 터널링 층을 통해 구동하기에 충분한 에너지를 되찾지 않는다면 플로팅 게이트에 가둬질 것이며, 따라서 플로팅 게이트는 전하를 저장하는 효과를 달성한다. 프로그램 검증 (판독) 동작이 수행될 때, 플로팅 게이트 상에서 전하의 양은 대응하는 메모리 셀의 워드 라인으로 요구된 전압을 공급함으로써 결정될 수 있으며, 그에 의해 메모리의 저장 상태를 결정할 수 있다. 그러나, 이러한 동작에서, 예를 들어, 전압이 판독 동작 동안 그것의 전압을 패스 전압으로 신장시킬 것으로 기대하기 위해 비선택 워드 라인으로 공급될 때, 판독 또는 검증 동작은 그것이 공급된 전압의 크기 또는 지속 기간으로 인해 비선택 워드 라인의 전압을 패스 전압으로 신장시키기에 너무 느리기 때문에 가능하게는 정확하게 수행되지 않을 수 있다.
본 출원의 실시예는 판독 동작 동안 비선택 워드 라인 상에서의 전압을 패스 전압으로 빠르게 신장시킬 수 있는 비-휘발성 메모리를 제공하는 것을 목표로 한다.
더욱이, 본 출원의 실시예는 비선택 워드 라인 상에서의 전압이 판독 동작 동안 효과적으로 상승하도록 허용하기 위해 비-휘발성 메모리에 대한 판독 동작을 수행하는 방법을 제공하는 것을 목표로 한다.
본 개시의 일 양상에 따르면, 비-휘발성 메모리에 대한 판독 동작을 수행하는 방법이 개시되며, 상기 비-휘발성 메모리는 복수의 메모리 셀, 및 상기 메모리 셀과 각각 연결된 복수의 워드 라인을 포함하고, 상기 판독 동작은 워드 라인 중 적어도 하나를 선택함으로써 대응하는 메모리 셀에 대해 수행되며, 상기 방법은: 비선택 워드 라인 상에서의 제2 전압이 제2 기울기로 상승하는 것을 허용하도록 상기 비선택 워드 라인을 충전시키기 위해 복수의 워드 라인 중에서 비선택 워드 라인으로 제1 기울기로 상승하는 제1 전압을 인가하는 단계; 및 상기 제1 전압이 미리 결정된 전압으로 상승하는 것에 응답하여 상기 제1 전압을 상기 비선택 워드 라인에 인가하는 것을 정지시키는 단계를 포함하며, 상기 미리 결정된 전압은 상기 비선택 워드 라인과 연결된 메모리 셀을 턴 온하기 위한 패스 전압보다 높으며, 상기 제2 전압은 상기 패스 전압보다 높지 않다.
실시예에서, 비선택 워드 라인 상에서의 제2 전압은 제1 전압이 미리 결정된 전압으로 상승할 때 패스 전압의 85%보다 높다.
실시예에서, 상기 비-휘발성 메모리는 비교기를 포함한 제1 구동 회로를 추가로 포함한다. 복수의 워드 라인 중에서 비선택 워드 라인으로 제1 기울기로 상승한 제1 전압을 인가하는 것은: 비교기가 펄스 신호를 출력하는 것을 허용하기 위해 비교기로 시간에 따라 상승하는 램프 전압, 및 신장된 구동 전압을 입력하는 것; 및 펄스 신호에 기초하여 제1 전압을 비선택 워드 라인에 인가할지를 결정하는 것을 포함한다.
실시예에서, 펄스 신호의 레벨은 램프 전압이 신장된 구동 전압보다 낮을 때 높으며; 그렇지 않다면, 펄스 신호의 레벨은 낮다.
실시예에서, 신장된 구동 전압은 7V이다.
실시예에서, 램프 전압은 제1 전압이 미리 결정된 전압으로 상승하기 전에 구동 전압보다 낮으며; 상기 램프 전압은 제1 전압이 미리 결정된 전압으로 상승한 후 구동 전압보다 높다.
실시예에서, 제1 구동 회로는 전압 소스, 및 비교기로부터 펄스 신호를 수신하는 제1 스위치 셀을 추가로 포함한다. 펄스 신호에 기초하여 제1 전압을 비선택 워드 라인에 인가할지를 결정하는 것은: 전압 소스가 제1 전압을 비선택 워드 라인에 인가하는 것을 허용하기 위해, 제1 스위치 셀로 입력된 펄스 신호가 고 레벨에 있다는 것에 응답하여 제1 스위치 셀을 통해 비선택 워드 라인과 전압 소스를 전기적으로 연결하는 것을 포함한다.
실시예에서, 펄스 신호에 기초하여 제1 전압을 비선택 워드 라인에 인가할지를 결정하는 것은: 전압 소스가 제1 전압을 비선택 워드 라인에 인가하는 것을 정지시키도록, 제1 스위치 셀에 입력된 펄스 신호가 저 레벨에 있는 것에 응답하여, 제1 스위치를 턴 오프하는 것을 추가로 포함한다.
실시예에서, 비-휘발성 메모리는 제2 구동 회로를 추가로 포함한다. 상기 방법은: 제1 전압을 비선택 워드 라인에 인가하는 것을 정지시킬 때 제2 구동 회로를 통해 패스 전압을 비선택 워드 라인에 인가하는 것을 추가로 포함한다.
실시예에서, 제2 구동 회로는 오차 증폭기, 및 상기 오차 증폭기와 연결된 복수의 저항기를 포함한다. 비-휘발성 메모리의 제2 구동 회로를 통해 패스 전압을 비선택 워드 라인에 인가하는 것은: 오차 증폭기의 포지티브 입력 단자에 기준 전압을 입력하는 것; 및 기준 전압 및 복수의 저항기의 저항 값에 기초하여 패스 전압을 출력하며, 패스 전압을 비선택 워드 라인에 인가하는 것을 포함한다.
실시예에서, 펄스 신호는 제1 전압이 미리 결정된 전압으로 상승하기 전에 고 레벨로 유지한다.
실시예에서, 펄스 신호는 제1 전압이 미리 결정된 전압으로 상승한 후 저 레벨로 유지한다.
실시예에서, 방법은: 데이터를 판독하기 위해 복수의 워드 라인 중에서 선택된 워드 라인으로 판독 전압을 인가하는 것을 추가로 포함한다.
본 개시의 또 다른 양상에 따르면, 비-휘발성 메모리는: 복수의 메모리 셀; 상기 복수의 메모리 셀과 연결된 복수의 워드 라인; 상기 복수의 메모리 셀에 연결되며 상기 복수의 메모리 셀로 전압을 공급하도록 구성된 전압 발생기 및 상기 전압 발생기와 연결된 제어기를 포함한다. 제어기는 비선택 워드 라인 상에서의 제2 전압이 제2 기울기로 상승하는 것을 허용하도록 비선택 워드 라인을 충전시키기 위해 복수의 워드 라인 중에서 비선택 워드 라인으로 제1 기울기로 상승하는 제1 전압을 인가하는 것으로, 제1 기울기는 제2 기울기보다 큰, 상기 제1 전압을 인가하며; 상기 제1 전압이 미리 결정된 전압으로 상승하는 것에 응답하여 제1 전압을 비선택 워드 라인에 인가하는 것을 정지시키도록 상기 전압 발생기를 제어하고, 상기 미리 결정된 전압은 비선택 워드 라인과 연결된 메모리 셀을 턴 온하기 위한 패스 전압보다 높으며, 제2 전압은 패스 전압보다 높지 않다.
실시예에서, 전압 발생기는 비교기를 포함한 제1 구동 회로를 추가로 포함한다. 상기 제1 구동 회로는 비교기가 펄스 신호를 출력하는 것을 허용하기 위해 비교기를 통해 시간에 따라 상승하는 램프 전압, 및 신장된 구동 전압을 수신하며; 펄스 신호에 기초하여 제1 전압을 비선택 워드 라인에 인가할지를 결정할 수 있다.
실시예에서, 제1 구동 회로는 전압 소스, 및 상기 비교기로부터 펄스 신호를 수신하는 제1 스위치 셀을 추가로 포함한다. 제1 스위치 셀은 전압 소스가 제1 전압을 비선택 워드 라인에 인가하는 것을 허용하기 위해, 상기 펄스 신호가 고 레벨에 있는 것에 응답하여, 비선택 워드 라인과 전압 소스를 연결할 수 있다.
실시예에서, 제1 스위치 셀은 전압 소스가 제1 전압을 비선택 워드 라인에 인가하는 것을 정지시키도록, 제1 스위치 셀로 입력된 상기 펄스 신호가 저 레벨에 있는 것에 응답하여 비선택 워드 라인으로부터 전압 소스를 연결 해제할 수 있다.
실시예에서, 전압 발생기는 제2 구동 회로를 추가로 포함한다. 제2 구동 회로는 상기 제1 구동 회로가 제1 전압을 비선택 워드 라인에 인가하는 것을 정지시키는 것에 응답하여 패스 전압을 비선택 워드 라인에 인가할 수 있다.
실시예에서, 제2 구동 회로는 오차 증폭기, 및 상기 오차 증폭기와 연결된 복수의 저항기를 포함한다. 제2 구동 회로는 또한: 오차 증폭기의 포지티브 입력 단자를 통해 기준 전압을 수신하며; 상기 기준 전압 및 복수의 저항기의 저항 값에 기초하여 패스 전압을 출력하고, 패스 전압을 비선택 워드 라인에 인가하도록 구성될 수 있다.
본 출원의 다른 특징, 목적 및 이점은 다음의 청구항을 참조하여 이루어진 비-제한적 실시예에 대한 상세한 설명을 판독함으로써 더 분명해질 것이다.
도 1은 본 개시의 실시예에 따른 비-휘발성 메모리를 예시한 블록도이다.
도 2는 본 개시의 실시예에 따른 비-휘발성 메모리에서 메모리 블록을 예시한 회로 개략도이다.
도 3은 본 개시의 실시예에 따른, 판독 동작을 수행할 때 도 2의 메모리 블록을 예시한 등가 회로도이다.
도 4는 본 개시의 실시예에 따른 비-휘발성 메모리의 판독 방법을 예시한 흐름도이다.
도 5a는 본 개시의 실시예에 따른, 도 4의 판독 방법의 수행을 예시한 파형 시퀀스이다.
도 5b는 본 개시의 실시예에 따른, 도 4의 판독 방법을 수행할 때 전압 발생기의 출력 전압 및 비선택 워드 라인 상에서의 전압의 상승을 예시한 확대도이다.
도 6은 본 개시의 실시예에 따른 전압 발생기를 예시한 블록도이다.
도 7은 본 개시의 실시예에 따른 전압 발생기에서 비교기의 작동 원리를 예시한 개략도이다.
도 1은 본 개시의 실시예에 따른 비-휘발성 메모리를 예시한 블록도이다.
도 2는 본 개시의 실시예에 따른 비-휘발성 메모리에서 메모리 블록을 예시한 회로 개략도이다.
도 3은 본 개시의 실시예에 따른, 판독 동작을 수행할 때 도 2의 메모리 블록을 예시한 등가 회로도이다.
도 4는 본 개시의 실시예에 따른 비-휘발성 메모리의 판독 방법을 예시한 흐름도이다.
도 5a는 본 개시의 실시예에 따른, 도 4의 판독 방법의 수행을 예시한 파형 시퀀스이다.
도 5b는 본 개시의 실시예에 따른, 도 4의 판독 방법을 수행할 때 전압 발생기의 출력 전압 및 비선택 워드 라인 상에서의 전압의 상승을 예시한 확대도이다.
도 6은 본 개시의 실시예에 따른 전압 발생기를 예시한 블록도이다.
도 7은 본 개시의 실시예에 따른 전압 발생기에서 비교기의 작동 원리를 예시한 개략도이다.
본 출원의 더 양호한 이해를 위해, 본 출원의 각각의 양상은 도면을 참조하여 더 상세히 설명될 것이다. 이들 상세한 설명은 임의의 방식으로 본 출원의 범위를 제한하는 대신에, 단지 본 출원의 대표적인 실시예를 설명하는 것임을 이해한다. 유사한 참조 숫자는 명세서 전체에 걸쳐 유사한 요소를 나타낸다. 표현 "및/또는"은 열거된 연관 아이템 중 하나 이상의 임의의 또는 모든 조합을 포함한다.
설명의 용이함을 위해, 요소의 크기, 치수 및 형태는 도면에서 조정되어왔다. 도면은 단지 대표적이고 엄격하게 일정한 비율로 그려지지 않으며, 요소의 상대적 치수, 스케일 및 묘사는 도면에서 과장될 수 있다. 유사한 참조 숫자는 도면 모두 및 상세한 설명 전체에 걸쳐 유사한 요소를 나타낸다. 본원에서 사용된 바와 같이, 용어 "대략", "약", 및 유사한 용어는 정도를 나타내는 대신에, 근사값을 나타내기 위해 사용되며, 이 기술분야에서의 통상의 기술자에 의해 인식되는 바와 같이 측정된 값 또는 산출된 값에서 고유 편차를 설명하도록 의도된다. 더욱이, 본 출원에서, 각각의 단계 프로세스의 설명의 순차적 순서는, 달리 명확하게 정의되거나 또는 맥락으로부터 도출될 수 없다면, 반드시 실제 동작에서 이들 프로세스의 순서를 나타내는 것은 아니다.
또한, "포함하다", "포함하는", "갖다", "포함시키다", 및/또는 "포함시키는" 등과 같은, 표현은 폐쇄형 표현보다는, 본 출원에서 제한을 두지 않은 표현이라는 것이 이해된다. 그것들은 서술된 특징, 요소 및/또는 구성요소가 존재하고 있지만, 하나 이상의 다른 특징, 요소, 구성요소 및/또는 그것의 조합의 존재가 배제되지 않는다는 것을 나타낸다. 게다가, 나열된 특징의 리스트 후 나타나는 "... 중 적어도 하나"와 같은, 표현은 그 안에서의 개개의 특징보다는 특징의 전체 리스트를 한정한다. 더욱이, "~일 수 있다"는 본 출원의 실시예가 설명될 때 "본 출원의 하나 이상의 실시예"를 나타내기 위해 사용된다. 게다가, 용어 "대표적인"은 예 또는 전형적인 예를 나타내도록 의도된다.
달리 정의되지 않는다면, 본원에서 사용된 바와 같이 모든 어법(엔지니어링 용어 및 기술 용어를 포함한)은 본 출원과 관계가 있는 기술에서의 통상의 기술자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 일반적인 사전에서 정의된 바와 같은 용어는 관련 기술의 맥락에서 그것의 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 출원에서 달리 명확하게 서술되지 않는다면 이상화된 또는 너무 공식적인 의미로 해석되지 않아야 한다는 것이 또한 이해된다.
본 출원의 실시예에서 실시예 및 특징은 어떤 충돌도 없는 경우에 상호 조합될 수 있다는 것이 주의되어야 한다. 본 출원은 도면을 참조하여 및 실시예와 함께 이하에서 상세하게 설명될 것이다.
실시예는 도면을 참조하여 이하에서 상세하게 설명될 것이다. 이해의 용이함을 위해, 비-휘발성 메모리 예로서 3D NAND 메모리가 이하에서 설명된다. 그러나, 본 출원은 이것에 제한되지 않으며, 본 출원은 메모리 셀의 턴-온이 워드 라인 전압에 의해 제어되는 이 기술분야에서의 임의의 알려진 비-휘발성 메모리에 적용될 수 있다.
도 1은 본 개시의 실시예에 따른 3D NAND 메모리(10)를 예시한 블록도이다.
도 1을 참조하면, 3D NAND 메모리(10)는 제어기(100), 메모리 셀 어레이(110), 워드 라인 디코더(120), 전압 발생기(130), 비트 라인 디코더(140) 및 입력/출력(I/O) 회로(150)를 포함할 수 있다.
다양한 대표적인 실시예에 따르면, 제어기(100)는 밖으로부터 송신된 제어 신호에 응답하여 3D NAND 메모리(10)에 대한 소거, 기록, 판독 및/또는 검증 동작을 수행하도록 전압 발생기(130), 워드 라인 디코더(120) 및 비트 라인 디코더(140)를 제어할 수 있다. 소거, 기록, 판독 및/또는 검증 동작이 하나 이상의 메모리 셀에 대해 수행되도록 요구될 때, 제어기(100)는 비트 라인(BL)을 통해 비트 라인 디코더(140)에 의한 어드레싱을 위해, 및 워드 라인(WL)을 통해 워드 라인 디코더(120)에 의한 어드레싱을 위해 하나 이상의 메모리 셀의 어드레스를 비트 라인 디코더(140) 및 워드 라인 디코더(120)로 송신할 수 있다. 제어기(100)는 제어 신호를 전압 발생기(130)로 송신할 수 있다. 제어기(100)는 하드웨어 또는 소프트웨어로서, 또는 하드웨어 및 소프트웨어의 조합의 형태로 3D NAND 메모리(10)에 구현될 수 있다. 예를 들어, 보다 특히, 제어기(100)는 이에 제한되지 않지만, 중앙 프로세싱 유닛(CPU), 산술 논리 유닛(ALU), 디지털 신호 프로세서, 마이크로컴퓨터, 필드 프로그램 가능한 게이트 어레이(FPGA), 시스템 온 칩(SoC), 프로그램 가능한 논리 유닛, 마이크로프로세서, 애플리케이션-특정 집적 회로(ASIC) 등을 포함할 수 있다.
대표적인 실시예에 따르면, 전압 발생기(130)는 메모리 셀 어레이(110)에 대한 기록, 판독 및 소거 동작을 수행하기 위해 다양한 전압을 생성할 수 있다. 예를 들어, 판독 동작 동안, 전압 발생기(130)는 선택된 워드 라인으로 인가될 판독 전압, 및 비선택 워드 전압으로 인가될 패스 전압을 생성할 수 있다. 실시예에서, 제어기(100)는 상기 다양한 전압을 생성하도록 전압 발생기(130)를 제어할 수 있다.
대표적인 실시예에 따르면, 기록 동작 동안, 비트 라인 디코더(140)는 메모리 셀 어레이(110)의 비트 라인으로 기록될 데이터에 대응하는 비트 라인 전압을 송신할 수 있다. 판독 동작 또는 검증 동작 동안, 비트 라인 디코더(140)는 상이한 판독 동작 방법에 따라 대응하는 비트 라인 상에서 메모리 셀에 저장된 데이터를 감지하며, 그에 의해 3D NAND 메모리(10)에 저장된 데이터를 판독할 수 있다.
대표적인 실시예에 따르면, 기록 동작 동안, 메모리 셀 어레이(110)로 기록될 데이터는 입력 및 출력 회로(150)를 통해 메모리로 공급될 수 있다. 판독 동작 동안, 메모리 셀 어레이(110)로부터 판독된 데이터는 비트 라인 디코더(140) 및 입력 및 출력 회로(150)를 통해 메모리(10)의 밖으로 공급될 수 있다.
대표적인 실시예에서, 판독 또는 기록 동작 동안, 다수의 워드 라인 간에 동작될 메모리 셀에 연결된 적어도 하나의 워드 라인은 워드 라인 디코더(120)를 통해 선택될 수 있다. 기록 동작 동안, 워드 라인 디코더(120)는 선택된 워드 라인으로 프로그래밍 전압을 인가할 수 있으며, 비선택 워드 라인으로 패스 전압을 인가할 수 있다. 판독 동작 동안, 워드 라인 디코더(120)는 선택된 워드 라인으로 판독 전압을 인가할 수 있으며, 비선택 워드 라인으로 패스 전압을 인가할 수 있다.
도 2는 본 개시의 실시예에 따른 3D NAND 메모리에서 메모리 블록(200)을 예시한 회로 개략도이다.
3D NAND 메모리(10)는 복수의 메모리 블록을 포함한다. 각각의 메모리 블록은 복수의 메모리 스트링을 구성하는, 3-차원 공간에 분포된 복수의 메모리 셀을 포함한다. 동일한 메모리 스트링에 위치된 메모리 셀의 채널은 물리적으로 연결된다.
도 2에 도시된 바와 같이 메모리 블록(200)에서, 메모리 스트링(NS11 및 NS21)은 제1 비트 라인(BL1)에 연결되며 제1 비트 라인(BL1)과 공통 소스 라인(ACS) 사이에 배열되고; 메모리 스트링(NS12 및 NS22)은 제2 비트 라인(BL2)에 연결되며 제2 비트 라인(BL2)과 공통 소스 라인(ACS) 사이에 배열된다. 각각의 메모리 스트링에 대한 최상부 선택 트랜지스터(TSG)는 대응하는 비트 라인에 연결되고; 각각의 메모리 스트링에 대한 최하부 선택 트랜지스터(BSG)는 공통 소스 라인(ACS)에 연결되며, 다수의 메모리 셀(MC1 내지 MC4)은 각각의 메모리 스트링의 최상부 선택 트랜지스터(TSG)와 최하부 선택 트랜지스터(BSG) 사이에 배열된다. 메모리 스트링(NS11, NS12)은 제1 스트링 선택 라인(SSL1)에 연결되며, 메모리 스트링(NS21, NS22)은 제2 스트링 선택 라인(SSL2)에 연결된다.
동일한 층에 위치된 다수의 메모리 셀은 메모리 페이지를 구성하며, 상이한 메모리 스트링에 위치되지만 동일한 메모리 페이지에 있는 메모리 셀의 게이트는 물리적으로 연결되고, 동일한 워드 라인에 연결된다. 도 2에 도시된 바와 같이, 동일한 높이를 가진 워드 라인(WL)은 공통 연결에 있다. 판독 동작이 메모리 블록의 일부 메모리 셀에 대해 수행될 때, 동작될 메모리 셀(이후 선택된 메모리 셀로 불리움)이 위치되는 메모리 스트링 및 페이지가 결정되어야 한다. 선택된 메모리 셀이 위치되는 메모리 스트링은 선택된 스트링으로 불리우며, 그것이 위치되는 페이지는 선택된 페이지로 불리운다. 선택된 스트링은 스트링 선택 라인(SSL1 및 SSL2), 및 비트 라인(BL1 및 BL2)을 통해 결정될 수 있으며, 선택된 페이지는 워드 라인(WL1 내지 WL4)을 통해 결정될 수 있고, 그에 의해 일부 특정 선택된 메모리 셀을 결정할 수 있다.
단순함을 위해, 도 2는 단지 4개의 메모리 스트링(NS11, NS21, NS12, NS22), 두 개의 비트 라인(BL1, BL2), 4개의 워드 라인(WL1, WL2, WL3, WL4), 두 개의 스트링 선택 라인(SSL1, SSL2), 및 두 개의 접지 선택 라인(GSL1, GSL2)이 포함되는 상황만을 예시한다는 것이 주의되어야 한다. 그러나, 실제 애플리케이션에서, 메모리 스트링, 비트 라인, 워드 라인, 스트링 선택 라인 및 소스 선택 라인의 수는 요구되는 대로 설정될 수 있으며 본원에 설명된 것에 제한되지 않는다는 것이 이 기술분야에서의 숙련자에 의해 이해될 수 있다. 각각의 메모리 스트링에서 최하부 선택 게이트(BSG)는 또한 3개 이상을 포함할 수 있으며, 각각의 메모리 스트링에서 메모리 셀(MC)의 수는 또한 요구되는 대로 조정될 수 있다는 것이 또한 이해될 수 있다. 예로서, 각각의 메모리 셀은 1-비트 메모리 셀 또는 다중-비트 메모리 셀일 수 있다.
도 3은 본 개시의 실시예에 따라, 판독 동작을 수행할 때 도 2의 메모리 블록의 등가 회로도(300)를 예시한다.
예로서, 메모리 스트링(NS11 및 NS12)에서 메모리 셀(A 및 B)에 대한 판독이 예로서 취해진다.
도 3에 도시된 바와 같이, 판독 동작 동안, 메모리 셀(A 및 B)이 위치되는 메모리 스트링(NS11 및 NS12)은 선택된 메모리 스트링이며, 다른 메모리 스트링(NS21 및 NS22)은 비선택 스트링이다. 제1 스트링 선택 라인(SSL1)은 선택된 스트링 선택 라인(SSL_SEL)이며, 제2 스트링 선택 라인(SSL2)은 비선택 스트링 선택 라인(SSL_UN)이다. 제1 접지 선택 라인(GSL1)은 선택된 접지 선택 라인(GSL_SEL)이며, 제2 접지 선택 라인(GSL2)은 비선택 접지 선택 라인(GSL_UN)이다. 제2 워드 라인(WL2)은 선택된 워드 라인(WL_SEL)이고, 제1 워드 라인(WL1) 및 제3 워드 라인 내지 제4 워드 라인(WL3 내지 WL4)은 비선택 워드 라인(WL_UN)이다.
제어기(100)는 선택된 스트링 선택 라인(SSL_SEL) 및 선택된 접지 선택 라인(GSL_SEL)에 의해 제어된 트랜지스터를 턴 온하기 위해 선택된 스트링 선택 라인(SSL_SEL) 및 선택된 접지 선택 라인(GSL_SEL)으로 패스 전압을 인가하도록 전압 발생기(130) 및 워드 라인 디코더(120)를 제어할 수 있다.
제어기(100)는 비선택 스트링 선택 라인(SSL_UN) 및 비선택 접지 선택 라인(GSL_UN)에 의해 제어된 트랜지스터를 턴 오프하기 위해 비선택 스트링 선택 라인(SSL_UN) 및 비선택 접지 선택 라인(GSL_UN)으로 컷-오프 전압을 인가하도록 전압 발생기(130) 및 워드 라인 디코더(120)를 제어하며, 그에 의해 비선택 메모리 스트링의 채널을 턴 온하는 것을 피할 수 있다.
제어기(100)는 패스 전압을 비선택 워드 라인(WL_UN)으로 인가하고, 그에 의해 선택된 메모리 스트링의 채널을 턴 온하도록, 및 선택된 메모리 셀에서 데이터를 판독하기 위해 판독 전압을 선택된 워드 라인(WL_SEL)에 인가하도록 전압 발생기(130) 및 워드 라인 디코더(120)를 제어할 수 있다.
도 4는 본 개시의 실시예에 따른 3D NAND 메모리의 판독 방법(400)을 예시한 흐름도이다.
도 4에 도시된 바와 같이, 단계 S401에서, 판독 동작은 다수의 워드 라인 중 적어도 하나를 선택함으로써 대응하는 메모리 셀에 대해 수행된다.
대표적인 실시예에 따르면, 3D NAND 메모리(10)의 제어기(100)는 외부 디바이스(예컨대, 외부 호스트)로부터 수신된 판독 요청에 기초하여 3D NAND 메모리(10)의 판독 동작을 제어할 수 있다. 제어기(100)는 외부 디바이스로부터 수신된 어드레스 정보에 응답하여 다수의 워드 라인(WL)으로부터 판독될 메모리 셀과 연결된 적어도 하나의 워드 라인을 선택하도록 워드 라인 디코더(120)를 제어할 수 있다. 제어기(100)는 판독 전압을 선택된 워드 라인으로 인가하도록 제어할 수 있다.
단계 S402에서, 제1 기울기로 상승하는 제1 전압은 비선택 워드 라인 상에서의 제2 전압이 제2 기울기로 상승하는 것을 허용하기 위해 비선택 워드 라인과 같은 커패시터를 충전시키기 위해 다수의 워드 라인 중에서 비선택 워드 라인에 인가되며, 여기에서 제1 기울기는 제2 기울기보다 크다.
실시예에서, 제어기(100)는 제1 기울기로 상승하는 제1 전압을 출력하며, 제1 전압을 비선택 워드 라인에 인가하도록 전압 발생기(130)를 제어할 수 있다. 대표적인 실시예에 따르면, 워드 라인은 커패시터를 포함하도록 모델링될 수 있으며, 즉 워드 라인은 커패시터와 같을 수 있다. 전압 발생기(130)는 커패시터로서 모델링된 워드 라인을 충전시키기 위해 커패시터로서 모델링된 비선택 워드 라인으로 제1 기울기로 상승하는 제1 전압을 송신할 수 있다. 실시예에 따르면, 비선택 워드 라인 상에서의 전압(즉, 커패시터 상에서의 전압)은 충전되기 위해 제2 기울기로 점진적으로 상승하며, 제2 기울기는 제1 전압이 상승하는 제1 기울기보다 작다. 다시 말해서, 워드 라인 상에서의 전압 상승률은 제1 전압의 상승률 미만이다.
단계 S403에서, 비선택 워드 라인으로의 제1 전압의 인가는 상기 제1 전압이 미리 결정된 전압으로 상승하는 것에 응답하여 정지되며, 상기 미리 결정된 전압은 비선택 워드 라인과 연결된 메모리 셀을 턴 온하기 위한 패스 전압보다 높고, 제2 전압은 패스 전압보다 높지 않다.
대표적인 실시예에 따르면, 제어기(100)는 제1 전압이 미리 결정된 전압으로 상승할 때(즉, 제1 전압의 전압 값이 제1 전압이 상승할 때 미리 결정된 값과 동일할 때) 제1 전압을 비선택 워드 라인에 인가하는 것을 정지시키도록 전압 발생기(130)를 제어할 수 있다. 미리 결정된 전압은 패스 전압보다 높으며, 상기 패스 전압은 비선택 워드 라인과 연결된 메모리 셀(이후 비선택 메모리 셀로서 불리움)을 턴 온할 수 있는 전압을 나타낸다. 상기 설명된 바와 같이, 동일한 메모리 스트링에 위치된 메모리 셀의 채널이 물리적으로 연결되므로, 선택된 메모리 스트링의 채널은 판독 동작이 수행될 때 패스 전압을 비선택 워드 라인에 인가함으로써 턴 온될 필요가 있다. 예를 들어, 패스 전압은 7V일 수 있다.
비선택 워드 라인 상에서 제2 전압의 전압 값은 제1 전압이 미리 결정된 전압으로 상승할 때 패스 전압 미만이다. 다시 말해서, 전압 발생기(130)는 그것을 충전시키기 위해 제1 기울기로 상승한 제1 전압을 비선택 워드 라인으로 송신한다. 충전이 진행됨에 따라, 비선택 워드 라인 상에서의 전압은 제1 기울기보다 작은 제2 기울기로 상승한다. 비선택 워드 라인 상에서의 전압은 제1 전압이 미리 결정된 전압으로 상승할 때 패스 전압을 초과하지 않는다. 실시예에서, 비선택 워드 라인 상에서의 전압은 패스 전압의 85%보다 클 수 있지만 제1 전압이 미리 결정된 전압으로 상승할 때 패스 전압보다 낮을 수 있다. 그러나, 본 개시는 이것에 제한되지 않는다.
단계 S404에서, 패스 전압은 비선택 워드 라인으로의 제1 전압의 인가가 정지될 때 비선택 워드 라인에 인가된다. 제1 전압이 미리 결정된 전압으로 상승하며, 따라서 전압 발생기(130)가 제1 전압을 비선택 워드 라인에 인가하는 것을 정지할 때, 제어기(100)는 계속해서 비선택 워드 라인을 충전시키기 위해 패스 전압을 비선택 워드 라인에 인가하도록 전압 발생기(130)를 제어할 수 있다. 충전 시간의 기간 후, 비선택 워드 라인 상에서의 전압은 패스 전압으로 상승하며 패스 전압에서 유지한다.
도 5a는 본 개시의 실시예에 따른, 도 4의 판독 방법의 수행을 예시한 파형 시퀀스 다이어그램(500)이다.
도 5a를 참조하면, 판독 동작의 사전-패스 단계(시간 기간(t0 내지 t2))에서, 전압 발생기(130)는 선택된 워드 라인 상에서의 전압(VWL _ SEL)이 판독 전압으로 점진적으로 상승하는 것을 허용하기 위해 판독 전압(Vread)을 선택된 워드 라인(WL_SEL)에 인가할 수 있다.
시간 기간(t0 내지 t1)에서, 전압 발생기(130)는 그것들을 충전시키기 위해 제1 기울기로 상승하는 제1 전압(V1)을 비선택 워드 라인(WL_UN)으로 송신할 수 있다. 실시예에서, 제1 기울기는 시간 기간(t0 내지 t1)에서 대략 일정한 값을 갖는다. 즉, 제1 전압(V1)의 값은 대각선으로 증가한다.
시간 기간(t0 내지 t1)에서, 충전되는 것으로 인해, 비선택 워드 라인 상에서의 전압(VWL_UN)은 제1 기울기보다 작은 제2 기울기로 상승한다.
시간 t1에서, 전압 발생기(130)에 의해 출력된 제1 전압(V1)은 미리 결정된 전압(Vp)에 이른다. 그때, 비선택 워드 라인 상에서의 전압(VWL _UN)은 패스 전압(Vpass)에 이르지 않지만, 그것에 근접한다. 실시예에서, 패스 전압(Vpass)은, 예를 들어, 7V일 수 있다. 실시예에서, 그때, 비선택 워드 라인 상에서의 전압(VWL_UN)은 예를 들어, 패스 전압(Vpass)의 85%를 초과할 수 있다. 시간 t1에서, 전압 발생기(130)는 제1 전압(V1)을 출력하는 것을 정지시키며, 미리 결정된 전압보다 낮은 패스 전압(Vpass)을 출력하기 시작한다.
시간 기간(t1 내지 t2)에서, 충전으로 인해, 비선택 워드 라인 상에서의 전압(VWL_UN)은 점진적으로 패스 전압(Vpass)으로 상승한다.
다시 말해서, 시간 t1로부터 시작하여, 전압 발생기(130)는 제1 전압(V1)을 공급하는 것을 멈추며, 미리 결정된 전압(Vp)보다 낮은 패스 전압(Vpass)을 통해 비선택 워드 라인(WL_UN)을 계속해서 충전시킨다. 비교적 높은 전압 값을 가진 제1 전압(V1)이 시간 t1 후, 비선택 워드 라인(WL_UN)에 계속해서 인가된다면, 그것은 비선택 워드 라인 상에서의 전압이 과충전으로 인해 패스 전압을 초과하게 할 수 있다. 제1 전압(V1)이 컷 오프되고 제1 전압(V1)이 패스 전압(Vpass)으로 상승할 때(즉, 시간 t0'에서) 패스 전압(Vpass)을 비선택 워드 라인에 공급하게 되면, 비선택 워드 라인 상에서의 전압은 시간 기간(t0' 내지 t1)(도 5a에서 점선으로 도시된 바와 같이)에서 느리게 상승하며, 따라서 비선택 워드 라인 상에서의 전압은 미리 결정된 시간 내에서 패스 전압(Vpass)으로 상승할 수 있고, 그에 의해 뒤이은 판독 동작에 영향을 줄 수 있다. 본 개시의 실시예에 따른 전압을 인가하는 방법은 패스 전압으로 상승시키기 위해 비선택 워드 라인 상에서의 전압에 대해 요구된 지속 기간을 단축시킬 수 있다.
따라서, 판독 동안 고정된 전압 소스를 비선택 워드 라인에 제공하는 종래 기술과 비교하여, 본 개시의 실시예에 따라 선택된 워드 라인으로 패스 전압보다 높은 제1 전압의 공급은 워드 라인 상에서의 전압이 패스 전압으로 더 빠르게 상승할 수 있게 하며, 데이터를 비-휘발성 메모리로 저장하고 비-휘발성 메모리로부터 데이터를 판독하기 위한 시간(예컨대, tProg 및 tR)을 절약하고; 그 동안, 워드 라인 상에서의 전압이 패스 전압의 약 85%로 상승할 때, 제1 전압은 컷 오프되며, 그것은 패스 전압으로 워드 라인을 계속해서 충전시키게 하고, 이것은 워드 라인에 대한 과충전을 피할 수 있다. 본 개시의 실시예에 따르면, 비선택 워드 라인 상에서의 전압은 패스 전압으로 빠르게 상승할 수 있으며, 그에 의해 사전-패스 스테이지의 지속기간이 단축될 때 비선택 워드 라인 상에서의 전압이 효과적으로 신장될 수 있으며, 그에 따라 채널이 효과적으로 리셋될 수 있다는 문제를 피할 수 있다.
시간 기간(t2 내지 t3)에서, 비선택 워드 라인 상에서의 전압은 패스 전압으로 상승하고, 비선택 메모리 셀은 온 상태에 있으며, 제어기(100)는 데이터의 판독을 달성하기 위해 비트 라인을 통해 선택된 메모리 셀에 저장된 데이터를 감지하도록 비트 라인 디코더(140)를 제어할 수 있다.
도 5b는 본 개시의 실시예에 따른, 도 4의 판독 방법을 수행할 때 전압 발생기의 출력 전압 및 비선택 워드 라인 상에서의 전압의 상승을 예시한 확대도이다.
상기 설명된 바와 같이, 시간 기간(t0 내지 t1)에서, 비선택 워드 라인(WL_UN)은 제1 기울기로 상승하는 제1 전압(V1)에 의해 변경되며, 비선택 워드 라인 상에서의 전압(VWL _UN)은 제1 기울기보다 작은 제2 기울기로 상승한다. 도 5b를 참조하면, 제1 기울기는 시간 기간(t0 내지 t1)에서 대략 일정한 값을 갖고, 즉 제1 전압(V1)의 값은 대각선으로 증가한다. 제2 기울기는 시간 기간(t0 내지 t1)에서 대략 일정한 값을 가지며, 즉 비선택 워드 라인 상에서의 전압(VWL _UN)의 값은 대각선으로 증가한다.
시간 t1에서 시간 t2로, 전압 발생기(130)는 제1 전압을 비선택 워드 라인(WL_UN)에 인가하는 것을 멈추지만, 비선택 워드 라인(WL_UN)을 계속해서 충전시키기 위해 패스 전압(Vpass)을 비선택 워드 라인(WL_UN)에 인가한다. 도 5b를 참조하면, 시간 기간(t1 내지 t2)에서, 점진적으로 상승하는 제1 전압 대신에, 일정한 패스 전압(Vpass)이 전압 발생기(130)로부터 수신되므로, 비선택 워드 라인 상에서 전압(VWL_UN)의 값의 증가율은 느려져서, 대략 램핑 아크로서 제공된다. 전압의 상승의 대각 형태 또는 아크 형태는 단지 대표적이며, 본 개시는 이에 제한되지 않는다는 것이 이해된다.
도 6은 본 개시의 실시예에 따른 전압 발생기(130)의 블록도를 예시한다.
도 6에 도시된 바와 같이, 전압 발생기(130)는 제1 구동 회로(1301), 제2 구동 회로(1302), 및 전압 소스(1303)를 포함할 수 있다. 전압 소스(1303)는 다양한 종류의 전압, 예를 들어, 시간에 따라 상승하거나 또는 하강하는 전압, 일정한 전압 등을 공급할 수 있다.
전압 발생기(130)는 전압 소스(1303)에 기초하여 제1 구동 회로(1301) 및 제2 구동 회로(1302)를 통해 기록, 판독 및 소거 동작을 수행하기 위해, 다양한 전압, 예컨대 기록 전압, 판독 전압, 패스 전압, 검증 전압 또는 복구 전압을 생성할 수 있다.
실시예에서, 전압 발생기(130)는 제1 구동 회로(1301) 및 전압 소스(1303)를 통해 제1 기울기로 상승하는 제1 전압을 생성하며, 제1 전압을 비선택 워드 라인(1311)으로 인가할 수 있다. 실시예에서, 비선택 워드 라인(1311)은 커패시터로서 모델링될 수 있다.
실시예에서, 전압 발생기(130)는 제2 구동 회로(1302) 및 전압 소스(1303)를 통해 패스 전압을 생성하며, 패스 전압을 비선택 워드 라인(1311)에 인가할 수 있다.
전압 발생기(130)는 동작 동안 스트링 선택 라인 및 접지 선택 라인 등을 위한 전압을 생성하는 것을 추가로 포함할 수 있으며, 그에 대한 설명은 본원에서 생략된다.
제1 구동 회로(1301)는 비교기(1304) 및 상기 비교기로부터 펄스 신호를 수신하는 제1 스위치 셀(1304)을 포함할 수 있다.
비교기(1304)는 그것의 포지티브 입력 단자로부터 신장된 구동 신호를 수신하며, 그것의 네거티브 입력 단자로부터 시간에 따라 상승하는 램프 전압을 수신할 수 있다. 비교기(1304)는 구동 신호 및 램프 전압을 비교하며, 비교 결과에 기초하여 펄스 신호를 출력할 수 있다. 실시예에서, 펄스 신호는 디지털 신호이다. 실시예에서, 출력 펄스 신호의 레벨은 램프 전압이 신장된 구동 전압보다 낮을 때 높고; 출력 펄스 신호의 레벨은 램프 전압이 신장된 구동 전압보다 높을 때 낮다.
제1 스위치 셀(1305)은 전압 소스(1303) 및 비선택 워드 라인(1311)에 연결될 수 있으며, 비교기(1304)의 출력으로부터 수신된 펄스 신호에 기초하여 비선택 워드 라인(1311)과 전압 소스(1303)를 연결할지를 결정할 수 있다.
도 5a를 다시 참조하면, 시간 기간(t0 내지 t1)에서, 전압 발생기(130)는 제1 기울기로 상승하는 제1 전압을 비선택 워드 라인(1311)에 인가한다.
구체적으로, 시간 기간(t0 내지 t1)에서, 비교기(1304)로 입력된 램프 전압(Vr)은 신장된 구동 전압(Vd) 미만으로 설정된다. 예를 들어, 도 7과 함께, 램프 전압(Vr)은 시간에 따라 상승하도록 설정되며, 구동 전압(Vd)은 일정한 전압 값을 갖도록 설정된다. Vd는, 예를 들어, 7V이다. 시간 t0에서, 램프 전압(Vr)은 0V로부터 상승하기 시작한다. 시간 t1에 도달할 때, 램프 전압(Vr)은 구동 전압(Vd)과 동일하도록 상승하며, 즉 램프 전압의 값은 또한 그때 Vd이다. 시간 기간(t0 내지 t1)에서, 램프 전압은 구동 전압(Vd)보다 낮으며, 비교기(1304)에 의해 출력된 펄스 신호(Vpulse)는 고 레벨에 있다. 그때, 시간 기간(t0 내지 t1)에서, 제1 스위치 셀(1305), 예컨대, MOS 트랜지스터는 고 레벨이 그것의 게이트에 인가된 이래 턴 온될 수 있으며, 전압 소스(1303)에 의해 출력된 제1 기울기로 상승하는 전압은 제1 전압으로서 비선택 워드 라인(1311)으로, 즉 비선택 워드 라인(1311)의 가까운 단부 A로 인가된다. 펄스 신호는 제1 전압이 미리 결정된 전압으로 상승하기 전에 고 레벨에서 유지한다. 상기 시간 동안, 비선택 워드 라인(1311)(즉, 비선택 워드 라인(1311)의 먼 단부 B) 상에서의 전압은 제2 기울기로 상승한다.
시간 기간(t1 내지 t2)에서, 전압 발생기(130)는 패스 전압을 비선택 워드 라인(133)에 인가한다. 구체적으로, 도 7과 함께, 램프 전압(Vr)은 시간 t1에서 구동 전압(Vd)에 도달하였고, 시간 기간(t1 내지 t2)에서 계속해서 상승할 것이며 항상 Vd보다 높다. 이 경우에, 램프 전압(Vr)은 구동 전압(Vd)보다 높으며, 비교기(1304)에 의해 출력된 펄스 신호(Vpulse)는 저 레벨에 있다(도 7에 도시된 바와 같이). 그때, 시간 기간(t1 내지 t2)에서, 제1 스위치 셀(1305), 예컨대 MOS 트랜지스터는 저 레벨이 그것의 게이트로 인가된 이래 턴 오프될 수 있다. 그때, 전압 소스(1303)에 의해 출력된 전압은 제1 구동 회로(1301)를 통해 비선택 워드 라인에 인가될 수 없다. 전압 소스(1303)에 의해 출력된 전압은 제2 구동 회로(1302)를 통해 인가된다. 펄스 신호는 제1 전압이 미리 결정된 전압으로 상승한 후 저 레벨에서 유지한다. 다른 실시예에 따르면, 구동 전압(Vd)은 전압이 제2 구동 회로(1302)를 통해 비선택 워드 라인에 인가될 때 제2 구동 회로(1302)의 저항기(1309 및 1301) 사이에서 컴포넌트 전압을 제어하기 위해 시간 t1 후 떨어질 수 있다.
본 개시의 실시예에 따르면, 램프 전압은 제1 전압이 미리 결정된 전압으로 상승하기 전에 구동 전압보다 낮으며; 램프 전압은 제1 전압이 미리 결정된 전압으로 상승한 후 구동 전압보다 높다.
본 개시의 실시예에 따르면, 램프 전압이 주어지는 경우에, 제1 스위치 셀(1305)은 계속해서 상승하는 제1 전압을 비선택 워드 라인에 인가할지를 추가로 제어하기 위해, 구동 전압의 크기를 조정함으로써 턴 온되거나 또는 턴 오프되도록 제어될 수 있다. 더 높은 전압 값 또는 더 긴 지속기간을 가진 제1 전압을 비선택 워드 라인에 인가하도록 요구된다면, 그것은 구동 전압을 추가로 신장시킴으로써 구현될 수 있다. 더 낮은 전압 값 또는 더 짧은 지속기간을 가진 제1 전압을 비선택 워드 라인에 인가하도록 요구된다면, 그것은 구동 전압을 감소시킴으로써 구현될 수 있다.
본 개시의 실시예에 따르면, 펄스 신호가 고 레벨에 있을 때 지속기간은 신장된 전압 값을 갖고 구동 전압을 설정함으로써 더 길어질 수 있으며, 따라서, 더 높은 전압 값 또는 더 긴 시간을 가진 제1 전압이 비선택 워드 라인에 인가되며, 그에 의해 비선택 워드 라인 상에서(즉, 비선택 워드 라인의 먼 단부 B 상에서)의 전압을 빠르게 상승하게 할 수 있고 펄스 신호가 저 레벨이 됨에 따라 제2 구동 회로(1302)가 비선택 워드 라인에 연결될 때 부하가 과도하므로 비선택 워드 라인 상에서의 제2 전압이 타깃 패스 전압으로 상승할 수 없다는 문제를 피할 수 있다.
실시예에 따르면, 제2 구동 회로(1302)는 제1 구동 회로(1301)가 제1 전압을 비선택 워드 라인에 인가하는 것을 정지시키는 것에 응답하여 패스 전압을 비선택 워드 라인에 인가하기 시작한다.
일부 실시예에 따르면, 제2 구동 회로(1302)는 오차 증폭기(1306), MOS 트랜지스터(1307), 및 오차 증폭기(1306)와 연결된 저항기(1308 내지 1310)를 포함한다.
오차 증폭기(1306)의 포지티브 입력 단자는 기준 전압을 수신할 수 있다. 도 6에 도시된 바와 같이, 제1 스위치 셀(1305)이 턴 오프될 때, 오차 증폭기(1306)는 네거티브 피드백 프로세스에 들어가며, 따라서 제2 구동 회로(1302)에 의해 출력된 전압은 오차 증폭기의 포지티브 입력 단자에서 기준 전압의 크기에 기초하여 제어될 수 있다. 기준 전압의 크기 및 저항기(1308 내지 1310)가 적정하게 설정될 때, 제2 구동 회로(1302)는 패스 전압을 출력하며 이를 비선택 워드 라인(1311)에 인가할 수 있다.
상기와 같은 상세한 설명은 본 개시의 목적, 기술적 해법 및 유리한 효과를 추가로 상세히 설명한다. 상기는 단지 본 개시의 상세한 설명이며, 본 개시를 제한하지 않는다는 것이 이해된다. 본 발명의 사상 및 원리 내에서의, 모든 수정, 등가 교체, 개선 등은 본 개시의 보호 범위에 포함되어야 한다.
Claims (26)
- 비-휘발성 메모리의 동작 방법으로서,
상기 비-휘발성 메모리는 복수의 메모리 셀 및 상기 복수의 메모리 셀과 연결된 비선택 워드 라인을 포함하는, 상기 비-휘발성 메모리의 동작 방법에 있어서,
상기 비선택 워드 라인을 충전시키기 위해 제1 기울기로 상승하는 제1 전압을 상기 비선택 워드 라인에 인가하는 단계; 및
상기 제1 전압이 미리 결정된 전압으로 상승하는 것에 응답하여, 상기 제1 전압을 상기 비선택 워드 라인에 인가하는 것을 정지시키는 단계
를 포함하고,
상기 미리 결정된 전압은 상기 비선택 워드 라인과 연결된 상기 복수의 메모리 셀의 패스 전압보다 높은,
비-휘발성 메모리의 동작 방법. - 제1항에 있어서,
상기 제1 기울기로 상승하는 제1 전압을 비선택 워드 라인에 인가하는 단계는:
상기 비선택 워드 라인 상에서의 제2 전압이 제2 기울기로 상승하는 것을 허용하는 단계를 포함하며, 상기 제1 기울기는 상기 제2 기울기보다 크며, 상기 제2 전압은 상기 제1 전압이 상기 미리 결정된 전압으로 상승할 때 상기 패스 전압보다 높지 않은, 비-휘발성 메모리의 동작 방법. - 제2항에 있어서,
상기 제2 전압은 상기 제1 전압이 상기 미리 결정된 전압으로 상승할 때 상기 패스 전압의 85%보다 큰, 비-휘발성 메모리의 동작 방법. - 제1항에 있어서,
상기 비-휘발성 메모리는 비교기를 더 포함하며, 상기 제1 기울기로 상승하는 상기 제1 전압을 비선택 워드 라인에 인가하는 단계는:
상기 비교기가 펄스 신호를 출력하도록 허용하기 위해 상기 비교기로 시간에 따라 상승하는 램프 전압, 및 신장된 구동 전압을 입력하는 단계; 및
상기 펄스 신호에 기초하여 상기 제1 전압을 상기 비선택 워드 라인에 인가할지를 결정하는 단계를 포함하는, 비-휘발성 메모리의 동작 방법. - 제4항에 있어서,
상기 펄스 신호의 레벨은 상기 램프 전압이 상기 신장된 구동 전압보다 낮을 때 높으며; 그렇지 않다면, 상기 펄스 신호의 레벨은 낮은, 비-휘발성 메모리의 동작 방법. - 제5항에 있어서,
상기 신장된 구동 전압은 7V인, 비-휘발성 메모리의 동작 방법. - 제4항에 있어서,
상기 램프 전압은 상기 제1 전압이 미리 결정된 전압으로 상승하기 전에 상기 신장된 구동 전압보다 낮으며;
상기 램프 전압은 상기 제1 전압이 상기 미리 결정된 전압으로 상승한 후 상기 신장된 구동 전압보다 높은, 비-휘발성 메모리의 동작 방법. - 제4항에 있어서,
상기 비-휘발성 메모리는 전압 소스, 및 상기 비교기로부터 펄스 신호를 수신하는 제1 스위치 셀을 더 포함하며,
상기 펄스에 기초하여 상기 제1 전압을 상기 비선택 워드 라인에 인가할지를 결정하는 단계는:
상기 전압 소스가 상기 제1 전압을 상기 비선택 워드 라인에 인가하도록 허용하기 위해, 상기 제1 스위치 셀로 입력된 상기 펄스 신호가 고 레벨에 있는 것에 응답하여 상기 제1 스위치 셀을 통해 상기 비선택 워드 라인과 상기 전압 소스를 전기적으로 연결하는 단계를 포함하는, 비-휘발성 메모리의 동작 방법. - 제8항에 있어서,
상기 펄스 신호에 기초하여 상기 제1 전압을 상기 비선택 워드 라인에 인가할지를 결정하는 단계는:
상기 전압 소스가 상기 제1 전압을 상기 비선택 워드 라인에 인가하는 것을 정지시키도록, 상기 제1 스위치 셀로 입력된 상기 펄스 신호가 저 레벨에 있다는 것에 응답하여 상기 제1 스위치 셀을 연결 해제하는 단계를 더 포함하는, 비-휘발성 메모리의 동작 방법. - 제4항 내지 제9항 중 어느 한 항에 있어서,
상기 비-휘발성 메모리는 구동 회로를 더 포함하며, 상기 방법은:
상기 제1 전압을 상기 비선택 워드 라인에 인가하는 것을 정지시킬 때 상기 구동 회로를 통해 상기 패스 전압을 상기 비선택 워드 라인에 인가하는 단계를 더 포함하는, 비-휘발성 메모리의 동작 방법. - 제10항에 있어서,
상기 구동 회로는 오차 증폭기, 및 상기 오차 증폭기와 연결된 복수의 저항기를 포함하며,
상기 구동 회로를 통해 상기 패스 전압을 상기 비선택 워드 라인에 인가하는 단계는:
기준 전압을 상기 오차 증폭기의 포지티브 입력 단자로 입력하는 단계; 및
상기 기준 전압 및 상기 복수의 저항기의 저항 값에 기초하여 상기 패스 전압을 출력하며, 상기 패스 전압을 상기 비선택 워드 라인에 인가하는 단계를 포함하는, 비-휘발성 메모리의 동작 방법. - 제4항 내지 제9항 중 어느 한 항에 있어서,
상기 펄스 신호는 상기 제1 전압이 미리 결정된 전압으로 상승하기 전에 고 레벨에서 유지하는, 비-휘발성 메모리의 동작 방법. - 제10항에 있어서,
상기 펄스 신호는 상기 제1 전압이 미리 결정된 전압으로 상승한 후 저 레벨에서 유지하는, 비-휘발성 메모리의 동작 방법. - 비-휘발성 메모리로서,
복수의 메모리 셀;
상기 복수의 메모리 셀과 연결된 비선택 워드 라인;
제1 전압을 상기 비선택 워드 라인으로 공급하도록 구성된 전압 발생기; 및
제어기
를 포함하고,
상기 제어기는, 상기 전압 발생기에 결합되고,
상기 비선택 워드 라인을 충전시키기 위해 제1 기울기로 상승하는 제1 전압을 상기 비선택 워드 라인에 인가하며;
상기 제1 전압이 미리 결정된 전압으로 상승하는 것에 응답하여 상기 제1 전압을 상기 비선택 워드 라인에 인가하는 것을 정지시키도록 제어하고,
상기 미리 결정된 전압은 상기 비선택 워드 라인과 연결된 복수의 메모리 셀의 패스 전압보다 높은, 비-휘발성 메모리. - 제14항에 있어서,
상기 제어기는 상기 제1 기울기로 상승하는 제1 전압을 상기 비선택 워드 라인에 인가할 때 상기 비선택 워드 라인 상에서의 제2 전압이 제2 기울기로 상승하는 것을 허용하도록 구성되며, 상기 제1 기울기는 상기 제2 기울기보다 크고, 상기 제2 전압은 상기 제1 전압이 미리 결정된 전압으로 상승할 때 패스 전압보다 높지 않은, 비-휘발성 메모리. - 제15항에 있어서,
상기 제2 전압은 상기 제1 전압이 미리 결정된 전압으로 상승할 때 상기 패스 전압의 85%보다 큰, 비-휘발성 메모리. - 제14항에 있어서,
상기 전압 발생기는 비교기를 더 포함하며,
상기 비교기는:
상기 비교기가 펄스 신호를 출력하는 것을 허용하기 위해 상기 비교기를 통해 시간에 따라 상승하는 램프 전압, 및 신장된 구동 전압을 수신하며;
상기 펄스 신호에 기초하여 상기 제1 전압을 비선택 워드 라인에 인가할지를 결정하도록 구성되는, 비-휘발성 메모리. - 제17항에 있어서,
상기 펄스 신호의 레벨은 상기 램프 전압이 신장된 구동 전압보다 낮을 때 높으며; 그렇지 않다면, 상기 펄스 신호의 레벨은 낮은, 비-휘발성 메모리. - 제18항에 있어서,
상기 신장된 구동 전압은 7V인, 비-휘발성 메모리. - 제17항에 있어서,
상기 램프 전압은 상기 제1 전압이 미리 결정된 전압으로 상승하기 전에 상기 신장된 구동 전압보다 낮으며;
상기 램프 전압은 상기 제1 전압이 미리 결정된 전압으로 상승한 후 상기 신장된 구동 전압보다 높은, 비-휘발성 메모리. - 제17항에 있어서,
상기 전압 발생기는 전압 소스, 및 상기 비교기로부터 펄스 신호를 수신하는 제1 스위치 셀을 더 포함하며,
상기 제1 스위치 셀은 상기 전압 소스가 제1 전압을 비선택 워드 라인에 인가하는 것을 허용하기 위해 상기 펄스 신호가 고 레벨에 있다는 것에 응답하여 상기 비선택 워드 라인과 상기 전압 소스를 전기적으로 연결하도록 구성되는, 비-휘발성 메모리. - 제21항에 있어서,
상기 제1 스위치는:
상기 전압 소스가 제1 전압을 비선택 워드 라인에 인가하는 것을 정지시키도록, 상기 제1 스위치 셀로 입력된 펄스 신호가 저 레벨에 있다는 것에 응답하여 상기 비선택 워드 라인으로부터 전압 소스를 연결해제하도록 구성되는, 비-휘발성 메모리. - 제17항 내지 제22항 중 어느 한 항에 있어서,
상기 전압 발생기는 구동 회로를 더 포함하며,
상기 구동 회로는:
상기 제1 구동 회로가 제1 전압을 비선택 워드 라인에 인가하는 것을 정지시키는 것에 응답하여 상기 패스 전압을 상기 비선택 워드 라인에 인가하도록 구성되는, 비-휘발성 메모리. - 제23항에 있어서,
상기 구동 회로는 오차 증폭기, 및 상기 오차 증폭기와 연결된 복수의 저항기를 포함하며;
상기 구동 회로는:
상기 오차 증폭기의 포지티브 입력 단자를 통해 기준 전압을 수신하며,
상기 기준 전압 및 상기 복수의 저항기의 저항 값에 기초하여 상기 패스 전압을 출력하고, 상기 패스 전압을 상기 비선택 워드 라인에 인가하도록 추가적으로 구성되는, 비-휘발성 메모리. - 제17항 내지 제22항 중 어느 한 항에 있어서,
상기 펄스 신호는 상기 제1 전압이 미리 결정된 전압으로 상승하기 전에 고 레벨에서 유지하는, 비-휘발성 메모리. - 제23항에 있어서,
상기 펄스 신호는 상기 제1 전압이 미리 결정된 전압으로 상승한 후 저 레벨에서 유지하는, 비-휘발성 메모리.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011419073.6A CN112435704B (zh) | 2020-12-07 | 2020-12-07 | 非易失性存储器及其读取方法 |
| CN202011419073.6 | 2020-12-07 | ||
| PCT/CN2021/121714 WO2022121467A1 (zh) | 2020-12-07 | 2021-09-29 | 非易失性存储器及其操作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20230009508A true KR20230009508A (ko) | 2023-01-17 |
Family
ID=81848282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020227043843A KR20230009508A (ko) | 2020-12-07 | 2021-09-29 | 비-휘발성 메모리 및 그 동작 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US12014777B2 (ko) |
| KR (1) | KR20230009508A (ko) |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100645055B1 (ko) | 2004-10-28 | 2006-11-10 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것의 프로그램 방법 |
| US7295478B2 (en) | 2005-05-12 | 2007-11-13 | Sandisk Corporation | Selective application of program inhibit schemes in non-volatile memory |
| KR100721013B1 (ko) * | 2005-07-26 | 2007-05-22 | 삼성전자주식회사 | 낸드 플래시 메모리 장치 및 그것의 프로그램 방법 |
| KR100655430B1 (ko) | 2005-11-17 | 2006-12-08 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것의 워드 라인 인에이블 방법 |
| US8570808B2 (en) * | 2010-08-09 | 2013-10-29 | Samsung Electronics Co., Ltd. | Nonvolatile memory device with 3D memory cell array |
| KR101784973B1 (ko) * | 2010-11-11 | 2017-10-13 | 삼성전자주식회사 | 메모리 소자의 동작 전압 제공 방법 및 메모리 컨트롤러 |
| KR101733620B1 (ko) * | 2011-05-25 | 2017-05-11 | 삼성전자주식회사 | 기판에 적층된 복수의 메모리 셀들을 포함하는 불휘발성 메모리 |
| US8760928B2 (en) | 2012-06-20 | 2014-06-24 | Macronix International Co. Ltd. | NAND flash biasing operation |
| KR102423228B1 (ko) * | 2015-09-17 | 2022-07-21 | 에스케이하이닉스 주식회사 | 저장 장치 및 이의 동작 방법 |
| KR102429452B1 (ko) | 2016-02-02 | 2022-08-05 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그것의 동작 방법 |
| US9679660B1 (en) * | 2016-05-06 | 2017-06-13 | SK Hynix Inc. | Semiconductor memory device and operating method thereof |
| US9715937B1 (en) | 2016-06-15 | 2017-07-25 | Sandisk Technologies Llc | Dynamic tuning of first read countermeasures |
| KR102620813B1 (ko) * | 2017-01-03 | 2024-01-04 | 에스케이하이닉스 주식회사 | 반도체 장치, 그 동작 방법 및 메모리 시스템 |
| KR102656828B1 (ko) * | 2017-01-05 | 2024-04-18 | 에스케이하이닉스 주식회사 | 메모리 장치 및 이의 동작 방법 |
| US10068657B1 (en) | 2017-02-10 | 2018-09-04 | Sandisk Technologies Llc | Detecting misalignment in memory array and adjusting read and verify timing parameters on sub-block and block levels |
| KR20190023893A (ko) | 2017-08-30 | 2019-03-08 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 이의 동작 방법 |
| KR102344895B1 (ko) | 2017-11-13 | 2021-12-29 | 삼성전자주식회사 | 수직형 반도체 소자 및 이의 제조 방법 |
| KR102609558B1 (ko) | 2018-12-07 | 2023-12-04 | 삼성전자주식회사 | 전압 발생기 및 이의 동작 방법 |
| CN109817635B (zh) | 2019-02-14 | 2021-04-13 | 长江存储科技有限责任公司 | 3d nand存储器的形成方法 |
| US10741260B1 (en) * | 2019-05-28 | 2020-08-11 | Micron Technology, Inc. | Systems and methods providing improved calibration of memory control voltage |
| CN112435704B (zh) | 2020-12-07 | 2021-08-27 | 长江存储科技有限责任公司 | 非易失性存储器及其读取方法 |
-
2021
- 2021-09-29 KR KR1020227043843A patent/KR20230009508A/ko not_active Application Discontinuation
-
2022
- 2022-01-04 US US17/568,622 patent/US12014777B2/en active Active
-
2024
- 2024-04-03 US US18/625,956 patent/US20240249773A1/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US20220180929A1 (en) | 2022-06-09 |
| US12014777B2 (en) | 2024-06-18 |
| US20240249773A1 (en) | 2024-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109509501B (zh) | 半导体存储装置 | |
| US9543032B2 (en) | Nonvolatile memory device, memory system including the same, and method of operating nonvolatile memory device | |
| US9299449B2 (en) | Methods and apparatus for sensing a memory cell | |
| US9437317B2 (en) | Nonvolatile memory device, memory system having the same, external power controlling method thereof | |
| KR100660544B1 (ko) | 신뢰성을 향상시킬 수 있는 플래시 메모리 장치 | |
| CN112435704B (zh) | 非易失性存储器及其读取方法 | |
| US9633704B2 (en) | Read methods of memory devices using bit line sharing | |
| US10867639B2 (en) | Memory device including charge pump circuit | |
| WO2008085255A1 (en) | Non-volatile multilevel memory cell programming | |
| KR102261816B1 (ko) | 데이터 신뢰성을 향상한 불휘발성 메모리 장치 및 그 동작방법 | |
| JP2011138569A (ja) | 不揮発性半導体記憶装置 | |
| US20110255341A1 (en) | Programming methods for a memory device | |
| US11721403B2 (en) | Method of programming and verifying memory device and related memory device | |
| US20100103742A1 (en) | Method of operating nonvolatile memory device and memory system | |
| KR102342849B1 (ko) | 비휘발성 메모리 장치, 메모리 시스템, 상기 비휘발성 메모리 장치의 동작 방법 및 상기 메모리 시스템의 동작 방법 | |
| US11615849B2 (en) | Memory device and programming method thereof | |
| JP2020102287A (ja) | 半導体記憶装置 | |
| US20190371408A1 (en) | Memory device and operating method thereof | |
| KR20170056254A (ko) | 비휘발성 메모리 장치 | |
| CN107154275B (zh) | 半导体存储装置及输入数据的验证方法 | |
| CN114783488B (zh) | 页缓冲器、编程方法、存储器装置及系统 | |
| KR20230009508A (ko) | 비-휘발성 메모리 및 그 동작 방법 | |
| KR102702652B1 (ko) | 메모리 장치 | |
| JP2011044187A (ja) | 半導体記憶装置 | |
| CN116194993A (zh) | 非易失性存储器及其操作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal |