JP7186892B2 - マルチプレーンメモリデバイスをプログラミングする方法 - Google Patents
マルチプレーンメモリデバイスをプログラミングする方法 Download PDFInfo
- Publication number
- JP7186892B2 JP7186892B2 JP2021549843A JP2021549843A JP7186892B2 JP 7186892 B2 JP7186892 B2 JP 7186892B2 JP 2021549843 A JP2021549843 A JP 2021549843A JP 2021549843 A JP2021549843 A JP 2021549843A JP 7186892 B2 JP7186892 B2 JP 7186892B2
- Authority
- JP
- Japan
- Prior art keywords
- plane
- planes
- controller
- program
- memory cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0604—Improving or facilitating administration, e.g. storage management
- G06F3/0607—Improving or facilitating administration, e.g. storage management by facilitating the process of upgrading existing storage systems, e.g. for improving compatibility between host and storage device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0658—Controller construction arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/24—Bit-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
- G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories
- G11C29/883—Masking faults in memories by using spares or by reconfiguring with partially good memories using a single defective memory device with reduced capacity, e.g. half capacity
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0409—Online test
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/564—Miscellaneous aspects
- G11C2211/5642—Multilevel memory with buffers, latches, registers at input or output
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/564—Miscellaneous aspects
- G11C2211/5644—Multilevel memory comprising counting devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
ステップS504: 行ドライバ12がプログラムパルスをプレーン141、142に印加する。
ステップS506: コントローラ10が、プログラムパルスカウントCpを増分する。
ステップS508: コントローラ10が、プレーン141、142のプログラム状態S(q)を検証する。
ステップS510: コントローラ10が、検証においてプレーン141を不合格にしている。
ステップS512: コントローラ10が、不合格検証カウントCvf1が最大不合格カウントCvmax(q)未満であるかどうかを判定する。最大不合格カウントCvmax(q)未満である場合、ステップS514に進み、最大不合格カウントCvmax(q)以上である場合、ステップS516に進む。
ステップS514: コントローラ10が、不合格検証カウントCvf1を増分する。ステップS540に進む。
ステップS516: コントローラ10が、プレーン141を無効にする。ステップS540に進む。
ステップS520: コントローラ10が、検証においてプレーン142を不合格にしている。
ステップS522: コントローラ10が、不合格検証カウントCvf2が最大不合格カウントCvmax(q)未満であるかどうかを判定する。最大不合格カウントCvmax(q)未満である場合、ステップS524に進み、最大不合格カウントCvmax(q)以上である場合、ステップS526に進む。
ステップS524: コントローラ10が、不合格検証カウントCvf2を増分する。ステップS540に進む。
ステップS526: コントローラ10が、プレーン142を無効にする。ステップS540に進む。
ステップS530: コントローラ10が、検証においてプレーン141または142を合格にしている。
ステップS532: コントローラ10が、プログラム状態S(q)が最高プログラム状態S(Q-1)未満であるかどうかを判定する。最高プログラム状態S(Q-1)未満である場合、ステップS534に進み、最高プログラム状態S(Q-1)以上である場合、ステップS536に進む。
ステップS534: コントローラ10が、プログラム状態S(q)を増分し、不合格検証カウントCvf1、Cvf2をリセットする。ステップS540に進む。
ステップS536: コントローラ10が、プログラム合格を示すステータスレポートを生成し、方法500を終了する。
ステップS540: コントローラ10が、プログラムパルスカウントCpが最大プログラムパルスカウントCpmax未満であるかどうかを判定する。最大プログラムパルスカウントCpmax未満である場合、ステップS504に進む。最大プログラムパルスカウントCpmax以上である場合、ステップS542に進む。
ステップS542: コントローラ10が、プログラム不合格を示すステータスレポートを生成し、方法500を終了する。
ステップS604: コントローラ10が、複数のメモリセルが所定のプログラム状態S(q)に達したかどうかを検証する。所定のプログラム状態S(q)に達している場合、ステップS612に進み、所定のプログラム状態S(q)に達していない場合、ステップS606に進む。
ステップS606: コントローラ10が、複数のメモリセルのうちの事前に設定された数のメモリセルが、所定の回数Cvmax(q)にわたって所定のプログラム状態S(q)に達していないかどうかを判定する。事前に設定された数のメモリセルが、所定の回数Cvmax(q)にわたって所定のプログラム状態S(q)に達していない場合、ステップ608に進み、事前に設定された数のメモリセルが、所定の回数Cvmax(q)にわたって所定のプログラム状態S(q)に達している場合、ステップ610に進む。
ステップS608: コントローラ10が、プレーン141、142を無効にし、方法600を終了する。
ステップS610: コントローラ10が、不合格検証カウントCvf1、Cvf2を増分する。ステップS602に進む。
ステップS612: コントローラ10が、所定のプログラム状態S(q)が最高プログラム状態S(Q-1)であるかどうかを判定する。所定のプログラム状態S(q)が最高プログラム状態S(Q-1)である場合、ステップS614に進み、所定のプログラム状態S(q)が最高プログラム状態S(Q-1)ではない場合、ステップS616に進む。
ステップS614: コントローラ10がプレーン141、142を無効にし、方法600を終了する。
ステップS616: コントローラ10が、所定のプログラム状態S(q)を次のプログラム状態S(q+1)に設定する。ステップS602に進む。
10 コントローラ
11 電圧生成回路
12 行デコーダ、行ドライバ
131、132 列ドライバ
141、142 プレーン
301~30n ページバッファ
321~32n フェイルビットカウンタ
341~34n 列デコーダ
36 加算器
41、42 ANDゲート
BL1(1)~BL1(M)、BL2(1)~BL2(M) ビット線
C(1,1)~C(M,N) メモリセル
Cp プログラムパルスカウント
Cpmax 最大プログラムパルスカウント
Css(1)~Css(M) ストリング選択セル
Cvf1、Cvf2 不合格検証カウント
Cvmax(q) 最大不合格カウント
GSL1、GSL2 グランド選択線
S(1)~S(Q-1) プログラム状態
Sap1、Sap2 プレーンアドレス信号
Sfbp フェイルビットパス信号
Scadr1、Scadr2 列アドレス信号
Sdisp1、Sdisp2 プレーン無効信号
Sradr 行アドレス信号
SSL1、SSL2 ストリング選択線
Ssp1、Ssp2 プレーン選択信号
Svc 電圧制御信号
WL1(1)~WL1(N)、WL2(1)~WL2(N) ワード線
Claims (17)
- 複数のプレーンを備えるメモリデバイスをプログラミングする方法であって、
前記複数のプレーンの各々の複数のメモリセルにプログラムパルスを印加するステップと、
前記複数のプレーンのうちの第1のプレーンの前記複数のメモリセルが所定のプログラム状態に達したかどうかを検証するステップと、
前記複数のメモリセルが所定の回数にわたって検証された後に前記複数のメモリセルのうちの前記第1のプレーンの事前に設定された数のメモリセルが前記所定のプログラム状態に達していない場合に、前記複数のプレーンのうちの前記第1のプレーンを無効にするステップと
を含む方法。 - 前記複数のメモリセルのうちの前記事前に設定された数のメモリセルが前記所定のプログラム状態に達していないときに、不合格検証カウントを増分するステップをさらに含む、請求項1に記載の方法。
- 前記所定のプログラム状態と別のプログラム状態の不合格検証に関連する所定の回数が同一である、または異なる、請求項1に記載の方法。
- 前記第1のプレーンを無効にするステップが、
プレーン選択信号をブロックするステップ、
ブロック選択信号をブロックするステップ、
前記第1のプレーンのすべてのワード線を選択解除するステップ、
前記第1のプレーンのすべてのビット線を選択解除するステップ、および
前記メモリデバイスのプログラミングを継続するようにフェイルビットカウントパス信号を設定するステップ
のうちの少なくとも1つを含む、請求項1に記載の方法。 - 前記複数のプレーンのうちの1つが前記所定のプログラム状態の検証に合格しており、かつ前記所定のプログラム状態が最高プログラム状態ではないときに、前記所定のプログラム状態を次のプログラム状態に設定するステップ
をさらに含む、請求項1に記載の方法。 - 前記複数のプレーンのうちの前記第1のプレーンが前記所定のプログラム状態の検証に合格しており、かつ前記所定のプログラム状態が最高プログラム状態であるときに、前記複数のプレーンのうちの前記第1のプレーンをバイパスして、前記複数のプレーンのうちの第2のプレーンの複数のメモリセルにプログラムパルスを印加するステップ
をさらに含む、請求項1に記載の方法。 - メモリデバイスであって、
各々が1つまたは複数のメモリセルを有する複数のプレーンと、
前記複数のプレーンに結合され、前記複数のプレーンの各々の複数のメモリセルにプログラムパルスを印加するために使用される行ドライバと、
コントローラであって、
前記複数のプレーンのうちの第1のプレーンの前記複数のメモリセルが所定のプログラム状態に達したかどうかを検証することと
前記複数のメモリセルが所定の回数にわたって検証された後に前記複数のメモリセルのうちの前記第1のプレーンの事前に設定された数のメモリセルが前記所定のプログラム状態に達していない場合に、前記複数のプレーンのうちの前記第1のプレーンを無効にすることとを行うために使用されるコントローラと
を備えるメモリデバイス。 - 前記行ドライバが、前記コントローラからの行アドレス信号に応じて動作し、読み取り動作、プログラム動作、消去動作、および検証動作についてワード線を選択するためにさらに使用される、請求項7に記載のメモリデバイス。
- 前記コントローラに結合され、前記コントローラからの1つまたは複数の列アドレス信号に応じて動作し、読み取り動作、プログラム動作、消去動作、および検証動作についてビット線を選択するためのビット線信号を生成するために使用される、1つまたは複数の列ドライバ
をさらに備える、請求項7に記載のメモリデバイス。 - 前記1つまたは複数の列ドライバの各々が、
1つまたは複数の列ページバッファと、
各フェイルビットカウンタが前記1つまたは複数の列ページバッファのそれぞれに結合される、1つまたは複数のフェイルビットカウンタと、
各列デコーダが前記1つまたは複数のフェイルビットカウンタのそれぞれに結合される、1つまたは複数の列デコーダと
をさらに備える、請求項9に記載のメモリデバイス。 - 前記コントローラが、前記1つまたは複数の列デコーダに結合された加算器をさらに備える、請求項10に記載のメモリデバイス。
- 前記複数のメモリセルが所定のプログラム状態に達したかどうかを検証することは、前記所定のプログラム状態を検証するときに、
それぞれ、前記1つまたは複数の列デコーダが、前記1つまたは複数の列アドレス信号における列アドレスを受信して前記第1のプレーンのビット線を選択することによって、データを前記第1のプレーンの前記1つまたは複数のページ内の被選択メモリセルから前記1つまたは複数のページバッファに取り込むことと、
前記1つまたは複数のフェイルビットカウンタが、前記第1のプレーンの前記1つまたは複数のページにおいて検証不合格とされたメモリセルの数をカウントすることによって、1つまたは複数のそれぞれのページフェイルビットカウントを生成することと、
前記加算器が前記1つまたは複数のそれぞれのページフェイルビットカウントを蓄積することによって、第1のプレーンフェイルビットカウントを生成することと、
前記第1のプレーンフェイルビットカウントが事前に設定されたプレーンフェイルビットカウントよりも小さい場合、前記コントローラによって、前記第1のプレーンを検証合格とし、前記第1のプレーンフェイルビットカウントが前記事前に設定されたプレーンフェイルビットカウントを超える場合、前記コントローラによって、前記第1のプレーンを検証不合格とすることと
を含む、請求項11に記載のメモリデバイス。 - 前記コントローラは、前記複数のメモリセルのうちの前記事前に設定された数のメモリセルが前記所定のプログラム状態に達していないときに、不合格検証カウントを増分するためにさらに使用される、請求項7に記載のメモリデバイス。
- 前記コントローラは、プレーン選択信号をブロックして前記第1のプレーンを無効にするためにさらに使用される、請求項7に記載のメモリデバイス。
- 前記第1のプレーンを無効にすることが、
プレーン選択信号をブロックすること、
ブロック選択信号をブロックすること、
前記第1のプレーンのすべてのワード線を選択解除すること、
前記第1のプレーンのすべてのビット線を選択解除すること、および
前記メモリデバイスのプログラミングを継続するようにフェイルビットカウントパス信号を設定すること
のうちの少なくとも1つを含む、請求項7に記載のメモリデバイス。 - 前記コントローラは、
複数のプレーンのうちの1つが前記所定のプログラム状態の検証に合格しており、かつ前記所定のプログラム状態が最高プログラム状態ではないときに、前記所定のプログラム状態を次のプログラム状態に設定するためにさらに使用される、請求項7に記載のメモリデバイス。 - 前記コントローラは、
前記複数のプレーンのうちの前記第1のプレーンが前記所定のプログラム状態の検証に合格しており、かつ前記所定のプログラム状態が最高プログラム状態であるときに、前記複数のプレーンのうちの前記第1のプレーンをバイパスして、前記複数のプレーンのうちの第2のプレーンの複数のメモリセルにプログラムパルスを印加するためにさらに使用される、請求項7に記載のメモリデバイス。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/CN2020/075936 WO2021163945A1 (en) | 2020-02-20 | 2020-02-20 | Method of programming multi-plane memory device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022524728A JP2022524728A (ja) | 2022-05-10 |
JP7186892B2 true JP7186892B2 (ja) | 2022-12-09 |
Family
ID=71197892
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021549843A Active JP7186892B2 (ja) | 2020-02-20 | 2020-02-20 | マルチプレーンメモリデバイスをプログラミングする方法 |
Country Status (7)
Country | Link |
---|---|
US (3) | US11133077B2 (ja) |
EP (2) | EP3899711B1 (ja) |
JP (1) | JP7186892B2 (ja) |
KR (2) | KR102709099B1 (ja) |
CN (2) | CN112965667B (ja) |
TW (1) | TWI747219B (ja) |
WO (1) | WO2021163945A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112965667B (zh) * | 2020-02-20 | 2024-08-16 | 长江存储科技有限责任公司 | 对多平面存储器件进行编程的方法和多平面存储器件 |
CN114171092A (zh) * | 2020-04-23 | 2022-03-11 | 长江存储科技有限责任公司 | 存储器件及其编程方法 |
US11657883B2 (en) * | 2021-07-22 | 2023-05-23 | Western Digital Technologies, Inc. | Isolating problematic memory planes to avoid neighbor plan disturb |
KR20230108332A (ko) * | 2021-08-30 | 2023-07-18 | 양쯔 메모리 테크놀로지스 씨오., 엘티디. | 메모리 디바이스, 메모리 디바이스의 동작 방법 및 메모리 시스템 |
WO2023028898A1 (zh) * | 2021-08-31 | 2023-03-09 | 长江存储科技有限责任公司 | 存储装置的编程方法、存储装置及存储系统 |
CN113539336B (zh) * | 2021-09-14 | 2021-12-14 | 浙江地芯引力科技有限公司 | 存储器电路系统、设备及写入方法 |
US11967383B2 (en) | 2022-01-20 | 2024-04-23 | Western Digital Technologies, Inc. | Non-volatile memory with enhanced program operation for last state on slow plane |
US11862256B2 (en) | 2022-02-22 | 2024-01-02 | Sandisk Technologies Llc | Non-volatile memory with plane independent screening |
CN118262770A (zh) * | 2022-12-26 | 2024-06-28 | 长江存储科技有限责任公司 | 数字验证失败位计数(vfc)电路 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008198337A (ja) | 2007-01-17 | 2008-08-28 | Toshiba Corp | 半導体記憶装置 |
JP2013073657A (ja) | 2011-09-28 | 2013-04-22 | Winbond Electronics Corp | 半導体記憶装置 |
US10134474B1 (en) | 2017-10-20 | 2018-11-20 | Sandisk Technologies Llc | Independent state completion for each plane during flash memory programming |
Family Cites Families (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1055688A (ja) * | 1996-08-12 | 1998-02-24 | Sony Corp | 不揮発性半導体記憶装置 |
KR100335769B1 (ko) * | 1999-12-29 | 2002-05-09 | 박종섭 | 플래쉬 메모리 소자의 프로그램 방법 |
US6504742B1 (en) * | 2001-10-31 | 2003-01-07 | Hewlett-Packard Company | 3-D memory device for large storage capacity |
US6920523B2 (en) * | 2002-10-07 | 2005-07-19 | Infineon Technologies Ag | Bank address mapping according to bank retention time in dynamic random access memories |
US7139864B2 (en) * | 2003-12-30 | 2006-11-21 | Sandisk Corporation | Non-volatile memory and method with block management system |
KR100590388B1 (ko) * | 2005-03-10 | 2006-06-19 | 주식회사 하이닉스반도체 | 멀티-플레인 타입 플래쉬 메모리 장치와, 그 프로그램 동작및 리드 동작 제어 방법 |
CN101218651B (zh) * | 2005-03-31 | 2013-06-12 | 桑迪士克科技公司 | 非易失性存储器系统及软编程方法 |
US7768836B2 (en) * | 2008-10-10 | 2010-08-03 | Sandisk Corporation | Nonvolatile memory and method with reduced program verify by ignoring fastest and/or slowest programming bits |
US8400854B2 (en) * | 2009-09-11 | 2013-03-19 | Sandisk Technologies Inc. | Identifying at-risk data in non-volatile storage |
US8174895B2 (en) * | 2009-12-15 | 2012-05-08 | Sandisk Technologies Inc. | Programming non-volatile storage with fast bit detection and verify skip |
KR101088450B1 (ko) * | 2009-12-31 | 2011-12-01 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
US8248850B2 (en) * | 2010-01-28 | 2012-08-21 | Sandisk Technologies Inc. | Data recovery for non-volatile memory based on count of data state-specific fails |
US9122476B2 (en) * | 2010-12-07 | 2015-09-01 | Advanced Micro Devices, Inc. | Programmable atomic memory using hardware validation agent |
US9003102B2 (en) * | 2011-08-26 | 2015-04-07 | Sandisk Technologies Inc. | Controller with extended status register and method of use therewith |
KR101855169B1 (ko) * | 2011-10-13 | 2018-05-09 | 삼성전자주식회사 | 불휘발성 메모리 장치, 불휘발성 메모리 장치의 프로그램 방법, 불휘발성 메모리 장치를 포함하는 메모리 시스템 |
KR20130072667A (ko) * | 2011-12-22 | 2013-07-02 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 이의 동작방법 |
US9043661B2 (en) * | 2012-05-30 | 2015-05-26 | Micron Technology, Inc. | Memories and methods for performing column repair |
KR102137075B1 (ko) * | 2013-09-10 | 2020-07-23 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그 프로그램 방법 |
KR102235492B1 (ko) * | 2014-08-25 | 2021-04-05 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것의 프로그램 검증 방법 |
KR20160072706A (ko) * | 2014-12-15 | 2016-06-23 | 에스케이하이닉스 주식회사 | 반도체 장치 및 이의 동작 방법 |
US9543023B2 (en) * | 2015-01-23 | 2017-01-10 | Sandisk Technologies Llc | Partial block erase for block programming in non-volatile memory |
US9672920B2 (en) * | 2015-03-13 | 2017-06-06 | Macronix International Co., Ltd. | Electronic device, non-volatile memorty device, and programming method |
TWI537964B (zh) * | 2015-04-20 | 2016-06-11 | 華邦電子股份有限公司 | 反及閘快閃記憶體和其操作方法 |
US9570179B2 (en) * | 2015-04-22 | 2017-02-14 | Sandisk Technologies Llc | Non-volatile memory with two phased programming |
KR102313017B1 (ko) * | 2015-08-21 | 2021-10-18 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 쓰기를 제어하는 컨트롤러를 포함하는 스토리지 장치 및 스토리지 장치의 동작 방법 |
US20170123994A1 (en) * | 2015-10-28 | 2017-05-04 | Sandisk Technologies Inc. | Handling Of Plane Failure In Non-Volatile Storage |
KR102391514B1 (ko) * | 2015-11-04 | 2022-04-27 | 삼성전자주식회사 | 메모리 장치 및 메모리 장치의 동작 방법 |
US10026487B2 (en) * | 2016-06-03 | 2018-07-17 | Sandisk Technologies Llc | Non-volatile memory with customized control of injection type of disturb during program verify for improved program performance |
KR102651425B1 (ko) * | 2016-06-30 | 2024-03-28 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 메모리 시스템의 동작 방법 |
KR20180062158A (ko) * | 2016-11-30 | 2018-06-08 | 삼성전자주식회사 | 루프 상태 정보를 생성하는 불휘발성 메모리 장치, 그것을 포함하는 저장 장치 및 그것의 동작 방법 |
JP7234141B2 (ja) * | 2017-05-31 | 2023-03-07 | マイクロソフト テクノロジー ライセンシング,エルエルシー | Ipsecの地理的冗長性のための分離した制御プレーンおよびデータプレーンの同期 |
US10360947B2 (en) * | 2017-08-31 | 2019-07-23 | Micron Technology, Inc. | NAND cell encoding to improve data integrity |
CN109509503B (zh) * | 2017-09-14 | 2021-07-16 | 旺宏电子股份有限公司 | 编程非易失性存储器的方法及存储器系统 |
US10614886B2 (en) * | 2017-09-22 | 2020-04-07 | Samsung Electronics Co., Ltd. | Nonvolatile memory device and a method of programming the nonvolatile memory device |
KR102524916B1 (ko) * | 2018-03-13 | 2023-04-26 | 에스케이하이닉스 주식회사 | 저장 장치 및 그 동작 방법 |
CN108549588A (zh) * | 2018-03-27 | 2018-09-18 | 深圳忆联信息系统有限公司 | 一种消除tlc闪存多片编程失败的方法 |
CN110400594A (zh) * | 2018-04-24 | 2019-11-01 | 中国科学院微电子研究所 | 一种闪存存储器及其编程验证系统和编程验证方法 |
US10726923B2 (en) * | 2018-11-21 | 2020-07-28 | Sandisk Technologies Llc | Bias scheme for dummy lines of data storage devices |
CN110619916A (zh) * | 2019-08-12 | 2019-12-27 | 长江存储科技有限责任公司 | 存储器编程方法、装置、电子设备及可读存储介质 |
CN112965667B (zh) * | 2020-02-20 | 2024-08-16 | 长江存储科技有限责任公司 | 对多平面存储器件进行编程的方法和多平面存储器件 |
-
2020
- 2020-02-20 CN CN202110301415.2A patent/CN112965667B/zh active Active
- 2020-02-20 JP JP2021549843A patent/JP7186892B2/ja active Active
- 2020-02-20 WO PCT/CN2020/075936 patent/WO2021163945A1/en unknown
- 2020-02-20 KR KR1020217024066A patent/KR102709099B1/ko active IP Right Grant
- 2020-02-20 EP EP20913055.8A patent/EP3899711B1/en active Active
- 2020-02-20 KR KR1020247029804A patent/KR20240135689A/ko active Application Filing
- 2020-02-20 EP EP24152294.5A patent/EP4332973A3/en active Pending
- 2020-02-20 CN CN202080000277.8A patent/CN111356980B/zh active Active
- 2020-03-30 TW TW109110832A patent/TWI747219B/zh active
- 2020-04-23 US US16/857,124 patent/US11133077B2/en active Active
-
2021
- 2021-08-26 US US17/412,255 patent/US11776641B2/en active Active
-
2023
- 2023-07-28 US US18/227,505 patent/US20230368853A1/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008198337A (ja) | 2007-01-17 | 2008-08-28 | Toshiba Corp | 半導体記憶装置 |
JP2013073657A (ja) | 2011-09-28 | 2013-04-22 | Winbond Electronics Corp | 半導体記憶装置 |
US10134474B1 (en) | 2017-10-20 | 2018-11-20 | Sandisk Technologies Llc | Independent state completion for each plane during flash memory programming |
Also Published As
Publication number | Publication date |
---|---|
EP3899711A4 (en) | 2022-07-27 |
CN112965667A (zh) | 2021-06-15 |
KR102709099B1 (ko) | 2024-09-23 |
JP2022524728A (ja) | 2022-05-10 |
EP4332973A3 (en) | 2024-05-01 |
KR20210109593A (ko) | 2021-09-06 |
EP3899711B1 (en) | 2024-02-07 |
CN112965667B (zh) | 2024-08-16 |
TWI747219B (zh) | 2021-11-21 |
US11776641B2 (en) | 2023-10-03 |
US20230368853A1 (en) | 2023-11-16 |
US20210383882A1 (en) | 2021-12-09 |
CN111356980A (zh) | 2020-06-30 |
WO2021163945A1 (en) | 2021-08-26 |
TW202133168A (zh) | 2021-09-01 |
KR20240135689A (ko) | 2024-09-11 |
EP3899711A1 (en) | 2021-10-27 |
US11133077B2 (en) | 2021-09-28 |
EP4332973A2 (en) | 2024-03-06 |
US20210264994A1 (en) | 2021-08-26 |
CN111356980B (zh) | 2021-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7186892B2 (ja) | マルチプレーンメモリデバイスをプログラミングする方法 | |
KR101184866B1 (ko) | 불휘발성 메모리 장치 및 이의 동작 방법 | |
KR20160117713A (ko) | 반도체 장치 및 그것의 동작 방법 | |
CN111833949A (zh) | 存储器控制器、存储器系统及其操作方法 | |
US9293213B2 (en) | Sensing data stored in memory | |
CN111615731B (zh) | 存储器件及其编程方法 | |
US20230143677A1 (en) | Methods for programming a memory device, memory devices, and memory systems | |
KR102702652B1 (ko) | 메모리 장치 | |
TWI740780B (zh) | 半導體儲存裝置以及讀出方法 | |
US20240120008A1 (en) | Nonvolatile memory device including selection transistors and operating method thereof | |
CN118629469A (zh) | 减少编程上升时间的闪存存储器及其编程方法 | |
CN118629476A (zh) | 存储器装置及其操作方法 | |
CN116137161A (zh) | 存储器装置及操作存储器装置的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210825 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210825 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220719 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221017 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221031 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221129 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7186892 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |