CN111221370A - 带隙参考起始电路及参考电压产生器 - Google Patents

带隙参考起始电路及参考电压产生器 Download PDF

Info

Publication number
CN111221370A
CN111221370A CN201911049855.2A CN201911049855A CN111221370A CN 111221370 A CN111221370 A CN 111221370A CN 201911049855 A CN201911049855 A CN 201911049855A CN 111221370 A CN111221370 A CN 111221370A
Authority
CN
China
Prior art keywords
terminal
coupled
voltage
type transistor
receiving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911049855.2A
Other languages
English (en)
Other versions
CN111221370B (zh
Inventor
吴建翰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
eMemory Technology Inc
Original Assignee
eMemory Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by eMemory Technology Inc filed Critical eMemory Technology Inc
Publication of CN111221370A publication Critical patent/CN111221370A/zh
Application granted granted Critical
Publication of CN111221370B publication Critical patent/CN111221370B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/002—Isolation gates, i.e. gates coupling bit lines to the sense amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Electromagnetism (AREA)
  • Nonlinear Science (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Read Only Memory (AREA)
  • Control Of Electrical Variables (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种带隙参考起始电路，带隙参考起始电路包括上拉单元、偏压电流单元、及起始单元。上拉单元及偏压电流单元耦接于控制节点，而起始单元耦接于带隙参考电路的触发端。在带隙参考电路的起始程序，偏压电流单元被致能而产生偏压电流。当偏压电流下拉控制节点的电压时，起始单元被致能而产生起始电流。当起始电流上拉触发端的电压时，带隙参考电路被致能以提供带隙基准电压及参考偏压。当带隙参考电路被致能而产生参考偏压时，上拉单元产生上拉电流以上拉控制节点的电压。

Description

带隙参考起始电路及参考电压产生器
技术领域
本发明是有关于一种带隙参考起始电路，特别是一种具有较大的噪声容限的带隙参考起始电路。
背景技术
由于带隙参考电路不会受到电源供应、温度改变或电路负载的影响，因此常被广泛地用来提供稳定的定电压。这个定电压可以被电荷泵用作参考电压，并产生出系统所需的其他高压。因此，带隙基准电压的稳定性对整个系统而言十分关键。
在现有技术中，带隙参考电路是根据电压侦测的结果触发起始程序。也就是说，当系统上电时，如果带隙参考电路所产生的参考电压尚未达到预定值，起始程序就会被触发。在此情况下，带隙参考电路的起始程序的噪声容限通常相当小，并且很大程度地与组件的制程相关。因此，当供应电压不稳定时，带隙基准电压的变动就会轻易地再次触发带隙参考电路的起始程序，导致系统的不稳定性，甚至造成系统的损害。
发明内容
本发明的一实施例提供一种带隙参考起始电路，带隙参考起始电路包括上拉单元、偏压电流单元及起始单元。
上拉单元耦接于控制节点。上拉单元在带隙参考电路被致能而产生参考偏压时，产生上拉电流以上拉控制节点的电压。偏压电流单元耦接于控制节点，偏压电流单元产生偏压电流以下拉控制节点的电压。起始单元耦接于带隙参考电路的触发端，起始单元产生起始电流以上拉触发端的电压。
在带隙参考电路的起始程序中，当偏压电流单元下拉控制节点的电压时，起始单元被致能，而当起始电流上拉触发端的电压时，带隙参考电路被致能。
本发明的另一实施例提供一种参考电压产生器。参考电压产生器包括带隙参考电路及带隙参考起始电路。
带隙参考电路提供带隙基准电压。带隙参考起始电路包括上拉单元、偏压电流单元及起始单元。
上拉单元耦接于控制节点。上拉单元在带隙参考电路被致能而产生参考偏压时，产生上拉电流以上拉控制节点的电压。偏压电流单元耦接于控制节点，偏压电流单元产生偏压电流以下拉控制节点的电压。起始单元耦接于带隙参考电路的触发端，起始单元产生起始电流以上拉触发端的电压。
在带隙参考电路的起始程序中，当偏压电流单元下拉控制节点的电压时，起始单元被致能，而当起始电流上拉触发端的电压时，带隙参考电路被致能。
附图说明
图1是本发明一实施例的参考电压产生器的示意图。
图2是本发明另一实施例的参考电压产生器的示意图。
图3是本发明另一实施例的参考电压产生器的示意图。
图4是本发明另一实施例的参考电压产生器的示意图。
其中，附图标记说明如下：
100、200、300、400 参考电压产生器
110、210、310、410 带隙参考电路
112、212、312、412 放大器
120 带隙参考起始电路
122 上拉单元
124 偏压电流单元
126 起始单元
P1A至P4A、P3B至P5B、P3C至P5C、 P型晶体管
P3D至P5D
N1A、N2A N型晶体管
R1A至R3A、R1B至R4B、R1C至R6C、 电阻
R1D、R2D
Q1A、Q2A、Q1B、Q2B、Q1C、Q2C、 双极结型晶体管
Q1D、Q2D
NTA、NTB、NTC、NTD 触发端
NSTA 控制节点
VBG 带隙基准电压
VPB 参考偏压
IPL 上拉电流
IS 起始电流
IREF 参考电流
IB 偏压电流
CS1 电流源
V1 第一系统电压
V2 第二系统电压
具体实施方式
图1是本发明一实施例的参考电压产生器100的示意图。参考电压产生器100包括带隙参考电路110及带隙参考起始电路120。
带隙参考电路110可提供带隙基准电压(band-gap reference voltage)VBG以做为系统的参考电压。在有些实施例中，带隙基准电压VBG可以是1.15V至1.25V。带隙参考起始电路120可以在系统上电时，致能带隙参考电路110以产生带隙基准电压VBG。
带隙参考起始电路120包括上拉单元122、偏压电流单元124及起始单元126。上拉单元122及偏压电流单元124可耦接于控制节点NSTA，而起始单元126可以耦接于带隙参考电路110的触发端NTA及控制节点NSTA。
在带隙参考电路110的起始程序中，偏压电流单元124会先被致能以产生偏压电流IB而下拉控制节点NSTA的电压。当控制节点NSTA的电压被偏压电流单元124下拉时，例如下拉至低于一门坎值时，起始单元126就会被致能而产生起始电流IS，起始电流IS会对触发端NTA充电以提升触发端NTA的电压。当触发端NTA的电压被起始电流IS上拉时，带隙参考电路110即被致能。
一旦带隙参考电路110被致能并产生带隙基准电压VBG后。带隙参考电路110的参考电压VPB就会对应降低，使得上拉单元122被致能而产生上拉电流IPL，并提升控制节点NSTA的电压。在有些实施例中，上拉电流IPL会大于偏压电流IB。因此，控制节点NSTA的电压最终会被上拉电流IPL上拉，导致起始单元126被失能。
在此情况下，带隙参考起始电路120可以藉由控制不同的电流来执行起始程序，因此可以扩大起始程序的噪声容限，进而提升参考电压产生器100的稳定度。
在图1中，上拉单元122包括P型晶体管P1A。P型晶体管P1A具有第一端、第二端及控制端，P型晶体管P1A的第一端可接收第一系统电压V1，P型晶体管P1A的第二端可耦接于控制节点NSTA，而P型晶体管P1A的控制端可接收参考偏压VPB。偏压电流单元124可包括电流源CS1及N型晶体管N1A及N2A。电流源CS1可以产生参考电流IREF。N型晶体管N1A具有第一端、第二端及控制端，N型晶体管N1A的第一端可接收参考电流I-REF，N型晶体管N1A的第二端可接收小于第一系统电压V1的第二系统电压V2，而N型晶体管N1A的控制端可以耦接于N型晶体管N1A的第一端。在有些实施例中，第一系统电压V1可以是系统中的高电压或操作电压，而第二系统电压V2可以是系统中的地电压。N型晶体管N2A具有第一端、第二端及控制端，N型晶体管N2A的第一端可耦接于控制节点NSTA，N型晶体管N2A的第二端可接收第二系统电压V2，而N型晶体管N2A的控制端可以耦接于N型晶体管N1A的控制端。也就是说，N型晶体管N1A及N2A可以形成电流镜，并根据参考电流IREF产生偏压电流IB。
此外，起始单元126可包括P型晶体管P2A。P型晶体管P2A具有第一端、第二端及控制端，P型晶体管P2A的第一端可接收第一系统电压V1，P型晶体管P2A的第二端可以耦接于带隙参考电路110的触发端NTA，而P型晶体管P2A的控制端可耦接于控制节点NSTA。
此外，在图1中，带隙参考电路110包括放大器112、P型晶体管P3A及P4A、电阻R1A、R2A及R3A，以及以二极管方式连接的(diode-connected)双极结型晶体管Q1A及Q2A。
放大器112具有正输入端、负输入端及输出端，放大器112的负输入端可耦接于带隙参考电路110的触发端NTA，而放大器112的输出端可以提供参考偏压VPB。P型晶体管P3A具有第一端、第二端及控制端，P型晶体管P3A的第一端可接收第一系统电压V1，而P型晶体管P3A的控制端可耦接于放大器112的输出端。P型晶体管P4A具有第一端、第二端及控制端，P型晶体管P4A的第一端可接收第一系统电压V1，P型晶体管P4A的第二端可以输出带隙基准电压VBG，而P型晶体管P4A的控制端可耦接于P型晶体管P3A的控制端。
电阻R1A具有第一端及第二端，电阻R1A的第一端可耦接于P型晶体管P3A的第二端，而电阻R1A的第二端可耦接于放大器112的正输入端。电阻R2A具有第一端及第二端，电阻R2A的第一端耦接于P型晶体管P4A的第二端，而电阻R2A的第二端耦接于放大器112的负输入端。电阻R3A具有第一端及第二端，而电阻R3A的第一端耦接于电阻R1A的第二端。
双极结型晶体管Q1A的第一端耦接于电阻R3A的第二端，而双极结型晶体管Q1A的第二端可接收第二系统电压V2。双极结型晶体管Q2A的第一端耦接于触发端NTA，而双极结型晶体管Q2A的第二端可接收第二系统电压V2。在有些实施例中，双极结型晶体管Q1A的面积可以大于双极结型晶体管Q2A的面积，或者带隙参考电路110可以包括其他与双极结型晶体管Q1A并联的双极结型晶体管，并同样以二极管方式连接。
在图1中，双极结型晶体管Q1A及Q2A可以是PNP双极结型接面晶体管。在此情况下，双极结型晶体管Q1A及Q2A的控制端(亦即基极)可以同样接收第二系统电压V2。然而，在有些其他实施例中，双极结型晶体管Q1A及Q2A可以是NPN双极结型接面晶体管。在此情况下，双极结型晶体管Q1A的控制端可耦接至双极结型晶体管Q1A的第一端，而双极结型晶体管Q2A的控制端可耦接至双极结型晶体管Q2A的第一端。
在图1中，当系统上电时，如果带隙参考电路110还没被致能，则放大器112所产生的参考偏压VPB会处于较高的电压，使得P型晶体管P1A、P3A及P4A被截止。也就是说，上拉单元122会被失能。然而，在系统上电时，偏压电流单元124会开始产生偏压电流IB，进而下拉控制节点NSTA的电压。
当控制节点NSTA被拉至较低的电压时，起始单元126中的P型晶体管P2A就会被导通。因此，起始单元126会开始产生起始电流IS以对带隙参考电路110的触发端NTA充电。由于触发端NTA是耦接至放大器112的负输入端，因此当触发端NTA的电压提升时，参考偏压VPB会下降。当参考偏压VPB被拉低至较低的值时，P型晶体管P3A及P4A就会被导通，使得带隙参考电路110被致能而产生带隙基准电压VBG。
在现有技术中，触发端会耦接至放大器112的输出端，因此在起始程序中，触发电压会显着地造成带隙基准电压VBG的瞬时波动。
然而，在参考电压产生器100中，触发端NTA可以耦接至放大器112的负输入端，因此可以减少带隙基准电压VBG的过冲(overshoot)现象。
此外，当P型晶体管P3A及P4A被导通时，上拉单元122中的P型晶体管P1A也会因为参考偏压VPB被下拉而导通。因此，当带隙参考电路110被致能时，上拉单元122会开始产生上拉电流IPL。由于上拉电流IPL可以设计成大于偏压电流IB，因此控制节点NSTA的电压会被上拉电流IPL拉抬，使得起始单元126中的P型晶体管P2A被截止。如此一来，便可完成起始程序，而带隙参考电路110则会对应的产生带隙基准电压VBG。
在图1中，透过选择适当的电阻及晶体管，带隙参考电路110就可以提供所需数值的带隙基准电压VBG。此外，在有些其他实施例中，带隙参考电路可以利用其他的结构来实作，而仍可应用带隙参考起始电路120来执行起始程序。
图2是本发明另一实施例的参考电压产生器200的示意图。参考电压产生器200包括带隙参考电路210及带隙参考起始电路120。
带隙参考电路210可包括放大器212、P型晶体管P3B、P4B及P5B，电阻R1B、R2B、R3B及R4B，以及以二极管方式连接的双极结型晶体管Q1B及Q2B。
放大器212具有正输入端、负输入端及输出端，放大器212的负输入端耦接于带隙参考电路210的触发端NTB，而放大器212的输出端可提供参考偏压VPB。P型晶体管P3B具有第一端、第二端及控制端，P型晶体管P3B的第一端可接收第一系统电压V1，P型晶体管P3B的第二端可耦接于放大器212的正输入端，而P型晶体管P3B的控制端可耦接于放大器212的输出端。P型晶体管P4B具有第一端、第二端及控制端，P型晶体管P4B的第一端可接收第一系统电压V1，P型晶体管P4B的第二端可以耦接于放大器212的负输入端，而P型晶体管P4B的控制端可耦接于P型晶体管P3B的控制端。
电阻R1B具有第一端及第二端，电阻R1B的第一端可耦接于P型晶体管P3B的第二端。电阻R2B具有第一端及第二端，电阻R2B的第一端耦接于P型晶体管P3B的第二端，而电阻R2B的第二端可接收第二系统电压V2。电阻R3B具有第一端及第二端，而电阻R3B的第一端耦接于P型晶体管P4B的第二端，而电阻R3B的第二端可接收第二系统电压V2。
双极结型晶体管Q1B具有第一端及第二端，双极结型晶体管Q1B的第一端耦接于电阻R1B的第二端，而双极结型晶体管Q1B的第二端可接收第二系统电压V2。双极结型晶体管Q2B具有第一端及第二端，双极结型晶体管Q2B的第一端耦接于触发端NTB，而双极结型晶体管Q2B的第二端可接收第二系统电压V2。
P型晶体管P5B具有第一端、第二端及控制端，P型晶体管P5B的第一端可接收第一系统电压V1，P型晶体管P5B的第二端可以输出带隙基准电压VBG，而P型晶体管P5B的控制端可耦接于放大器212的输出端。电阻R4B具有第一端及第二端，电阻R4B的第一端可耦接于P型晶体管P5B的第二端，而电阻R4B的第二端可接收第二系统电压V2。
在此情况下，透过提升带隙参考电路210的触发端NTB的电压，带隙参考起始电路120就可以在系统上电时使带隙参考电路210致能。此外，一旦带隙参考电路210被致能，放大器212所产生的参考偏压VPB就会降低，进而使得上拉单元122被致能而使起始程序结束。如此一来，带隙参考电路210就可以由电流来控制，因此对于起始程序会具有较大的噪声容限。再者，利用放大器212的负输入端作为触发端也可以减少带隙参考电路210所产生的带隙基准电压VBG的过冲问题。
此外，在图2中，双极结型晶体管Q1B及Q2B可以是NPN双极结型接面晶体管。在此情况下，双极结型晶体管Q1B的控制端可耦接至双极结型晶体管Q1B的第一端，而双极结型晶体管Q2B的控制端可耦接至双极结型晶体管Q2B的第一端。然而，在有些其他实施例中，双极结型晶体管Q1B及Q2B可以是PNP双极结型接面晶体管。在此情况下，双极结型晶体管Q1B及Q2B的控制端可以同样接收第二系统电压V2，如图1所示的双极结型晶体管Q1A及Q2A。
图3是是本发明另一实施例的参考电压产生器300的示意图。参考电压产生器300包括带隙参考电路310及带隙参考起始电路120。
带隙参考电路320可包括放大器312、P型晶体管P3C、P4C及P5C，电阻R1C、R2C、R3C、R4C、R5C及R6C，以及以二极管方式连接的双极结型晶体管Q1C及Q2C。
放大器312具有正输入端、负输入端及输出端，而放大器312的输出端可提供参考偏压VPB。P型晶体管P3C具有第一端、第二端及控制端，P型晶体管P3C的第一端可接收第一系统电压V1，而P型晶体管P3C的控制端可耦接于放大器312的输出端。P型晶体管P4C具有第一端、第二端及控制端，P型晶体管P4C的第一端可接收第一系统电压V1，P型晶体管P4C的第二端可以耦接于带隙参考电路310的触发端NTC，而P型晶体管P4C的控制端可耦接于P型晶体管P3C的控制端。
电阻R1C具有第一端及第二端，电阻R1C的第一端可耦接于P型晶体管P3C的第二端。电阻R2C具有第一端及第二端，电阻R2C的第一端耦接于P型晶体管P3C的第二端，而电阻R2C的第二端可耦接于放大器312的正输入端。电阻R3C具有第一端及第二端，而电阻R3C的第一端耦接于电阻R2C的第二端，而电阻R3C的第二端可接收第二系统电压V2。双极结型晶体管Q1C具有第一端及第二端，双极结型晶体管Q1C的第一端耦接于电阻R1C的第二端，而双极结型晶体管Q1C的第二端可接收第二系统电压V2。
电阻R4C具有第一端及第二端，电阻R4C的第一端可耦接于P型晶体管P4C的第二端，而电阻R4C的第二端可耦接于放大器312的负输入端。电阻R5C具有第一端及第二端，电阻R5C的第一端耦接于电阻R4C的第二端，而电阻R5C的第二端可接收第二系统电压V2。双极结型晶体管Q2C具有第一端及第二端，双极结型晶体管Q2C的第一端耦接于触发端NTC，而双极结型晶体管Q2C的第二端可接收第二系统电压V2。
P型晶体管P5C具有第一端、第二端及控制端，P型晶体管P5C的第一端可接收第一系统电压V1，P型晶体管P5C的第二端可以输出带隙基准电压VBG，而P型晶体管P5C的控制端可耦接于放大器312的输出端。电阻R6C具有第一端及第二端，电阻R6C的第一端可耦接于P型晶体管P5C的第二端，而电阻R6C的第二端可接收第二系统电压V2。
在此情况下，透过提升带隙参考电路310的触发端NTC的电压，带隙参考起始电路120就可以在系统上电时使带隙参考电路310致能。此外，一旦带隙参考电路310被致能，放大器312所产生的参考偏压VPB就会降低，进而使得上拉单元122被致能而使起始程序结束。如此一来，带隙参考电路310就可以由电流来控制，因此对于起始程序会具有较大的噪声容限。再者，利用放大器312的负输入端作为触发端也可以减少带隙参考电路310所产生的带隙基准电压VBG的过冲问题。
图4是本发明另一实施例的参考电压产生器400的示意图。参考电压产生器400包括带隙参考电路410及带隙参考起始电路120。
带隙参考电路410可包括放大器412、P型晶体管P3D、P4D及P5D，电阻R1D及R2D，以及以二极管方式连接的双极结型晶体管Q1D及Q2D。
放大器412具有正输入端、负输入端及输出端，放大器412的负输入端耦接于带隙参考电路410的触发端NTD，而放大器412的输出端可提供参考偏压VPB。P型晶体管P3D具有第一端、第二端及控制端，P型晶体管P3D的第一端可接收第一系统电压V1，P型晶体管P3D的第二端可耦接于放大器412的正输入端，而P型晶体管P3D的控制端可耦接于放大器412的输出端。P型晶体管P4D具有第一端、第二端及控制端，P型晶体管P4D的第一端可接收第一系统电压V1，P型晶体管P4D的第二端可以耦接于放大器412的负输入端，而P型晶体管P4D的控制端可耦接于P型晶体管P3D的控制端。
电阻R1D具有第一端及第二端，电阻R1D的第一端可耦接于P型晶体管P3D的第二端。双极结型晶体管Q1D具有第一端及第二端，双极结型晶体管Q1D的第一端耦接于电阻R1D的第二端，而双极结型晶体管Q1D的第二端可接收第二系统电压V2。双极结型晶体管Q2D具有第一端及第二端，双极结型晶体管Q2D的第一端耦接于触发端NTD，而双极结型晶体管Q2D的第二端可接收第二系统电压V2。
P型晶体管P5D具有第一端、第二端及控制端，P型晶体管P5D的第一端可接收第一系统电压V1，P型晶体管P5D的第二端可以输出带隙基准电压VBG，而P型晶体管P5D的控制端可耦接于放大器412的输出端。电阻R2D具有第一端及第二端，电阻R2D的第一端可耦接于P型晶体管P5D的第二端。双极结型晶体管Q3D具有第一端及第二端，双极结型晶体管Q3D的第一端耦接于电阻R2D的第二端，而双极结型晶体管Q3D的第二端可接收第二系统电压V2。
在此情况下，透过提升带隙参考电路410的触发端NTD的电压，带隙参考起始电路120就可以在系统上电时使带隙参考电路410致能。此外，一旦带隙参考电路410被致能，放大器412所产生的参考偏压VPB就会降低，进而使得上拉单元122被致能而使起始程序结束。如此一来，带隙参考电路410就可以由电流来控制，因此对于起始程序会具有较大的噪声容限。再者，利用放大器412的负输入端作为触发端也可以减少带隙参考电路410所产生的带隙基准电压VBG的过冲问题。
在图1至图4中，带隙参考起始电路120可以用来对带隙参考电路110、210、310及410执行起始程序。此外，在有些实施例中，带隙参考起始电路120也可以用来对其他类型的带隙参考电路执行起始程序以提供较大的噪声容限，并减少带隙基准电压的瞬时波动。
综上所述，本发明的实施例所提供的带隙参考起始电路及参考电压产生器可以利用电流控制来执行起始程序，因此可以增加带隙参考电路执行起始程序时的噪声容限，并且可以减少带隙基准电压的瞬时波动。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包括在本发明的保护范围之内。

Claims (16)

1.一种带隙参考起始电路，其特征在于，包括：
上拉单元，耦接于控制节点，用以在带隙参考电路被致能而产生参考偏压时，产生上拉电流以上拉所述控制节点的电压；
偏压电流单元，耦接于所述控制节点，用以产生偏压电流以下拉所述控制节点的电压；及
起始单元，耦接于所述带隙参考电路的触发端，用以产生起始电流以上拉所述触发端的电压；
其中在所述带隙参考电路的起始程序：
当所述偏压电流单元下拉所述控制节点的电压时，所述起始单元被致能；及
当所述起始电流上拉所述触发端的电压时，所述带隙参考电路被致能。
2.如权利要求1所述的带隙参考起始电路，其特征在于所述上拉电流大于所述偏压电流。
3.如权利要求1所述的带隙参考起始电路，其特征在于所述上拉单元包括：第一P型晶体管，具有用以接收第一系统电压的第一端，耦接于所述控制节点的第二端，及用以接收所述参考偏压的控制端。
4.如权利要求1所述的带隙参考起始电路，其特征在于所述偏压电流单元包括：
电流源，用以产生参考电流；
第一N型晶体管，具有用以接收所述参考电流的第一端，用以接收第二系统电压的第二端，及耦接于所述第一N型晶体管的所述第一端的控制端；及
第二N型晶体管，具有耦接于所述控制节点的第一端，用以接收所述第二系统电压的第二端，及耦接于所述第一N型晶体管的所述控制端的控制端。
5.如权利要求1所述的带隙参考起始电路，其特征在于所述起始单元包括：
第二P型晶体管，具有用以接收第一系统电压的第一端，耦接于所述带隙参考电路的所述触发端的第二端，及耦接于所述控制节点的控制端。
6.一种参考电压产生器，其特征在于，包括：
带隙参考电路，用以提供带隙基准电压；及
带隙参考起始电路，包括：
上拉单元，耦接于控制节点，用以在所述带隙参考电路被致能而产生参考偏压时，产生上拉电流以上拉所述控制节点的电压；
偏压电流单元，耦接于所述控制节点，用以产生偏压电流以下拉所述控制节点的电压；及
起始单元，耦接于所述带隙参考电路的触发端，用以产生起始电流以上拉所述触发端的电压；其中在所述带隙参考电路的起始程序：
当所述偏压电流单元下拉所述控制节点的电压时，所述起始单元被致能；及
当所述起始电流上拉所述触发端的电压时，所述带隙参考电路被致能。
7.如权利要求6所述的参考电压产生器，其特征在于所述上拉电流大于所述偏压电流。
8.如权利要求6所述的参考电压产生器，其特征在于所述上拉单元包括：
第一P型晶体管，具有用以接收第一系统电压的第一端，耦接于所述控制节点的第二端，及用以接收所述参考偏压的控制端。
9.如权利要求6所述的参考电压产生器，其特征在于所述偏压电流单元包括：
电流源，用以产生参考电流；
第一N型晶体管，具有用以接收所述参考电流的第一端，用以接收第二系统电压的第二端，及耦接于所述第一N型晶体管的所述第一端的控制端；及
第二N型晶体管，具有耦接于所述控制节点的第一端，用以接收所述第二系统电压的第二端，及耦接于所述第一N型晶体管的所述控制端的控制端。
10.如权利要求6所述的参考电压产生器，其特征在于所述起始单元包括：
第二P型晶体管，具有用以接收第一系统电压的第一端，耦接于所述带隙参考电路的所述触发端的第二端，及耦接于所述控制节点的控制端。
11.如权利要求6所述的参考电压产生器，其特征在于所述带隙参考电路包括：
放大器，具有正输入端，耦接于所述带隙参考电路的所述触发端的负输入端，及用以提供所述参考偏压的输出端；
第三P型晶体管，具有用以接收第一系统电压的第一端，第二端，及耦接于所述放大器的所述输出端的控制端；
第四P型晶体管，具有用以接收所述第一系统电压的第一端，用以输出所述带隙基准电压的第二端，及耦接于所述第三P型电晶的所述控制端的控制端；
第一电阻，具有耦接于所述第三P型晶体管的所述第二端的第一端，及耦接于所述放大器的所述正输入端的第二端；
第二电阻，具有耦接于所述第四P型晶体管的所述第二端的第一端，及耦接于所述放大器的所述负输入端的第二端；
第三电阻，具有耦接于所述第一电阻的所述第二端的第一端，及第二端；
第一双极结型晶体管，以二极管方式连接，具有耦接于所述第三电阻的所述第二端的第一端，及用以接收小于所述第一系统电压的第二系统电压的第二端；及
第二双极结型晶体管，以二极管方式连接，具有耦接于所述触发端的第一端，及用以接收所述第二系统电压的第二端。
12.如权利要求11所述的参考电压产生器，其特征在于：
所述第一双极结型晶体管的面积大于所述第二双极结型晶体管的面积。
13.如权利要求6所述的参考电压产生器，其特征在于所述带隙参考电路包括：
放大器，具有正输入端，耦接于所述带隙参考电路的所述触发端的负输入端，及用以提供所述参考偏压的输出端；
第三P型晶体管，具有用以接收第一系统电压的第一端，耦接于所述放大器的所述正输入端的第二端，及耦接于所述放大器的所述输出端的控制端；
第四P型晶体管，具有用以接收所述第一系统电压的第一端，耦接于所述放大器的所述负输入端的第二端，及耦接于所述第三P型电晶的所述控制端的控制端；
第一电阻，具有耦接于所述第三P型晶体管的所述第二端的第一端，及第二端；
第二电阻，具有耦接于所述第三P型晶体管的所述第二端的第一端，及用以接收低于所述第一系统电压的第二系统电压的第二端；
第三电阻，具有耦接于所述第四P型晶体管的所述第二端的第一端，及用以接收所述第二系统电压的第二端；
第一双极结型晶体管，以二极管方式连接，具有耦接于所述第一电阻的所述第二端的第一端，及用以接收所述第二系统电压的第二端；
第二双极结型晶体管，以二极管方式连接，具有耦接于所述触发端的第一端，及用以接收所述第二系统电压的第二端；
第五P型晶体管，具有用以接收所述第一系统电压的第一端，用以输出所述带隙基准电压的第二端，及耦接于所述放大器的所述输出端的控制端；及
第四电阻，具有耦接于所述第五P型晶体管的所述第二端的第一端，及用以接收所述第二系统电压的第二端。
14.如权利要求6所述的参考电压产生器，其特征在于所述带隙参考电路包括：
放大器，具有正输入端，负输入端，及用以提供所述参考偏压的输出端；
第三P型晶体管，具有用以接收第一系统电压的第一端，第二端，及耦接于所述放大器的所述输出端的控制端；
第四P型晶体管，具有用以接收所述第一系统电压的第一端，耦接于所述带隙参考电路的所述触发端的第二端，及耦接于所述第三P型电晶的所述控制端的控制端；
第一电阻，具有耦接于所述第三P型晶体管的所述第二端的第一端，及第二端；
第二电阻，具有耦接于所述第三P型晶体管的所述第二端的第一端，及耦接于所述放大器的所述正输入端的第二端；
第三电阻，具有耦接于所述第二电阻的所述第二端的第一端，及用以接收小于所述第一系统电压的第二系统电压的第二端；
第一双极结型晶体管，以二极管方式连接，具有耦接于所述第一电阻的所述第二端的第一端，及用以接收所述第二系统电压的第二端；
第四电阻，具有耦接于所述第四P型晶体管的所述第二端的第一端，及耦接于所述放大器的所述负输入端的第二端；
第五电阻，具有耦接于所述第四电阻的所述第二端的第一端，及用以接收所述第二系统电压的第二端；
第二双极结型晶体管，以二极管方式连接，具有耦接于所述触发端的第一端，及用以接收所述第二系统电压的第二端；
第五P型晶体管，具有用以接收所述第一系统电压的第一端，用以输出所述带隙基准电压的第二端，及耦接于所述放大器的所述输出端的控制端；及
第六电阻，具有耦接于所述第五P型晶体管的所述第二端的第一端，及用以接收所述第二系统电压的第二端。
15.如权利要求11、13及14任一项所述的参考电压产生器，其特征在于：
所述第一双极结型晶体管及所述第二双极结型晶体管是PNP双极结型晶体管；及
所述第一双极结型晶体管的控制端是用以接收所述第二系统电压；及
所述第二双极结型晶体管的控制端是用以接收所述第二系统电压。
16.如权利要求11、13及14任一项所述的参考电压产生器，其特征在于：
所述第一双极结型晶体管及所述第二双极结型晶体管是NPN双极结型晶体管；及
所述第一双极结型晶体管的控制端是耦接于所述第一双极结型晶体管的所述第一端；及
所述第二双极结型晶体管的控制端是耦接于所述第二双极结型晶体管的所述第一端。
CN201911049855.2A 2018-11-16 2019-10-31 带隙参考起始电路及参考电压产生器 Active CN111221370B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862768099P 2018-11-16 2018-11-16
US62/768,099 2018-11-16
US16/563,959 2019-09-09
US16/563,959 US10847218B2 (en) 2018-11-16 2019-09-09 Band-gap reference start-up circuit with greater noise margin for start-up

Publications (2)

Publication Number Publication Date
CN111221370A true CN111221370A (zh) 2020-06-02
CN111221370B CN111221370B (zh) 2021-11-09

Family

ID=70726482

Family Applications (4)

Application Number Title Priority Date Filing Date
CN201910971827.XA Active CN111199757B (zh) 2018-11-16 2019-10-14 非易失性存储元件及具数据验证与重写功能的外围电路
CN201911049855.2A Active CN111221370B (zh) 2018-11-16 2019-10-31 带隙参考起始电路及参考电压产生器
CN201911049872.6A Active CN111198589B (zh) 2018-11-16 2019-10-31 参考电压产生器及参考电压产生器的操作方法
CN201911102513.2A Active CN111199763B (zh) 2018-11-16 2019-11-12 操作非易失性存储器单元的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201910971827.XA Active CN111199757B (zh) 2018-11-16 2019-10-14 非易失性存储元件及具数据验证与重写功能的外围电路

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN201911049872.6A Active CN111198589B (zh) 2018-11-16 2019-10-31 参考电压产生器及参考电压产生器的操作方法
CN201911102513.2A Active CN111199763B (zh) 2018-11-16 2019-11-12 操作非易失性存储器单元的方法

Country Status (3)

Country Link
US (7) US10748607B2 (zh)
CN (4) CN111199757B (zh)
TW (7) TWI708253B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11393534B2 (en) * 2020-05-28 2022-07-19 Micron Technology, Inc. Adjustment of a starting voltage corresponding to a program operation in a memory sub-system
US11867571B2 (en) * 2021-10-01 2024-01-09 Nxp B.V. Self-turn-on temperature detector circuit
US11972800B2 (en) * 2021-12-16 2024-04-30 Ememory Technology Inc. Non-volatile memory cell and non-volatile memory cell array
US11901004B2 (en) * 2022-04-08 2024-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Memory array, memory structure and operation method of memory array

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050040807A1 (en) * 2003-08-20 2005-02-24 Broadcom Corporation Power management unit for use in portable applications
CN1928766A (zh) * 2005-09-07 2007-03-14 株式会社瑞萨科技 参考电压产生电路、半导体集成电路及其装置
US20070164722A1 (en) * 2006-01-17 2007-07-19 Rao T V Chanakya Low power beta multiplier start-up circuit and method
US20080231248A1 (en) * 2007-03-16 2008-09-25 Kenneth Wai Ming Hung Fast start-up circuit bandgap reference voltage generator
TW201039090A (en) * 2009-04-16 2010-11-01 Vanguard Int Semiconduct Corp Bandgap reference circuits
US20170012609A1 (en) * 2015-07-10 2017-01-12 Sk Hynix Memory Solutions Inc. Start-up circuit for bandgap reference

Family Cites Families (104)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5132936A (en) 1989-12-14 1992-07-21 Cypress Semiconductor Corporation MOS memory circuit with fast access time
KR940009696B1 (ko) 1991-10-08 1994-10-15 현대전자산업주식회사 열 캐리어 방지 회로
FR2728380A1 (fr) * 1994-12-20 1996-06-21 Sgs Thomson Microelectronics Procede d'ecriture de donnees dans une memoire et memoire electriquement programmable correspondante
WO1997030454A1 (fr) * 1996-02-19 1997-08-21 Citizen Watch Co., Ltd. Memoire remanente a semi-conducteurs
JP2001508910A (ja) * 1996-06-14 2001-07-03 シーメンス アクチエンゲゼルシヤフト 多重レベルの電荷を記憶するためのデバイス及び方法並びに該デバイスの読出しのためのデバイス及び方法
US5867013A (en) * 1997-11-20 1999-02-02 Cypress Semiconductor Corporation Startup circuit for band-gap reference circuit
JP3166838B2 (ja) * 1997-12-16 2001-05-14 日本電気株式会社 プライオリティ・エンコーダ及びプライオリティ・エンコード方法
US6016050A (en) * 1998-07-07 2000-01-18 Analog Devices, Inc. Start-up and bias circuit
US6108241A (en) * 1999-07-01 2000-08-22 Micron Technology, Inc. Leakage detection in flash memory cell
US6400212B1 (en) 1999-07-13 2002-06-04 National Semiconductor Corporation Apparatus and method for reference voltage generator with self-monitoring
US6201435B1 (en) * 1999-08-26 2001-03-13 Taiwan Semiconductor Manufacturing Company Low-power start-up circuit for a reference voltage generator
US6259240B1 (en) * 2000-05-19 2001-07-10 Agere Systems Guardian Corp. Power-up circuit for analog circuit
KR100394757B1 (ko) * 2000-09-21 2003-08-14 가부시끼가이샤 도시바 반도체 장치
US6349056B1 (en) * 2000-12-28 2002-02-19 Sandisk Corporation Method and structure for efficient data verification operation for non-volatile memories
ITRM20010521A1 (it) * 2001-08-30 2003-02-28 Micron Technology Inc Sorgente di bassa tensione di riferimento ad inseguimento a potenza ultra bassa.
JP3678692B2 (ja) 2001-10-26 2005-08-03 沖電気工業株式会社 バンドギャップ基準電圧回路
EP1461861B1 (en) 2001-12-03 2008-02-13 Broadcom Corporation Method and circuit for suppressing hot carrier injection
TW574782B (en) 2002-04-30 2004-02-01 Realtek Semiconductor Corp Fast start-up low-voltage bandgap voltage reference circuit
US6920067B2 (en) 2002-12-25 2005-07-19 Ememory Technology Inc. Integrated circuit embedded with single-poly non-volatile memory
JP4005000B2 (ja) * 2003-07-04 2007-11-07 株式会社東芝 半導体記憶装置及びデータ書き込み方法。
KR100618840B1 (ko) 2004-06-29 2006-09-01 삼성전자주식회사 저 전원전압 플래쉬 메모리장치의 감지회로
US7209392B2 (en) 2004-07-20 2007-04-24 Ememory Technology Inc. Single poly non-volatile memory
US7388250B2 (en) * 2004-08-13 2008-06-17 United Microelectronics Corp. Non-volatile memory cell and manufacturing method thereof
JP4712365B2 (ja) * 2004-08-13 2011-06-29 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置および半導体記憶装置
US7176751B2 (en) * 2004-11-30 2007-02-13 Intel Corporation Voltage reference apparatus, method, and system
US7313019B2 (en) * 2004-12-21 2007-12-25 Intel Corporation Step voltage generation
WO2006080063A1 (ja) * 2005-01-27 2006-08-03 Spansion Llc 半導体装置、アドレス割り付け方法及びベリファイ方法
KR100739967B1 (ko) * 2005-05-27 2007-07-16 주식회사 하이닉스반도체 플래시 메모리 장치의 프로그램 방법
US7656710B1 (en) 2005-07-14 2010-02-02 Sau Ching Wong Adaptive operations for nonvolatile memories
JP4822431B2 (ja) * 2005-09-07 2011-11-24 ルネサスエレクトロニクス株式会社 基準電圧発生回路および半導体集積回路並びに半導体集積回路装置
US7528017B2 (en) 2005-12-07 2009-05-05 Kovio, Inc. Method of manufacturing complementary diodes
KR101332121B1 (ko) 2006-01-27 2013-11-21 킬로패스 테크놀로지, 인크. 전기적으로 프로그램 가능한 퓨즈 비트
KR100706816B1 (ko) * 2006-03-10 2007-04-12 삼성전자주식회사 프로그램 속도를 향상시킬 수 있는 불휘발성 메모리 장치및 그것의 프로그램 방법
US20090003074A1 (en) * 2006-03-30 2009-01-01 Catalyst Semiconductor, Inc. Scalable Electrically Eraseable And Programmable Memory (EEPROM) Cell Array
JP4808069B2 (ja) 2006-05-01 2011-11-02 富士通セミコンダクター株式会社 基準電圧発生回路
CN100570527C (zh) 2006-06-16 2009-12-16 义隆电子股份有限公司 参考电压产生电路
US7428172B2 (en) 2006-07-17 2008-09-23 Freescale Semiconductor, Inc. Concurrent programming and program verification of floating gate transistor
TWI312616B (en) 2006-08-18 2009-07-21 Elite Semiconductor Esmt Low power reference voltage circuit
JP4455562B2 (ja) * 2006-09-26 2010-04-21 株式会社東芝 半導体装置
US7876637B2 (en) * 2006-11-07 2011-01-25 Renesas Electronics Corporation Semiconductor device and memory
US20080158986A1 (en) 2006-12-29 2008-07-03 Daniel Elmhurst Flash memory and associated methods
US7679352B2 (en) * 2007-05-30 2010-03-16 Faraday Technology Corp. Bandgap reference circuits
US7697365B2 (en) * 2007-07-13 2010-04-13 Silicon Storage Technology, Inc. Sub volt flash memory system
US7545161B2 (en) 2007-08-02 2009-06-09 International Business Machines Corporation Method and apparatus to measure threshold shifting of a MOSFET device and voltage difference between nodes
KR100891405B1 (ko) * 2007-09-27 2009-04-02 주식회사 하이닉스반도체 불휘발성 메모리 장치 및 그 동작 방법
KR101369154B1 (ko) * 2007-12-11 2014-03-04 삼성전자주식회사 과전압 보호 기능을 갖는 션트 레귤레이터 및 이를 구비한반도체 장치
KR100953046B1 (ko) * 2007-12-27 2010-04-14 주식회사 하이닉스반도체 불휘발성 메모리 소자의 동작 방법
JP2009199675A (ja) 2008-02-22 2009-09-03 Seiko Instruments Inc 不揮発性半導体記憶装置
US7826290B2 (en) * 2008-04-11 2010-11-02 Micron Technology, Inc. Apparatus and method for increasing data line noise tolerance
US7592858B1 (en) 2008-04-15 2009-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit and method for a gate control circuit with reduced voltage stress
US7956597B2 (en) * 2008-06-24 2011-06-07 Mediatek Inc. Reference buffer circuits for providing reference voltages
JP5407510B2 (ja) * 2008-08-29 2014-02-05 株式会社リコー 定電圧回路装置
US7983078B2 (en) 2008-09-24 2011-07-19 Sandisk Technologies Inc. Data retention of last word line of non-volatile memory arrays
KR101642465B1 (ko) * 2008-12-12 2016-07-25 삼성전자주식회사 불휘발성 메모리 장치의 액세스 방법
KR20100077271A (ko) * 2008-12-29 2010-07-08 주식회사 동부하이텍 기준전압 발생회로
KR101585958B1 (ko) * 2008-12-29 2016-01-18 주식회사 동부하이텍 기준전압 발생회로
KR101532584B1 (ko) 2009-01-30 2015-06-30 삼성전자주식회사 비휘발성 메모리 장치, 및 그의 프로그램 방법
US7940554B2 (en) * 2009-04-24 2011-05-10 Sandisk 3D Llc Reduced complexity array line drivers for 3D matrix arrays
US8228053B2 (en) * 2009-07-08 2012-07-24 Dialog Semiconductor Gmbh Startup circuit for bandgap voltage reference generators
KR101676816B1 (ko) 2010-02-11 2016-11-18 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법
CN102375470B (zh) 2010-08-20 2016-02-03 张伟 一种带隙参照电压电路
US9520772B2 (en) * 2010-11-09 2016-12-13 Tdk-Lambda Corporation Multi-level voltage regulator system
KR101771619B1 (ko) * 2011-02-09 2017-08-28 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 구동 방법
US8878513B2 (en) 2011-02-16 2014-11-04 Mediatek Singapore Pte. Ltd. Regulator providing multiple output voltages with different voltage levels
US8363477B2 (en) * 2011-03-09 2013-01-29 Ememory Technology Inc. Method of setting trim codes for a flash memory and related device
US9189007B2 (en) 2011-03-10 2015-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Power supply regulator
TWI444813B (zh) 2011-03-16 2014-07-11 Himax Tech Ltd 帶隙電路與其啟動電路
KR101298190B1 (ko) * 2011-10-13 2013-08-20 에스케이하이닉스 주식회사 저항성 메모리 장치, 그 레이아웃 구조 및 센싱 회로
CN103117741A (zh) 2011-11-16 2013-05-22 国民技术股份有限公司 一种偏置电流产生电路以及尾电流源电路
JP2013130937A (ja) * 2011-12-20 2013-07-04 Ricoh Co Ltd 定電圧回路及び電子機器
CN103326670B (zh) * 2012-03-22 2017-03-01 联咏科技股份有限公司 输出级电路
JP5942781B2 (ja) * 2012-04-16 2016-06-29 ソニー株式会社 記憶制御装置、メモリシステム、情報処理システム、および、記憶制御方法
US8995202B2 (en) * 2012-05-21 2015-03-31 Freescale Semiconductor, Inc. Test flow to detect a latent leaky bit of a non-volatile memory
US9142315B2 (en) * 2012-07-25 2015-09-22 Freescale Semiconductor, Inc. Methods and systems for adjusting NVM cell bias conditions for read/verify operations to compensate for performance degradation
US8847565B2 (en) * 2012-09-14 2014-09-30 Nxp B.V. Shunt regulator for adverse voltage/circuit conditions
TW201427214A (zh) 2012-12-24 2014-07-01 Infinno Technology Corp 電源供應器之保護電路
CN103079314B (zh) 2012-12-28 2015-05-20 电子科技大学 多路电流源切换装置
CN203135827U (zh) 2012-12-31 2013-08-14 意法半导体研发(深圳)有限公司 一种用于驱动功率晶体管的驱动电路
CN103117080B (zh) 2013-02-01 2017-08-08 上海华虹宏力半导体制造有限公司 读出电路
KR20140104203A (ko) * 2013-02-20 2014-08-28 삼성전자주식회사 기준 전압 생성 회로
US9515152B2 (en) * 2013-06-27 2016-12-06 Globalfoundries Singapore Pte. Ltd. Simple and cost-free MTP structure
JP5667260B1 (ja) * 2013-08-20 2015-02-12 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
US9618959B2 (en) 2013-09-12 2017-04-11 Texas Instruments Incorporated Reference generator circuit with dynamically tracking threshold
US9019780B1 (en) * 2013-10-08 2015-04-28 Ememory Technology Inc. Non-volatile memory apparatus and data verification method thereof
TWI479292B (zh) 2013-10-09 2015-04-01 Holtek Semiconductor Inc 電壓穩壓電路及其方法
US11269368B2 (en) 2014-02-18 2022-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Flipped gate voltage reference and method of using
TW201535397A (zh) * 2014-03-10 2015-09-16 Toshiba Kk 半導體記憶裝置及漏電流檢測方法
CN104979000A (zh) 2014-04-09 2015-10-14 力旺电子股份有限公司 感测装置及其数据感测方法
CN203786597U (zh) 2014-04-30 2014-08-20 杭州士兰微电子股份有限公司 低压差线性稳压器
KR20150142503A (ko) * 2014-06-12 2015-12-22 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작방법
US9627088B2 (en) * 2015-02-25 2017-04-18 Ememory Technology Inc. One time programmable non-volatile memory and read sensing method thereof
US9786383B2 (en) * 2015-02-25 2017-10-10 Ememory Technology Inc. One time programmable non-volatile memory and read sensing method thereof
US9502426B1 (en) 2015-07-06 2016-11-22 Ememory Technology Inc. One time programming non-volatile memory cell
US9548124B1 (en) 2015-10-14 2017-01-17 Sandisk Technologies Llc Word line dependent programming in a memory device
US9720435B2 (en) 2015-12-28 2017-08-01 Adtran, Inc. Reference current source
US9847133B2 (en) 2016-01-19 2017-12-19 Ememory Technology Inc. Memory array capable of performing byte erase operation
US9881693B2 (en) * 2016-02-16 2018-01-30 Micron Technology, Inc. Selectors on interface die for memory device
US9852800B2 (en) 2016-03-07 2017-12-26 Sandisk Technologies Llc Adaptive determination of program parameter using program of erase rate
US10090027B2 (en) 2016-05-25 2018-10-02 Ememory Technology Inc. Memory system with low read power
JP2018156701A (ja) 2017-03-16 2018-10-04 東芝メモリ株式会社 不揮発性半導体記憶装置
US9922992B1 (en) 2017-04-10 2018-03-20 Sandisk Technologies Llc Doping channels of edge cells to provide uniform programming speed and reduce read disturb
TWI672576B (zh) 2017-05-02 2019-09-21 立積電子股份有限公司 帶差參考電路、電壓產生器及其電壓控制方法
US10062448B1 (en) * 2017-11-07 2018-08-28 Texas Instruments Incorporated Zero bias fuse cell
US10510426B2 (en) * 2018-04-27 2019-12-17 Gigadevice Semiconductor (Shanghai) Inc. Programming method, programming apparatus and storage medium for non-volatile memory

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050040807A1 (en) * 2003-08-20 2005-02-24 Broadcom Corporation Power management unit for use in portable applications
CN1928766A (zh) * 2005-09-07 2007-03-14 株式会社瑞萨科技 参考电压产生电路、半导体集成电路及其装置
US20070164722A1 (en) * 2006-01-17 2007-07-19 Rao T V Chanakya Low power beta multiplier start-up circuit and method
US20080231248A1 (en) * 2007-03-16 2008-09-25 Kenneth Wai Ming Hung Fast start-up circuit bandgap reference voltage generator
TW201039090A (en) * 2009-04-16 2010-11-01 Vanguard Int Semiconduct Corp Bandgap reference circuits
US20170012609A1 (en) * 2015-07-10 2017-01-12 Sk Hynix Memory Solutions Inc. Start-up circuit for bandgap reference

Also Published As

Publication number Publication date
TWI715263B (zh) 2021-01-01
TWI711251B (zh) 2020-11-21
CN111221370B (zh) 2021-11-09
US20200160909A1 (en) 2020-05-21
CN111199763A (zh) 2020-05-26
TWI722612B (zh) 2021-03-21
CN111198589A (zh) 2020-05-26
TW202038233A (zh) 2020-10-16
US10748607B2 (en) 2020-08-18
US20200160924A1 (en) 2020-05-21
TW202036565A (zh) 2020-10-01
CN111198589B (zh) 2021-11-09
TW202020883A (zh) 2020-06-01
US10847218B2 (en) 2020-11-24
TW202021247A (zh) 2020-06-01
US20210118496A1 (en) 2021-04-22
TW202020879A (zh) 2020-06-01
US20200159273A1 (en) 2020-05-21
CN111199763B (zh) 2021-12-03
TW202044254A (zh) 2020-12-01
US10803931B2 (en) 2020-10-13
US20200159271A1 (en) 2020-05-21
US20200160907A1 (en) 2020-05-21
TWI712039B (zh) 2020-12-01
TWI715270B (zh) 2021-01-01
TW202020597A (zh) 2020-06-01
US10783960B2 (en) 2020-09-22
US10916302B2 (en) 2021-02-09
CN111199757B (zh) 2021-08-31
US11004505B1 (en) 2021-05-11
US20200160925A1 (en) 2020-05-21
CN111199757A (zh) 2020-05-26
TWI708253B (zh) 2020-10-21
US11086349B2 (en) 2021-08-10
TWI706412B (zh) 2020-10-01

Similar Documents

Publication Publication Date Title
CN111221370B (zh) 带隙参考起始电路及参考电压产生器
US8933682B2 (en) Bandgap voltage reference circuit
US10296026B2 (en) Low noise reference voltage generator and load regulator
US20080157746A1 (en) Bandgap Reference Circuits
US10256808B2 (en) Bandgap reference circuit having clamping control circuit and being capable of improving rate of providing predetermined voltage
US20100289472A1 (en) Low dropout voltage regulator with low quiescent current
US7286002B1 (en) Circuit and method for startup of a band-gap reference circuit
JP6873827B2 (ja) 基準電圧生成回路
KR20180062452A (ko) 밴드갭 레퍼런스 전압 회로
JP2021510876A (ja) 電子部品が安全に起動し終了するための電気回路
TWI651609B (zh) 低電壓鎖定電路及其整合參考電壓產生電路之裝置
US7242565B2 (en) Thermal shut-down circuit
JP4411340B2 (ja) 直流安定化電源装置
US3753078A (en) Foldback current control circuit
US6570437B2 (en) Bandgap reference voltage circuit
US5796280A (en) Thermal limit circuit with built-in hysteresis
CN112034920B (zh) 电压产生器
CN110291486B (zh) 基准电压产生电路和方法
CN113778160B (zh) 一种无基准自启动的线性稳压器
CN111198588B (zh) 带隙基准参考电路
JP3091520B2 (ja) 定電圧回路
US20200089268A1 (en) Power source circuit
JP4238739B2 (ja) バンドギャップ基準電圧発生回路
KR20240012328A (ko) 밴드갭 레퍼런스 전압 생성 회로 및 그를 갖는 반도체장치
JP2006119758A (ja) 低電圧動作回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant