TWI444813B - 帶隙電路與其啟動電路 - Google Patents

帶隙電路與其啟動電路 Download PDF

Info

Publication number
TWI444813B
TWI444813B TW100108940A TW100108940A TWI444813B TW I444813 B TWI444813 B TW I444813B TW 100108940 A TW100108940 A TW 100108940A TW 100108940 A TW100108940 A TW 100108940A TW I444813 B TWI444813 B TW I444813B
Authority
TW
Taiwan
Prior art keywords
circuit
current
channel transistor
electrically connected
voltage
Prior art date
Application number
TW100108940A
Other languages
English (en)
Other versions
TW201239574A (en
Inventor
Wei Kai Tseng
Original Assignee
Himax Tech Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Himax Tech Ltd filed Critical Himax Tech Ltd
Priority to TW100108940A priority Critical patent/TWI444813B/zh
Publication of TW201239574A publication Critical patent/TW201239574A/zh
Application granted granted Critical
Publication of TWI444813B publication Critical patent/TWI444813B/zh

Links

Landscapes

  • Control Of Electrical Variables (AREA)

Description

帶隙電路與其啟動電路
本發明是有關於一種帶隙電路與其啟動電路,且特別是有關於一種具有啟動功能的帶隙電路與其啟動電路。
圖1為傳統之帶隙電路的電路圖。如圖1所示,帶隙電路100包括啟動電路110與參考電流產生電路120。其中,參考電流產生電路120包括多個電流鏡121~124,且電流鏡121~124相互疊接並具有偏壓節點N11 ~N14 。此外,相互疊接的電流鏡121~124透過雙載子電晶體BT11與BT12以及電阻R1電性連接至接地端。藉此,參考電流產生電路120將可透過P通道電晶體MT11與MT12,映射出與絕對溫度成比例(proportional to absolute temperature,簡稱PTAT)的偏壓電流IB1
為了致使參考電流產生電路120可以正常地提供偏壓電流IB1 ,啟動電路110用以致使參考電流產生電路120脫離零電流狀態(zero-current state)。在操作上,位在偏壓節點N13 與N14 之偏壓電壓VB11 與VB12 ,兩者之其一會被傳送至啟動電路110,且啟動電路110會依據N通道電晶體MN12的導通狀態,而決定是否提供一啟動電壓VT1 至偏壓節點N11 或N12 。舉例來說,圖2為電源電壓的時序圖。如圖2所示,依據電源開啟(power sequence)程序,啟動電路110會分別在時間區間T21 與T22 中啟動參考電流產生電路120。
在時間區間T21 內,電源電壓VD1 會從最低位準(例如:0伏特)逐漸上升至位準LV21 。此外,在電源電壓VD1 上升的初期,偏壓電壓VB11 與VB12 接近最低位準,因此N通道電晶體MN11無法導通。此外,此時的N通道電晶體MN12的閘極電壓將被拉升至高電壓位準,進而致使N通道電晶體MN12導通。如此一來,啟動電路110將可輸出啟動電壓VT1 ,以致使參考電流產生電路120脫離零電流狀態。之後,偏壓電壓VB11 與VB12 將隨著電源電壓VD1 的逐漸上升而上升,進而導通N通道電晶體MN11。此時,N通道電晶體MN12的閘極電壓將被下拉至低電壓位準,進而致使N通道電晶體MN12無法導通。如此一來,啟動電路110將停止輸出啟動電壓VT1 ,且參考電流產生電路120將可正常地供應偏壓電流IB1
然而,當啟動電路110進行二次啟動時,也就是在時間區間T22 內,電源電壓VD1 會從位準LV22 逐漸上升至位準LV21 。此時,由於電源電壓VD1 沒有完全地下拉至最低位準(例如:0伏特),因此偏壓電壓VB11 與VB12 將無法完全地被放電。藉此,在電源電壓VD1 上升的初期,電晶體MN11將維持在導通的狀態,進而致使電晶體MN12無法導通,且電流鏡121~124無法產生初始電流。如此一來,參考電流產生電路120將可能無法脫離零電流狀態。
換言之,當電源電壓沒有被完全下拉至最低位準,或是電源電壓關閉後隨即又很快地被啟動時,由於位在偏壓節點上的偏壓電壓沒有完全地被放電,因此傳統的啟動電路110將誤判進行啟動的時間點。換言之,傳統的啟動電路110在某些電源開啟程序上會有一定的機率無法啟動參考電流產生電路120。
本發明提供一種啟動電路,藉由感測參考電路中的電流來作為啟動的依據。藉此,即使位在偏壓節點上的偏壓電壓沒有完全地被放電,啟動電路依舊可以正常地對參考電路進行啟動。
本發明提供一種帶隙電路,利用啟動電路來啟動參考電路。此外,即使位在偏壓節點上的偏壓電壓沒有完全地被放電,啟動電路依舊可以正常地對參考電路進行啟動。
本發明提出一種啟動電路,用以啟動包括多個偏壓節點的一參考電路,且啟動電路包括電流源、電流鏡、負載元件、以及控制元件。電流源依據位在部份之偏壓節點的多個偏壓電壓,而決定是否產生內部電流。電流鏡複製內部電流,並據以產生鏡射電流。負載元件依據鏡射電流而調整控制電壓。控制元件依據控制電壓而決定是否產生啟動電壓,並將啟動電壓傳送至部份之偏壓節點之其一,以致使參考電路脫離零電流狀態。
在本發明之一實施例中,上述之電流源包括多個第一P通道電晶體。其中,這些第一P通道電晶體的閘極電性連接部份之偏壓節點,且這些第一P通道電晶體相互串接在電源電壓與電流鏡之間。
在本發明之一實施例中,上述之電流鏡包括第一N通道電晶體與第二N通道電晶體。其中,第一N通道電晶體的汲極與閘極電性連接電流源,且第一N通道電晶體的源極電性連接至接地電壓。第二N通道電晶體的汲極電性連接負載元件,第二N通道電晶體的閘極電性連接第一N通道電晶體的閘極,第二N通道電晶體的源極電性連接至接地電壓。
在本發明之一實施例中,上述之負載元件包括多個第二P通道電晶體。其中,這些第二P通道電晶體的閘極電性連接至接地電壓,且這些第二P通道電晶體相互串接在電源電壓與第二N通道電晶體的汲極之間。
在本發明之一實施例中,上述之控制元件包括第三N通道電晶體。其中,第三N通道電晶體的汲極電性連接部份之偏壓節點之其一,第三N通道電晶體的閘極電性連接第二N通道電晶體的汲極,第三N通道電晶體的源極電性連接至接地電壓。
本發明提出一種帶隙電路,包括參考電路與啟動電路。參考電路包括多個偏壓節點。啟動電路用以啟動參考電路,並包括電流源、電流鏡、負載元件、以及控制元件。其中,電流源依據位在部份之偏壓節點的多個偏壓電壓,而決定是否產生內部電流。電流鏡複製內部電流,並據以產生鏡射電流。負載元件依據鏡射電流而調整控制電壓。控制元件依據控制電壓而決定是否產生啟動電壓,並將啟動電壓傳送至部份之偏壓節點之其一,以致使參考電路脫離零電流狀態。
基於上述,本發明是利用電流源來感測參考電路中的電流,並依據內部電流的產生與否來做為啟動的依據。如此一來,即使在啟動的期間內,位在偏壓節點上的偏壓電壓沒有完全地被放電,本發明之啟動電路依舊可以正常地對參考電路進行啟動,以促使參考電路脫離零電流狀態。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖3為依據本發明之一實施例之帶隙電路的電路圖。如圖3所示,帶隙電路包括啟動電路310與參考電路320。其中,參考電路320可例如是參考電流產生電路或是參考電壓產生電路。在此,本實施例是以參考電流產生電路為例來進行說明,因此參考電路320包括電流鏡321~324、電阻R3、雙載子電晶體BT31與BT32、以及P通道電晶體MT31與MT32。
電流鏡321~324相互疊接,具有偏壓節點N31 ~N34 。此外,電流鏡321用以接收電源電壓VD3 。電流鏡324的一端透過電阻R3與雙載子電晶體BT31電性連接至一接地電壓,且電流鏡324的另一端透過雙載子電晶體BT32電性連接至接地電壓。藉此,參考電流產生電路320將可透過P通道電晶體MT31與MT32,映射出與絕對溫度成比例的偏壓電流IB3
請繼續參照圖3,啟動電路310包括電流源311、電流鏡312、負載元件313、以及控制元件314。其中,電流源311包括多個P通道電晶體MP31與MP32。在此,P通道電晶體MP31與MP32相互串接在電源電壓VD3 與電流鏡312之間。且就細部連接結構來看,P通道電晶體MP31的源極電性連接電源電壓VD3 ,且P通道電晶體MP31的閘極電性連接偏壓節點N31 。再者,P通道電晶體MP32的源極電性連接P通道電晶體MP31的汲極,P通道電晶體MP32的閘極電性連接偏壓節點N32 ,且P通道電晶體MP32的汲極電性連接電流鏡312。
電流鏡312包括N通道電晶體MN31與MN32。其中,N通道電晶體MN31的汲極與閘極電性連接電流源311,且N通道電晶體的源極電性連接至接地電壓。此外,N通道電晶體MN32的汲極電性連接負載元件313,N通道電晶體MN32的閘極電性連接N通道電晶體MN31的閘極,且N通道電晶體MN32的源極電性連接至接地電壓。
負載元件313包括多個P通道電晶體MP33~MP36。其中,P通道電晶體MP33~MP36的閘極電性連接至接地電壓,且P通道電晶體MP33~MP36相互串接在電源電壓VD3 與N通道電晶體MN32的汲極之間。再者,控制元件314包括N通道電晶體MN33。其中,N通道電晶體MN33的汲極電性連接偏壓節點N31 與N32 之其一,N通道電晶體MN33的閘極電性連接N通道電晶體MN32的汲極,且N通道電晶體MN33的源極電性連接至接地電壓。此外,負載元件313也可由單一或是多個電阻串接而成。
在實際操作上,以圖2所繪示的電源開啟程序為例來看,啟動電路310會分別在時間區間T21 與T22 中啟動參考電路320。在時間區間T21 內,電源電壓VD3 會從最低位準(例如:0伏特)逐漸上升至位準LV21 。此外,在電源電壓VD3 上升的初期,參考電路320中的電流鏡321~324無法產生電流。相對地,此時位在偏壓節點N31 與N32 的偏壓電壓VB31 與VB32 也將無法促使電流源311產生內部電流IN3
如此一來,電流鏡312將無法提供鏡射電流給負載元件313。在無法接收到鏡射電流的情況下,負載元件313將把控制電壓VC3 的位準上拉至高電壓位準。藉此,控制元件314將依據具有高電壓位準的控制電壓VC3 而導通其兩端,進而產生啟動電壓VT3 至偏壓節點N31 與N32 之其一。在接收到啟動電壓VT3 的情況下,參考電路320中的電流鏡321~324將產生初始電流,進而致使參考電路320脫離零電流狀態。
之後,隨著電源電壓VD3 的逐漸上升,電流源311將依據偏壓電壓VB31 與VB32 開始產生內部電流IN3 。相對地,電流鏡312將複製內部電流IN3 ,並據以產生鏡射電流至負載元件313。在接收到鏡射電流的情況下,負載元件313將把控制電壓VC3 的位準下拉至低電壓位準。藉此,控制元件314將依據具有低電壓位準的控制電壓VC3 而無法導通其兩端,進而無法產生啟動電壓VT3 至偏壓節點N31 與N32 之其一。如此一來,啟動電路310將停止輸出啟動電壓VT3 ,且參考電路320將可正常地供應偏壓電流IB3
更進一步來看,當啟動電路310進行二次啟動時,也就是在時間區間T22 內,電源電壓VD3 會從位準LV22 逐漸上升至位準LV21 。此時,雖然電源電壓VD3 沒有完全下拉到最低位準(例如:0伏特),但是在電源電壓VD3 上升的初期,參考電路320中的電流鏡321~324依舊無法產生電流。因此,如同第一次啟動一般,此時位在偏壓節點N31 與N32 的偏壓電壓VB31 與VB32 依舊無法促使電流源311產生內部電流IN3 。藉此,啟動電路310將可提供啟動電壓VT3 至偏壓節點N31 與N32 之其一。如此一來,參考電路320中的電流鏡321~324將產生初始電流,進而致使參考電路320脫離零電流狀態。
相似地,在二次啟動的期間內,隨著電源電壓VD3 的逐漸上升,電流源311將依據偏壓電壓VB31 與VB32 開始產生內部電流IN3 。相對地,電流鏡312將產生鏡射電流至負載元件313,進而把控制電壓VC3 的位準下拉至低電壓位準。藉此,控制元件314將依據具有低電壓位準的控制電壓VC3 ,而停止輸出啟動電壓VT3 至參考電路320。
綜上所述,本發明是利用電流源來感測參考電路中的電流,並依據內部電流的產生與否來做為啟動的依據。如此一來,當電源電壓沒有被完全下拉至最低位準,或是電源電壓關閉後隨即又很快地被啟動時,本發明之啟動電路依舊可以判別出啟動的時間點。換言之,即使在啟動的期間內,位在偏壓節點上的偏壓電壓沒有完全地被放電,本發明之啟動電路依舊可以正常地對參考電路進行啟動,以促使參考電路脫離零電流狀態。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100...帶隙電路
110、310...啟動電路
120...參考電流產生電路
121~124、321~324、312...電流鏡
N11 ~N14 、N31 ~N34 ...偏壓節點
VB11 、VB12 、VB31 、VB32 ...偏壓電壓
BT11、BT12、BT31、BT32...雙載子電晶體
R1、R3...電阻
VD1 、VD3 ‧‧‧電源電壓
MT11、MT12、MT31、MT32、MP31~MP36‧‧‧P通道電晶體
IB1 、IB3 ‧‧‧偏壓電流
MN11、MN12、MN31、MN32‧‧‧N通道電晶體
VT1 、VT3 ‧‧‧啟動電壓
LV21 、LV22 ‧‧‧位準
T21 、T22 ‧‧‧時間區間
320‧‧‧參考電路
311‧‧‧電流源
313‧‧‧負載元件
314‧‧‧控制元件
VC3 ‧‧‧控制電壓
IN3 ‧‧‧內部電流
圖1為傳統之帶隙電路的電路圖。
圖2為電源電壓的時序圖。
圖3為依據本發明之一實施例之帶隙電路的電路圖。
310...啟動電路
320...參考電路
321~324...電流鏡
R3...電阻
BT31、BT32...雙載子電晶體
MT31、MT32、MP31~MP36...P通道電晶體
N31 ~N34 ...偏壓節點
IB3 ...偏壓電流
VB31 、VB32 ...偏壓電壓
311...電流源
312...電流鏡
313...負載元件
314...控制元件
MN31、MN32...N通道電晶體
VD3 ...電源電壓
VC3 ...控制電壓
VT3 ...啟動電壓
IN3 ...內部電流

Claims (10)

  1. 一種啟動電路,用以啟動一參考電路,其中該參考電路包括多個偏壓節點,且該啟動電路包括:一電流源,依據位在部份該些偏壓節點的多個偏壓電壓,而決定是否產生一內部電流;一電流鏡,複製該內部電流,並據以產生一鏡射電流;一負載元件,依據該鏡射電流而調整一控制電壓;以及一控制元件,依據該控制電壓而決定是否產生一啟動電壓,並將該啟動電壓傳送至所述部份該些偏壓節點之其一,以致使該參考電路脫離零電流狀態,其中,該控制元件包括一第一N通道電晶體,該第一N通道電晶體的汲極電性連接所述部份該些偏壓節點之其一,該第一N通道電晶體的閘極電性連接該電流鏡與該負載元件,該第一N通道電晶體的源極電性連接一接地電壓。
  2. 如申請專利範圍第1項所述之啟動電路,其中該電流源包括:多個P通道電晶體,其中該些P通道電晶體的閘極電性連接所述部份該些偏壓節點,且該些P通道電晶體相互串接在一電源電壓與該電流鏡之間。
  3. 如申請專利範圍第1項所述之啟動電路,其中該電流鏡包括:一第二N通道電晶體,其汲極與閘極電性連接該電流源,且該第二N通道電晶體的源極電性連接該接地電壓; 以及一第三N通道電晶體,其汲極電性連接該負載元件,該第三N通道電晶體的閘極電性連接該第二N通道電晶體的閘極,該第三N通道電晶體的源極電性連接該接地電壓。
  4. 如申請專利範圍第3項所述之啟動電路,其中該負載元件包括:多個P通道電晶體,該些P通道電晶體的閘極電性連接該接地電壓,且該些P通道電晶體相互串接在一電源電壓與該第三N通道電晶體的汲極之間。
  5. 如申請專利範圍第1項所述之啟動電路,其中該參考電路為一參考電流產生電路或是一參考電壓產生電路。
  6. 一種帶隙電路,包括:一參考電路,包括多個偏壓節點;以及一啟動電路,用以啟動該參考電路,並包括:一電流源,依據位在部份該些偏壓節點的多個偏壓電壓,而決定是否產生一內部電流;一電流鏡,複製該內部電流,並據以產生一鏡射電流;一負載元件,依據該鏡射電流而調整一控制電壓;以及一控制元件,依據該控制電壓而決定是否產生一啟動電壓,並將該啟動電壓傳送至所述部份該些偏壓節點之其一,以致使該參考電路脫離零電流狀態,其中,該控制元件包括一第一N通道電晶體,該第一 N通道電晶體的汲極電性連接所述部份該些偏壓節點之其一,該第一N通道電晶體的閘極電性連接該電流鏡與該負載元件,該第一N通道電晶體的源極電性連接一接地電壓。
  7. 如申請專利範圍第6項所述之帶隙電路,其中該電流源包括:多個P通道電晶體,其中該些P通道電晶體的閘極電性連接所述部份該些偏壓節點,且該些P通道電晶體相互串接在一電源電壓與該電流鏡之間。
  8. 如申請專利範圍第6項所述之帶隙電路,其中該電流鏡包括:一第二N通道電晶體,其汲極與閘極電性連接該電流源,且該第二N通道電晶體的源極電性連接該接地電壓;以及一第三N通道電晶體,其汲極電性連接該負載元件,該第三N通道電晶體的閘極電性連接該第二N通道電晶體的閘極,該第三N通道電晶體的源極電性連接該接地電壓。
  9. 如申請專利範圍第8項所述之帶隙電路,其中該負載元件包括:多個P通道電晶體,該些P通道電晶體的閘極電性連接該接地電壓,且該些P通道電晶體相互串接在一電源電壓與該第三N通道電晶體的汲極之間。
  10. 如申請專利範圍第6項所述之帶隙電路,其中該參考電路為一參考電流產生電路或是一參考電壓產生電路。
TW100108940A 2011-03-16 2011-03-16 帶隙電路與其啟動電路 TWI444813B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW100108940A TWI444813B (zh) 2011-03-16 2011-03-16 帶隙電路與其啟動電路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100108940A TWI444813B (zh) 2011-03-16 2011-03-16 帶隙電路與其啟動電路

Publications (2)

Publication Number Publication Date
TW201239574A TW201239574A (en) 2012-10-01
TWI444813B true TWI444813B (zh) 2014-07-11

Family

ID=47599550

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100108940A TWI444813B (zh) 2011-03-16 2011-03-16 帶隙電路與其啟動電路

Country Status (1)

Country Link
TW (1) TWI444813B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI470399B (zh) * 2012-12-20 2015-01-21 Integrated Circuit Solution Inc 低電壓能隙參考電路
TWI708253B (zh) 2018-11-16 2020-10-21 力旺電子股份有限公司 非揮發性記憶體良率提升的設計暨測試方法

Also Published As

Publication number Publication date
TW201239574A (en) 2012-10-01

Similar Documents

Publication Publication Date Title
KR101812931B1 (ko) 자기-바이어스 rc 발진 장치 및 램프 발생 장치를 구비하는 회로 장치 및 그의 방법
JP6118599B2 (ja) パワーオンリセット回路、電源回路および電源システム
KR100792370B1 (ko) 내부전압 발생 장치
KR100902053B1 (ko) 반도체 메모리 장치의 기준 전압 발생회로
US8552794B2 (en) Constant-voltage circuit
JP2010213046A (ja) パワーオンリセット回路
US9589630B2 (en) Low voltage current reference generator for a sensing amplifier
US8330516B2 (en) Bandgap circuit and start circuit thereof
JP3751785B2 (ja) 半導体集積回路のバイアス回路
TWI602045B (zh) 低壓差穩壓器、穩壓裝置及其驅動方法
JP5637096B2 (ja) バンドギャップ基準電圧回路及びこれを用いたパワーオンリセット回路
TWI444813B (zh) 帶隙電路與其啟動電路
US20160191041A1 (en) Circuit and Method for Power-On Reset of an Integrated Circuit
KR100909636B1 (ko) 듀얼 파워 업 신호 발생 회로
KR101869752B1 (ko) 반도체 장치
JP6320047B2 (ja) 定電圧源回路
JP2004355523A (ja) 定電圧回路
JP4374254B2 (ja) バイアス電圧発生回路
US9760108B2 (en) Power on reset (POR) circuit
JP5245871B2 (ja) 基準電圧発生回路
JP2014033427A (ja) 電圧変化補償型オシレータ及びオシレータの誤差補償方法
JP2008015779A (ja) 定電流源回路および電源回路
KR100760145B1 (ko) 기준 전압 발생 회로, 및 기준 전류 발생 회로
JP2021122153A (ja) 半導体装置及びパワーオンリセット信号の生成方法
TWI438601B (zh) 帶隙電路與其啟動電路

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees