TWI711251B - 帶差參考起始電路及參考電壓產生器 - Google Patents

帶差參考起始電路及參考電壓產生器 Download PDF

Info

Publication number
TWI711251B
TWI711251B TW108138138A TW108138138A TWI711251B TW I711251 B TWI711251 B TW I711251B TW 108138138 A TW108138138 A TW 108138138A TW 108138138 A TW108138138 A TW 108138138A TW I711251 B TWI711251 B TW I711251B
Authority
TW
Taiwan
Prior art keywords
terminal
coupled
voltage
type transistor
receiving
Prior art date
Application number
TW108138138A
Other languages
English (en)
Other versions
TW202021247A (zh
Inventor
吳建翰
Original Assignee
力旺電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力旺電子股份有限公司 filed Critical 力旺電子股份有限公司
Publication of TW202021247A publication Critical patent/TW202021247A/zh
Application granted granted Critical
Publication of TWI711251B publication Critical patent/TWI711251B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/002—Isolation gates, i.e. gates coupling bit lines to the sense amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Electromagnetism (AREA)
  • Nonlinear Science (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Read Only Memory (AREA)
  • Control Of Electrical Variables (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

帶差參考起始電路包含上拉單元、偏壓電流單元、及起始單元。上拉單元及偏壓電流單元耦接於控制節點，而起始單元耦接於帶差參考電路的觸發端。在帶差參考電路的起始程序，偏壓電流單元被致能而產生偏壓電流。當偏壓電流下拉控制節點的電壓時，起始單元被致能而產生起始電流。當起始電流上拉觸發端的電壓時，帶差參考電路被致能以提供帶差參考電壓及參考偏壓。當帶差參考電路被致能而產生參考偏壓時，上拉單元產生上拉電流以上拉控制節點的電壓。

Description

帶差參考起始電路及參考電壓產生器
本發明是有關於一種帶差參考起始電路，特別是一種具有較大的雜訊容限的帶差參考起始電路。
由於帶差參考電路不會受到電源供應、溫度改變或電路負載的影響，因此常被廣泛地用來提供穩定的定電壓。這個定電壓可以被電荷泵用作參考電壓，並產生出系統所需的其他高壓。因此，帶差參考電壓的穩定性對整個系統而言十分關鍵。
在先前技術中，帶差參考電路是根據電壓偵測的結果觸發起始程序。也就是說，當系統上電時，如果帶差參考電路所產生的參考電壓尚未達到預定值，起始程序就會被觸發。在此情況下，帶差參考電路的起始程序的雜訊容限通常相當小，並且很大程度地與元件的製程相關。因此，當供應電壓不穩定時，帶差參考電壓的變動就會輕易地再次觸發帶差參考電路的起始程序，導致系統的不穩定性，甚至造成系統的損害。
本發明的一實施例提供一種帶差參考起始電路，帶差參考起始電路 包含上拉單元、偏壓電流單元及起始單元。
上拉單元耦接於控制節點。上拉單元在帶差參考電路被致能而產生參考偏壓時，產生上拉電流以上拉控制節點的電壓。偏壓電流單元耦接於控制節點，偏壓電流單元產生偏壓電流以下拉控制節點的電壓。起始單元耦接於帶差參考電路的觸發端，起始單元產生起始電流以上拉觸發端的電壓。
在帶差參考電路的起始程序中，當偏壓電流單元下拉控制節點的電壓時，起始單元被致能，而當起始電流上拉觸發端的電壓時，帶差參考電路被致能。
本發明的另一實施例提供一種參考電壓產生器。參考電壓產生器包含帶差參考電路及帶差參考起始電路。
帶差參考電路提供帶差參考電壓。帶差參考起始電路包含上拉單元、偏壓電流單元及起始單元。
上拉單元耦接於控制節點。上拉單元在帶差參考電路被致能而產生參考偏壓時，產生上拉電流以上拉控制節點的電壓。偏壓電流單元耦接於控制節點，偏壓電流單元產生偏壓電流以下拉控制節點的電壓。起始單元耦接於帶差參考電路的觸發端，起始單元產生起始電流以上拉觸發端的電壓。
在帶差參考電路的起始程序中，當偏壓電流單元下拉控制節點的電壓時，起始單元被致能，而當起始電流上拉觸發端的電壓時，帶差參考電路被致能。
100、200、300、400:參考電壓產生器
110、210、310、410:帶差參考電路
112、212、312、412:放大器
120:帶差參考起始電路
122:上拉單元
124:偏壓電流單元
126:起始單元
P1A至P4A、P3B至P5B、P3C至P5C、P3D至P5D:P型電晶體
N1A、N2A:N型電晶體
R1A至R3A、R1B至R4B、R1C至R6C、R1D、R2D:電阻
Q1A、Q2A、Q1B、Q2B、Q1C、Q2C、Q1D、Q2D:雙極性電晶
NTA、NTB、NTC、NTD:觸發端
NSTA:控制節點
VBG:帶差參考電壓
VPB:參考偏壓
IPL:上拉電流
IS:起始電流
IREF:參考電流
IB:偏壓電流
CS1:電流源
V1:第一系統電壓
V2:第二系統電壓
第1圖是本發明一實施例的參考電壓產生器的示意圖。
第2圖是本發明另一實施例的參考電壓產生器的示意圖。
第3圖是本發明另一實施例的參考電壓產生器的示意圖。
第4圖是本發明另一實施例的參考電壓產生器的示意圖。
第1圖是本發明一實施例的參考電壓產生器100的示意圖。參考電壓產生器100包含帶差參考電路110及帶差參考起始電路120。
帶差參考電路110可提供帶差參考電壓(band-gap reference voltage)VBG以做為系統的參考電壓。在有些實施例中，帶差參考電壓VBG可以是1.15V至1.25V。帶差參考起始電路120可以在系統上電時，致能帶差參考電路110以產生帶差參考電壓VBG。
帶差參考起始電路120包含上拉單元122、偏壓電流單元124及起始單元126。上拉單元122及偏壓電流單元124可耦接於控制節點NSTA，而起始單元126可以耦接於帶差參考電路110的觸發端NTA及控制節點NSTA。
在帶差參考電路110的起始程序中，偏壓電流單元124會先被致能以產生偏壓電流IB而下拉控制節點NSTA的電壓。當控制節點NSTA的電壓被偏壓電流單元124下拉時，例如下拉至低於一門檻值時，起始單元126就會被致能而產生起始電流IS，起始電流IS會對觸發端NTA充電以提升觸發端NTA的電壓。當觸發端NTA的電壓被起始電流IS上拉時，帶差參考電路110即被致能。
一旦帶差參考電路110被致能並產生帶差參考電壓VBG後。帶差參考電路110的參考電壓VPB就會對應降低，使得上拉單元122被致能而產生上拉電流IPL，並提升控制節點NSTA的電壓。在有些實施例中，上拉電流IPL會大於偏壓電流IB。因此，控制節點NSTA的電壓最終會被上拉電流IPL上拉，導致起始單元126被失能。
在此情況下，帶差參考起始電路120可以藉由控制不同的電流來執行 起始程序，因此可以擴大起始程序的雜訊容限，進而提升參考電壓產生器100的穩定度。
在第1圖中，上拉單元122包含P型電晶體P1A。P型電晶體P1A具有第一端、第二端及控制端，P型電晶體P1A的第一端可接收第一系統電壓V1，P型電晶體P1A的第二端可耦接於控制節點NSTA，而P型電晶體P1A的控制端可接收參考偏壓VPB。偏壓電流單元124可包含電流源CS1及N型電晶體N1A及N2A。電流源CS1可以產生參考電流IREF。N型電晶體N1A具有第一端、第二端及控制端，N型電晶體N1A的第一端可接收參考電流IREF，N型電晶體N1A的第二端可接收小於第一系統電壓V1的第二系統電壓V2，而N型電晶體N1A的控制端可以耦接於N型電晶體N1A的第一端。在有些實施例中，第一系統電壓V1可以是系統中的高電壓或操作電壓，而第二系統電壓V2可以是系統中的地電壓。N型電晶體N2A具有第一端、第二端及控制端，N型電晶體N2A的第一端可耦接於控制節點NSTA，N型電晶體N2A的第二端可接收第二系統電壓V2，而N型電晶體N2A的控制端可以耦接於N型電晶體N1A的控制端。也就是說，N型電晶體N1A及N2A可以形成電流鏡，並根據參考電流IREF產生偏壓電流IB。
此外，起始單元126可包含P型電晶體P2A。P型電晶體P2A具有第一端、第二端及控制端，P型電晶體P2A的第一端可接收第一系統電壓V1，P型電晶體P2A的第二端可以耦接於帶差參考電路110的觸發端NTA，而P型電晶體P2A的控制端可耦接於控制節點NSTA。
此外，在第1圖中，帶差參考電路110包含放大器112、P型電晶體P3A及P4A、電阻R1A、R2A及R3A，以及以二極體方式連接的(diode-connected)雙極性電晶體Q1A及Q2A。
放大器112具有正輸入端、負輸入端及輸出端，放大器112的負輸入端可耦接於帶差參考電路110的觸發端NTA，而放大器112的輸出端可以提供參考 偏壓VPB。P型電晶體P3A具有第一端、第二端及控制端，P型電晶體P3A的第一端可接收第一系統電壓V1，而P型電晶體P3A的控制端可耦接於放大器112的輸出端。P型電晶體P4A具有第一端、第二端及控制端，P型電晶體P4A的第一端可接收第一系統電壓V1，P型電晶體P4A的第二端可以輸出帶差參考電壓VBG，而P型電晶體P4A的控制端可耦接於P型電晶體P3A的控制端。
電阻R1A具有第一端及第二端，電阻R1A的第一端可耦接於P型電晶體P3A的第二端，而電阻R1A的第二端可耦接於放大器112的正輸入端。電阻R2A具有第一端及第二端，電阻R2A的第一端耦接於P型電晶體P4A的第二端，而電阻R2A的第二端耦接於放大器112的負輸入端。電阻R3A具有第一端及第二端，而電阻R3A的第一端耦接於電阻R1A的第二端。
雙極性電晶體Q1A的第一端耦接於電阻R3A的第二端，而雙極性電晶體Q1A的第二端可接收第二系統電壓V2。雙極性電晶體Q2A的第一端耦接於觸發端NTA，而雙極性電晶體Q2A的第二端可接收第二系統電壓V2。在有些實施例中，雙極性電晶體Q1A的面積可以大於雙極性電晶體Q2A的面積，或者帶差參考電路110可以包含其他與雙極性電晶體Q1A並聯的雙極性電晶體，並同樣以二極體方式連接。
在第1圖中，雙極性電晶體Q1A及Q2A可以是PNP雙極性接面電晶體。在此情況下，雙極性電晶體Q1A及Q2A的控制端(亦即基極)可以同樣接收第二系統電壓V2。然而，在有些其他實施例中，雙極性電晶體Q1A及Q2A可以是NPN雙極性接面電晶體。在此情況下，雙極性電晶體Q1A的控制端可耦接至雙極性電晶體Q1A的第一端，而雙極性電晶體Q2A的控制端可耦接至雙極性電晶體Q2A的第一端。
在第1圖中，當系統上電時，如果帶差參考電路110還沒被致能，則放大器112所產生的參考偏壓VPB會處於較高的電壓，使得P型電晶體P1A、P3A 及P4A被截止。也就是說，上拉單元122會被失能。然而，在系統上電時，偏壓電流單元124會開始產生偏壓電流IB，進而下拉控制節點NSTA的電壓。
當控制節點NSTA被拉至較低的電壓時，起始單元126中的P型電晶體P2A就會被導通。因此，起始單元126會開始產生起始電流IS以對帶差參考電路110的觸發端NTA充電。由於觸發端NTA是耦接至放大器112的負輸入端，因此當觸發端NTA的電壓提升時，參考偏壓VPB會下降。當參考偏壓VPB被拉低至較低的值時，P型電晶體P3A及P4A就會被導通，使得帶差參考電路110被致能而產生帶差參考電壓VBG。
在先前技術中，觸發端會耦接至放大器112的輸出端，因此在起始程序中，觸發電壓會顯著地造成帶差參考電壓VBG的暫態波動。
然而，在參考電壓產生器100中，觸發端NTA可以耦接至放大器112的負輸入端，因此可以減少帶差參考電壓VBG的過衝(overshoot)現象。
此外，當P型電晶體P3A及P4A被導通時，上拉單元122中的P型電晶體P1A也會因為參考偏壓VPB被下拉而導通。因此，當帶差參考電路110被致能時，上拉單元122會開始產生上拉電流IPL。由於上拉電流IPL可以設計成大於偏壓電流IB，因此控制節點NSTA的電壓會被上拉電流IPL拉抬，使得起始單元126中的P型電晶體P2A被截止。如此一來，便可完成起始程序，而帶差參考電路110則會對應的產生帶差參考電壓VBG。
在第1圖中，透過選擇適當的電阻及電晶體，帶差參考電路110就可以提供所需數值的帶差參考電壓VBG。此外，在有些其他實施例中，帶差參考電路可以利用其他的結構來實作，而仍可應用帶差參考起始電路120來執行起始程序。
第2圖是本發明另一實施例的參考電壓產生器200的示意圖。參考電壓產生器200包含帶差參考電路210及帶差參考起始電路120。
帶差參考電路210可包含放大器212、P型電晶體P3B、P4B及P5B，電阻R1B、R2B、R3B及R4B，以及以二極體方式連接的雙極性電晶體Q1B及Q2B。
放大器212具有正輸入端、負輸入端及輸出端，放大器212的負輸入端耦接於帶差參考電路210的觸發端NTB，而放大器212的輸出端可提供參考偏壓VPB。P型電晶體P3B具有第一端、第二端及控制端，P型電晶體P3B的第一端可接收第一系統電壓V1，P型電晶體P3B的第二端可耦接於放大器212的正輸入端，而P型電晶體P3B的控制端可耦接於放大器212的輸出端。P型電晶體P4B具有第一端、第二端及控制端，P型電晶體P4B的第一端可接收第一系統電壓V1，P型電晶體P4B的第二端可以耦接於放大器212的負輸入端，而P型電晶體P4B的控制端可耦接於P型電晶體P3B的控制端。
電阻R1B具有第一端及第二端，電阻R1B的第一端可耦接於P型電晶體P3B的第二端。電阻R2B具有第一端及第二端，電阻R2B的第一端耦接於P型電晶體P3B的第二端，而電阻R2B的第二端可接收第二系統電壓V2。電阻R3B具有第一端及第二端，而電阻R3B的第一端耦接於P型電晶體P4B的第二端，而電阻R3B的第二端可接收第二系統電壓V2。
雙極性電晶體Q1B具有第一端及第二端，雙極性電晶體Q1B的第一端耦接於電阻R1B的第二端，而雙極性電晶體Q1B的第二端可接收第二系統電壓V2。雙極性電晶體Q2B具有第一端及第二端，雙極性電晶體Q2B的第一端耦接於觸發端NTB，而雙極性電晶體Q2B的第二端可接收第二系統電壓V2。
P型電晶體P5B具有第一端、第二端及控制端，P型電晶體P5B的第一端可接收第一系統電壓V1，P型電晶體P5B的第二端可以輸出帶差參考電壓VBG，而P型電晶體P5B的控制端可耦接於放大器212的輸出端。電阻R4B具有第一端及第二端，電阻R4B的第一端可耦接於P型電晶體P5B的第二端，而電阻R4B的第二端可接收第二系統電壓V2。
在此情況下，透過提升帶差參考電路210的觸發端NTB的電壓，帶差參考起始電路120就可以在系統上電時使帶差參考電路210致能。此外，一旦帶差參考電路210被致能，放大器212所產生的參考偏壓VPB就會降低，進而使得上拉單元122被致能而使起始程序結束。如此一來，帶差參考電路210就可以由電流來控制，因此對於起始程序會具有較大的雜訊容限。再者，利用放大器212的負輸入端作為觸發端也可以減少帶差參考電路210所產生的帶差參考電壓VBG的過衝問題。
此外，在第2圖中，雙極性電晶體Q1B及Q2B可以是NPN雙極性接面電晶體。在此情況下，雙極性電晶體Q1B的控制端可耦接至雙極性電晶體Q1B的第一端，而雙極性電晶體Q2B的控制端可耦接至雙極性電晶體Q2B的第一端。然而，在有些其他實施例中，雙極性電晶體Q1B及Q2B可以是PNP雙極性接面電晶體。在此情況下，雙極性電晶體Q1B及Q2B的控制端可以同樣接收第二系統電壓V2，如第1圖所示的雙極性電晶體Q1A及Q2A。
第3圖是是本發明另一實施例的參考電壓產生器300的示意圖。參考電壓產生器300包含帶差參考電路310及帶差參考起始電路120。
帶差參考電路320可包含放大器312、P型電晶體P3C、P4C及P5C，電阻R1C、R2C、R3C、R4C、R5C及R6C，以及以二極體方式連接的雙極性電晶體Q1C及Q2C。
放大器312具有正輸入端、負輸入端及輸出端，而放大器312的輸出端可提供參考偏壓VPB。P型電晶體P3C具有第一端、第二端及控制端，P型電晶體P3C的第一端可接收第一系統電壓V1，而P型電晶體P3C的控制端可耦接於放大器312的輸出端。P型電晶體P4C具有第一端、第二端及控制端，P型電晶體P4C的第一端可接收第一系統電壓V1，P型電晶體P4C的第二端可以耦接於帶差參考電路310的觸發端NTC，而P型電晶體P4C的控制端可耦接於P型電晶體P3C的控 制端。
電阻R1C具有第一端及第二端，電阻R1C的第一端可耦接於P型電晶體P3C的第二端。電阻R2C具有第一端及第二端，電阻R2C的第一端耦接於P型電晶體P3C的第二端，而電阻R2C的第二端可耦接於放大器312的正輸入端。電阻R3C具有第一端及第二端，而電阻R3C的第一端耦接於電阻R2C的第二端，而電阻R3C的第二端可接收第二系統電壓V2。雙極性電晶體Q1C具有第一端及第二端，雙極性電晶體Q1C的第一端耦接於電阻R1C的第二端，而雙極性電晶體Q1C的第二端可接收第二系統電壓V2。
電阻R4C具有第一端及第二端，電阻R4C的第一端可耦接於P型電晶體P4C的第二端，而電阻R4C的第二端可耦接於放大器312的負輸入端。電阻R5C具有第一端及第二端，電阻R5C的第一端耦接於電阻R4C的第二端，而電阻R5C的第二端可接收第二系統電壓V2。雙極性電晶體Q2C具有第一端及第二端，雙極性電晶體Q2C的第一端耦接於觸發端NTC，而雙極性電晶體Q2C的第二端可接收第二系統電壓V2。
P型電晶體P5C具有第一端、第二端及控制端，P型電晶體P5C的第一端可接收第一系統電壓V1，P型電晶體P5C的第二端可以輸出帶差參考電壓VBG，而P型電晶體P5C的控制端可耦接於放大器312的輸出端。電阻R6C具有第一端及第二端，電阻R6C的第一端可耦接於P型電晶體P5C的第二端，而電阻R6C的第二端可接收第二系統電壓V2。
在此情況下，透過提升帶差參考電路310的觸發端NTC的電壓，帶差參考起始電路120就可以在系統上電時使帶差參考電路310致能。此外，一旦帶差參考電路310被致能，放大器312所產生的參考偏壓VPB就會降低，進而使得上拉單元122被致能而使起始程序結束。如此一來，帶差參考電路310就可以由電流來控制，因此對於起始程序會具有較大的雜訊容限。再者，利用放大器312的 負輸入端作為觸發端也可以減少帶差參考電路310所產生的帶差參考電壓VBG的過衝問題。
第4圖是本發明另一實施例的參考電壓產生器400的示意圖。參考電壓產生器400包含帶差參考電路410及帶差參考起始電路120。
帶差參考電路410可包含放大器412、P型電晶體P3D、P4D及P5D，電阻R1D及R2D，以及以二極體方式連接的雙極性電晶體Q1D及Q2D。
放大器412具有正輸入端、負輸入端及輸出端，放大器412的負輸入端耦接於帶差參考電路410的觸發端NTD，而放大器412的輸出端可提供參考偏壓VPB。P型電晶體P3D具有第一端、第二端及控制端，P型電晶體P3D的第一端可接收第一系統電壓V1，P型電晶體P3D的第二端可耦接於放大器412的正輸入端，而P型電晶體P3D的控制端可耦接於放大器412的輸出端。P型電晶體P4D具有第一端、第二端及控制端，P型電晶體P4D的第一端可接收第一系統電壓V1，P型電晶體P4D的第二端可以耦接於放大器412的負輸入端，而P型電晶體P4D的控制端可耦接於P型電晶體P3D的控制端。
電阻R1D具有第一端及第二端，電阻R1D的第一端可耦接於P型電晶體P3D的第二端。雙極性電晶體Q1D具有第一端及第二端，雙極性電晶體Q1D的第一端耦接於電阻R1D的第二端，而雙極性電晶體Q1D的第二端可接收第二系統電壓V2。雙極性電晶體Q2D具有第一端及第二端，雙極性電晶體Q2D的第一端耦接於觸發端NTD，而雙極性電晶體Q2D的第二端可接收第二系統電壓V2。
P型電晶體P5D具有第一端、第二端及控制端，P型電晶體P5D的第一端可接收第一系統電壓V1，P型電晶體P5D的第二端可以輸出帶差參考電壓VBG，而P型電晶體P5D的控制端可耦接於放大器412的輸出端。電阻R2D具有第一端及第二端，電阻R2D的第一端可耦接於P型電晶體P5D的第二端。雙極性電晶體Q3D具有第一端及第二端，雙極性電晶體Q3D的第一端耦接於電阻R2D的第 二端，而雙極性電晶體Q3D的第二端可接收第二系統電壓V2。
在此情況下，透過提升帶差參考電路410的觸發端NTD的電壓，帶差參考起始電路120就可以在系統上電時使帶差參考電路410致能。此外，一旦帶差參考電路410被致能，放大器412所產生的參考偏壓VPB就會降低，進而使得上拉單元122被致能而使起始程序結束。如此一來，帶差參考電路410就可以由電流來控制，因此對於起始程序會具有較大的雜訊容限。再者，利用放大器412的負輸入端作為觸發端也可以減少帶差參考電路410所產生的帶差參考電壓VBG的過衝問題。
在第1圖至第4圖中，帶差參考起始電路120可以用來對帶差參考電路110、210、310及410執行起始程序。此外，在有些實施例中，帶差參考起始電路120也可以用來對其他類型的帶差參考電路執行起始程序以提供較大的雜訊容限，並減少帶差參考電壓的暫態波動。
綜上所述，本發明的實施例所提供的帶差參考起始電路及參考電壓產生器可以利用電流控制來執行起始程序，因此可以增加帶差參考電路執行起始程序時的雜訊容限，並且可以減少帶差參考電壓的暫態波動。以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100:參考電壓產生器
110:帶差參考電路
112:放大器
120:帶差參考起始電路
122:上拉單元
124:偏壓電流單元
126:起始單元
P1A至P4A:P型電晶體
N1A、N2A:N型電晶體
R1A至R3A:電阻
Q1A、Q2A:雙極性電晶體
NTA:觸發端
NSTA:控制節點
VBG:帶差參考電壓
VPB:參考偏壓
IPL:上拉電流
IS:起始電流
IREF:參考電流
IB:偏壓電流
CS1:電流源
V1:第一系統電壓
V2:第二系統電壓

Claims (14)

  1. 一種帶差參考起始電路，包含：一上拉單元，耦接於一控制節點，用以在一帶差參考電路被致能而產生一參考偏壓時，產生一上拉電流以上拉該控制節點的電壓；一偏壓電流單元，耦接於該控制節點，用以產生一偏壓電流以下拉該控制節點的電壓；及一起始單元，耦接於該帶差參考電路的一觸發端，用以產生一起始電流以上拉該觸發端的電壓；其中：該上拉電流大於該偏壓電流；及在該帶差參考電路的一起始程序：當該偏壓電流單元下拉該控制節點的電壓時，該起始單元被致能；及當該起始電流上拉該觸發端的電壓時，該帶差參考電路被致能。
  2. 如請求項1所述的帶差參考起始電路，其中該上拉單元包含：一第一P型電晶體，具有一第一端用以接收一第一系統電壓，一第二端耦接於該控制節點，及一控制端用以接收該參考偏壓。
  3. 如請求項1所述的帶差參考起始電路，其中該偏壓電流單元包含：一電流源，用以產生一參考電流；一第一N型電晶體，具有一第一端用以接收該參考電流，一第二端用以接收一第二系統電壓，及一控制端耦接於該第一N型電晶體的該第一端；及一第二N型電晶體，具有一第一端耦接於該控制節點，一第二端用以接收該 第二系統電壓，及一控制端耦接於該第一N型電晶體的該控制端。
  4. 如請求項1所述的帶差參考起始電路，其中該起始單元包含：一第二P型電晶體，具有一第一端用以接收一第一系統電壓，一第二端耦接於該帶差參考電路的該觸發端，及一控制端耦接於該控制節點。
  5. 一種參考電壓產生器，包含：一帶差參考電路，用以提供一帶差參考電壓；及一帶差參考起始電路，包含：一上拉單元，耦接於一控制節點，用以在該帶差參考電路被致能而產生一參考偏壓時，產生一上拉電流以上拉該控制節點的電壓；一偏壓電流單元，耦接於該控制節點，用以產生一偏壓電流以下拉該控制節點的電壓；及一起始單元，耦接於該帶差參考電路的一觸發端，用以產生一起始電流以上拉該觸發端的電壓；其中：該上拉電流大於該偏壓電流；及在該帶差參考電路的一起始程序：當該偏壓電流單元下拉該控制節點的電壓時，該起始單元被致能；及當該起始電流上拉該觸發端的電壓時，該帶差參考電路被致能。
  6. 如請求項5所述的參考電壓產生器，其中該上拉單元包含：一第一P型電晶體，具有一第一端用以接收一第一系統電壓，一第二端耦接於該控制節點，及一控制端用以接收該參考偏壓。
  7. 如請求項5所述的參考電壓產生器，其中該偏壓電流單元包含：一電流源，用以產生一參考電流；一第一N型電晶體，具有一第一端用以接收該參考電流，一第二端用以接收一第二系統電壓，及一控制端耦接於該第一N型電晶體的該第一端；及一第二N型電晶體，具有一第一端耦接於該控制節點，一第二端用以接收該第二系統電壓，及一控制端耦接於該第一N型電晶體的該控制端。
  8. 如請求項5所述的參考電壓產生器，其中該起始單元包含：一第二P型電晶體，具有一第一端用以接收一第一系統電壓，一第二端耦接於該帶差參考電路的該觸發端，及一控制端耦接於該控制節點。
  9. 如請求項5所述的參考電壓產生器，其中該帶差參考電路包含：一放大器，具有一正輸入端，一負輸入端耦接於該帶差參考電路的該觸發端，及一輸出端用以提供該參考偏壓；一第三P型電晶體，具有一第一端用以接收一第一系統電壓，一第二端，及一控制端耦接於該放大器的該輸出端；一第四P型電晶體，具有一第一端用以接收該第一系統電壓，一第二端用以輸出該帶差參考電壓，及一控制端耦接於該第三P型電晶的該控制端；一第一電阻，具有一第一端耦接於該第三P型電晶體的該第二端，及一第二端耦接於該放大器的該正輸入端；一第二電阻，具有一第一端耦接於該第四P型電晶體的該第二端，及一第二端耦接於該放大器的該負輸入端；一第三電阻，具有一第一端耦接於該第一電阻的該第二端，及一第二端； 一第一雙極性電晶體，以二極體方式連接，具有一第一端耦接於該第三電阻的該第二端，及一第二端用以接收小於該第一系統電壓的一第二系統電壓；及一第二雙極性電晶體，以二極體方式連接，具有一第一端耦接於該觸發端，及一第二端用以接收該第二系統電壓。
  10. 如請求項9所述的參考電壓產生器，其中：該第一雙極性電晶體的面積大於該第二雙極性電晶體的面積。
  11. 如請求項5所述的參考電壓產生器，其中該帶差參考電路包含：一放大器，具有一正輸入端，一負輸入端耦接於該帶差參考電路的該觸發端，及一輸出端用以提供該參考偏壓；一第三P型電晶體，具有一第一端用以接收一第一系統電壓，一第二端耦接於該放大器的該正輸入端，及一控制端耦接於該放大器的該輸出端；一第四P型電晶體，具有一第一端用以接收該第一系統電壓，一第二端耦接於該放大器的該負輸入端，及一控制端耦接於該第三P型電晶的該控制端；一第一電阻，具有一第一端耦接於該第三P型電晶體的該第二端，及一第二端；一第二電阻，具有一第一端耦接於該第三P型電晶體的該第二端，及一第二端用以接收低於該第一系統電壓的一第二系統電壓；一第三電阻，具有一第一端耦接於該第四P型電晶體的該第二端，及一第二端用以接收該第二系統電壓；一第一雙極性電晶體，以二極體方式連接，具有一第一端耦接於該第一電 阻的該第二端，及一第二端用以接收該第二系統電壓；一第二雙極性電晶體，以二極體方式連接，具有一第一端耦接於該觸發端，及一第二端用以接收該第二系統電壓；一第五P型電晶體，具有一第一端用以接收該第一系統電壓，一第二端用以輸出該帶差參考電壓，及一控制端耦接於該放大器的該輸出端；及一第四電阻，具有一第一端耦接於該第五P型電晶體的該第二端，及一第二端用以接收該第二系統電壓。
  12. 如請求項5所述的參考電壓產生器，其中該帶差參考電路包含：一放大器，具有一正輸入端，一負輸入端，及一輸出端用以提供該參考偏壓；一第三P型電晶體，具有一第一端用以接收一第一系統電壓，一第二端，及一控制端耦接於該放大器的該輸出端；一第四P型電晶體，具有一第一端用以接收該第一系統電壓，一第二端耦接於該帶差參考電路的該觸發端，及一控制端耦接於該第三P型電晶的該控制端；一第一電阻，具有一第一端耦接於該第三P型電晶體的該第二端，及一第二端；一第二電阻，具有一第一端耦接於該第三P型電晶體的該第二端，及一第二端耦接於該放大器的該正輸入端；一第三電阻，具有一第一端耦接於該第二電阻的該第二端，及一第二端用以接收小於該第一系統電壓的一第二系統電壓；一第一雙極性電晶體，以二極體方式連接，具有一第一端耦接於該第一電阻的該第二端，及一第二端用以接收該第二系統電壓； 一第四電阻，具有一第一端耦接於該第四P型電晶體的該第二端，及一第二端耦接於該放大器的該負輸入端；一第五電阻，具有一第一端耦接於該第四電阻的該第二端，及一第二端用以接收該第二系統電壓；一第二雙極性電晶體，以二極體方式連接，具有一第一端耦接於該觸發端，及一第二端用以接收該第二系統電壓；一第五P型電晶體，具有一第一端用以接收該第一系統電壓，一第二端用以輸出該帶差參考電壓，及一控制端耦接於該放大器的該輸出端；及一第六電阻，具有一第一端耦接於該第五P型電晶體的該第二端，及一第二端用以接收該第二系統電壓。
  13. 如請求項9、11及12任一項所述的參考電壓產生器，其中：該第一雙極性電晶體及該第二雙極性電晶體是PNP雙極性電晶體；及該第一雙極性電晶體的一控制端是用以接收該第二系統電壓；及該第二雙極性電晶體的一控制端是用以接收該第二系統電壓。
  14. 如請求項9、11及12任一項所述的參考電壓產生器，其中：該第一雙極性電晶體及該第二雙極性電晶體是NPN雙極性電晶體；及該第一雙極性電晶體的一控制端是耦接於該第一雙極性電晶體的該第一端；及該第二雙極性電晶體的一控制端是耦接於該第二雙極性電晶體的該第一端。
TW108138138A 2018-11-16 2019-10-23 帶差參考起始電路及參考電壓產生器 TWI711251B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862768099P 2018-11-16 2018-11-16
US62/768,099 2018-11-16
US16/563,959 2019-09-09
US16/563,959 US10847218B2 (en) 2018-11-16 2019-09-09 Band-gap reference start-up circuit with greater noise margin for start-up

Publications (2)

Publication Number Publication Date
TW202021247A TW202021247A (zh) 2020-06-01
TWI711251B true TWI711251B (zh) 2020-11-21

Family

ID=70726482

Family Applications (7)

Application Number Title Priority Date Filing Date
TW108125501A TWI708253B (zh) 2018-11-16 2019-07-18 非揮發性記憶體良率提升的設計暨測試方法
TW108135057A TWI712039B (zh) 2018-11-16 2019-09-27 非揮發性記憶元件及具資料驗證與重寫功能的週邊電路
TW108137897A TWI706412B (zh) 2018-11-16 2019-10-21 非揮發性記憶胞及其相關非揮發性記憶胞陣列
TW108138051A TWI722612B (zh) 2018-11-16 2019-10-22 參考電壓產生器及參考電壓產生器的操作方法
TW108138138A TWI711251B (zh) 2018-11-16 2019-10-23 帶差參考起始電路及參考電壓產生器
TW108138309A TWI715263B (zh) 2018-11-16 2019-10-23 具有由差動記憶胞組成的記憶胞陣列之非揮發性記憶體
TW108138937A TWI715270B (zh) 2018-11-16 2019-10-29 操作非揮發性記憶體單元的方法

Family Applications Before (4)

Application Number Title Priority Date Filing Date
TW108125501A TWI708253B (zh) 2018-11-16 2019-07-18 非揮發性記憶體良率提升的設計暨測試方法
TW108135057A TWI712039B (zh) 2018-11-16 2019-09-27 非揮發性記憶元件及具資料驗證與重寫功能的週邊電路
TW108137897A TWI706412B (zh) 2018-11-16 2019-10-21 非揮發性記憶胞及其相關非揮發性記憶胞陣列
TW108138051A TWI722612B (zh) 2018-11-16 2019-10-22 參考電壓產生器及參考電壓產生器的操作方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW108138309A TWI715263B (zh) 2018-11-16 2019-10-23 具有由差動記憶胞組成的記憶胞陣列之非揮發性記憶體
TW108138937A TWI715270B (zh) 2018-11-16 2019-10-29 操作非揮發性記憶體單元的方法

Country Status (3)

Country Link
US (7) US10748607B2 (zh)
CN (4) CN111199757B (zh)
TW (7) TWI708253B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11393534B2 (en) * 2020-05-28 2022-07-19 Micron Technology, Inc. Adjustment of a starting voltage corresponding to a program operation in a memory sub-system
US11867571B2 (en) * 2021-10-01 2024-01-09 Nxp B.V. Self-turn-on temperature detector circuit
US11972800B2 (en) * 2021-12-16 2024-04-30 Ememory Technology Inc. Non-volatile memory cell and non-volatile memory cell array
US11901004B2 (en) * 2022-04-08 2024-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Memory array, memory structure and operation method of memory array

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030080806A1 (en) * 2001-10-26 2003-05-01 Naoki Sugimura Bandgap reference voltage circuit
TW201039090A (en) * 2009-04-16 2010-11-01 Vanguard Int Semiconduct Corp Bandgap reference circuits
TW201239574A (en) * 2011-03-16 2012-10-01 Himax Tech Ltd Bandgap circuit and start circuit thereof
US9710010B2 (en) * 2015-07-10 2017-07-18 Sk Hynix Memory Solutions Inc. Start-up circuit for bandgap reference

Family Cites Families (106)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5132936A (en) 1989-12-14 1992-07-21 Cypress Semiconductor Corporation MOS memory circuit with fast access time
KR940009696B1 (ko) 1991-10-08 1994-10-15 현대전자산업주식회사 열 캐리어 방지 회로
FR2728380A1 (fr) * 1994-12-20 1996-06-21 Sgs Thomson Microelectronics Procede d'ecriture de donnees dans une memoire et memoire electriquement programmable correspondante
WO1997030454A1 (fr) * 1996-02-19 1997-08-21 Citizen Watch Co., Ltd. Memoire remanente a semi-conducteurs
JP2001508910A (ja) * 1996-06-14 2001-07-03 シーメンス アクチエンゲゼルシヤフト 多重レベルの電荷を記憶するためのデバイス及び方法並びに該デバイスの読出しのためのデバイス及び方法
US5867013A (en) * 1997-11-20 1999-02-02 Cypress Semiconductor Corporation Startup circuit for band-gap reference circuit
JP3166838B2 (ja) * 1997-12-16 2001-05-14 日本電気株式会社 プライオリティ・エンコーダ及びプライオリティ・エンコード方法
US6016050A (en) * 1998-07-07 2000-01-18 Analog Devices, Inc. Start-up and bias circuit
US6108241A (en) * 1999-07-01 2000-08-22 Micron Technology, Inc. Leakage detection in flash memory cell
US6400212B1 (en) 1999-07-13 2002-06-04 National Semiconductor Corporation Apparatus and method for reference voltage generator with self-monitoring
US6201435B1 (en) * 1999-08-26 2001-03-13 Taiwan Semiconductor Manufacturing Company Low-power start-up circuit for a reference voltage generator
US6259240B1 (en) * 2000-05-19 2001-07-10 Agere Systems Guardian Corp. Power-up circuit for analog circuit
KR100394757B1 (ko) * 2000-09-21 2003-08-14 가부시끼가이샤 도시바 반도체 장치
US6349056B1 (en) * 2000-12-28 2002-02-19 Sandisk Corporation Method and structure for efficient data verification operation for non-volatile memories
ITRM20010521A1 (it) * 2001-08-30 2003-02-28 Micron Technology Inc Sorgente di bassa tensione di riferimento ad inseguimento a potenza ultra bassa.
EP1461861B1 (en) 2001-12-03 2008-02-13 Broadcom Corporation Method and circuit for suppressing hot carrier injection
TW574782B (en) 2002-04-30 2004-02-01 Realtek Semiconductor Corp Fast start-up low-voltage bandgap voltage reference circuit
US6920067B2 (en) 2002-12-25 2005-07-19 Ememory Technology Inc. Integrated circuit embedded with single-poly non-volatile memory
JP4005000B2 (ja) * 2003-07-04 2007-11-07 株式会社東芝 半導体記憶装置及びデータ書き込み方法。
US6879142B2 (en) * 2003-08-20 2005-04-12 Broadcom Corporation Power management unit for use in portable applications
KR100618840B1 (ko) 2004-06-29 2006-09-01 삼성전자주식회사 저 전원전압 플래쉬 메모리장치의 감지회로
US7209392B2 (en) 2004-07-20 2007-04-24 Ememory Technology Inc. Single poly non-volatile memory
US7388250B2 (en) * 2004-08-13 2008-06-17 United Microelectronics Corp. Non-volatile memory cell and manufacturing method thereof
JP4712365B2 (ja) * 2004-08-13 2011-06-29 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置および半導体記憶装置
US7176751B2 (en) * 2004-11-30 2007-02-13 Intel Corporation Voltage reference apparatus, method, and system
US7313019B2 (en) * 2004-12-21 2007-12-25 Intel Corporation Step voltage generation
WO2006080063A1 (ja) * 2005-01-27 2006-08-03 Spansion Llc 半導体装置、アドレス割り付け方法及びベリファイ方法
KR100739967B1 (ko) * 2005-05-27 2007-07-16 주식회사 하이닉스반도체 플래시 메모리 장치의 프로그램 방법
US7656710B1 (en) 2005-07-14 2010-02-02 Sau Ching Wong Adaptive operations for nonvolatile memories
CN1928766A (zh) * 2005-09-07 2007-03-14 株式会社瑞萨科技 参考电压产生电路、半导体集成电路及其装置
JP4822431B2 (ja) * 2005-09-07 2011-11-24 ルネサスエレクトロニクス株式会社 基準電圧発生回路および半導体集積回路並びに半導体集積回路装置
US7528017B2 (en) 2005-12-07 2009-05-05 Kovio, Inc. Method of manufacturing complementary diodes
US7755419B2 (en) * 2006-01-17 2010-07-13 Cypress Semiconductor Corporation Low power beta multiplier start-up circuit and method
KR101332121B1 (ko) 2006-01-27 2013-11-21 킬로패스 테크놀로지, 인크. 전기적으로 프로그램 가능한 퓨즈 비트
KR100706816B1 (ko) * 2006-03-10 2007-04-12 삼성전자주식회사 프로그램 속도를 향상시킬 수 있는 불휘발성 메모리 장치및 그것의 프로그램 방법
US20090003074A1 (en) * 2006-03-30 2009-01-01 Catalyst Semiconductor, Inc. Scalable Electrically Eraseable And Programmable Memory (EEPROM) Cell Array
JP4808069B2 (ja) 2006-05-01 2011-11-02 富士通セミコンダクター株式会社 基準電圧発生回路
CN100570527C (zh) 2006-06-16 2009-12-16 义隆电子股份有限公司 参考电压产生电路
US7428172B2 (en) 2006-07-17 2008-09-23 Freescale Semiconductor, Inc. Concurrent programming and program verification of floating gate transistor
TWI312616B (en) 2006-08-18 2009-07-21 Elite Semiconductor Esmt Low power reference voltage circuit
JP4455562B2 (ja) * 2006-09-26 2010-04-21 株式会社東芝 半導体装置
US7876637B2 (en) * 2006-11-07 2011-01-25 Renesas Electronics Corporation Semiconductor device and memory
US20080158986A1 (en) 2006-12-29 2008-07-03 Daniel Elmhurst Flash memory and associated methods
US7659705B2 (en) * 2007-03-16 2010-02-09 Smartech Worldwide Limited Low-power start-up circuit for bandgap reference voltage generator
US7679352B2 (en) * 2007-05-30 2010-03-16 Faraday Technology Corp. Bandgap reference circuits
US7697365B2 (en) * 2007-07-13 2010-04-13 Silicon Storage Technology, Inc. Sub volt flash memory system
US7545161B2 (en) 2007-08-02 2009-06-09 International Business Machines Corporation Method and apparatus to measure threshold shifting of a MOSFET device and voltage difference between nodes
KR100891405B1 (ko) * 2007-09-27 2009-04-02 주식회사 하이닉스반도체 불휘발성 메모리 장치 및 그 동작 방법
KR101369154B1 (ko) * 2007-12-11 2014-03-04 삼성전자주식회사 과전압 보호 기능을 갖는 션트 레귤레이터 및 이를 구비한반도체 장치
KR100953046B1 (ko) * 2007-12-27 2010-04-14 주식회사 하이닉스반도체 불휘발성 메모리 소자의 동작 방법
JP2009199675A (ja) 2008-02-22 2009-09-03 Seiko Instruments Inc 不揮発性半導体記憶装置
US7826290B2 (en) * 2008-04-11 2010-11-02 Micron Technology, Inc. Apparatus and method for increasing data line noise tolerance
US7592858B1 (en) 2008-04-15 2009-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit and method for a gate control circuit with reduced voltage stress
US7956597B2 (en) * 2008-06-24 2011-06-07 Mediatek Inc. Reference buffer circuits for providing reference voltages
JP5407510B2 (ja) * 2008-08-29 2014-02-05 株式会社リコー 定電圧回路装置
US7983078B2 (en) 2008-09-24 2011-07-19 Sandisk Technologies Inc. Data retention of last word line of non-volatile memory arrays
KR101642465B1 (ko) * 2008-12-12 2016-07-25 삼성전자주식회사 불휘발성 메모리 장치의 액세스 방법
KR20100077271A (ko) * 2008-12-29 2010-07-08 주식회사 동부하이텍 기준전압 발생회로
KR101585958B1 (ko) * 2008-12-29 2016-01-18 주식회사 동부하이텍 기준전압 발생회로
KR101532584B1 (ko) 2009-01-30 2015-06-30 삼성전자주식회사 비휘발성 메모리 장치, 및 그의 프로그램 방법
US7940554B2 (en) * 2009-04-24 2011-05-10 Sandisk 3D Llc Reduced complexity array line drivers for 3D matrix arrays
US8228053B2 (en) * 2009-07-08 2012-07-24 Dialog Semiconductor Gmbh Startup circuit for bandgap voltage reference generators
KR101676816B1 (ko) 2010-02-11 2016-11-18 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법
CN102375470B (zh) 2010-08-20 2016-02-03 张伟 一种带隙参照电压电路
US9520772B2 (en) * 2010-11-09 2016-12-13 Tdk-Lambda Corporation Multi-level voltage regulator system
KR101771619B1 (ko) * 2011-02-09 2017-08-28 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 구동 방법
US8878513B2 (en) 2011-02-16 2014-11-04 Mediatek Singapore Pte. Ltd. Regulator providing multiple output voltages with different voltage levels
US8363477B2 (en) * 2011-03-09 2013-01-29 Ememory Technology Inc. Method of setting trim codes for a flash memory and related device
US9189007B2 (en) 2011-03-10 2015-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Power supply regulator
KR101298190B1 (ko) * 2011-10-13 2013-08-20 에스케이하이닉스 주식회사 저항성 메모리 장치, 그 레이아웃 구조 및 센싱 회로
CN103117741A (zh) 2011-11-16 2013-05-22 国民技术股份有限公司 一种偏置电流产生电路以及尾电流源电路
JP2013130937A (ja) * 2011-12-20 2013-07-04 Ricoh Co Ltd 定電圧回路及び電子機器
CN103326670B (zh) * 2012-03-22 2017-03-01 联咏科技股份有限公司 输出级电路
JP5942781B2 (ja) * 2012-04-16 2016-06-29 ソニー株式会社 記憶制御装置、メモリシステム、情報処理システム、および、記憶制御方法
US8995202B2 (en) * 2012-05-21 2015-03-31 Freescale Semiconductor, Inc. Test flow to detect a latent leaky bit of a non-volatile memory
US9142315B2 (en) * 2012-07-25 2015-09-22 Freescale Semiconductor, Inc. Methods and systems for adjusting NVM cell bias conditions for read/verify operations to compensate for performance degradation
US8847565B2 (en) * 2012-09-14 2014-09-30 Nxp B.V. Shunt regulator for adverse voltage/circuit conditions
TW201427214A (zh) 2012-12-24 2014-07-01 Infinno Technology Corp 電源供應器之保護電路
CN103079314B (zh) 2012-12-28 2015-05-20 电子科技大学 多路电流源切换装置
CN203135827U (zh) 2012-12-31 2013-08-14 意法半导体研发(深圳)有限公司 一种用于驱动功率晶体管的驱动电路
CN103117080B (zh) 2013-02-01 2017-08-08 上海华虹宏力半导体制造有限公司 读出电路
KR20140104203A (ko) * 2013-02-20 2014-08-28 삼성전자주식회사 기준 전압 생성 회로
US9515152B2 (en) * 2013-06-27 2016-12-06 Globalfoundries Singapore Pte. Ltd. Simple and cost-free MTP structure
JP5667260B1 (ja) * 2013-08-20 2015-02-12 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
US9618959B2 (en) 2013-09-12 2017-04-11 Texas Instruments Incorporated Reference generator circuit with dynamically tracking threshold
US9019780B1 (en) * 2013-10-08 2015-04-28 Ememory Technology Inc. Non-volatile memory apparatus and data verification method thereof
TWI479292B (zh) 2013-10-09 2015-04-01 Holtek Semiconductor Inc 電壓穩壓電路及其方法
US11269368B2 (en) 2014-02-18 2022-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Flipped gate voltage reference and method of using
TW201535397A (zh) * 2014-03-10 2015-09-16 Toshiba Kk 半導體記憶裝置及漏電流檢測方法
CN104979000A (zh) 2014-04-09 2015-10-14 力旺电子股份有限公司 感测装置及其数据感测方法
CN203786597U (zh) 2014-04-30 2014-08-20 杭州士兰微电子股份有限公司 低压差线性稳压器
KR20150142503A (ko) * 2014-06-12 2015-12-22 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작방법
US9627088B2 (en) * 2015-02-25 2017-04-18 Ememory Technology Inc. One time programmable non-volatile memory and read sensing method thereof
US9786383B2 (en) * 2015-02-25 2017-10-10 Ememory Technology Inc. One time programmable non-volatile memory and read sensing method thereof
US9502426B1 (en) 2015-07-06 2016-11-22 Ememory Technology Inc. One time programming non-volatile memory cell
US9548124B1 (en) 2015-10-14 2017-01-17 Sandisk Technologies Llc Word line dependent programming in a memory device
US9720435B2 (en) 2015-12-28 2017-08-01 Adtran, Inc. Reference current source
US9847133B2 (en) 2016-01-19 2017-12-19 Ememory Technology Inc. Memory array capable of performing byte erase operation
US9881693B2 (en) * 2016-02-16 2018-01-30 Micron Technology, Inc. Selectors on interface die for memory device
US9852800B2 (en) 2016-03-07 2017-12-26 Sandisk Technologies Llc Adaptive determination of program parameter using program of erase rate
US10090027B2 (en) 2016-05-25 2018-10-02 Ememory Technology Inc. Memory system with low read power
JP2018156701A (ja) 2017-03-16 2018-10-04 東芝メモリ株式会社 不揮発性半導体記憶装置
US9922992B1 (en) 2017-04-10 2018-03-20 Sandisk Technologies Llc Doping channels of edge cells to provide uniform programming speed and reduce read disturb
TWI672576B (zh) 2017-05-02 2019-09-21 立積電子股份有限公司 帶差參考電路、電壓產生器及其電壓控制方法
US10062448B1 (en) * 2017-11-07 2018-08-28 Texas Instruments Incorporated Zero bias fuse cell
US10510426B2 (en) * 2018-04-27 2019-12-17 Gigadevice Semiconductor (Shanghai) Inc. Programming method, programming apparatus and storage medium for non-volatile memory

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030080806A1 (en) * 2001-10-26 2003-05-01 Naoki Sugimura Bandgap reference voltage circuit
TW201039090A (en) * 2009-04-16 2010-11-01 Vanguard Int Semiconduct Corp Bandgap reference circuits
TW201239574A (en) * 2011-03-16 2012-10-01 Himax Tech Ltd Bandgap circuit and start circuit thereof
US9710010B2 (en) * 2015-07-10 2017-07-18 Sk Hynix Memory Solutions Inc. Start-up circuit for bandgap reference

Also Published As

Publication number Publication date
TWI715263B (zh) 2021-01-01
CN111221370B (zh) 2021-11-09
US20200160909A1 (en) 2020-05-21
CN111221370A (zh) 2020-06-02
CN111199763A (zh) 2020-05-26
TWI722612B (zh) 2021-03-21
CN111198589A (zh) 2020-05-26
TW202038233A (zh) 2020-10-16
US10748607B2 (en) 2020-08-18
US20200160924A1 (en) 2020-05-21
TW202036565A (zh) 2020-10-01
CN111198589B (zh) 2021-11-09
TW202020883A (zh) 2020-06-01
US10847218B2 (en) 2020-11-24
TW202021247A (zh) 2020-06-01
US20210118496A1 (en) 2021-04-22
TW202020879A (zh) 2020-06-01
US20200159273A1 (en) 2020-05-21
CN111199763B (zh) 2021-12-03
TW202044254A (zh) 2020-12-01
US10803931B2 (en) 2020-10-13
US20200159271A1 (en) 2020-05-21
US20200160907A1 (en) 2020-05-21
TWI712039B (zh) 2020-12-01
TWI715270B (zh) 2021-01-01
TW202020597A (zh) 2020-06-01
US10783960B2 (en) 2020-09-22
US10916302B2 (en) 2021-02-09
CN111199757B (zh) 2021-08-31
US11004505B1 (en) 2021-05-11
US20200160925A1 (en) 2020-05-21
CN111199757A (zh) 2020-05-26
TWI708253B (zh) 2020-10-21
US11086349B2 (en) 2021-08-10
TWI706412B (zh) 2020-10-01

Similar Documents

Publication Publication Date Title
TWI711251B (zh) 帶差參考起始電路及參考電壓產生器
US10061340B1 (en) Bandgap reference voltage generator
US10296026B2 (en) Low noise reference voltage generator and load regulator
US7626374B2 (en) Voltage reference circuit
US8933682B2 (en) Bandgap voltage reference circuit
US7286002B1 (en) Circuit and method for startup of a band-gap reference circuit
US20030080806A1 (en) Bandgap reference voltage circuit
US9110485B2 (en) Band-gap voltage reference circuit having multiple branches
TWI801414B (zh) 用於生成一恆定電壓參考位準的方法和電路
JP6873827B2 (ja) 基準電圧生成回路
TWI651609B (zh) 低電壓鎖定電路及其整合參考電壓產生電路之裝置
JP2021510876A (ja) 電子部品が安全に起動し終了するための電気回路
TWI633408B (zh) 穩壓輸出裝置
JP4411340B2 (ja) 直流安定化電源装置
US20100181987A1 (en) Start-up circuit element for a controlled electrical supply
TWI509382B (zh) 能隙電壓參考電路
US6570437B2 (en) Bandgap reference voltage circuit
US20220171416A1 (en) Voltage regulator has a characteristic of fast activation
TWI716323B (zh) 電壓產生器
US5796280A (en) Thermal limit circuit with built-in hysteresis
US10423188B1 (en) Voltage generating circuit for improving stability of bandgap voltage generator
CN110291486B (zh) 基准电压产生电路和方法
TWI688205B (zh) 帶差電壓參考電路
ITVA970033A1 (it) Circuito di riferimento a bandgap immune da disturbi sulla linea di alimentazione
JP2015014875A (ja) バンドギャップ基準電圧回路