TW202020879A - 操作非揮發性記憶體單元的方法 - Google Patents

操作非揮發性記憶體單元的方法 Download PDF

Info

Publication number
TW202020879A
TW202020879A TW108138937A TW108138937A TW202020879A TW 202020879 A TW202020879 A TW 202020879A TW 108138937 A TW108138937 A TW 108138937A TW 108138937 A TW108138937 A TW 108138937A TW 202020879 A TW202020879 A TW 202020879A
Authority
TW
Taiwan
Prior art keywords
voltage
clear
floating gate
threshold
gate transistor
Prior art date
Application number
TW108138937A
Other languages
English (en)
Other versions
TWI715270B (zh
Inventor
林義琅
Original Assignee
力旺電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力旺電子股份有限公司 filed Critical 力旺電子股份有限公司
Publication of TW202020879A publication Critical patent/TW202020879A/zh
Application granted granted Critical
Publication of TWI715270B publication Critical patent/TWI715270B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/002—Isolation gates, i.e. gates coupling bit lines to the sense amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Read Only Memory (AREA)
  • Control Of Electrical Variables (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一種操作非揮發性記憶體單元的方法。該非揮發性記憶體單元包含具有一浮接閘極的一浮接閘極電晶體。該方法包含在一編程操作中：執行一初始編程搜尋操作以判別出該浮接閘極電晶體的一閾值電壓的一第一初始值，將該浮接閘極電晶體的該浮接閘極耦合至一第一編程電壓以提升該浮接閘極電晶體的該閾值電壓，執行一編程搜尋操作以判別出該閾值電壓的一第一變量，根據該閾值電壓的該第一變量產生一第二編程電壓，及將該浮接閘極電晶體的浮接閘極耦合至該第二編程電壓以提升該浮接閘極電晶體的該閾值電壓。

Description

操作非揮發性記憶體單元的方法
本發明涉及一種操作非揮發性記憶體單元的方法，尤指一種使用閾值電壓搜尋操作非揮發性記憶體單元的方法。
可重寫非揮發性記憶體是一種類型的記憶體，即使不向記憶體供電也可以保留其儲存的信息，並允許即時重寫程序。由於應用廣泛，現今越來越需要將非揮發性記憶體與主電路嵌入同一晶片中，特別是對於縮小電路面積要求嚴格的個人電子設備。
例如，可重寫非揮發性記憶體單元可以包括具有浮接閘極的浮接閘極電晶體。在這種情況下，通過在浮接閘極上施加編程電壓，可能會導致FN穿隧效應（Fowler-Nordheim tunneling），使浮接閘極捕捉浮接閘極下的電子。因此，浮接閘極電晶體的閾值電壓將升高，並且該閾值電壓可用於區分浮接閘極電晶體的編程狀態。
然而，由於不同的非揮發性記憶體單元之間的特性變化，對於不同的非揮發性記憶體單元，能夠引起FN穿隧的電壓也可能不同。適用於一個非揮發性記憶體單元的編程電壓可能不適用於另一非揮發性記憶體單元，而使編程電壓設置變得複雜。
本發明實施例提供一種操作非揮發性記憶體單元的方法。該非揮發性記憶體單元包含具有一浮接閘極的一浮接閘極電晶體。該方法包含在一編程操作中：執行一初始編程搜尋操作以判別出該浮接閘極電晶體的一閾值電壓的一第一初始值，將該浮接閘極電晶體的該浮接閘極耦合至一第一編程電壓以提升該浮接閘極電晶體的該閾值電壓，執行一編程搜尋操作以判別出該閾值電壓的一第一變量，根據該閾值電壓的該第一變量產生一第二編程電壓，及將該浮接閘極電晶體的該浮接閘極耦合至該第二編程電壓以提升該浮接閘極電晶體的該閾值電壓。
本發明實施例提供一種操作非揮發性記憶體單元的方法，該非揮發性記憶體單元包含具有一浮接閘極的一浮接閘極電晶體，具有一第一端耦接於該浮接閘極電晶體的該浮接閘極及一第二端耦接於一控制線的一控制元件，具有一第一端耦接於該浮接閘極電晶體的該浮接閘極及一第二端耦接於一清除線的一清除元件。該方法包含執行一初始清除搜尋操作以判別出該浮接閘極電晶體的該閾值電壓的一初始值，施加一第一清除電壓至該清除線以降低該浮接閘極電晶體的該閾值電壓，執行一清除搜尋操作以判別出該閾值電壓的一變量，根據該閾值電壓的該變量產生一第二清除電壓，及施加該第二清除電壓至該清除線以降低該浮接閘極電晶體的該閾值電壓。
第1圖係本發明一實施例的非揮發性記憶體單元100的示意圖。非揮發性記憶體單元100包括浮接閘極電晶體110，控制元件120，清除元件130，選擇電晶體140和字元電晶體150。
浮接閘極電晶體110具有第一端，第二端和浮接閘極。控制元件120具有耦接至浮接閘極電晶體110的浮接閘極的第一端和耦接至控制線CL的第二端。清除元件130具有耦接到浮接閘極電晶體110的浮接閘極的第一端，以及耦接到清除線EL的第二端。選擇電晶體140具有耦接至源極線SL的第一端，耦接至浮接閘極電晶體110之第一端的第二端，以及耦接至選擇閘極線SGL的控制端。字元電晶體150具有耦接至位元線BL的第一端，耦接至浮接閘極電晶體110的第二端的第二端以及耦接至字元線WL的控制端。
在一些實施例中，控制元件120和清除元件130可以是金屬氧化物半導體電容。在這種情況下，控制元件120和清除元件130的第一端可以是閘極端，控制元件120和清除元件130的第二端可以是本體端。因此，控制元件120的第一端，清除元件130的第一端和浮接閘極電晶體110的浮接閘極可以與相同的多晶矽層耦接。
此外，在一些實施例中，控制元件120上的多晶矽層的面積可以比浮接閘極電晶體110上的浮接閘極的面積更大。而且，清除元件130的多晶矽層的面積可大於浮接閘極電晶體110的浮接閘極面積，但是小於控制元件120的多晶矽層的面積。因此，浮接閘極的電壓可以由施加到控制元件120的電壓決定。
在一些實施例中，在對非揮發性記憶體單元100進行編程之前，浮接閘極電晶體110的閾值電壓可為低電壓，例如0V。在這種情況下，通過將浮接閘極耦接至控制線CL和清除線EL並施加低電壓便可容易地導通浮接閘極電晶體110。
而且，通過在浮接閘極電晶體110的浮接閘極上引起FN穿隧即可對非揮發性記憶體單元100進行編程。例如，在編程操作期間，可以將高電壓施加至控制線CL，並且將浮接閘極通過控制元件120耦合到高電壓。在一些實施例中，清除線EL還可以接收高電壓以進一步確保浮接閘極被耦合到高電壓。若高電壓的設置正確，在浮接閘極上會產生FN穿隧效應，並且電子會被捕捉在浮接閘極中，而閾值電壓會提高。在一些實施例中，當浮接閘極電晶體110的閾值電壓升高到高於預定電壓時，非揮發性記憶體單元100會被確認為編程狀態。
但是，設置適當的編程電壓做FN穿隧可能會相當複雜。如果編程電壓不夠高，可能不會引起FN穿隧，而造成浪費功率。如果編程電壓設置得太高，浮接閘極電晶體110可能因高電壓造成損壞。在一些實施例中，在整個編程操作期間編程電壓可根據編程條件自行調整。
第2圖係用於操作非揮發性記憶體單元100的方法200之流程圖。第3圖係方法200施加到非揮發性記憶體單元的電壓示意圖。方法200可以用於執行編程操作。方法200包括步驟S210至S270。
S210：  執行初始編程搜尋操作，以判別浮接閘極電晶體110的閾值電壓的初始值；
S220：  將浮接閘極電晶體110的浮接閘極耦合至編程電壓，以提高浮接閘極電晶體110的閾值電壓；
S230：  編程搜尋操作以判別出浮接閘極電晶體110的閾值電壓的變量；
S240：  如果浮接閘極電晶體110的閾值電壓高於預定電壓，則執行步驟S270，否則執行步驟S250；
S250：  根據閾值電壓的變量更新編程電壓；
S260：  將浮接閘極電晶體110的浮接閘極耦合至更新後的編程電壓，以提高浮接閘極電晶體110的閾值電壓，執行步驟S230；及
S270：  結束。
另外，如第3圖所示，可在步驟S210中執行初始編程搜尋操作以判別浮接閘極電晶體110的閾值電壓的初始值VT0。
第4圖係步驟S210的流程圖。
S211：  將浮接閘極電晶體110的浮接閘極耦合進入編程測試電壓，進行編程驗證；
S212：  如果讀取電流超過預定值，則執行步驟S215，否則至步驟S213；
S213：  將編程測試電壓增加一固定步級電壓值，以更新編程測試電壓；
S214：  通過將浮接閘極電晶體110的浮接閘極耦合至更新後的編程測試電壓進行編程驗證，執行步驟S212；
S215：  將編程驗證中使用的編程測試電壓做為浮接閘極電晶體110的閾值電壓的初始值VT0。
在步驟S211中，在編程驗證期間，可以將初始編程測試電壓施加到浮接閘極電晶體110的浮接閘極，並且可以導通選擇電晶體140和字元電晶體150。另外，源極線SL的電壓可以大於位元線BL的電壓。因此，若編程測試電壓高於浮接閘極電晶體110的閾值電壓，則浮接閘極電晶體110將導通，並且從位元線BL感測到讀取電流。
然而，如果編程測試電壓低於浮接閘極電晶體110的閾值電壓，則浮接閘極電晶體110將被截止，並且不會從位元線BL感測到讀取電流或僅感測到極微小的讀取電流。在這種情況下，則可通過在步驟S213中增加固定步級電壓來更新編程測試電壓。固定步級電壓可以是但不限於0.1V。在步驟S214中，在下一次編程驗證中施加更新的編程測試電壓，並且在步驟S212中，再次檢查讀取電流。因此，編程測試電壓可逐步增加，直到讀取電流超過預定值，例如60μA，並且在初始編程搜尋操作期間能夠導通浮接閘極電晶體110的最小編程測試電壓。可以將其記錄為浮接閘極電晶體110的閾值電壓的初始值。
在一些實施例中，可以將在步驟S211中使用的初始編程測試電壓設置為低電壓，使通過初始編程搜尋操作所找到的閾值電壓的初始值可以更加準確。而且，在一些其他實施例中，可以根據系統要求以其他步驟執行初始編程搜尋操作。
在步驟S210之後，可將第一編程電壓VP1施加到控制線CL，從而通過控制元件120將浮接閘極電晶體110的浮接閘極耦合到第一編程電壓VP1。在一些實施例中，第一編程電壓VP1可以是一預設值，例如8V。步驟S220中，耦合到浮接閘極的高電壓可以引起FN穿隧。因此，浮接閘極電晶體110的閾值電壓就會升高。在步驟S230可以檢測浮接閘極電晶體110的閾值電壓，並且可以記錄閾值電壓的變量。
第5圖係步驟S230的流程圖。
S231：通過將浮接閘極電晶體110的浮接閘極耦合至閾值電壓的先前值來進行編程驗證；
S232：如果讀取電流超過預定值，則執行步驟S235，否則執行步驟S233；
S233：將閾值電壓增加一固定步級電壓值，以更新編程測試電壓；
S234：通過將浮接閘極電晶體110的浮接閘極耦合至更新後的編程測試電壓進行編程驗證，進入步驟S232；
S235：在編程搜尋操作中進行的多次編程驗證來表示閾值電壓的變量。
第5圖所示的編程搜尋操作具有與第4圖所示的初始編程搜尋操作相似的原理。當執行編程搜尋操作時，在編程驗證期間確定閾值電壓，在步驟S211中將浮接閘極電晶體110的浮接閘極耦合至編程測試電壓，在步驟S231中，將浮接閘極電晶體110的浮接閘極耦合至先前值。例如，如果在步驟S220之後立即執行編程搜尋操作，則閾值電壓的先前值會是在步驟S210中得到的初始值VT0。因此編程搜尋操作將從初始值VT0開始。
由於在步驟S220中已經提高了浮接閘極電晶體110的閾值電壓，因此閾值電壓的初始值VT0可能無法導通浮接閘極電晶體110。在這種情況下，讀取電流會極為微弱，在下一次編程驗證中則應使用更大的編程測試電壓。
因此，隨著編程測試電壓逐漸增加，編程測試電壓將最終升高到與當前浮接閘極電晶體110的閾值電壓相似的位準。在一些實施例中，能夠在編程驗證期間取得足夠讀取電流的編程測試電壓可被記錄為浮接閘極電晶體110的當前閾值電壓值，並且該電壓值會是下一個編程搜尋操作的閾值電壓的先前值。
此外，由於編程測試電壓以固定的步級電壓逐漸更新，因此在編程搜尋操作期間執行的編程驗證的次數應與閾值電壓的變量有關。如果閾值電壓已經提高，則在編程搜尋操作期間執行的編程驗證的次數應該會相當多，以使得編程測試電壓可以達到閾值電壓的相似位準。然而，如果閾值電壓沒有顯著升高，閾值電壓的變量很小，則在編程搜尋操作期間執行的編程驗證的次數將非常少。因此，在一些實施例中，當找到閾值電壓的當前值時，在步驟S235中，可以使用在編程搜尋操作期間執行的編程驗證的次數來表示閾值電壓的變量。
如第3圖所示，在施加第一編程電壓VP1之後，閾值電壓已經升高到值VT1。然而，由於值VT1小於目標值VTP，因此將按照步驟S240的建議執行步驟S250。在步驟S250中，可以使用在步驟S230中記錄的閾值電壓的變量來更新在步驟S260中使用的編程電壓。例如，若適當選擇施加到控制線CL的第一編程電壓VP1，則可以引發FN穿隧，並且提升浮接閘極電晶體110的閾值電壓。在這種情況下，更新的編程電壓VP2可以具有與第一編程電壓VP1相似的位準，或者可以稍微大於第一編程電壓VP1。然而，如果第一編程電壓VP1不夠高並且閾值電壓沒有顯著升高，則可以設置更新的編程電壓VP2，使其大於第一編程電壓VP1。
當產生了更新的編程電壓VP2，就可以在步驟S260中將浮接閘極電晶體110的浮接閘極耦合到更新的編程電壓VP2，並且再次執行步驟S230以識別閾值電壓的變量。也就是說，在每次施加編程電壓以檢查浮接閘極電晶體110的編程狀態並更新編程電壓之後，都可執行編程搜尋操作。
第1表顯示當在步驟S250中產生更新編程電壓時需要被增加或減少的步級電壓。
第1表
Figure 108138937-A0304-0001
在第1表中，閾值電壓的變量可以由在上述步驟S230中所執行的編程驗證數量N來表示。此外，如果數量N小於第一閾值數量X，則將第一編程電壓VP1增加第一步級電壓ΔV1來產生第二編程電壓VP2。 另外，如果數量N大於或等於第一閾值數量X，並且小於第二閾值數量Y，則可以將第一編程電壓VP1增加第二步級電壓ΔV2來產生第二編程電壓VP2，第一步級電壓ΔV1可大於第二步級電壓ΔV2。例如，數量X可以為3，數量Y可以為7，第一步級電壓ΔV1可以為1V，第二步級電壓ΔV2可以為0.5V。
當閾值電壓的變量小於第一閾值數量X時，這可能代表先前使用的編程電壓不夠高，不足以有效地引起FN穿隧。因此，之後使用的編程電壓應該為具有更高的位準，從而將先前的編程電壓增加第一步級電壓ΔV1以產生更新的編程電壓。如第3圖所示，由於在施加第一編程電壓VP1之後閾值電壓的變化非常小，因此可以將與第一編程電壓VP1增加第一步級電壓ΔV1來產生第二編程電壓VP2。
然而，當閾值電壓的變量大於或等於第一閾值數X時，這代表先前使用的編程電壓是有效的，可能僅需要稍作調整。在這種情況下，即可將先前的編程電壓增加第二步級電壓ΔV2以產生更新的編程電壓。例如，在第3圖中，可以通過將第二編程電壓VP2增加第二步級電壓ΔV2來產生第三編程電壓VP3。
此外，在第1表中，如果數量N大於或等於第二閾值數量Y並且小於第三閾值數量Z，則可能代表先前的編程電壓是非常有效的，並且可在下一個操作中使用先前的編程電壓作為更新的編程電壓。如第3圖所示，第四編程電壓VP4可以具有與第三編程電壓VP3相同的位準。然而，如果數量N大於或等於第三閾值數量Z，則可能代表先前的編程電壓太高，可能損壞浮接閘極電晶體110。在這種情況下，可以通過從先前的編程電壓中減少第三步級電壓ΔV3來產生更新的編程電壓。如第3圖所示，可以通過從先前的編程電壓中減少第三步級電壓ΔV3來產生第五編程電壓VP5。在一些實施例中，例如，Z可以是12，第三步級電壓ΔV3可以是0.5V。
參照第3圖，在施加第五編程電壓VP5之後，浮接閘極電晶體110的閾值電壓VT2最終達到預定位準VTP，例如3V，如步驟S240至S270中所述的方式完成編程操作。另外，如第3圖所示，編程電壓VP1至VP5可具有不同長度的持續時間。在一些實施例中，還可以根據在編程搜尋操作中得到的閾值電壓的變量來確定編程電壓的持續時間。
例如，下一個編程電壓時段的長度可以根據第1表中的持續時間來確定。由於第一步級電壓ΔV1用於產生第二編程電壓VP2，因此可在時段P1施加第二編程電壓VP2。此外，由於第二步級電壓ΔV2用於產生第三編程電壓VP3，因此可在時段P2施加第三編程電壓VP3。由於編程電壓VP4具有與編程電壓VP3相同的位準，因此在下一個操作中，可以在時段P3施加第四編程電壓VP4。另外，由於第三步級電壓ΔV3用於產生第五編程電壓VP5，可以在時段P4施加第五編程電壓VP5。
在一些實施例中，由於第一步級電壓ΔV1可以相當大，所以可以將時段P1的長度設置得更小，由此可以保護浮接閘極電晶體110不被增加的編程電壓損壞。因此，時段P1的長度可以短於時段P2的長度和時段P4的長度。此外，當更新的編程電壓具有與先前的編程電壓相同的位準時，這代表該編程電壓相當有效，因此時段P3的長度可以更長。所以時段P3的長度可以長於時段P2的長度和時段P4的長度。
利用方法200可以通過編程狀態自行調整更新編程電壓來對非揮發性記憶體單元100進行編程。因此，可以高效且安全地執行編程操作。
在一些實施例中，類似的原理可以用於清除操作。第6圖係用於操作非揮發性記憶體單元100的方法300之另一流程圖。方法300可以用於執行清除操作。方法300包括步驟S310至S370。
S310：  執行初始清除搜尋操作，以判斷浮接閘極電晶體110的閾值電壓的初始值；
S320：  對清除線EL施加清除電壓，以降低浮接閘極電晶體的閾值電壓；
S330：  執行清除搜尋操作，以判斷閾值電壓的變量；
S340：  如果浮接閘極電晶體110的閾值電壓低於預定電位準，執行S370，否則執行S350；
S350：  根據閾值電壓的變量產生更新的清除電壓；
S360：  對清除線EL施加更新後的清除電壓，以降低浮接閘極電晶體110的閾值電壓，執行步驟S330；
S370：  結束。
在方法300中，主要可以通過在步驟S320和S360中向清除線EL施加清除電壓來執行清除操作，從而可以通過清除元件130釋放在浮接閘極電晶體110的浮接閘極中的電子。為了找到合適的清除電壓，方法300還可以在步驟S330中執行清除搜尋操作以判斷閾值電壓的變量，並且在步驟S350中根據閾值電壓的變量來產生更新的清除電壓。隨著電子從浮接閘極中被釋放，浮接閘極電晶體110的閾值電壓會降低，最後，當浮接閘極電晶體110的閾值電壓低於預定位準時，非揮發性記憶體單元100被判斷為清除狀態。
在一些實施例中，初始清除搜尋操作與初始編程搜尋操作的相似原理。第7圖係步驟S310的流程圖。
S311：  將浮接閘極電晶體110的浮接閘極耦合至清除測試電壓，進行清除驗證；
S312：  如果讀取電流小於預定值，則執行步驟S315，否則執行步驟S313；
S313：  從清除測試電壓中減去固定的步級電壓，以產生更新的清除測試電壓；
S314：  通過將浮接閘極電晶體110的浮接閘極耦合至更新後的清除測試電壓進行清除驗證，執行步驟S312；
S315：  用當前清除驗證中使用的清除測試電壓作為浮接閘極電晶體110的閾值電壓的初始值。
在步驟S311至S315，清除測試電壓將逐漸降低，直到讀取電流變得小於預定值為止，並且在初始清除搜尋操作期間能夠關閉浮接閘極電晶體110的最高清除測試電壓會被記錄為用於清除操作的浮接閘極電晶體110的閾值電壓初始值。
在一些實施例中，清除搜索操作也可以遵循程序搜索操作的相似原理。第8圖係步驟S330的流程圖。
S331：  通過將浮接閘極電晶體110的浮接閘極耦合至閾值電壓的初始值進行清除驗證；
S332：  如果讀取電流小於預定值，則執行步驟S335，否則執行步驟S333；
S333：  從閾值電壓中減去固定的步級電壓，以產生更新的清除測試電壓；
S334：  通過將浮接閘極電晶體110的浮接閘極耦合至更新後的清除測試電壓進行清除驗證，執行步驟S332；
S335：  利用在清除搜尋操作期間執行的多個清除驗證來表示閾值電壓的變量。
在步驟S350中，步驟S330所記錄的閾值電壓的變量可以用於更新在步驟S360中使用的清除電壓。例如，如果適當選擇施加到清除線EL的第一清除電壓，則浮接閘極電晶體110的閾值電壓應當顯著降低。在這種情況下，要使用的第二清除電壓可以具有與第一清除電壓相似的為準，或者可以稍大於第一清除電壓VP1。如果第一清除電壓不夠高並且閾值電壓沒有顯著降低，則可以將更新的清除電壓設置為大於第一清除電壓。
在一些實施例中，可以根據第1表將清除電壓更新為編程電壓。在一些其他實施例中，還可以根據其他規則根據浮置閘極電晶體110的閾值電壓的變量來更新清除電壓。當產生了更新的清除電壓，就可以在步驟S360中將浮接閘極電晶體110的浮接閘極耦合到更新的清除電壓，並且將再次執行步驟S330以判斷閾值電壓的變化，並在每次施加清除電壓以檢查浮接閘極電晶體110的清除狀態並更新清除電壓之後執行清除搜尋操作。
方法300可以通過根據清除狀態自行更新清除電壓來清除非揮發性記憶體單元100，因此可以高效且安全地執行清除操作。
綜上所述，本發明實施例提供的非揮發性記憶體單元的操作方法可以通過根據浮接閘極電晶體的閾值電壓的變量來更新操作電壓，來對非揮發性記憶體單元進行編程和清除，從而提高了編程操作和清除操作的效率和安全性。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100:非揮發性記憶體單元 110:浮接閘極電晶體 120:控制元件 130:清除元件 140:選擇電晶體 150:字元電晶體 CL:控制線 EL:清除線 BL:位元線 WL:字元線 SGL:選擇閘極線 VT0、VT1、VT2、VTP:閾值電壓 VP1、VP2、VP3、VP4、VP5:編程電壓 ΔV1、ΔV2、ΔV3:步級電壓 P1至P4:時段 200、300:方法 S210至S370:步驟
第1圖係本發明一實施例的非揮發性記憶體單元的示意圖。 第2圖係用於操作第1圖之非揮發性記憶體單元的方法之流程圖。 第3圖係第2圖之方法施加到非揮發性記憶體單元的電壓示意圖。 第4圖係第2圖方法之步驟S210的流程圖。 第5圖係第2圖方法之步驟S230的流程圖。 第6圖係用於操作第1圖之非揮發性記憶體單元的另一方法之流程圖。 第7圖係第6圖方法之步驟S310的流程圖。 第8圖係第6圖方法之步驟S330的流程圖。
200:方法
S210至S270:步驟

Claims (20)

  1. 一種操作非揮發性記憶體單元的方法，該非揮發性記憶體單元包含具有一浮接閘極的一浮接閘極電晶體，該方法包含： 在一編程操作中： 執行一初始編程搜尋操作以判別出該浮接閘極電晶體的一閾值電壓的一第一初始值； 將該浮接閘極電晶體的該浮接閘極耦合至一第一編程電壓以提升該浮接閘極電晶體的該閾值電壓； 執行一編程搜尋操作以判別出該閾值電壓的一第一變量； 根據該閾值電壓的該第一變量產生一第二編程電壓；及 將該浮接閘極電晶體的該浮接閘極耦合至該第二編程電壓以提升該浮接閘極電晶體的該閾值電壓。
  2. 如請求項1所述的方法，其中執行該初始編程搜尋操作以判別出該浮接閘極電晶體的該閾值電壓的該第一初始值包含： 將該浮接閘極電晶體的該浮接閘極耦合至一初始編程測試電壓以執行一編程驗證操作； 當一讀取電流小於一預定值時： 使該初始編程測試電壓增加一固定步級電壓以產生一第一編程測試電壓；及 將該浮接閘極電晶體的該浮接閘極耦合至該第一編程測試電壓以執行另一編程驗證操作；及 當一讀取電流超過該預定值時，將當下的一編程驗證操作所使用的一編程測試電壓用作為該浮接閘極電晶體的該閾值電壓的該第一初始值。
  3. 如請求項1所述的方法，其中執行該編程搜尋操作以判別出該閾值電壓的該第一變量包含： 將該浮接閘極電晶體的該浮接閘極耦合至該閾值電壓的該第一初始值以執行一編程驗證操作； 當一讀取電流小於一預定值時： 使閾值電壓的該第一初始值增加一固定步級電壓以產生一第二編程測試電壓；及 將該浮接閘極電晶體的該浮接閘極耦合至該第二編程測試電壓以執行另一編程驗證操作；及 當一讀取電流超過該預定值時，利用該編程搜尋操作中執行編程驗證操作的一執行次數來代表該閾值電壓的該第一變量。
  4. 如請求項3所述的方法，其中根據該閾值電壓的該第一變量產生該第二編程電壓包含： 當該編程搜尋操作中執行編程驗證操作的該執行次數小於一第一閾值時，使該第一編程電壓增加一第一步級電壓以產生該第二編程電壓；及 當該編程搜尋操作中執行編程驗證操作的該執行次數大於或等於該第一閾值且小於一第二閾值時，使該第一編程電壓增加一第二步級電壓以產生該第二編程電壓； 其中該第一步級電壓大於該第二步級電壓。
  5. 如請求項4所述的方法，其中根據該閾值電壓的該第一變量產生該第二編程電壓另包含： 當該編程搜尋操作中執行編程驗證操作的該執行次數大於或等於該第二閾值，且小於一第三閾值時，使用該第一編程電壓作為該第二編程電壓；及 當該編程搜尋操作中執行編程驗證操作的該執行次數大於或等於該第三閾值時，使該第一編程電壓減去一第三步級電壓以產生該第二編程電壓。
  6. 如請求項1所述的方法，另包含在該編程操作中： 根據該閾值電壓的該第一變量決定一第一時段的長度； 其中在該第一時段，該浮接閘極電晶體的該浮接閘極耦合至該第二編程電壓。
  7. 如請求項1所述的方法，其中當該浮接閘極電晶體的該閾值電壓被提升至一預定電壓時，該編程操作即完成。
  8. 如請求項1所述的方法，其中該非揮發性記憶體單元另包含一清除元件，具有一第一端耦接於該浮接閘極電晶體的該浮接閘極，及一第二端耦接於一清除線，該方法另包含： 在一清除操作中： 執行一初始清除搜尋操作以判別出該浮接閘極電晶體的該閾值電壓的一第二初始值； 施加一第一清除電壓至該清除線以降低該浮接閘極電晶體的該閾值電壓； 執行一清除搜尋操作以判別出該閾值電壓的一第二變量； 根據該閾值電壓的該第二變量產生一第二清除電壓；及 施加該第二清除電壓至該清除線以降低該浮接閘極電晶體的該閾值電壓； 其中當該浮接閘極電晶體的該閾值電壓被降低至一預定電壓時，該清除操作即完成。
  9. 如請求項8所述的方法，其中執行該初始清除搜尋操作以判別出該浮接閘極電晶體的該閾值電壓的該第二初始值包含： 將該浮接閘極電晶體的該浮接閘極耦合至一初始清除測試電壓以執行一清除驗證操作； 當一讀取電流大於一預定值時： 使該初始清除測試電壓減少一固定步級電壓以產生一第一清除測試電壓；及 將該浮接閘極電晶體的該浮接閘極耦合至該第一清除測試電壓以執行另一清除驗證操作；及 當一讀取電流小於該預定值時，將當下的一清除驗證操作所使用的一清除測試電壓用作為該浮接閘極電晶體的該閾值電壓的該第二初始值。
  10. 如請求項8所述的方法，其中執行該清除搜尋操作以判別出該閾值電壓的該第二變量包含： 將該浮接閘極電晶體的該浮接閘極耦合至該閾值電壓的該第二初始值以執行一清除驗證操作； 當一讀取電流大於一預定值時： 使該閾值電壓的該第二初始值減少一固定步級電壓以產生一第二清除測試電壓；及 將該浮接閘極電晶體的該浮接閘極耦合至該第二清除測試電壓以執行另一清除驗證操作；及 當一讀取電流小於該預定值時，利用該清除搜尋操作中執行清除驗證操作的一執行次數來代表該閾值電壓的該第二變量。
  11. 如請求項10所述的方法，其中根據該閾值電壓的該第二變量產生該第二清除電壓包含： 當該清除搜尋操作中執行清除驗證操作的該執行次數小於一第一閾值時，使該第一清除電壓增加一第一步級電壓以產生該第二清除電壓；及 當該清除搜尋操作中執行清除驗證操作的該執行次數大於或等於該第一閾值且小於一第二閾值時，使該第一清除電壓增加一第二步級電壓以產生該第二清除電壓； 其中該第一步級電壓大於該第二步級電壓。
  12. 如請求項11所述的方法，其中根據該閾值電壓的該第二變量產生該第二清除電壓另包含： 當該清除搜尋操作中執行清除驗證操作的該執行次數大於或等於該第二閾值，且小於一第三閾值時，使用該第一清除電壓作為該第二清除電壓；及 當該清除搜尋操作中執行清除驗證操作的該執行次數大於或等於該第三閾值時，使該第一清除電壓減去一第三步級電壓以產生該第二清除電壓。
  13. 如請求項8所述的方法，另包含在該清除操作中： 根據該閾值電壓的該第二變量決定一第二時段的長度； 其中在該第二時段，該第二清除電壓被施加至該清除線。
  14. 如請求項8所述的方法，其中該非揮發性記憶體單元另包含： 一控制元件，具有一第一端耦接於該浮接閘極電晶體的該浮接閘極，及一第二端耦接於一控制線； 一清除元件，具有一第一端耦接於該浮接閘極電晶體的該浮接閘極，及一第二端耦接於一清除線； 一選擇電晶體，具有一第一端耦接於一源極線，一第二端耦接於該浮接閘極電晶體的一第一端，及一控制端耦接於一閘極選擇線；及 一字元電晶體，具有一第一端耦接於一位元線，一第二端耦接於該浮接閘極電晶體的一第二端，及一控制端耦接於一字元線。
  15. 一種操作非揮發性記憶體單元的方法，該非揮發性記憶體單元包含具有一浮接閘極的一浮接閘極電晶體，具有一第一端耦接於該浮接閘極電晶體的該浮接閘極及一第二端耦接於一控制線的一控制元件，具有一第一端耦接於該浮接閘極電晶體的該浮接閘極及一第二端耦接於一清除線的一清除元件，該方法包含： 執行一初始清除搜尋操作以判別出該浮接閘極電晶體的一閾值電壓的一初始值； 施加一第一清除電壓至該清除線以降低該浮接閘極電晶體的該閾值電壓； 執行一清除搜尋操作以判別出該閾值電壓的一變量； 根據該閾值電壓的該變量產生一第二清除電壓；及 施加該第二清除電壓至該清除線以降低該浮接閘極電晶體的該閾值電壓。
  16. 如請求項15所述的方法，其中執行該初始清除搜尋操作以判別出該浮接閘極電晶體的該閾值電壓的該初始值包含： 將該浮接閘極電晶體的該浮接閘極耦合至一初始清除測試電壓以執行一清除驗證操作； 當一讀取電流大於一預定值時： 使該初始清除測試電壓減少一固定步級電壓以產生一第一清除測試電壓；及 將該浮接閘極電晶體的該浮接閘極耦合至該第一清除測試電壓以執行另一清除驗證操作；及 當一讀取電流小於該預定值時，將當下的一清除驗證操作所使用的一清除測試電壓作為該浮接閘極電晶體的該閾值電壓的該初始值。
  17. 如請求項15所述的方法，其中執行該清除搜尋操作以判別出該閾值電壓的該變量包含： 將該浮接閘極電晶體的該浮接閘極耦合至該閾值電壓的該初始值以執行一清除驗證操作； 當一讀取電流大於一預定值時： 使該閾值電壓的該初始值減少一固定步級電壓以產生一第二清除測試電壓；及 將該浮接閘極電晶體的該浮接閘極耦合至該第二清除測試電壓以執行另一清除驗證操作；及 當一讀取電流小於該預定值時，利用該清除搜尋操作中執行清除驗證操作的一執行次數來代表該閾值電壓的該變量。
  18. 如請求項17所述的方法，其中根據該閾值電壓的該變量產生該第二清除電壓包含： 當該清除搜尋操作中執行清除驗證操作的該執行次數小於一第一閾值時，使該第一清除電壓增加一第一步級電壓以產生該第二清除電壓；及 當該清除搜尋操作中執行清除驗證操作的該執行次數大於或等於該第一閾值且小於一第二閾值時，使該第一清除電壓增加一第二步級電壓以產生該第二清除電壓； 其中該第一步級電壓大於該第二步級電壓。
  19. 如請求項18所述的方法，其中根據該閾值電壓的該變量產生該第二清除電壓另包含： 當該清除搜尋操作中執行清除驗證操作的該執行次數大於或等於該第二閾值，且小於一第三閾值時，使用該第一清除電壓作為該第二清除電壓；及 當該清除搜尋操作中執行清除驗證操作的該執行次數大於或等於該第三閾值時，使該第一清除電壓減去一第三步級電壓以產生該第二清除電壓。
  20. 如請求項15所述的方法，另包含在該清除操作中： 根據該閾值電壓的該變量決定一第二時段的長度； 其中在該第二時段，該第二清除電壓被施加至該清除線。
TW108138937A 2018-11-16 2019-10-29 操作非揮發性記憶體單元的方法 TWI715270B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862768099P 2018-11-16 2018-11-16
US62/768,099 2018-11-16
US16/658,179 US10916302B2 (en) 2018-11-16 2019-10-21 Method for operating a non-volatile memory cell
US16/658,179 2019-10-21

Publications (2)

Publication Number Publication Date
TW202020879A true TW202020879A (zh) 2020-06-01
TWI715270B TWI715270B (zh) 2021-01-01

Family

ID=70726482

Family Applications (7)

Application Number Title Priority Date Filing Date
TW108125501A TWI708253B (zh) 2018-11-16 2019-07-18 非揮發性記憶體良率提升的設計暨測試方法
TW108135057A TWI712039B (zh) 2018-11-16 2019-09-27 非揮發性記憶元件及具資料驗證與重寫功能的週邊電路
TW108137897A TWI706412B (zh) 2018-11-16 2019-10-21 非揮發性記憶胞及其相關非揮發性記憶胞陣列
TW108138051A TWI722612B (zh) 2018-11-16 2019-10-22 參考電壓產生器及參考電壓產生器的操作方法
TW108138309A TWI715263B (zh) 2018-11-16 2019-10-23 具有由差動記憶胞組成的記憶胞陣列之非揮發性記憶體
TW108138138A TWI711251B (zh) 2018-11-16 2019-10-23 帶差參考起始電路及參考電壓產生器
TW108138937A TWI715270B (zh) 2018-11-16 2019-10-29 操作非揮發性記憶體單元的方法

Family Applications Before (6)

Application Number Title Priority Date Filing Date
TW108125501A TWI708253B (zh) 2018-11-16 2019-07-18 非揮發性記憶體良率提升的設計暨測試方法
TW108135057A TWI712039B (zh) 2018-11-16 2019-09-27 非揮發性記憶元件及具資料驗證與重寫功能的週邊電路
TW108137897A TWI706412B (zh) 2018-11-16 2019-10-21 非揮發性記憶胞及其相關非揮發性記憶胞陣列
TW108138051A TWI722612B (zh) 2018-11-16 2019-10-22 參考電壓產生器及參考電壓產生器的操作方法
TW108138309A TWI715263B (zh) 2018-11-16 2019-10-23 具有由差動記憶胞組成的記憶胞陣列之非揮發性記憶體
TW108138138A TWI711251B (zh) 2018-11-16 2019-10-23 帶差參考起始電路及參考電壓產生器

Country Status (3)

Country Link
US (7) US10748607B2 (zh)
CN (4) CN111199757B (zh)
TW (7) TWI708253B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11393534B2 (en) * 2020-05-28 2022-07-19 Micron Technology, Inc. Adjustment of a starting voltage corresponding to a program operation in a memory sub-system
US11867571B2 (en) * 2021-10-01 2024-01-09 Nxp B.V. Self-turn-on temperature detector circuit
US11972800B2 (en) * 2021-12-16 2024-04-30 Ememory Technology Inc. Non-volatile memory cell and non-volatile memory cell array
US11901004B2 (en) * 2022-04-08 2024-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Memory array, memory structure and operation method of memory array

Family Cites Families (110)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5132936A (en) 1989-12-14 1992-07-21 Cypress Semiconductor Corporation MOS memory circuit with fast access time
KR940009696B1 (ko) 1991-10-08 1994-10-15 현대전자산업주식회사 열 캐리어 방지 회로
FR2728380A1 (fr) * 1994-12-20 1996-06-21 Sgs Thomson Microelectronics Procede d'ecriture de donnees dans une memoire et memoire electriquement programmable correspondante
WO1997030454A1 (fr) * 1996-02-19 1997-08-21 Citizen Watch Co., Ltd. Memoire remanente a semi-conducteurs
WO1997048099A1 (en) * 1996-06-14 1997-12-18 Siemens Aktiengesellschaft A device and method for multi-level charge/storage and reading out
US5867013A (en) * 1997-11-20 1999-02-02 Cypress Semiconductor Corporation Startup circuit for band-gap reference circuit
JP3166838B2 (ja) * 1997-12-16 2001-05-14 日本電気株式会社 プライオリティ・エンコーダ及びプライオリティ・エンコード方法
US6016050A (en) * 1998-07-07 2000-01-18 Analog Devices, Inc. Start-up and bias circuit
US6108241A (en) * 1999-07-01 2000-08-22 Micron Technology, Inc. Leakage detection in flash memory cell
US6400212B1 (en) 1999-07-13 2002-06-04 National Semiconductor Corporation Apparatus and method for reference voltage generator with self-monitoring
US6201435B1 (en) * 1999-08-26 2001-03-13 Taiwan Semiconductor Manufacturing Company Low-power start-up circuit for a reference voltage generator
US6259240B1 (en) * 2000-05-19 2001-07-10 Agere Systems Guardian Corp. Power-up circuit for analog circuit
KR100394757B1 (ko) * 2000-09-21 2003-08-14 가부시끼가이샤 도시바 반도체 장치
US6349056B1 (en) * 2000-12-28 2002-02-19 Sandisk Corporation Method and structure for efficient data verification operation for non-volatile memories
ITRM20010521A1 (it) * 2001-08-30 2003-02-28 Micron Technology Inc Sorgente di bassa tensione di riferimento ad inseguimento a potenza ultra bassa.
JP3678692B2 (ja) 2001-10-26 2005-08-03 沖電気工業株式会社 バンドギャップ基準電圧回路
EP1461861B1 (en) 2001-12-03 2008-02-13 Broadcom Corporation Method and circuit for suppressing hot carrier injection
TW574782B (en) 2002-04-30 2004-02-01 Realtek Semiconductor Corp Fast start-up low-voltage bandgap voltage reference circuit
US6920067B2 (en) 2002-12-25 2005-07-19 Ememory Technology Inc. Integrated circuit embedded with single-poly non-volatile memory
JP4005000B2 (ja) * 2003-07-04 2007-11-07 株式会社東芝 半導体記憶装置及びデータ書き込み方法。
US6879142B2 (en) * 2003-08-20 2005-04-12 Broadcom Corporation Power management unit for use in portable applications
KR100618840B1 (ko) 2004-06-29 2006-09-01 삼성전자주식회사 저 전원전압 플래쉬 메모리장치의 감지회로
US7209392B2 (en) 2004-07-20 2007-04-24 Ememory Technology Inc. Single poly non-volatile memory
JP4712365B2 (ja) * 2004-08-13 2011-06-29 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置および半導体記憶装置
US7388250B2 (en) * 2004-08-13 2008-06-17 United Microelectronics Corp. Non-volatile memory cell and manufacturing method thereof
US7176751B2 (en) * 2004-11-30 2007-02-13 Intel Corporation Voltage reference apparatus, method, and system
US7313019B2 (en) * 2004-12-21 2007-12-25 Intel Corporation Step voltage generation
WO2006080063A1 (ja) * 2005-01-27 2006-08-03 Spansion Llc 半導体装置、アドレス割り付け方法及びベリファイ方法
KR100739967B1 (ko) * 2005-05-27 2007-07-16 주식회사 하이닉스반도체 플래시 메모리 장치의 프로그램 방법
US7656710B1 (en) 2005-07-14 2010-02-02 Sau Ching Wong Adaptive operations for nonvolatile memories
JP4822431B2 (ja) * 2005-09-07 2011-11-24 ルネサスエレクトロニクス株式会社 基準電圧発生回路および半導体集積回路並びに半導体集積回路装置
CN1928766A (zh) * 2005-09-07 2007-03-14 株式会社瑞萨科技 参考电压产生电路、半导体集成电路及其装置
US7528017B2 (en) 2005-12-07 2009-05-05 Kovio, Inc. Method of manufacturing complementary diodes
US7755419B2 (en) * 2006-01-17 2010-07-13 Cypress Semiconductor Corporation Low power beta multiplier start-up circuit and method
US7609539B2 (en) 2006-01-27 2009-10-27 Kilopass Technology, Inc. Electrically programmable fuse bit
KR100706816B1 (ko) * 2006-03-10 2007-04-12 삼성전자주식회사 프로그램 속도를 향상시킬 수 있는 불휘발성 메모리 장치및 그것의 프로그램 방법
US20090003074A1 (en) * 2006-03-30 2009-01-01 Catalyst Semiconductor, Inc. Scalable Electrically Eraseable And Programmable Memory (EEPROM) Cell Array
JP4808069B2 (ja) 2006-05-01 2011-11-02 富士通セミコンダクター株式会社 基準電圧発生回路
CN100570527C (zh) 2006-06-16 2009-12-16 义隆电子股份有限公司 参考电压产生电路
US7428172B2 (en) 2006-07-17 2008-09-23 Freescale Semiconductor, Inc. Concurrent programming and program verification of floating gate transistor
TWI312616B (en) 2006-08-18 2009-07-21 Elite Semiconductor Esmt Low power reference voltage circuit
JP4455562B2 (ja) * 2006-09-26 2010-04-21 株式会社東芝 半導体装置
US7876637B2 (en) * 2006-11-07 2011-01-25 Renesas Electronics Corporation Semiconductor device and memory
US20080158986A1 (en) 2006-12-29 2008-07-03 Daniel Elmhurst Flash memory and associated methods
US7659705B2 (en) * 2007-03-16 2010-02-09 Smartech Worldwide Limited Low-power start-up circuit for bandgap reference voltage generator
US7679352B2 (en) * 2007-05-30 2010-03-16 Faraday Technology Corp. Bandgap reference circuits
US7697365B2 (en) * 2007-07-13 2010-04-13 Silicon Storage Technology, Inc. Sub volt flash memory system
US7545161B2 (en) 2007-08-02 2009-06-09 International Business Machines Corporation Method and apparatus to measure threshold shifting of a MOSFET device and voltage difference between nodes
KR100891405B1 (ko) * 2007-09-27 2009-04-02 주식회사 하이닉스반도체 불휘발성 메모리 장치 및 그 동작 방법
KR101369154B1 (ko) * 2007-12-11 2014-03-04 삼성전자주식회사 과전압 보호 기능을 갖는 션트 레귤레이터 및 이를 구비한반도체 장치
KR100953046B1 (ko) * 2007-12-27 2010-04-14 주식회사 하이닉스반도체 불휘발성 메모리 소자의 동작 방법
JP2009199675A (ja) 2008-02-22 2009-09-03 Seiko Instruments Inc 不揮発性半導体記憶装置
US7826290B2 (en) * 2008-04-11 2010-11-02 Micron Technology, Inc. Apparatus and method for increasing data line noise tolerance
US7592858B1 (en) 2008-04-15 2009-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit and method for a gate control circuit with reduced voltage stress
US7956597B2 (en) * 2008-06-24 2011-06-07 Mediatek Inc. Reference buffer circuits for providing reference voltages
JP5407510B2 (ja) * 2008-08-29 2014-02-05 株式会社リコー 定電圧回路装置
US7983078B2 (en) 2008-09-24 2011-07-19 Sandisk Technologies Inc. Data retention of last word line of non-volatile memory arrays
KR101642465B1 (ko) * 2008-12-12 2016-07-25 삼성전자주식회사 불휘발성 메모리 장치의 액세스 방법
KR101585958B1 (ko) * 2008-12-29 2016-01-18 주식회사 동부하이텍 기준전압 발생회로
KR20100077271A (ko) * 2008-12-29 2010-07-08 주식회사 동부하이텍 기준전압 발생회로
KR101532584B1 (ko) 2009-01-30 2015-06-30 삼성전자주식회사 비휘발성 메모리 장치, 및 그의 프로그램 방법
TWI380154B (en) 2009-04-16 2012-12-21 Vanguard Int Semiconduct Corp Bandgap reference circuits
US7940554B2 (en) * 2009-04-24 2011-05-10 Sandisk 3D Llc Reduced complexity array line drivers for 3D matrix arrays
US8228053B2 (en) * 2009-07-08 2012-07-24 Dialog Semiconductor Gmbh Startup circuit for bandgap voltage reference generators
KR101676816B1 (ko) 2010-02-11 2016-11-18 삼성전자주식회사 플래시 메모리 장치 및 그것의 프로그램 방법
CN102375470B (zh) 2010-08-20 2016-02-03 张伟 一种带隙参照电压电路
US9520772B2 (en) * 2010-11-09 2016-12-13 Tdk-Lambda Corporation Multi-level voltage regulator system
KR101771619B1 (ko) * 2011-02-09 2017-08-28 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 구동 방법
US8878513B2 (en) 2011-02-16 2014-11-04 Mediatek Singapore Pte. Ltd. Regulator providing multiple output voltages with different voltage levels
US8363477B2 (en) * 2011-03-09 2013-01-29 Ememory Technology Inc. Method of setting trim codes for a flash memory and related device
US9189007B2 (en) 2011-03-10 2015-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Power supply regulator
TWI444813B (zh) 2011-03-16 2014-07-11 Himax Tech Ltd 帶隙電路與其啟動電路
KR101298190B1 (ko) * 2011-10-13 2013-08-20 에스케이하이닉스 주식회사 저항성 메모리 장치, 그 레이아웃 구조 및 센싱 회로
CN103117741A (zh) 2011-11-16 2013-05-22 国民技术股份有限公司 一种偏置电流产生电路以及尾电流源电路
JP2013130937A (ja) * 2011-12-20 2013-07-04 Ricoh Co Ltd 定電圧回路及び電子機器
CN105932972B (zh) * 2012-03-22 2019-01-15 联咏科技股份有限公司 输出级电路
JP5942781B2 (ja) * 2012-04-16 2016-06-29 ソニー株式会社 記憶制御装置、メモリシステム、情報処理システム、および、記憶制御方法
US8995202B2 (en) * 2012-05-21 2015-03-31 Freescale Semiconductor, Inc. Test flow to detect a latent leaky bit of a non-volatile memory
US9142315B2 (en) * 2012-07-25 2015-09-22 Freescale Semiconductor, Inc. Methods and systems for adjusting NVM cell bias conditions for read/verify operations to compensate for performance degradation
US8847565B2 (en) * 2012-09-14 2014-09-30 Nxp B.V. Shunt regulator for adverse voltage/circuit conditions
TW201427214A (zh) 2012-12-24 2014-07-01 Infinno Technology Corp 電源供應器之保護電路
CN104768290B (zh) 2012-12-28 2017-06-09 电子科技大学 多路电流源切换装置
CN203135827U (zh) 2012-12-31 2013-08-14 意法半导体研发(深圳)有限公司 一种用于驱动功率晶体管的驱动电路
CN103117080B (zh) 2013-02-01 2017-08-08 上海华虹宏力半导体制造有限公司 读出电路
KR20140104203A (ko) * 2013-02-20 2014-08-28 삼성전자주식회사 기준 전압 생성 회로
US9515152B2 (en) * 2013-06-27 2016-12-06 Globalfoundries Singapore Pte. Ltd. Simple and cost-free MTP structure
JP5667260B1 (ja) * 2013-08-20 2015-02-12 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置
US9618959B2 (en) 2013-09-12 2017-04-11 Texas Instruments Incorporated Reference generator circuit with dynamically tracking threshold
US9019780B1 (en) * 2013-10-08 2015-04-28 Ememory Technology Inc. Non-volatile memory apparatus and data verification method thereof
TWI479292B (zh) 2013-10-09 2015-04-01 Holtek Semiconductor Inc 電壓穩壓電路及其方法
US11269368B2 (en) 2014-02-18 2022-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Flipped gate voltage reference and method of using
TW201535397A (zh) * 2014-03-10 2015-09-16 Toshiba Kk 半導體記憶裝置及漏電流檢測方法
CN104979000A (zh) 2014-04-09 2015-10-14 力旺电子股份有限公司 感测装置及其数据感测方法
CN203786597U (zh) 2014-04-30 2014-08-20 杭州士兰微电子股份有限公司 低压差线性稳压器
KR20150142503A (ko) * 2014-06-12 2015-12-22 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작방법
US9627088B2 (en) * 2015-02-25 2017-04-18 Ememory Technology Inc. One time programmable non-volatile memory and read sensing method thereof
US9786383B2 (en) * 2015-02-25 2017-10-10 Ememory Technology Inc. One time programmable non-volatile memory and read sensing method thereof
US9502426B1 (en) 2015-07-06 2016-11-22 Ememory Technology Inc. One time programming non-volatile memory cell
US9710010B2 (en) 2015-07-10 2017-07-18 Sk Hynix Memory Solutions Inc. Start-up circuit for bandgap reference
US9548124B1 (en) 2015-10-14 2017-01-17 Sandisk Technologies Llc Word line dependent programming in a memory device
US9720435B2 (en) 2015-12-28 2017-08-01 Adtran, Inc. Reference current source
US9847133B2 (en) 2016-01-19 2017-12-19 Ememory Technology Inc. Memory array capable of performing byte erase operation
US9881693B2 (en) * 2016-02-16 2018-01-30 Micron Technology, Inc. Selectors on interface die for memory device
US9852800B2 (en) 2016-03-07 2017-12-26 Sandisk Technologies Llc Adaptive determination of program parameter using program of erase rate
US10090027B2 (en) 2016-05-25 2018-10-02 Ememory Technology Inc. Memory system with low read power
JP2018156701A (ja) 2017-03-16 2018-10-04 東芝メモリ株式会社 不揮発性半導体記憶装置
US9922992B1 (en) 2017-04-10 2018-03-20 Sandisk Technologies Llc Doping channels of edge cells to provide uniform programming speed and reduce read disturb
TWI672576B (zh) 2017-05-02 2019-09-21 立積電子股份有限公司 帶差參考電路、電壓產生器及其電壓控制方法
US10062448B1 (en) * 2017-11-07 2018-08-28 Texas Instruments Incorporated Zero bias fuse cell
US10510426B2 (en) * 2018-04-27 2019-12-17 Gigadevice Semiconductor (Shanghai) Inc. Programming method, programming apparatus and storage medium for non-volatile memory

Also Published As

Publication number Publication date
TW202044254A (zh) 2020-12-01
US20200160925A1 (en) 2020-05-21
TWI722612B (zh) 2021-03-21
CN111198589B (zh) 2021-11-09
TW202038233A (zh) 2020-10-16
US10783960B2 (en) 2020-09-22
TW202021247A (zh) 2020-06-01
US20210118496A1 (en) 2021-04-22
CN111199763A (zh) 2020-05-26
CN111199757B (zh) 2021-08-31
US20200159273A1 (en) 2020-05-21
CN111221370A (zh) 2020-06-02
CN111221370B (zh) 2021-11-09
CN111199763B (zh) 2021-12-03
TWI706412B (zh) 2020-10-01
TWI711251B (zh) 2020-11-21
TWI715270B (zh) 2021-01-01
US10847218B2 (en) 2020-11-24
TWI715263B (zh) 2021-01-01
US20200160907A1 (en) 2020-05-21
US20200160909A1 (en) 2020-05-21
TW202020597A (zh) 2020-06-01
TW202020883A (zh) 2020-06-01
CN111198589A (zh) 2020-05-26
US11004505B1 (en) 2021-05-11
TW202036565A (zh) 2020-10-01
US10748607B2 (en) 2020-08-18
US20200160924A1 (en) 2020-05-21
US11086349B2 (en) 2021-08-10
US10916302B2 (en) 2021-02-09
CN111199757A (zh) 2020-05-26
TWI712039B (zh) 2020-12-01
US10803931B2 (en) 2020-10-13
TWI708253B (zh) 2020-10-21
US20200159271A1 (en) 2020-05-21

Similar Documents

Publication Publication Date Title
TWI715270B (zh) 操作非揮發性記憶體單元的方法
JP5072723B2 (ja) 不揮発性半導体記憶装置
US7920428B2 (en) Methods and apparatuses relating to automatic cell threshold voltage measurement
JP5756874B2 (ja) 不揮発性メモリ装置の書き込み方法
TWI285373B (en) Nonvolatile semiconductor memory device which erases data in units of one block including a number of memory cells, and data erasing method of the nonvolatile semiconductor memory device
US7483305B2 (en) Method, apparatus and system relating to automatic cell threshold voltage measurement
JP2007122855A (ja) 信頼性を向上させることができるフラッシュメモリ装置
US7075832B2 (en) Method for erasing an NROM cell
TW200522078A (en) Methods for identifying non-volatile memory elements with poor subthreshold slope or weak transconductance
US20100046300A1 (en) Reduction of quick charge loss effect in a memory device
TWI530950B (zh) 電阻式記憶體及其修補方法
JP2006107711A (ja) 不揮発性メモリ装置及びそれのための高速検証方法
CN101667446A (zh) 存储器及其读取方法
TWI549134B (zh) Ｎａｎｄ型快閃記憶體及其程式化方法
US7529135B2 (en) Apparatus for controlling bitline bias voltage
US20110038215A1 (en) Non-volatile memory device and operating method of the same
WO2010082243A1 (ja) 不揮発性半導体メモリ及びメモリシステム
TWI782636B (zh) 半導體記憶裝置及其動作方法
KR101193060B1 (ko) 반도체 메모리 장치 및 그 구동 방법
JP2007102923A (ja) 不揮発性半導体記憶装置およびそのデータ消去方法
US9437319B1 (en) Method for programming non-volatile memory with reduced bit line interference and associated device
TW504702B (en) Circuit and method for correcting overerased flash memory cells
TWI607442B (zh) 用於適應性地程式化或抹除快閃記憶體區塊的方法、系統和電腦可讀取媒體
TWI229869B (en) A method for determining the necessity for refreshing memory cells of an electrically erasable programmable read only memory
TWI696182B (zh) 頁緩衝電路與非揮發性儲存裝置