CN105932972B - 输出级电路 - Google Patents

Abstract

本发明公开了一种输出级电路，用于一运算放大器。该输出级电路包括一上拉装置，包括一第一端，耦接于一第一节点；一第二端，耦接于一输出端；以及一第三端，耦接于一输入端，用来接收一输入电压；其中当该上拉装置被该输入电压导通时，该上拉装置拉上该输出端的电压；一下拉装置，包括一第一端，耦接于一第二节点；一第二端，耦接于该输出端；一第三端，耦接于该输入端，用来接收该输入电压；以及一第四端，耦接于一参考电压；其中当该下拉装置被该输入电压导通时，该下拉装置拉下该输出端的电压；以及一电流源，耦接于该输出端，用来提供一定电流；其中该第二节点的一电压介于该第一节点的一电压与该参考电压之间。

Description

输出级电路

本申请是申请日为2012年03月22日、申请号为201210079274.5、名称为“输出级电路”的发明专利申请的分案申请。

技术领域

本发明涉及一种输出级电路，尤其涉及一种可消除基板效应并且应用于半压电源供应的输出级电路。

背景技术

放大器(Operational Amplifier)为模拟集成电路中常用的基本电路组件。为了减少功率消耗，公知的放大器电路在应用上常会通过使用分区间的电源供应来减少功率消耗。举例来说，请参考图1，图1为公知使用分区间电源供应的一放大器电路10的示意图。如图1所示，放大器电路10包括一放大器OP1与一放大器电路OP2。放大器OP1通过一第一电源端PW1接收一第一电压VDD，以及通过一第二电源端PW2接收一第二电压VDD_H。放大器OP2通过第二电源端PW2接收第二电压VDD_H，并通过一第三电源端PW3耦接于一地端GND。在此情况下，若第二电压VDD_H的电位为第一电压VDD的电位的一半，也就是说，放大器OP1与放大器OP2应用于半压电源供应，此时，放大器电路10为半压运算放大器(half supply voltageOP)。放大器OP1的供应电压介于VDD至1/2VDD之间，放大器OP2的供应电压介于1/2VDD至地端电位之间。在此情况下，放大器OP1的输出区间将会介于VDD至1/2VDD之间，而放大器OP2的输出区间将会介于1/2VDD至地端电位之间，如此一来，将可大幅降低放大器电路10的功率消耗。

然而，使用分区间电源供应的放大器电路虽可降低功率的消耗，但却可能因而产生基板效应(body effect)，导致输出级电路无法正常偏压的问题。举例来说，请参考图2，图2为图1中的放大器OP1的示意图。如图2所示，放大器OP1包括一输出级电路202。输出级电路202是由一晶体管NOUT与一晶体管POUT，以一图腾柱形式串接而成。由于晶体管NOUT的基极通常会连接至电路中的最低电位，即地端GND的电位。而此时放大器OP1的电源供应区间是介于VDD至1/2VDD之间，因此，晶体管NOUT的源极电位为1/2VDD。在此情况下，便会有基板效应的情形发生，因此晶体管NOUT的临界电压(threshold voltage)将因而提高。对于放大器OP1中用来提供大电流以驱动后级负载的输出级电路202而言，一旦基板效应非常严重时，将会导致晶体管NOUT的栅极电位提高，而使得晶体管NB1关闭，此时当输出级电路202的输出电流被晶体管NOUT限制在极小电流的情况时，将会导致放大器OP1无法正常动作。

同样地，请参考图3，图3为图1中的放大器OP2的示意图。放大器OP2，放大器OP2包括一输出级电路302。输出级电路302是由一晶体管NOUT与一晶体管POUT，以一图腾柱形式串接而成。由于晶体管POUT的基极通常会连接至电路中的最高电位，即VDD的电位。而此时放大器OP2的电源供应区间是介于1/2VDD至地端电位之间，因此，晶体管POUT的源极电位为1/2VDD。在此情况下，也会有基板效应的情形发生而使晶体管POUT的临界电压提高，当基板效应非常严重时，晶体管POUT的值即电位将会降低到使晶体管PB1关闭。同样地放大器OP2也会无法正常动作。

在公知技术中，为了解决应用于分区间电源供应时所造成的基板效应，通常会使用特殊制程来提供独立的P型阱以及独立的N型阱，从而消除前述的基板效应。然而，使用特殊制程将会大幅提高集成电路的制造成本，这对集成电路设计者来说是不乐见的结果。因此如何研发出不需繁琐与昂贵的制程，又能解决分区间电源供应时所造成的基板效应的方法，是目前亟需解决的问题。

发明内容

因此，本发明主要提供一种应用于半电源供应区间的可消除基板效应的输出级电路。

本发明公开一种输出级电路，用于一运算放大器。该输出级电路包括一上拉装置、一下拉装置以及一电流源。该上拉装置包括一第一端，耦接于一第一节点；一第二端，耦接于一输出端；以及一第三端，耦接于一输入端，用来接收一输入电压；其中当该上拉装置被该输入电压导通时，该上拉装置拉上该输出端的电压。该下拉装置包括一第一端，耦接于一第二节点；一第二端，耦接于该输出端；一第三端，耦接于该输入端，用来接收该输入电压；以及一第四端，耦接于一参考电压；其中当该下拉装置被该输入电压导通时，该下拉装置拉下该输出端的电压。该电流源耦接于该输出端，用来提供一定电流。其中，该第二节点的一电压介于该第一节点的一电压与该参考电压之间。

本发明还公开一种输出级电路，用于一运算放大器。该输出级电路包括一上拉装置、一下拉装置以及一电流源。该上拉装置包括一第一端，耦接于一第一节点；一第二端，耦接于一输出端；一第三端，耦接于一输入端，用来接收一输入电压；以及一第四端耦接于一电源端，用来接收一电源电压；其中当该上拉装置被该输入电压导通时，该上拉装置拉上该输出端的电压。该下拉装置包括一第一端，耦接于一第二节点；一第二端，耦接于该输出端；以及一第三端，耦接于该输入端，用来接收该输入电压；其中当该下拉装置被该输入电压导通时，该下拉装置拉下该输出端的电压。该电流源耦接于该输出端，用来提供一定电流。其中，该第一节点的一电压介于该电源电压与该第二节点的一电压之间。

本发明还公开一种输出级电路。该输出级电路包括一第一装置、一第二装置以及一电流源。该第一装置包括一第一端，耦接于一第一节点；一第二端，耦接于一输出端；以及一第三端，耦接于一输入端，用来接收一输入电压。该第二装置包括一第一端，耦接于一第二节点；一第二端，耦接于该输出端；一第三端，耦接于该输入端，用来接收该输入电压；以及一第四端，耦接于一参考电压。该电流源耦接于该输出端，用来提供一定电流。其中，该第二节点的一电压介于该第一节点的一电压与该参考电压之间。

本发明还公开一种输出级电路。该输出级电路包括一第一装置、一第二装置以及一电流源。该第一装置包括一第一端，耦接于一第一节点；一第二端，耦接于一输出端；一第三端，耦接于一输入端，用来接收一输入电压；以及一第四端，耦接于一电源端，用来接收一电源电压。该第二装置包括一第一端，耦接于一第二节点；一第二端，耦接于该输出端；以及一第三端，耦接于该输入端，用来接收该输入电压。该电流源耦接于该输出端，用来提供一定电流。其中，该第一节点的一电压介于该电源电压与该第二节点的一电压之间。

附图说明

图1为公知使用分区间电源供应的一放大器电路的示意图。

图2为图1中的一放大器的示意图。

图3为图1中的另一放大器的示意图。

图4为本发明实施例一输出级电路的示意图。

图5A与图5B为本发明实施例的晶体管的电压电流特性曲线图。

图6为本发明实施例一输出级电路的另一示意图。

其中，附图标记说明如下：

放大器电路

10

202、302、40、60 输出级电路

400、402、600、602、NB1、NOUT、PB1、POUT 晶体管

404、604 电流源

C1 第一曲线

C2 第二曲线

GND 地端

ID_P、ID_N、I_BIAS、ID 电流

IN 输入端

OP1、OP2 放大器

OUT 输出端

PW1 第一电源端

PW2 第二电源端

PW3 第三电源端

VDD 第一电压

VDD_H 第二电压

VIN、VOUT 电压

具体实施方式

请参考图4，图4是本发明实施例的一输出级电路40的示意图。输出级电路40是应用于图1所示的放大器OP1的一输出级电路。假设输出级电路40应用于半电源供应，且供应电压介于VDD至1/2VDD之间，即第二电压VDD_H为1/2VDD。输出级电路40用来根据一输入端IN的一输入电压VIN，产生一输出电压VOUT并通过一输出端OUT传送出输出电压VOUT。如图4所示，输出级电路40包括晶体管400、402以及一电流源404。晶体管400、402以一图腾柱形式串接。晶体管400是一P型金氧半场效晶体管，用来提供一电流ID_P至输出端OUT。晶体管402是一N型金氧半场效晶体管，用来提供一电流ID_N至输出端OUT。晶体管400与晶体管402的源极分别连接至第一电源端PW1与第二电源端PW2，以接收第一电压VDD与第二电压VDD_H，晶体管400与晶体管402的基极分别连接至第一电源端PW1与地端GND。电流源404耦接于输出端OUT，并且电流源404为一定电流源，可用来提供一稳态电流I_BIAS。

在电路操作时，由于晶体管402的基极与源极分别接收了不同的电压大小，因此晶体管402将会发生基板效应。同时，由于输入电压VIN为一正常偏压点时，输出级电路40通常需持续产生一稳态电流。在此情况下，晶体管402处在不导通状态，而所需的稳态电流将会由电流源404所提供的稳态电流I_BIAS来实现。当输入电压VIN上升时，代表输出电压VOUT会下降，在此情况下，晶体管402将会被导通，来提供额外电流以下拉输出电压VOUT的电位。如此一来，发生基板效应的晶体管402与电流源404的结合可等效于无发生基板效应的晶体管。也就是说，输出级电路40在半电压电源供应的情况下，通过晶体管402与电流源404的协同操作，使得原本受基板效应影响的输出级电路40可以正常地偏压电流，且瞬时充放电行为也可正常的运作而具有不受偏压电流限制的驱动能力。

进一步地，由于本发明在晶体管402的漏极端加上电流源404，并且电流源404所产生的稳态电流I_BIAS可用来取代晶体管402在稳态时的直流电流。因此，在稳态时，晶体管402为关闭的状态。当需要对负载放电时，晶体管400与晶体管402的栅极电位将会上升，使得晶体管402导通来进行放电，如此一来，放电电流将不会受限于电流源404所产生的稳态电流I_BIAS，当外部负载放电到达一定程度时晶体管402的栅极电位会下降至原始偏压点而让晶体管402关闭。换言之，由以上放电行为可知，发生基板效应的晶体管402与电流源404的结合可等效成无发生基板效应的晶体管。

详细来说，请参考图5A及图5B，其中，图5A为晶体管402的电压电流特性曲线图。第一曲线C1为晶体管402没有发生基板效应时的特性曲线，第二曲线C2为晶体管402发生基板效应时的特性曲线。如图5A中的第一曲线C1所示，当晶体管402处在正常偏压点时，晶体管402会产生一稳态电流I_BIAS，且随着输入电压VIN的上升，输出电流ID_N也会随之上升。另一方面，如图5A中的第二曲线C2所示，当发生基板效应的晶体管402处在该正常偏压点时，由于基板效应造成晶体管402的临界电压上升，晶体管402的电流可能会被限制在一极小电流，造成输出级电路40无法正常工作。请继续参考图5B，利用电流源404来提供稳态电流I_BIAS，以实现原先晶体管402所需提供的稳态电流I_BIAS，就相当于将曲线C2往上平移(即挂载电流源404)，曲线C2将可等效于曲线C1。如此一来，电流源404与晶体管402的结合的瞬时充放电行为可相似于无发生基板效应的晶体管的瞬时充放电行为。也就是说，通过电流源404来辅助输出级电路40，使得原本受基板效应影响的输出级电路40，可以正常的偏压电流，并且不受偏压电流限制的驱动能力，而可消除晶体管402原先受基板效应的影响。

另一方面，请参考图6，图6为本发明另一实施例的一输出级电路60的示意图。值得注意的是，由于图6的输出级电路60与图4的输出级电路40中具有相同名称的组件具有类似的运作方式与功能，因此为求说明书内容简洁起见，详细说明便在此省略，该些组件的连结关系如图6所示，在此不再赘述。输出级电路60应用于图1所示的放大器OP2的一输出级电路，用来根据一输入端IN的一输入电压VIN，在一输出端OUT输出一输出电压VOUT。假设输出级电路60应用于半电源供应，且供应电压介于1/2VDD至地端电位之间，即第二电压VDD_H为1/2VDD。输出级电路60包括一晶体管600、一晶体管602以及一电流源604。电流源604耦接于输出端OUT，并且电流源604为一定电流源，可用来提供一稳态电流I_BIAS。与图4的输出级电路40不同的是，晶体管600与晶体管602的源极分别连接至第二电源端PW2与地端GND，以接收第二电压VDD_H与地端电位，而晶体管600与晶体管602的基极分别连接至第一电源端PW1与地端GND。

同样地，在输出级电路60中，当输入电压VIN为一正常偏压点时，输出级电路60需持续产生一稳态电流，在此状况下，晶体管600不导通，而所需的稳态电流将会由电流源604所提供的的稳态电流I_BIAS来实现。当输入电压VIN下降时，代表输出电压VOUT需上升，在此情况下，晶体管600导通，以提供额外电流提高输出电压VOUT。如此一来，发生基板效应的晶体管600与电流源604将可等效于一无发生基板效应的晶体管。详细充放电行为可参考输出级电路40，为求简洁，在此不赘述。如此一来，输出级电路60在半电压电源供应的情况下，通过晶体管602与电流源604的协同操作，使得原本受基板效应影响的输出级电路60可以正常的偏压电流，且瞬时充放电行为也可正常的运作而具有不受偏压电流限制的驱动能力。

要注意的是，本发明的精神在通过挂载一定电流源在应用于半电压电源供应的输出级电路，以消除输出级电路中的基板效应。当然依据不同应用，本领域熟知技艺者可据以做出适当变化或修改。例如，只要能使输出级电路40产生正确的输出电压VOUT，晶体管400的栅极与晶体管402的栅极可耦接于不同输入端点。

综上所述，在公知技术中，当输出级电路应用于半电源供应时，通常必须使用特殊制程来提供独立的P型阱以及独立的N型阱，来防止基板效应的发生。相较之下，本发明的输出级电路在半电压电源供应的情况下，使用定电流源来辅助运算放大器的运作，使得原本受基板效应影响的输出级电路可以正常的偏压电流，且瞬时充放电行为也可正常的运作而具有不受偏压电流限制的驱动能力，如此一来，将能完全地消除基板效应所带来的影响。再者，本发明不需使用特殊制程来提供独立的P型阱以及独立的N型阱，因此可有效地节省集成电路的制造成本。

以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (14)

1.一种输出级电路，用于一运算放大器，该输出级电路包括：

一上拉装置，包括一第一端，耦接于一第一节点；一第二端，耦接于一输出端；以及一第三端，耦接于一输入端，用来接收一输入电压；其中当该上拉装置被该输入电压导通时，该上拉装置拉上该输出端的电压；

一下拉装置，包括一第一端，耦接于一第二节点；一第二端，耦接于该输出端；一第三端，耦接于该输入端，用来接收该输入电压；以及一第四端，耦接于一参考电压；其中当该下拉装置被该输入电压导通时，该下拉装置拉下该输出端的电压；以及

一电流源，耦接于该输出端，用来提供一定电流；

其中该第二节点的一电压介于该第一节点的一电压与该参考电压之间。

2.如权利要求1所述的输出级电路，其特征在于该上拉装置还包括一第四端，该第四端耦接于一电压源，用来接收一电源电压。

3.一种输出级电路，用于一运算放大器，该输出级电路包括：

一上拉装置，包括一第一端，耦接于一第一节点；一第二端，耦接于一输出端；一第三端，耦接于一输入端，用来接收一输入电压；以及一第四端耦接于一电源端，用来接收一电源电压；其中当该上拉装置被该输入电压导通时，该上拉装置拉上该输出端的电压；

一下拉装置，包括一第一端，耦接于一第二节点；一第二端，耦接于该输出端；以及一第三端，耦接于该输入端，用来接收该输入电压；其中当该下拉装置被该输入电压导通时，该下拉装置拉下该输出端的电压；以及

一电流源，耦接于该输出端，用来提供一定电流；

其中该第一节点的一电压介于该电源电压与该第二节点的一电压之间。

4.如权利要求3所述的输出级电路，其特征在于该下拉装置还包括一第四端，该第四端耦接于一参考电压。

5.一种输出级电路，包括：

一第一装置，包括一第一端，耦接于一第一节点；一第二端，耦接于一输出端；以及一第三端，耦接于一输入端，用来接收一输入电压；

一第二装置，包括一第一端，耦接于一第二节点；一第二端，耦接于该输出端；一第三端，耦接于该输入端，用来接收该输入电压；以及一第四端，耦接于一参考电压；以及

一电流源，耦接于该输出端，用来提供一定电流；

其中该第二节点的一电压介于该第一节点的一电压与该参考电压之间。

6.如权利要求5所述的输出级电路，其特征在于该第一装置还包括耦接于一电源端的一第四端，用来接收一电源电压。

7.如权利要求6所述的输出级电路，其特征在于该第一装置为一P型金氧半场效晶体管，且该第一装置该第四端所接收的该电源电压等于该第一节点的该电压。

8.如权利要求7所述的输出级电路，其特征在于该第一节点的该电压为一系统电源供应电压。

9.如权利要求5所述的输出级电路，其特征在于该第二装置为一N型金氧半场效晶体管，且耦接于该第二装置该第四端的该参考电压为一系统地端。

10.一种输出级电路，包括：

一第一装置，包括一第一端，耦接于一第一节点；一第二端，耦接于一输出端；一第三端，耦接于一输入端，用来接收一输入电压；以及一第四端，耦接于一电源端，用来接收一电源电压；

一第二装置，包括一第一端，耦接于一第二节点；一第二端，耦接于该输出端；以及一第三端，耦接于该输入端，用来接收该输入电压；

以及

一电流源，耦接于该输出端，用来提供一定电流；

其中该第一节点的一电压介于该电源电压与该第二节点的一电压之间。

11.如权利要求10所述的输出级电路，其特征在于该第二装置还包括耦接于一参考电压的一第四端。

12.如权利要求11所述的输出级电路，其特征在于该第二装置为一N型金氧半场效晶体管，且该第二节点的该电压等于该参考电压。

13.如权利要求12所述的输出级电路，其特征在于该参考电压为一系统地端。

14.如权利要求10所述的输出级电路，其特征在于该第一装置为一P型金氧半场效晶体管，且该第一装置该第四端所接收的该电源电压为一系统电源供应电压。