CN101647194A - 一种改进的放大器 - Google Patents

Abstract

本发明提供了一种用于保持流经两个晶体管(MN2，MP2)的偏置电流(I_BIAS1)处于目标电平的方法和装置。所述两个晶体管连接形成正的电压供给端(V_DD)和负的电压供给端(GND)之间的串联网络。当所述电路处于平衡状态时，所述偏置电流流经两个晶体管(MN2，MP2)，并且通过控制施加到晶体管主体端子的电压(V_B1，V_B2)来控制晶体管的门限电压。除两个晶体管之外，还提供了一种控制电路(25)，其用于测量表示流经两个晶体管的偏置电流电平的电路参数。作为对所测得的参数的响应，所述控制电路调整两个晶体管的主体电压(V_B1，V_B2)电平，从而改变晶体管的门限电压并且保持偏置电流的电平处于目标电平。

Description

一种改进的放大器

技术领域

本发明涉及一种改进的放大器，并且特别涉及一种CMOS推挽式放大器。

背景技术

此处将参考图1来描述一种已知的CMOS推挽式放大器。已知的CMOS推挽式放大器10包括连接在电压供给端V_DD与GND之间的PMOS晶体管MP1和NMOS晶体管MN1。由电压源VRF和源电阻R_source来向放大器10提供输入信号，并且将来自放大器10的输出信号馈送给负载电阻R_load。电阻器R_fb提供偏压、输入匹配以及对增益的控制。电容器Csup在电压供给端V_DD与GND之间实现高频低阻抗，使任何可能呈现在V_DD与GND之间的RF信号衰减。

MOS晶体管的漏电流大致取决于如等式(1)中所示的晶体管的几何特性：

$I_D=k\frac{W}{L}{(V_{\mathrm{GS}}-V_{\mathrm{TH}})}^2...\left(1\right)$

其中，I_D是漏电流，k是取决于所使用工艺的常量，W是晶体管的宽度，并且L是晶体管的长度，V_GS是施加在晶体管栅极端和源极端之间的电压，并且V_TH是晶体管的门限电压。

晶体管MP1和MN1均具有约为300mV的电压门限(V_TH)。如果使用匹配的晶体管来实现MOS晶体管对，则输出(和输入)的DC电压通常为电源电压的一半。当不提供输入信号VRF时，则电路处于平衡状态，晶体管MP1和MN1均导通并且具有V_GS＝V_DD/2。处于平衡状态时，偏置电流I_BIAS分别取决于PMOS和NMOS晶体管的门限值V_TH而流经晶体管MP1和MN1。

这种CMOS推挽式模拟放大器可以获得作为低噪、宽带放大器的应用，用于对射频(RF)信号进行放大。

使用包括串联连接在电压供给端的正极和负极之间的两个晶体管的电路存在的一个问题是：电源电压电平的很小的电压变化会导致流经所述两个晶体管的偏置电流I_BIAS的很大的变化。参考图1所示的电路以及上述等式(1)，流经晶体管MN1和MN2的每个的漏(偏置)电流与(V_GS-V_TH)的平方成比例。例如，如果V_DD为1.2V，并且两个晶体管MP1和MN1的V_TH为0.3V，VDD增加到1.3V(1.083倍)则导致两个晶体管MP1和MN1的V_GS电压升高0.05V，从而导致DC偏置电流以如下倍数增大：

$\frac{\mathrm{Ibias}\left(1.3V\right)}{\mathrm{Ibias}\left(1.2V\right)}=\frac{{(0.65-0.3)}^2}{{(0.6-0.3)}^2}=\frac{0.1225}{0.9}=1.36...\left(2\right)$

因此，电源电压以1.083倍增大则导致偏置电流以更大的1.36倍增大。因此，即使电源电压电平的很小的变化也会使整体功率消耗难以预测，并且还会导致输入和输出阻抗、增益以及放大器的噪声特性的改变。

这些改变使得与两个串联晶体管有关的电路的设计复杂化，并且使得电路的稳定运行难以实现。

发明内容

因此，本发明的目的是改进已知技术。

根据本发明的第一方面，提供了一种电路，该电路包括串联连接在电压供给端的正极和负极之间的两个晶体管，所述电路还包括控制电路，其用于：

-测量电路的电流或电压参数，其表示流经上述两个晶体管的偏置电流；以及

-响应于所测量的参数来改变至少一个晶体管的主体电压，从而保持所述偏置电流处于目标电平。

因此，本发明提供了一种电路，该电路可以修改至少一个晶体管的主体电压，从而保持偏置电流的稳定。对至少一个晶体管的主体电压的修改用于控制至少一个晶体管的门限电压，并且所述至少一个晶体管的门限电压对偏置电流电平具有直接影响。这是因为当不改变其他因素时，门限电压的减小将导致偏置电流的增大。

可通过测量表示偏置电流当前电平的电路的电流或电压参数来确定用于使偏置电流保持目标电平期望的主体电压。例如，如果测量所得的当前电平略高于或略低于所述目标电平时，则可以改变主体电压来使当前电平更接近目标电平。

偏置电流的稳定使得更容易预测电路的功率消耗，并且改进了电路的输入和输出阻抗、增益以及噪声特性的稳定性。此外，保持偏置电流的稳定有助于防止电源供给电压的改变进入信号路径，从而改进了电源抑制(Power Supply Rejection)。

有利地，所述两个晶体管可以是NMOS晶体管和PMOS晶体管。使用适当的IC生产工艺，可以把这些晶体管布置在隔离井中，并且可以容易地控制这些晶体管的主体电压。此外，所述两个晶体管可以一起形成用于模拟放大器应用的推挽式AB类放大器，这对本领域技术人员来说是显然的。这些放大器电路可以级联形成多级放大器，以实现与单级放大器相比更高级别的增益。

所测量的表示偏置电流电平的参数是其值随偏置电流电平的改变而改变的参数。这与该参数是否引起偏置电流的改变、该偏置电流是否引起该参数的改变或者另一因素是否引起该偏置电流和该参数一起改变无关。

有利地，所测量的参数可以是电源电压电平，该电源电压电平是正电源电压电平与负电源电压电平之间的电压差。所述电源电压电平表示偏置电流电平，因为当不改变所有其他因素时，增大的电源电压电平将导致偏置电流电平的增大。因此，如果所测量的电源电压电平增大，则可通过改变至少一个晶体管的主体电压来使至少一个晶体管的门限电压增大，从而抵消增大的电源电压对偏置电流电平的影响。

如果所测量的电源电压电平减小，则可通过改变至少一个晶体管的主体电压来使至少一个晶体管的门限电压减小，从而抵消减小的电源电压对偏置电流电平的影响。

有利地，所述控制电路可以包括至少一个复制晶体管(replicatransistor)，其用于确定应该施加到所述两个晶体管的至少一个晶体管的主体电压电平。每个复制晶体管可以连接到电压供给端的正极和负极之间串联的各恒定电流源，并且可以改变复制晶体管的主体电压电平从而保持复制晶体管与各恒定电流源之间的连接的稳定电压。

接着将所述至少一个复制晶体管的主体电压电平用于改变两个晶体管的至少一个的主体电压电平。术语“复制”用于表示复制晶体管有效地复制两个晶体管中的一个，从而可以准确地确定用于给定电源电压电平的正确主体电压。

可选地，所测量的参数可以是偏置电流自身的电平。如果所测量的流经两个晶体管的偏置电流电平高于目标电平，则可通过改变至少一个晶体管的主体电压来使两个晶体管的至少一个晶体管的门限电压增大，从而将偏置电流电平减小为目标电平。

如果所测量的偏置电流电平低于目标电平，则可通过改变至少一个晶体管的主体电压来使至少一个晶体管的门限电压减小，从而使偏置电流电平增大到目标电平。

根据本发明的第二方面，提供了一种用于保持电路的偏置电流处于目标电平的方法，所述电路包括串联连接在电压供给端的正极和负极之间的两个晶体管，该电路还包括控制电路，并且所述方法包括：

-使用控制电路来测量电路的电流或电压参数，所述参数表示流经所述两个晶体管的偏置电流；以及

-响应于所测量的参数使用控制电路来改变至少一个晶体管的主体电压，从而保持偏置电流处于目标电平。

附图说明

参考下文所描述的实施例来说明，本发明的这些以及其他方面将很明显。

图1示出了现有技术已知的并在上文讨论的CMOS放大器电路的电路图；

图2示出了根据本发明的实施例的CMOS放大器电路的电路图；

图3示出了图2的实施例中使用的控制电路的电路图；

图4a和图4b示出了图2的实施例中使用的替代控制电路的不同部分的电路图；

图5示出了图4b的电路的替代实现方式的电路图；以及

图6示出了根据本发明的另一个实施例的电路的电路图。

相同或相似的参考符号表示相同或相似的特征。

具体实施方式

图2中所示的CMOS放大器电路24包括NMOS晶体管MN2和PMOS晶体管MP2。两个晶体管MN2和MP2的漏极端串联连接在一起并且形成所述电路的输出。两个晶体管MN2和MP2的栅极端连接在一起并且形成所述电路的输入端Vin。NMOS晶体管MN2的源极端连接到负电源供给端GND，并且PMOS晶体管MP2的源极端连接到正电源供给端V_DD。控制电路25分别向晶体管MN2和MP2的主体端子施加电压信号V_B1和V_B2。

偏置电流I_BIAS1从正的V_DD通过两个串联的晶体管流向负的GND电源供给端。偏置电流I_BIAS1使放大器的DC工作点偏置。所述DC工作点是指如本领域技术人员所能理解的两个晶体管之间的连接将恢复平衡的电压点(即当没有输入信号施加到放大器时)。

在使用中，所述控制电路25有效地测量电源电压电平V_DD，并且接着根据电源电压的测量来设置晶体管主体电压V_B1和V_B2。所述电源电压电平V_DD表示流经晶体管MN2和MP2的偏置电流I_BIAS1，因为当不改变所有其他因素时V_DD电平的增大将引起偏置电流电平的增大。

如本领域技术人员所知，由于主体效应(或者是‘背栅效应(backgate effect)’)，晶体管的主体电压电平的改变导致晶体管门限电压电平的改变。例如，对于增强型NMOS MOSFET来说，可以根据以下等式来计算门限电压：

$V_{\mathrm{TH}}=V_{\mathrm{TO}}+x(\sqrt{2{\mathrm{\Φ}}_F-V_{\mathrm{BS}}}-\sqrt{2{\mathrm{\Φ}}_F})$

其中，V_TO是零偏置门限电压，x是主体效应参数，V_BS是体-源电压，并且2Φ_F是表面电压的绝对值。

因此，对于增强型NMOS MOSFET来说，体-源电压的增大导致门限电压的减小。对于PMOS MOSFET来说，体-源电压的增大导致门限电压的增大。

因此，当控制电路25检测电压供给V_DD的电平增大时(期望导致偏置电流I_BIAS1的增大)，控制电路减小主体电压V_B1并且增大主体电压V_B2，从而使两个晶体管MN和MP的门限电压增大，并且保持偏置电流I_BIAS1低于目标电平。

尽管，图2的实施例描述了控制两个晶体管的两个主体电压的情况，但是本领域技术人员可以理解在其他实施例中控制电路25可以仅控制两个晶体管中的一个的主体电压，例如MN2。接着，可以改变晶体管MN2的主体电压来改变晶体管MN2的门限电压，使其足以保持偏置电流处于目标电平。如果同时改变两个晶体管MN2和MP2的门限电压，则很明显将不得不再次改变晶体管MN2的门限电压。

应该注意，对于这种特定CMOS放大器实施例来说，电压源VRF、电阻器R_source、R_fb和R_load以及所有的电容器均是专用的，而对于由附加权利要求所限定的本发明来说，这些则不是必须的。从本发明可以得到许多其他包括两个串联晶体管和控制电路25的电路结构的益处，并且本领域技术人员可以很容易地想出。

图3示出了图2的控制电路25的一个可能的实施的电路图。所述控制电路包括连接在正的电源电压V_DD和负的电源电压GND之间的串联网络。所述串联网络由并联的电阻器和电容器、驱动取决于电源电压的电流I_DC的电流源26以及并联的另一个电阻器和电容器形成。

在使用中，根据由电流源26驱动的电流I_DC的电平来产生电阻器两端的电压电平。将所述电压电平施加到晶体管MN2和MP2的主体端子。将电流I_DC的电平设置为K*(1.3-VDD)mA，其中K是常量。对于实施为图2的控制电路25的图3的电路来说，当K＝0.0025时，在VDD＝1.1-1.3V的电源电压的范围，偏置电流I_BIAS1基本保持为常量。

因此，所述控制电路有效地测量电压参数VDD的电平，并且作为响应将电压电平施加到晶体管MN2和MP2的主体端子。

与电阻器并联的电容器减小可能出现在晶体管的主体端子的任何RF信号，包括由电阻器产生的任何噪声。因此，对于该电路，电容器时可选的而不是必须的。

作为图3的实施例的替代，在将要控制两个晶体管的仅一个(如MN2)的主体电压的情况下，本领域技术人员可以理解仅仅包括电流源I_DC和电流I_DC流经的单个电阻器的电路足以产生电压V_B1。

图4a和图4b示出了图2的实施例中使用的替代控制电路25的不同部分的电路图。图4a的电路用于产生电压V_B1，并且图4b的电路用于从电压V_B1来产生电压V_B2。

参考图4a，所述控制电路包括由两个电阻器R_a和R_b形成的分压器、恒定电流源I_REF1、NMOS晶体管MN5以及放大器AMP1。分压器的输出连接到放大器AMP1的反向输入端(-)，并且连接到晶体管MN5的栅极端。电流源I_REF1的输出连接到晶体管MN5的漏极端，并且连接到放大器AMP1的正向输入端(+)。放大器AMP1的输出连接到晶体管MN5的主体端子，并且提供输出电压信号VB1。

在使用中，分压器产生参考电压电平V_DD/2，电流源驱动电流I_REF1，并且放大器AMP1设置晶体管MN5的主体电压V_B1，从而改变晶体管MN5的门限电压以使晶体管MN5的漏极端(以及放大器AMP1的正向输入端)电压等于参考电压电平V_DD/2。晶体管MN5用于晶体管MN2的复制，并且因此所述电路通过使用复制晶体管MN5的主体电压V_B1可以设置晶体管MN2的主体电压。这使得可以对通过两个晶体管MN2和MP2的偏置电流进行准确的控制，而不需要任何对MN2和MP2的偏置电流的直接测量。因此，这两个晶体管电路部分的设计不限于直接连接参数测量电路。

图4b的镜像电路55通过对电压信号V_B1镜像约为电源电压电平一半的电压电平来产生电压信号V_B2，以使V_B2＝V_DD-(V_B1-GND)。例如，如果V_DD＝1.2V并且V_B1＝0.8V，则V_B2＝0.4V。因此，对本领域技术人员来说，显然对V_B1镜像大约0.6V(V_DD/2)将产生V_B2。

当图4a和图4b的电路用于形成图2的控制电路25时，图2的电路的运行情况如下。如果电源供给V_DD的电压电平增大，则通过晶体管MN2和MP2的偏置电流I_BIAS1开始增大到高于目标电平，并且施加到放大器AMP1的反向端的电压电平V_DD/2增大。接着，放大器AMP1减小电压V_B1，从而增大晶体管MN5的门限电压，所述门限电压导致MN5的漏电流的减小从而引起放大器AMP1的正向输入端电压升高到V_DD/2。由于V_B2＝V_DD-(GND-V_B1)，因此图4b的镜像电路引起电压V_B2的相应增大。

电压V_B1的减小导致晶体管MN2的门限电压的增大，并且电压V_B2的增大导致晶体管MP2的门限电压的增大，从而使偏置电流I_BIAS1的电平减小到目标电平。因此，将晶体管MN5用作晶体管MN2的‘复制’，以确定期望的主体电压的改变，从而保持稳定的偏置电流I_BIAS1，以作为对电源电压V_DD的改变的响应。

图4a的电路的一种可能的变型是用另一恒定电流源来代替电阻器R_a。接着，由电阻器R_b两端产生的电压来固定晶体管MN5的栅-源电压，并且放大器AMP1的输出设置主体电压V_B1从而使晶体管MN5的栅-源电压和漏-源电流I_REF1均保持固定。

图5示出了图4b的替代电路，其用于产生施加到图2的放大器的PMOS晶体管MP2的主体电压信号V_B2。对于本领域技术人员来说，很明显图5的电路与图4a的电路以非常类似的方式工作。在该实施例中，由电阻器R_a和R_b形成的相同的分压器用于产生施加到图4a和图5的两个电路的反向输入端(-)的参考电压。可选地，可以单独产生用于图4a和图5的电路的参考电压，例如使用两个分压器或者使用两个串联网络，每个包括串联的电阻器和恒定电流源。

图4b的镜像电路比图5的电路需要较少的电路元件，但是图4b的镜像电路假设NMOS和PMOS晶体管的特性相同，但是实际上不可能总是这种情况。因此，可以使用图5的电路来代替图4b的电路，以产生对主体电压信号V_B2的更准确的控制。

此处将参考图6来描述本发明的另一个实施例，其中直接测量通过两个晶体管的偏置电流。图6中所示的电路50包括串联连接在正电源电压V_DD和负电源电压GND之间的PMOS晶体管MP3和NMOS晶体管MN3。此外，在晶体管MN3和负电源电压GND之间串联连接检测电阻器R_SENSE。

所述电路50还包括放大器AMP3和电阻器R_REF，所述放大器AMP3具有一个连接到检测电阻器R_SENSE的反向输入端(-)和一个连接到恒定电流源I_REF3的正向输入端(+)。放大器AMP3的输出V_B3连接到晶体管MN3的主体端子，并且连接到镜像电路40的输入端。镜像电路40的输出端V_B4连接到晶体管MP3的主体电压端。

显然，该实施例的控制电路由电阻器R_SENSE、放大器AMP3、镜像电路40、电阻器R_REF和恒定电流源I_REF3形成。

在使用中，偏置电流I_BIAS2流经两个晶体管MN3和MP3以及检测电阻器R_SENSE。电阻器R_SENSE两端产生的电压与偏置电流I_BIAS2的电平成比例，并且该电压是放大器AMP3的反向端的输入。对本领域技术人员来说很明显，放大器AMP3的正向端连接到根据恒定电流源电平和电阻器R_REF的值设置的电压参考信号。放大器AMP3的输出V_B3连接到镜像电路40的输入从而输出信号V_B4＝V_DD-(V_B3-GND)，其中所述镜像电路40镜像V_B3的值大约V_DD/2。如图4b所示实现镜像电路40，除此之外，由V_B3代替V_B1并且由V_B4代替V_B2。

放大器AMP3的输出改变晶体管MN3和MP3的主体电压V_B3和V_B4，从而改变晶体管的门限电压以使偏置电流I_BIAS2在电阻器R_SENSE两端产生的电压与在电阻器R_REF两端产生的电压相同。因此，偏置电流I_BIAS2保持在目标电平。

例如，如果偏置电流I_BIAS2的电平开始增大(例如，由于电源电压电平V_DD的增大)，则电阻器R_SENSE两端产生的电压将增大。因此，放大器AMP3将减小其输出电压V_B3，并且镜像电路将增大其输出电压V_B4。V_B3的减小和V_B4的增大导致两个晶体管MN3和MP3的门限电压的增大，从而使偏置电流I_BIAS2减小到目标电平。

在该实施例中，电阻器R_SENSE的值为5欧姆，并且电阻器R_REF的值也为5欧姆。

因此，放大器AMP3控制晶体管主体电压V_B3和V_B4，以使偏置电流I_BIAS2的电平与由恒定电流源I_REF3所提供的电流电平相同。因此，可通过设置恒定电流源I_REF3的电平来设置电流I_BIAS2的目标电平。

可以单独改变电阻器R_REF和R_SENSE的值，虽然优选地电阻器R_SENSE的值很小以使其两端产生的电压不消耗电源电压范围的过多的部分(例如大于10％)，并且不会明显减小放大器的输出电压的范围。

该实施例的一个优点是提供了一种简单的控制电路，其中可以通过设置恒定电流源I_REF3的值来容易地设置偏置电流I_BIAS2的电平

总之，本发明提供了一种用于使流经两个晶体管的偏置电流保持在目标电平的方法和电路。所述两个晶体管连接形成正的电压供给端和负的电压供给端之间的串联网络。当该电路处于平衡时，所述偏置电流流经两个晶体管，并且通过控制施加到晶体管主体端子的电压来控制晶体管的门限电压。除这两个晶体管之外，还提供了控制电路，其用于测量表示流经这两个晶体管的偏置电流电平的电路参数。作为对所测量参数的响应，控制电路调整两个晶体管的主体电压电平从而改变晶体管的门限电压并且保持偏置电流的电平为目标电平。

通过阅读本发明的公开，其他变体和变型对于本领域技术人员来说是很显然的。这些变体和变型可以包含等效的或放大器设计领域中已知的并且可用于代替本文已描述的(或另外的)其他特性。特别地，本领域技术人员可以很容易地想到的并且实现期望的测量电路参数并改变晶体管的主体电压从而保持偏置电流处于目标电平的功能的替代控制电路具有很大的范围，其中所述电路参数表示流经两个晶体管的偏置电流。

实施例中所描述的电路均使用接地电压电平作为负的电源电压，但是也可以使用低于电源电压电平V_DD的其他电压电平。

尽管所附权利要求是针对特征的特定组合，但是应该理解的是本发明的公开范围也包括本文明显地或隐含地或可概括地公开的任何新的特征或者特征的任何新的组合，而与其是否涉及与任意权利要求中所要求的相同的发明以及其是否减轻了与本发明中相同的任意或全部技术问题无关。

也可以在一个单独的实施例中组合提供在各实施例中描述的特征。相反，为了简洁，也可以以单独或者以任意合适的子组合的形式来提供单个实施例中描述的各种特征。

因此，申请人提醒注意，在本申请或者任意来源于本申请的其他申请的审查期间，可以构造新的权利要求来阐述这些特征和/或这些特征的组合。

为了完整，一般认为术语“包括”不排除其他元件或步骤，术语“一”或“一个”不排除多个，单个处理器或其他单元可以实现权利要求中所述的几个装置的功能，并且权利要求中的参考符号不应当解释为对权利要求的范围的限制。

Claims (15)

1.一种电路(24；50)，其包括两个串联连接在正的电压供给端和负的电压供给端(V_DD，GND)之间的两个晶体管(MN2，MP2；MN3，MP3)，所述电路还包括控制电路(25)，其用于：

-测量电路的电流或电压参数(V_DD；I_BIAS2)，其表示流经所述两个晶体管的偏置电流(I_BIAS1；I_BIAS2)；以及

-响应于所测量的参数来改变至少一个晶体管的主体电压(V_B1，V_B2；V_B3，V_B4)，从而保持所述偏置电流(I_BIAS1；I_BIAS2)处于目标电平。

2.根据权利要求1所述的电路，其中所测量的参数是电压供给电平(V_DD)，并且其中所述控制电路用于改变至少一个晶体管(MN2，MP2)的主体电压(V_B1，V_B2)，从而：

-响应于电压供给电平的增大来增大至少一个晶体管的门限电压；并且

-响应于电压供给电平的减小来减小至少一个晶体管的门限电压。

3.根据权利要求2所述的电路，其中控制电路(25)包括串联连接在正的电压供给端和负的电压供给端(V_DD，GND)之间的第一复制晶体管(MN5)和第一恒定电流源(I_REF1)，所述控制电路还包括第一放大器(AMP1)，所述第一放大器(AMP1)具有连接在第一复制晶体管和第一恒定电流源之间的输入端(+)和连接到第一复制晶体管的主体的输出端(V_B1)，其中所述第一放大器(AMP1)用于控制第一复制晶体管(MN5)的主体电压从而保持放大器的输入(+)处于第一参考电压电平；并且其中布置第一复制晶体管的输出(V_B1)来改变两个晶体管(MN2，MP2)的至少一个晶体管的主体电压(V_B1，V_B2)。

4.根据权利要求3所述的电路，其中第一参考电压电平提供给第一放大器(AMP1)的另一输入端(-)，并且其中参考电压电平由连接在正的电压供给端和负的电压供给端之间的分压器(R_a，R_b)来产生，或者由串联连接在正的电压供给端和负的电压供给端之间的电阻器和电流源来产生。

5.根据权利要求3或4所述的电路，其中所述控制电路(25)还包括镜像电路(55)，用于对第一复制晶体管的主体电压(V_B1)镜像约为电源电压电平的一半的电压电平，其中第一复制晶体管的主体电压(V_B1)连接到两个晶体管中的一个的主体，并且其中镜像所得的主体电压(V_B2)连接到两个晶体管的另一个的主体。

6.根据权利要求3所述的电路，其中布置第一复制晶体管的输出(VB1)来改变两个晶体管(MN2，MP2)中的一个晶体管(MN2)的主体电压；并且其中所述控制电路(25)还包括：

-第二复制晶体管(MP5)和第二恒定电流源(I_REF2)，其串联连接在正的电压供给端和负的电压供给端(V_DD，GND)之间；以及

-第二放大器(AMP2)，其具有连接在第二复制晶体管和第二恒定电流源之间的输入端(+)，以及连接到第二复制晶体管的主体的输出端(V_B2)；其中第二放大器(AMP2)用于控制第二复制晶体管(MP5)的主体电压从而使放大器的输入(+)保持在第二参考电压电平；并且其中布置第二复制晶体管的输出(V_B2)来改变两个晶体管(MN2，MP2)中的另一个晶体管(MP2)的主体电压(V_B2)。

7.根据权利要求6所述的电路，其中将第一参考电压电平提供给第一放大器(AMP1)的另一个输入端(-)，其中将第二参考电压电平提供给第二放大器(AMP2)的另一输入端(-)，并且其中第一参考电压电平和第二参考电压电平是相同的电压电平，并且均由连接在正的电压供给端和负的电压供给端之间的分压器(R_a，R_b)产生，或者由串联连接在正的电压供给端和负的电压供给端之间的电阻器和电流源产生。

8.根据权利要求2所述的电路，其中所述控制电路(25)包括电流源(I_DC)，其用于根据电压供给电平(V_DD)来提供电流电平，并且其中所述控制电路还包括通过其可驱动电流(I_DC)电平的至少一个电阻器，从而产生至少一个电压(V_B1，V_B2)来施加到至少一个晶体管(MN2，MP2)的主体。

9.根据权利要求1所述的电路，其中所测量的参数是通过两个晶体管的偏置电流(I_BIAS2)，并且其中所述控制电路(40，AMP3，R_SENSE，R_REF，I_REF3)用于改变至少一个晶体管(MN3，MP3)的主体电压(V_B3，V_B4)，使其：

-响应于偏置电流的增大来增大至少一个晶体管的门限电压；并且

-响应于偏置电流的减小来减小至少一个晶体管的门限电压。

10.根据权利要求9所述的电路，其中所述控制电路包括检测电阻器(R_SENSE)，所述检测电阻器与两个晶体管(MN3，MP3)串联连接，并且用于传导两个晶体管的偏置电流(I_BIAS2)，并且其中所述控制电路用于根据检测电阻器两端产生的电压来改变至少一个晶体管的主体电压。

11.根据权利要求10所述的电路，其中所述控制电路还包括放大器(AMP3)，其中该放大器的输入端连接到检测电阻器(R_SENSE)并且连接到电压参考，并且其中该放大器的输出端连接到至少一个晶体管的主体。

12.根据上述任意之一权利要求所述的电路，其中所述两个晶体管是NMOS晶体管(MN2；MN3)和PMOS晶体管(MP2；MP3)。

13.根据上述任意之一权利要求所述的电路，其中输入端(Vin)连接到两个晶体管的栅极端，并且其中输出端(Vout)连接到两个晶体管之间，从而形成放大器电路。

14.一种包括权利要求13所述的放大器电路的级联的电路。

15.一种用于保持电路的偏置电流(I_BIAS1，I_BIAS2)处于目标电平的方法，所述电路包括两个串联连接在正的电压供给端和负的电压供给端(V_DD，GND)之间的两个晶体管(MN2，MP2；MN3，MP3)，所述电路还包括控制电路(25)，并且该方法包括：

-使用控制电路来测量电路的电流或电压参数(V_DD，I_BIAS2)，所述参数表示流经所述两个晶体管的偏置电流(I_BIAS1，I_BIAS2)；以及

-响应于所测量的参数，使用控制电路来改变至少一个晶体管的主体电压(V_B1，V_B2；V_B3，V_B4)，从而保持偏置电流(I_BIAS1，I_BIAS2)处于目标电平。

Images