JP4238739B2 - バンドギャップ基準電圧発生回路 - Google Patents

Description

本発明は、温度安定性に優れた基準電圧を発生させるバンドギャップ基準電圧発生回路に関し、特にその起動特性を改善する技術に関する。

従来より、アナログ電子回路では各種の基準電圧が随所で必要とされ、特に高精度の演算、高精度の制御を行なう電子回路ではその基準電圧に高い温度安定性が要求される。このような要求に応える基準電圧発生回路の一つとして、バンドギャップ基準電圧発生回路が知られている。バンドギャップ基準電圧発生回路は温度依存性の極めて小さい基準電圧を発生できることから、使用環境の厳しい電子制御装置における基準電圧発生回路として広く採用されている。

図３は、このようなバンドギャップ基準電圧発生回路の一例である。図のバンドギャップ基準電圧発生回路１は、バンドギャップ回路部１１と出力回路部１２とより構成される。
出力回路部１２では、直流の電源電圧Ｖccを供給する電源線１６と出力電圧Ｖbgを出力する出力線１４との間にＮＰＮトランジスタＱ７が接続されている。トランジスタＱ７は出力トランジスタとして機能し、そのエミッタ電流Ｉ7eの値がベース電流Ｉ7bにより変化することにより出力電圧Ｖbgが温度依存性の小さい一定電圧に制御される。出力回路部１２のＰＮＰトランジスタＱ６と抵抗Ｒ３とは、定常状態においてそのベースからほぼ一定の電流Ｉ6bをトランジスタＱ７のベースに供給する。出力電圧Ｖbgの値は、バンドギャップ回路部１１内のＮＰＮトランジスタＱ５のコレクタとトランジスタＱ７のベースを結ぶ線上を流れる電流ΔＩ（トランジスタＱ７向きを正とする。）によって制御される。出力線１４と接地線１３との間には抵抗Ｒ４が接続されている。抵抗Ｒ４は、定常状態においてトランジスタＱ７にある程度の電流を確保することにより、出力回路部１２の動作を安定化させる働きをする。

バンドギャップ回路部１１中のＰＮＰトランジスタＱ１、Ｑ２はカレントミラー回路を構成している。そのセル面積比は１：Ｎとなっており、トランジスタＱ２のコレクタ電流Ｉ2cはトランジスタＱ１のコレクタ電流Ｉ1cのＮ倍となる。ＰＮＰトランジスタＱ３は、トランジスタＱ１とＱ２のベース電流を基準電位ＧＮＤに接続された接地線１３に流す役割を果たす。ＮＰＮトランジスタＱ４、Ｑ５はセル面積が等しく電気特性の揃ったツイントランジスタである。トランジスタＱ４、Ｑ５のベースは共通に接続されて出力線１５よりベース電流Ｉ45bの供給を受ける。ベース電流Ｉ45bは出力電圧Ｖbgを一定値に制御するためのフィードバック電流の役割を果たす。この電流Ｉ45bの値によってトランジスタＱ５のコレクタから出力回路部１２に向かう電流ΔＩが増減し、出力トランジスタＱ７のエミッタ電流Ｉ7eが変化して出力電圧Ｖbgが一定値に制御される。

バンドギャップ回路部１１にとっては入力電圧である出力電圧Ｖbgと、出力電流である電流ΔＩとの間には次の関係がある。
Ｖbg＝V5be＋(R2/R1)・(k・T/q)・(1＋N・α4/α5)・ln（N−ΔI2/I1c)−R2・ΔI/α5
（１）式
ここで、Ｖ5beはトランジスタＱ５のベース−エミッタ間電圧、ｋはボルツマン定数、Ｔは絶対温度、ｑは電子の電荷、ＮはトランジスタＱ１とＱ２のセル面積比、α４、α５はそれぞれトランジスタＱ４、Ｑ５のエミッタ−コレクタ間電流増幅率、lnは自然対数である。

（１）式において電流増幅率α４、α５を１．０とし、ΔＩをゼロとすると次の関係が成り立つ。
Ｖbg＝Ｖ5be＋(Ｒ２／Ｒ１）・（ｋ・Ｔ／ｑ）・（１＋Ｎ）・ｌｎＮ （２）式
この（２）式において抵抗Ｒ１、Ｒ２の温度係数は小さいとすると右辺の第１項は負の温度係数を、第２項は正の温度係数を持つ。従って、抵抗Ｒ１、Ｒ２の値及びセル面積比Ｎの値を調整すれば、左辺の出力電圧Ｖbgの温度係数を殆どゼロにすることができる。バンドギャップ基準電圧発生回路１におけるこれら回路定数は、出力電圧Ｖbgの温度係数が殆どゼロとなるように設定される。室温（３００°Ｋ）付近で温度係数がゼロとなるように回路定数を設定した場合、出力電圧は約１．２０Ｖとなる。

ところで、（２）式で計算される出力電圧Ｖbgの値が室温（３００°Ｋ）で１．２０Ｖとなるように抵抗Ｒ１、Ｒ２の値及びセル面積比Ｎを設定したとしても、実際に図３バンドギャップ基準電圧発生回路１の出力電圧Ｖbgの値が定常状態において設定した１．２０Ｖに制御されるためにはいくつかの条件が満足される必要がある。その条件とは（１）式で計算される出力電圧Ｖbgの値が（２）式で計算される出力電圧Ｖbgに一致するために必要とされる条件である。

１番目の条件は、先に述べたトランジスタＱ４、Ｑ５は、その電流増幅率α４、α５の値が１．０に極めて近い状態で動作していることである。
２番目の条件は、トランジスタＱ１、Ｑ２がコレクタ電流比率１：Ｎの状態で動作していることである。そのためには、トランジスタＱ１のエミッタ−コレクタ間にトランジスタのべース−エミッタ間電圧の約２倍の電圧が加わっていることが必要であり、トランジスタＱ２のエミッタ−コレクタ間にもそれと同じ又はそれ以上の電圧が加わっていることが必要である。また、トランジスタＱ３のエミッタ−コレクタ間にも十分な電圧が加わっている必要がある。

３番目の条件は、定常状態においては電流ΔＩが非常に小さい値で動作していることである。そのための条件は電流ΔＩの値を仮にゼロにしたとしても、出力電圧Ｖbgを約１．２Ｖに維持するような電流がトランジスタＱ７より供給されるようになっていることである。その必要な電流は、出力電圧Ｖbgを約１．２Ｖとした時に抵抗Ｒ４に流れる電流Ｉ４とトランジスタＱ４、Ｑ５のベースに流れる電流Ｉ45bとの和である。トランジスタＱ７のエミッタ電流Ｉ7eがほぼその値に一致するように、抵抗Ｒ３の値が設定されている必要がある。

２番目の条件より、バンドギャップ基準電圧発生回路１では、電源電圧Ｖccの値は出力電圧Ｖbgの値よりも少なくともトランジスタのベース−エミッタ間電圧の３倍以上、高い必要がある。出力電圧Ｖbgが１．２０Ｖになるように回路定数が設定されている場合には、その値は約３．０Ｖ以上ということになる。従って、電源電圧Ｖccの値が３．０Ｖ以下では出力電圧Ｖbgが１．２０Ｖに制御されることはない。

次に１番目の条件である電流増幅率α４、α５の条件について考える。ここで注意を要する点は、トランジスタの電流増幅率α４、α５はコレクタ電流によって変化するという点である。一般にトランジスタのエミッタ−コレクタ間電流増幅率αは、コレクタ電流が小さい領域ではその値は小さく、コレクタ電流の増加につれて増加していって１．０に非常に近い値で飽和する。更にコレクタ電流が増加すると今度は逆に低下を始める。バンドギャップ基準電圧発生回路１内のトランジスタのコレクタ電流は、電流増幅率αが低下を始める領域に入る程には大きくならない。

バンドギャップ基準電圧発生回路１では、出力電圧Ｖbgが例えば電源電圧Ｖccの低下により僅かに低下すると、電流ΔＩの値が増加してトランジスタＱ７のエミッタ電流Ｉ7eを増加させ、出力電圧Ｖbgを元の値に戻す帰還作用が働く。その帰還作用の強さは、（１）式によればα4／α5の値が大きい程強い。出力電圧Ｖbgが設定した１．２０Ｖ付近で動作している状態では、トランジスタＱ４、Ｑ５は高い電流増幅率で動作するようになっている。この時にはα4／α5の値は１．０となるために強い帰還作用が働く。

次に、出力電圧Ｖbgが設定した１．２０Ｖより低い状態の場合を考える。この場合にはトランジスタＱ４、Ｑ５のベース−エミッタ間電圧は、出力電圧Ｖbgが１．２０Ｖの場合よりも小さくなりコレクタ電流Ｉ4c、Ｉ5cの値も小さくなっている。トランジスタＱ４については、そのコレクタ電流Ｉ4cの値はトランジスタＱ５の約１／Ｎと更に小さい。このため電流増幅率の比は、α４／α５＜１の関係となる。従って、この場合における前記の帰還作用は弱いものとなっている。

このようにトランジスタＱ４、Ｑ５に流れる電流の大きさによって電流増幅率が異なり、そのために出力電圧Ｖbgを所定の１．２０Ｖに収束させようとする帰還作用の強さに大きな差があると、電源電圧Ｖccを入力、出力電圧Ｖbgを出力とした場合の入出力特性にヒステリシスが生ずる。即ち、電源電圧Ｖccを高い方から徐々に低下させていった場合に、出力電圧Ｖbgが１．２０Ｖより許容誤差ΔＶだけ低くなる時の電源電圧Ｖccの値ＶccＬ（以下、Ｌ側しきい値ＶccＬという。）と、電源電圧Ｖccを低い方から徐々に上昇させていって出力電圧Ｖbgが１．２０Ｖより許容誤差ΔＶだけ低い値に到達する時の電源電圧Ｖccの値ＶccＨ（以下、Ｈ側しきい値ＶccＨという。）とに差が生じ、Ｈ側しきい値ＶccＨ＞Ｌ側しきい値ＶccＬの関係が生ずる。

このことは、電源立ち上げ時に電源電圧Ｖccの値が一時的にＨ側しきい値ＶccＨ以上としてやれば、その後にＬ側しきい値ＶccＬにまで低下しても許容出力電圧（Ｖbg−ΔＶ）が確保されることを意味している。
回路の消費電力を低減させるためには電源電圧Ｖccはできる限り低い方が好ましい。しかし、上述したように出力電圧Ｖbgの値を定常状態において１．２０Ｖに維持させるためには、トランジスタＱ４とＱ５を電流増幅率α４、α５が１．０の状態で動作するようにしてやる必要がある。トランジスタＱ４とＱ５の電流増幅率α４、α５を１．０にしてやるには、出力線１４を通ってトランジスタＱ４、Ｑ５のベースに供給される電流Ｉ45bの値を十分な大きさにしてやる必要がある。

電流Ｉ45bは、トランジスタＱ７のエミッタ電流Ｉ7eによって供給されるため、電流Ｉ45bの値を大きくするにはエミッタ電流Ｉ7eを大きくする必要がある。そのためにはトランジスタＱ７のベース電流Ｉ7bの値を大きくしてやる必要がある。
ここで、電源電圧Ｖccを立ち上げる場合を考えると、電源立ち上げ時にはバンドギャップ回路部１１から供給される電流ΔＩは殆どゼロである。このとき、トランジスタＱ７のベース電流Ｉ7bはトランジスタＱ６のベース電流Ｉ6bのみによって供給される。トランジスタＱ６のベース電流Ｉ6bの値はトランジスタＱ６のエミッタ電流Ｉ6e、即ち、抵抗Ｒ３を流れる電流の値をトランジスタＱ６のベース−コレクタ間電流増幅率β６で割った値である。電流増幅率β６の値もトランジスタＱ６のコレクタ電流Ｉ6cの値により変化するが、その値は数１０〜１００程度の大きな値である。即ち、抵抗Ｒ３を流れた電流の殆どはトランジスタＱ６のコレクタを通って接地線１３に流れてしまい、増大させたいトランジスタＱ７のベース電流Ｉ7bにはその数十分の１の電流しか寄与しない。

トランジスタＱ６のベース電流Ｉ6bの値を増大させてトランジスタＱ７のベース電流Ｉb7を増大させるには、抵抗Ｒ３の抵抗値を下げて流れる電流Ｉ6eの値を増やしてやることも考えられる。しかし、抵抗Ｒ３の値には前記３番目の条件が課せられているため、その値をむやみに小さくすることはできない。抵抗Ｒ３の値を小さくし過ぎると定常状態に入った時にトランジスタＱ７のエミッタ電流Ｉ7eが大きくなりすぎるため、その電流を減らすために電流ΔＩの値が負の大きな値とならざるを得ない。すると前記３番目の条件が満足されなくなって、出力電圧Ｖbgが設定した１．２０Ｖから外れてしまうからである。

このように抵抗Ｒ３の値もあまり小さくできないため、残された手段は電源電圧Ｖccの値を上げることのみとなる。従って、図１に示した従来のバンドギャップ基準電圧発生回路１では電源電圧Ｖccの値をかなり大きくしないと起動せず、そのように電源電圧Ｖccの値を大きくすると定常状態における消費電力が大きくなってしまうという問題がある。
特開平５−２０４４８０号公報

本発明は、このような従来技術の問題点を解決するためになされたもので、その課題は低い電源電圧で立ち上がることができ、且つその低い電源電圧のまま定常状態に入って温度安定性に極めて優れた基準電圧を出力するバンドギャップ基準電圧発生回路を提供することにある。

前記課題を達成するための請求項１に記載の発明は、バンドギャップ回路部（１１）と出力回路部（１２ａ）とにより構成されるバンドギャップ基準電圧発生回路（２）であって、前記バンドギャップ回路部は、セル面積比が１：Ｎの第１、第２のＰＮＰトランジスタ（Ｑ１、Ｑ２）と、第３のＰＮＰトランジスタ（Ｑ３）と、セル面積が等しい第１、第２のＮＰＮトランジスタ（Ｑ４、Ｑ５）と、第１、第２の抵抗（Ｒ１、Ｒ２）から成り、第１、第２のＰＮＰトランジスタのエミッタは電源線（１６）に共通接続され、ベースは共通接続して第３のＰＮＰトランジスタ（Ｑ３）のエミッタに接続され、第３のＰＮＰトランジスタのコレクタは接地線（１３）に、ベースは第１のＰＮＰトランジスタのコレクタに接続されており、第１、第２のＮＰＮトランジスタはベースが共通に接続され、エミッタ間には第１の抵抗が接続され、第１のＮＰＮトランジスタのコレクタは第１のＰＮＰトランジスタのコレクタに、第２のＮＰＮトランジスタのコレクタは第２のＰＮＰトランジスタのコレクタに接続され、第２の抵抗は第２のＮＰＮトランジスタのエミッタと接地線との間に接続された構成をなしており、
前記出力回路部は、第４のＰＮＰトランジスタ（Ｑ６）と、第３のＮＰＮトランジスタ（Ｑ７）と、第３の抵抗（Ｒ３）と、第４の抵抗（Ｒ４）と、スイッチ回路（１５）とから成り、第４のＰＮＰトランジスタと第３のＮＰＮトランジスタのベースは共に前記第２のＰＮＰトランジスタのコレクタに接続され、第４のＰＮＰトランジスタのエミッタは第３の抵抗を介して電源線（１６）に接続されコレクタはスイッチ回路を介して接地線（１３）に接続され、第３のＮＰＮトランジスタのコレクタは電源線（１６）に接続されエミッタは前記第２のＮＰＮトランジスタのベースに接続され、第４の抵抗（Ｒ４）は第３のＮＰＮトランジスタのエミッタと接地線との間に接続され該エミッタより出力電圧（Ｖbg）を取り出すように構成されており、
前記スイッチ回路は、前記電源線（１６）への電源電圧（Ｖcc）の投入開始以後、前記出力電圧が所定電圧以下の場合には前記第４のＰＮＰトランジスタのコレクタと接地線（１３）との間を開放状態に、所定電圧以上では短絡状態に保つように構成されていることを特徴とするバンドギャップ基準電圧発生回路である。

このような構成のバンドギャップ基準電圧発生回路によれば、電源電圧が低い段階から
第１、第２のＮＰＮトランジスタ（Ｑ４、Ｑ５）に十分なベース電流が供給され、それらを高い電流増幅率で動作させることが可能になる。このようにすると帰還作用が強く働き、電源電圧（Ｖcc）の値をＨ側しきい値ＶcＨ以上にすることなくＬ側しきい値ＶccＬより僅かに高い値のままで回路を立ち上げることができる。そして、その低い電源電圧のままで温度安定性に極めて優れた基準電圧を維持することができ、併せて定常状態での消費電力を低減できる効果を奏する。

また、請求項２に記載の発明は、請求項１に記載のバンドギャップ基準電圧発生回路において、前記スイッチ回路（１５）は、前記第４のＰＮＰトランジスタのコレクタと接地線（13）との間に接続した第４のＮＰＮトランジスタ（Ｑ８）と、電源線（１６）と接地線との間に直列に接続した第５、第６の抵抗（Ｒ５、Ｒ６）と、それら抵抗の相互接続点（１７）の電圧を反転入力端子に、前記出力電圧（Ｖbg）を非反転入力端子に受けるコンパレータ（ＣＰ１）と、該コンパレータの出力端子と前記第４のＮＰＮトランジスタのベースとの間に接続した第６の抵抗（Ｒ７）とにより構成されていることを特徴とする。

このような構成によれば、出力電圧（Ｖbg）が設定された電圧より少し低い電圧に達するまで第４のＰＮＰトランジスタ（Ｑ６）のコレクタ電流を阻止して第３のＮＰＮトランジスタ（Ｑ７）に大きなベース電流が供給されるようになる。これにより第１、第２のＮＰＮトランジスタ（Ｑ４、Ｑ５）には電源電圧の低い段階から大きなベース電流が供給されることになり、請求１項に記載した発明と同様の効果を奏する。

（第１の実施形態）
図１に本発明の第１の実施形態であるバンドギャップ基準電圧発生回路２の回路構成を示す。図１のバンドギャップ基準電圧発生回路２の構成は、「背景技術」の項で説明した図３のバンドギャップ基準電圧発生回路１の構成にスイッチ回路１５を追加したものとなっている。なお、図１中、図３と同一又は相当部分には同一符号が付してある。

バンドギャップ基準電圧発生回路２は、バンドギャップ回路部１１と出力回路部１２ａとにより構成されている。
バンドギャップ回路部１１は、第１、第２、第３のＰＮＰトランジスタＱ１、Ｑ２、Ｑ３、第１、第２のＮＰＮトランジスタＱ４、Ｑ５、第１、第２の抵抗Ｒ１、Ｒ２により構成される。

トランジスタＱ１、Ｑ２、Ｑ３はカレントミラー回路を構成している。定常時においてトランジスタＱ２のコレクタ電流Ｉ2cがトランジスタＱ１のコレクタ電流Ｉ1cのＮ倍になるように、トランジスタＱ２のセル面積はトランジスタＱ１のセル面積のＮ倍に形成してある。セル面積比をそのようにする代わりに、トランジスタＱ１と同一のトランジスタをＮ個並列に接続してトランジスタＱ２としてもよい。トランジスタＱ１、Ｑ２のエミッタは共に電源電圧Ｖccを与える電源線１６に接続され、ベースは共にトランジスタＱ３のエミッタに接続されている。

トランジスタＱ３のエミッタはトランジスタＱ１、Ｑ２の共通ベース線に、ベースはトランジスタＱ１のコレクタに、コレクタは接地線１３に接続されている。トランジスタＱ３のベース電圧が電源電圧Ｖccより約１．２Ｖ低いと、トランジスタＱ３にエミッタ電流が流れてトランジスタＱ１、Ｑ２にベース電流を流す。これによりトランジスタＱ１、Ｑ２には、カレントミラー作用により電流比１：Ｎのコレクタ電流が流れる。トランジスタＱ３のエミッタ電流は、その殆どがコレクタ電流となって接地線１３に流れる。トランジスタＱ３のベース電流は十分に小さいため、トランジスタＱ１のコレクタ電流Ｉ1cは、殆どそのままトランジスタＱ４のコレクタに供給される。

トランジスタＱ４とＱ５は、セル面積が同じで同一電気特性を有するツイントランジスタである。ベースは共通接続してバンドギャップ基準電圧発生回路２の出力電圧Ｖbgを与える出力線１４に接続されている。トランジスタＱ４のコレクタはトランジスタＱ１のコレクタに、トランジスタＱ５のコレクタはトランジスタＱ２のコレクタに接続されている。トランジスタＱ４、Ｑ５のエミッタ間には抵抗Ｒ１が、トランジスタＱ５のエミッタと接地線１３との間には抵抗Ｒ２が接続されている。また、トランジスタＱ２のコレクタは、後述するトランジスタＱ７のベースに接続されている。この線上を流れる電流の大きさを、Ｑ７向きを正として電流ΔＩとする。

このバンドギャップ回路部１１におけるトランジスタＱ５のベース電圧、即ち、出力電圧Ｖbgと上述した電流ΔＩとの関係は、「背景技術」の項で説明した（１）式で与えられる。トランジスタＱ４、Ｑ５のエミッタ−コレクタ間電流増幅率α４、α５が１．０の状態で動作しており、且つ電流ΔＩがゼロの状態である場合には、（１）式は前記（２）式で表わせる。抵抗Ｒ１、Ｒ２の抵抗値、及びセル面積比Ｎの値は、例えば室温（３００°Ｋ）において出力電圧Ｖbgの温度係数が殆どゼロになるように、即ち、（２）式の右辺を温度で微分した値がゼロとなるように設定する。そのように設定した場合の出力電圧Ｖbgの値は、約１．２０Ｖとなる。

出力回路部１２ａは、第４のＰＮＰトランジスタＱ６、第３のＮＰＮトランジスタＱ７、第３の抵抗Ｒ３、スイッチ回路１５とにより構成される。トランジスタＱ６、Ｑ７のベースは共通にしてトランジスタＱ２のコレクタに接続されている。トランジスタＱ７のコレクタは電源線１６に、エミッタは出力線１４に接続されている。トランジスタＱ６のエミッタは抵抗Ｒ３を介して電源線１６に接続されている。

スイッチ回路１５は、第５、第６、第７の抵抗Ｒ５、Ｒ６、Ｒ７、コンパレータＣＰ１、第４のＮＰＮトランジスタＱ８により構成される。抵抗Ｒ５、Ｒ６は、抵抗Ｒ５を電源線１６側にして電源線１６と接地線１３との間に直列に接続されている。その相互接続点１７はコンパレータＣＰ１の反転入力端子に接続されている。コンパレータＣＰ１の非反転入力端子は出力線１４に接続されており、出力電圧Ｖbgが印加される。トランジスタＱ８はトランジスタＱ６のコレクタと接地線１３との間に接続され、そのベースとコンパレータＣＰ１の出力端子間には抵抗Ｒ７が接続されている。

出力線１４と接地線１３との間には抵抗Ｒ４が接続されている。定常状態、即ち、出力電圧Ｖbgの値が前述した設定値１．２０Ｖで動作している状態においては、電流ΔＩの値はゼロに近い値になっている必要がある。電流ΔＩの値がゼロから大きく外れた状態では前記（１）式は（２）式で表わせないため、出力電圧Ｖbgの値は設定した１．２０Ｖから外れ、その温度係数もゼロから外れて基準電圧発生回路として使用できない。

出力電圧Ｖbgが１．２０Ｖの時に、トランジスタＱ７が供給しなければならないエミッタ電流Ｉ7eの値は、抵抗Ｒ４に流れる電流とトランジスタＱ４、Ｑ５のベースに流れる電流Ｉ45bとの和であり、次式で表わされる。
Ｉ7e＝Ｖbg／Ｒ４＋Ｉ45b
≒Ｖbg／Ｒ４＋（Ｖbg−Ｖ5be）／（Ｒ２・β５） （３）式
ここで、Ｖ5beはトランジスタＱ５のベース−エミッタ間電圧、β５はトランジスタＱ５のベース−コレクタ間電流増幅率でβ５＝α５／（１−α５）の関係がある。

トランジスタＱ７に上記エミッタ電流Ｉ7eを流すために必要なベース電流Ｉ7bは、トランジスタＱ７のエミッタ電流Ｉ7eをそのベース−コレクタ間電流増幅率β７で割った値にほぼ等しい。電流ΔＩがゼロの場合、そのベース電流Ｉ7bは全てトランジスタＱ６のベース電流Ｉ6bにより与えられる。従って、トランジスタＱ６のベース電流Ｉ6bは、
Ｉ6b＝Ｉ7b≒Ｉ7e／β７ （４）式
となる。後述するように定常状態においてはスイッチ回路１５内のトランジスタＱ８は導通状態にある。そのような状態で（４）式のベース電流Ｉ6bが流れる時のトランジスタＱ6のエミッタ電流Ｉ6eは、次式のようになる。

Ｉ6e≒β６・Ｉ6b≒Ｉ7e・（β６／β７） （５）式
ここで、β６はトランジスタＱ６のベース−コレクタ間電流増幅率である。β６／β７の値は１．０に近い値であるので、結局、定常状態においては、トランジスタＱ６のエミッタ電流Ｉ6eはトランジスタＱ７のエミッタ電流Ｉ7eにほぼ等しくなっていなければならないことになる。

このときのトランジスタＱ６のエミッタ電圧は、出力電圧ＶbgにトランジスタＱ６、Ｑ７のベース−エミッタ電圧の和である約１．２Ｖを加えた値になっている。従って、トランジスタＱ６のエミッタ電流Ｉ6eは次の式でも計算される。
Ｉ6e≒（Ｖcc−１．２）／Ｒ３ （６）式
（５）式と（６）式で計算されるエミッタ電流Ｉ6eは等しいことから、抵抗Ｒ３の値は次式で計算される。

Ｒ３≒（Ｖcc−１．２）／Ｉ7e （７）式
この式中のＩ7eは（３）式で計算される値である。定常状態において出力電圧Ｖbgが設定した１．２０Ｖに制御されるためには、抵抗Ｒ３の値はおおよそ（７）式で計算される値に設定されている必要がある。
スイッチ回路１５は、出力電圧Ｖbgの値が設定値１．２０Ｖより少し低い値、例えば１．１５Ｖ以上の場合にはトランジスタＱ８を導通させてトランジスタＱ６のコレクタ電流Ｉ6cを接地線１３に流し、１．１５Ｖ以下の場合には非導通として接地線１３に流さないように動作する。抵抗Ｒ５、Ｒ６の値は、電源電圧Ｖccが定常値に達した時に、その相互接続点１７の電圧が上記したように出力電圧Ｖbgより少し低い値、例えば１．１５Ｖになるように設定してある。

次に、このように構成されたバンドギャップ基準電圧発生回路２の電源立ち上げ時の動作について説明する。「背景技術」の項で説明したように従来回路である図３のバンドギャップ基準電圧発生回路１は、電源電圧Ｖccと出力電圧Ｖbgとの関係にヒステリシスが存在する。このため定常状態においてＬ側しきい値ＶccＬより僅かに高い電源電圧Ｖccで動作させようとしても、一度、電源電圧ＶccをＨ側しきい値ＶcＨ以上にしてやらないと、出力電圧Ｖbgが設定値である１．２０Ｖにならないという問題があった。その理由は、出力電圧Ｖbgが設定した１．２０Ｖに制御されるようにするためには、トランジスタＱ４、Ｑ５を電流増幅率α４、α５が１．０で動作する状態にしてやる必要があるということにあった。

本実施形態のバンドギャップ基準電圧発生回路２ではこの問題を、電源電圧ＶccをＨ側しきい値ＶcＨ以上にすることなく、電源電圧Ｖccの値はＬ側しきい値ＶccＬより僅かに高い電圧のままで、トランジスタＱ４、Ｑ５を電流増幅率α４、α５の値が１．０で動作する領域に持ち上げてやることで解決しようとするものである。
電源電圧Ｖccの値をゼロから、Ｌ側しきい値ＶccＬより僅かに高い電圧まで立ち上げたとする。電源電圧Ｖccの値が低い間は、電源電圧Ｖccの値を抵抗Ｒ５、Ｒ６の相互接続点１７の電圧は、その時点における出力電圧Ｖbgの値より高い値となる。従って、その間、コンパレータＣＰ１はＬ（“ Low" ）レベル の電圧を出力し、トランジスタＱ８は非道通状態を維持する。

トランジスタＱ８が非導通であると、トランジスタＱ６のコレクタ電流Ｉ6cはゼロとなる。エミッタ電流Ｉ6eは全てベースに流れ込み、ベース電流Ｉ6bとエミッタ電流Ｉ6eとは等しくなる。トランジスタＱ６にコレクタ電流が流れる状態ではベース電流Ｉ6bの値はＩ6e／β６となるのに対して、トランジスタＱ６にコレクタ電流が流れない状態ではベース電流Ｉ6bの値はＩ6eとなる。即ち、トランジスタＱ６のベース電流Ｉ6bの値は、トランジスタＱ８が非導通時には導通時のβ６倍の大きさとなる。トランジスタＱ６のベース−コレクタ間電流増幅率β６は数１０〜１００の値であるため、ベース電流Ｉ6bの値は非常に大きな値となる。

この大きなベース電流Ｉ6bがトランジスタＱ７のベースに流れ込むと、そのエミッタ電流Ｉ7eもトランジスタＱ８が導通状態の場合に比べて非常に大きな値となる。このため出力電圧Ｖbgが高くなり、トランジスタＱ４、Ｑ５の共通ベースに供給される電流Ｉ45bの値がトランジスタＱ８が導通状態の場合に比べて非常に大きくなる。これによりトランジスタＱ４、Ｑ５は、電源電圧Ｖccが低い値であってもその電流増幅率α４、α５が１．０となる動作状態に入ることができる。

このような動作状態は、出力電圧Ｖbgの値が相互接続点１７の設定電圧１．１５Ｖに達するまで継続する。出力電圧Ｖbgが１．１５Ｖに達した時点では、トランジスタＱ４、Ｑ５は、その電流増幅率α４、α５が１．０の状態で動作する領域に入っている。
出力電圧Ｖbgが１．１５Ｖを超えるとトランジスタＱ８が導通状態となって、トランジスタＱ６のコレクタ電流Ｉ6cが流れ始める。するとベース電流Ｉ6bが減少してトランジスタＱ７のエミッタ電流Ｉ7eも減少する。しかし、この時点では上記したようにトランジスタＱ４、Ｑ５はその電流増幅率α４、α５が１．０の状態で動作する領域に入っているために、バンドギャップ回路部１１による強い帰還作用が働く。この帰還作用により電流ΔＩの値が変化して、出力電圧Ｖbgは設定した１．２０Ｖに引き上げられる。

以後は、電源電圧Ｖccの値に少しばかりの変動があったとしても、バンドギャップ回路部１１による帰還作用により出力電圧Ｖbgは設定した１．２０Ｖに制御される。また、設定した出力電圧Ｖbg１．２０Ｖの値は、温度に対する依存性が極めて低いので、周囲温度が変化しても出力電圧Ｖbgの値は１．２０Ｖの一定値に維持される。
このように本実施形態のバンドギャップ基準電圧発生回路２によれば、電源電圧Ｖccの値をＨ側しきい値ＶcＨ以上にすることなく、Ｌ側しきい値ＶccＬより僅かに高い値で回路を立ち上げることができる効果を奏する。そして、その低い電源電圧Ｖccのままで温度安定性の極めて高い基準電圧が出力されるため、定常状態での消費電力を少なくできる効果も奏する。

（第２の実施形態）
図２に本発明の第２の実施形態であるバンドギャップ基準電圧発生回路２ａの回路構成を示す。本実施形態のバンドギャップ基準電圧発生回路２ａが第１の実施形態の図１に示したバンドギャップ基準電圧発生回路２と異なる点は、スイッチ回路１５ａの構成のみである。従って、図１と同一構成要素には同一符号が付してある。

スイッチ回路１５ａは、第８、第９、第１０、第１１の抵抗Ｒ８、Ｒ９、Ｒ１０、Ｒ１１、演算増幅器ＯＰ１、第４、第５のＮＰＮトランジスタＱ８、Ｑ９により構成される。演算増幅器ＯＰ１の非反転入力端子はトランジスタＱ７のエミッタに接続されており、バンドギャップ回路部１１とトランジスタＱ６、Ｑ７、抵抗Ｒ３、Ｒ４とにより生成される安定化された出力電圧Ｖbg（以後、後述する出力電圧Ｖoutと区別するためにバンドギャップ電圧Ｖbgという。）が入力される。

演算増幅器ＯＰ１の出力はトランジスタＱ９のベースに接続され、トランジスタＱ９のコレクタには第２の電源電圧Ｖcc2が供給される。トランジスタＱ９のエミッタと接地線１３との間には抵抗Ｒ１０、Ｒ１１が直列に接続され、その相互接続点１６は演算増幅器ＯＰ１の反転入力端子に接続される。本実施形態のバンドギャップ基準電圧発生回路２ａの最終的な出力電圧Ｖoutは、トランジスタＱ９のエミッタに接続された出力線１７より取り出される。

演算増幅器ＯＰ１増幅率は高いので相互接続点１６の電圧は、演算増幅器ＯＰ１の非反転入力端子への入力電圧であるバンドギャップ電圧Ｖbgに等しい。従って、最終的な出力電圧Ｖoutは次のように計算される。
Ｖout＝Ｖbg・（Ｒ１０＋Ｒ１１）／Ｒ１１ （８）式
即ち、出力Ｖoutには、温度依存性の小さいバンドギャップ電圧Ｖbgを（Ｒ１０＋Ｒ１１）／Ｒ１１倍した電圧が出力される。演算増幅器ＯＰ１、トランジスタＱ９がバンドギャップ電圧Ｖbgに対する電圧バッファとして働くため、出力線１７からはかなりの負荷電流を引き出すことができる。

出力線１６の接地線１３との間には、更に抵抗Ｒ８、Ｒ９が直列に接続されている。その相互接続点１８は、トランジスタＱ６のコレクタと接地線１３との間に接続されたトランジスタＱ８のベースに接続されている。
出力電圧Ｖoutが上昇し、相互接続点１８の電圧がトランジスタＱ８のベース−エミッタ間順方向電圧である約０．６Ｖ以上になろうとすると、トランジスタＱ８にベース電流が流れてトランジスタＱ８が導通する。トランジスタＱ８が導通するとトランジスタＱ６と接地線１３とが短絡される。

即ち、本実施形態のスイッチ回路１５ａの場合、相互接続点１８の電圧が約０．６Ｖより低い間はトランジスタＱ６は非導通状態であり、約０．６Ｖ以上になると導通する。相互接続点１８の電圧が約０．６Ｖになる時の出力電圧Ｖoutの値は、０．６・（Ｒ８＋Ｒ９）／Ｒ９の式で逆算され、その出力電圧Ｖoutに対応するバンドギャップ電圧Ｖbgの値は（８）式から逆算される。

その逆算された電圧Ｖbgの値が例えば１．１５Ｖとなるように抵抗Ｒ８、Ｒ９、Ｒ１０、Ｒ１１の値を設定しておけば、電源Ｖccの立ち上がりの際、バンドギャップ電圧Ｖbgが１．１５Ｖに達するまではトランジスタＱ６は非導通状態、その値を超えると導通状態となり、前述したスイッチ回路１５と同じ動作をすることになる。
従って、本実施形態のバンドギャップ基準電圧発生回路２ａも、第１の実施形態の回路の場合と同様に、電源電圧Ｖccの値をＨ側しきい値ＶcＨ以上にすることなく、Ｌ側しきい値ＶccＬより僅かに高い値で回路を立ち上げることができる。そして、その低い電源電圧Ｖccのままで温度安定性の極めて高い基準電圧が出力されるため、定常状態での消費電力を少なくできる効果を奏する。

本発明のバンドギャップ基準電圧発生回路の構成図である。 本発明のバンドギャップ基準電圧発生回路の他の構成図である。 従来技術に係る図１相当図である。

符号の説明

図面中、１、２はバンドギャップ基準電圧発生回路、１１はバンドギャップ回路部、１２、１２ａは出力回路部、１３は接地線、１４は出力線、１５はスイッチ回路、１６は電源線、１７は相互接続点、ＣＰ１はコンパレータ、Ｑ１は第１のＰＮＰトランジスタ、Ｑ２は第２のＰＮＰトランジスタ、Ｑ３は第３のＰＮＰトランジスタ、Ｑ４は第１のＮＰＮトランジスタ、Ｑ５は第２のＮＰＮトランジスタ、Ｑ６は第４のＰＮＰトランジスタ、Ｑ７は第３のＮＰＮトランジスタ、Ｑ８は第４のＮＰＮトランジスタ、Ｒ１は第１の抵抗、Ｒ２は第２の抵抗、Ｒ３は第３の抵抗、Ｒ４は第４の抵抗、Ｒ５は第５の抵抗、Ｒ６は第６の抵抗、Ｖccは電源電圧、Ｖbgは出力電圧（バンドギャップ電圧）を示す。

Claims (2)

1. バンドギャップ回路部（１１）と出力回路部（１２ａ）とにより構成されるバンドギャップ基準電圧発生回路（２）であって、
   前記バンドギャップ回路部は、セル面積比が１：Ｎの第１、第２のＰＮＰトランジスタ（Ｑ１、Ｑ２）と、第３のＰＮＰトランジスタ（Ｑ３）と、セル面積が等しい第１、第２のＮＰＮトランジスタ（Ｑ４、Ｑ５）と、第１、第２の抵抗（Ｒ１、Ｒ２）から成り、第１、第２のＰＮＰトランジスタのエミッタは電源線（１６）に共通接続され、ベースは共通接続して第３のＰＮＰトランジスタ（Ｑ３）のエミッタに接続され、第３のＰＮＰトランジスタのコレクタは接地線（１３）に、ベースは第１のＰＮＰトランジスタのコレクタに接続されており、第１、第２のＮＰＮトランジスタはベースが共通に接続され、エミッタ間には第１の抵抗が接続され、第１のＮＰＮトランジスタのコレクタは第１のＰＮＰトランジスタのコレクタに、第２のＮＰＮトランジスタのコレクタは第２のＰＮＰトランジスタのコレクタに接続され、第２の抵抗は第２のＮＰＮトランジスタのエミッタと接地線との間に接続された構成をなしており、
   前記出力回路部は、第４のＰＮＰトランジスタ（Ｑ６）と、第３のＮＰＮトランジスタ（Ｑ７）と、第３の抵抗（Ｒ３）と、第４の抵抗（Ｒ４）と、スイッチ回路（１５）とから成り、第４のＰＮＰトランジスタと第３のＮＰＮトランジスタのベースは共に前記第２のＰＮＰトランジスタのコレクタに接続され、第４のＰＮＰトランジスタのエミッタは第３の抵抗を介して電源線（１６）に接続されコレクタはスイッチ回路を介して接地線（１３）に接続され、第３のＮＰＮトランジスタのコレクタは電源線（１６）に接続されエミッタは前記第２のＮＰＮトランジスタのベースに接続され、第４の抵抗（Ｒ４）は第３のＮＰＮトランジスタのエミッタと接地線との間に接続され該エミッタより出力電圧（Ｖbg）を取り出すように構成されており、
   前記スイッチ回路は、前記電源線（１６）への電源電圧（Ｖcc）の投入開始以後、前記出力電圧が所定電圧以下の場合には前記第４のＰＮＰトランジスタのコレクタと接地線（１３）との間を開放状態に、所定電圧以上では短絡状態に保つように構成されていることを特徴とするバンドギャップ基準電圧発生回路。
2. 前記スイッチ回路（１５）は、前記第４のＰＮＰトランジスタのコレクタと接地線（13）との間に接続した第４のＮＰＮトランジスタ（Ｑ８）と、電源線（１６）と接地線との間に直列に接続した第５、第６の抵抗（Ｒ５、Ｒ６）と、それら抵抗の相互接続点（１７）の電圧を反転入力端子に、前記出力電圧（Ｖbg）を非反転入力端子に受けるコンパレータ（ＣＰ１）と、該コンパレータの出力端子と前記第４のＮＰＮトランジスタのベースとの間に接続した第６の抵抗（Ｒ７）とにより構成されていることを特徴とする請求項１に記載のバンドギャップ基準電圧発生回路。
   
   

Images