CN113778160B - 一种无基准自启动的线性稳压器 - Google Patents

一种无基准自启动的线性稳压器 Download PDF

Info

Publication number
CN113778160B
CN113778160B CN202111072516.3A CN202111072516A CN113778160B CN 113778160 B CN113778160 B CN 113778160B CN 202111072516 A CN202111072516 A CN 202111072516A CN 113778160 B CN113778160 B CN 113778160B
Authority
CN
China
Prior art keywords
current
voltage
pmos
transistor
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111072516.3A
Other languages
English (en)
Other versions
CN113778160A (zh
Inventor
蔡胜凯
董渊
李响
张军
庄健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Indie Microelectronics Technology Co Ltd
Original Assignee
Wuxi Indie Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Indie Microelectronics Technology Co Ltd filed Critical Wuxi Indie Microelectronics Technology Co Ltd
Priority to CN202111072516.3A priority Critical patent/CN113778160B/zh
Publication of CN113778160A publication Critical patent/CN113778160A/zh
Application granted granted Critical
Publication of CN113778160B publication Critical patent/CN113778160B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明公开了一种无基准自启动的线性稳压器，涉及线性稳压器领域，该线性稳压器的工作电源上电时产生偏置电流，偏置电流将自启动电路的输出端VA的电压拉低，继而将P0的栅极的电压拉低而导通，当输出电压升高带动采样输出端的电压升高时，反馈调节电路在采样输出端的作用下驱动P9达到高于偏置电流的稳定电流，使得自启动电路的输出端被拉高使得自启动电路关闭，该线性稳压器可以在没有基准电压的基础上实现自启动并在稳定后关闭，由于无需额外的基准电压产生电路，因此可以简化电路结构，减小芯片面积，提高集成度。

Description

一种无基准自启动的线性稳压器
技术领域
本发明涉及线性稳压器领域，尤其是一种无基准自启动的线性稳压器。
背景技术
在实际的集成电路应用中，很多时候需要把高压电源转换到一个稳定的低压电源，一种比较常见的实现方式是利用LDO(线性稳压器)，且一般LDO会使用PMOS作为功率管来让电路的设计简单，如图1是一种典型的LDO的电路结构，其中采用PMOS管MP0作为功率管。在图1这种结构中，需要一个基准电压产生电路来产生基准电压VREF，这增加了设计难度和芯片的面积，导致成本上升。
发明内容
本发明人针对上述问题及技术需求，提出了一种无基准自启动的线性稳压器，本发明的技术方案如下：
一种无基准自启动的线性稳压器，该线性稳压器包括电压产生电路和自启动电路，在电压产生电路中：PMOS管P0的源极连接工作电源、漏极通过采样电路接地，PMOS管P0的漏极还连接至线性稳压器的电压输出端，采样电路的采样输出端连接反馈调节电路；
偏置电流IB通过第一电流镜连接自启动电路中由t1个PMOS管构成的第一上拉分支并连接至工作电源，第一上拉分支与第一电流镜的公共端作为自启动电路的输出端VA连接二极管D0的阴极，二极管D0的阳极连接至PMOS管P0的栅极；自启动电路中的PMOS管P9的源极连接工作电源、漏极连接自启动电路的输出端VA，PMOS管P9的栅极连接反馈调节电路；
工作电源上电时产生偏置电流IB，偏置电流IB将自启动电路的输出端VA的电压拉低至VDD-t1×VGS，继而将PMOS管P0的栅极的电压拉至VDD-t1×VGS+VD0而导通，VGS为每个PMOS管的栅源电压，VD0是二极管D0的正向导通压降，VDD是工作电源的电压；
线性稳压器的电压输出端的输出电压升高带动采样输出端的电压升高，直至反馈调节电路在采样输出端的作用下驱动PMOS管P9达到高于偏置电流IB的稳定电流，自启动电路的输出端VA被拉高使得自启动电路关闭。
其进一步的技术方案为，在反馈调节电路中，尺寸相同的PMOS管P1和PMOS管P2连接形成电流镜结构，PMOS管P1的源极与PMOS管P2的源极相连并连接工作电源，PMOS管P1的栅极与PMOS管P2的栅极相连并连接PMOS管P1的漏极，PMOS管P1的漏极连接至三极管Q0的集电极，三极管Q0的发射极接地，三极管Q0的基极与三极管Q1的基极相连，三极管Q1的发射极通过电阻R3接地，三极管Q1的集电极连接至PMOS管P2的漏极；三极管Q2的发射极接地，三极管Q2的集电极与基极相连并连接三极管Q0的基极以及采样输出端；PMOS管P2的漏极连接二极管D0的阳极以及PMOS管P0的栅极，PMOS管P1的漏极连接PMOS管P9的栅极；
三极管Q0与三极管Q2的尺寸相同，三极管Q0与三极管Q1的尺寸比例为1：N，当电压输出端的电压升高带动采样输出端的电压升高至超过三极管的开启电压时，三极管Q0、Q1和Q2均导通，PMOS管P9镜像PMOS管P1的电流且稳定电流为I＝(Vt*ln N)/R3，其中，Vt为热电压。
其进一步的技术方案为，采样电路包括电阻R1和电阻R0，PMOS管P0的漏极依次通过电阻R1和电阻R0接地，电阻R1和电阻R0的公共端作为采样输出端，则线性稳压器的电压输出端的输出电压为Vout＝Vt*ln N*(R1/R3)+Vbe2(1+R1/R0)，Vbe2为电阻R0两端的电压，线性稳压器的输出电压与电阻R0、R1和R3相关，输出电压的温度系数与电阻R0、R1和R3相关。
其进一步的技术方案为，在自启动电路中，第一上拉分支包括三个PMOS管P6、P7和P8，PMOS管P6的源极连接工作电源，PMOS管P6的漏极与栅极相连并连接PMOS管P7的源极，PMOS管P7的漏极与栅极相连并连接PMOS管P8的源极，PMOS管P8的漏极与栅极相连并连接至自启动电路的输出端；
第一电流镜包括尺寸相同的NMOS管N1和NMOS管N3，NMOS管N1的栅极与NMOS管N3的栅极相连并连接NMOS管N1的漏极以及偏置电流IB，NMOS管N1的源极接地，NMOS管N3的源极接地，NMOS管N3的漏极连接至第一上拉分支。
其进一步的技术方案为，线性稳压器还包括限流保护电路，NMOS管N0的漏极连接工作电源、源极连接PMOS管P0的栅极，限流保护电路的输出端VB连接NMOS管N0的栅极，限流保护电路还感应PMOS管P0上的输出电流；
偏置电流IB通过第二电流镜连接限流保护电路提供电流阈值，限流保护电路在输出电流大于电流阈值时通过输出端驱动NMOS管N0导通、将PMOS管P0的栅极电压拉高，使得输出电流降低直至等于电流阈值。
其进一步的技术方案为，偏置电流IB通过第二电流镜连接限流保护电路中由t2个PMOS管构成的第二上拉分支并连接至工作电源，PMOS管P3的源极连接工作电源，PMOS管P3的栅极连接PMOS管P0的栅极并镜像检测输出电流，第二上拉分支与第二电流镜的公共端连接PMOS管P3的漏极并作为限流保护电路的输出端；
当PMOS管P0的输出电流大于电流阈值时，PMOS管P3将限流保护电路的输出端的电压从VDD-t2×VGS拉升至VDD驱动NMOS管N0导通。
其进一步的技术方案为，输出电流的电流阈值Iloadmax＝m×n×IB，其中，IB是偏置电流的电流值，m是PMOS管P0与PMOS管P3的尺寸之比，n是第二电流镜中输出电流与输入电流之比。
其进一步的技术方案为，在限流保护电路中，第二上拉分支包括两个PMOS管P4和P5，PMOS管P4的源极连接工作电源，PMOS管P4的漏极与栅极相连并连接PMOS管P5的源极，PMOS管P5的漏极与栅极相连并连接至限流保护电路的输出端；
第二电流镜包括尺寸比例为1：n的NMOS管N1和NMOS管N2，NMOS管N1的栅极与NMOS管N2的栅极相连并连接NMOS管N1的漏极以及偏置电流IB，NMOS管N1的源极接地，NMOS管N2的源极接地，NMOS管N2的漏极连接至第二上拉分支。
其进一步的技术方案为，电压产生电路、自启动电路和限流保护电路中分别连接有高压管，各个高压管的栅极分别受控于工作电源上电时产生的低压偏置Vbias。
本发明的有益技术效果是：
本申请公开了一种无基准自启动的线性稳压器，该线性稳压器内置的自启动电路可以在没有基准电压的基础上启动，并在稳定后关闭，由于无需额外的基准电压产生电路，因此可以简化电路结构，减小芯片面积，提高集成度。
该线性稳压器还内置限流保护电路，可以在电路快速上电或快速短路时，极快的将输出电流限制在电流阈值内，可以精确的限制LDO的最大输出电流，保护芯片的安全。且该电流阈值可以通过器件尺寸设置，灵活度较高。高压管的设置可以实现耐压，使得该线性稳压器可以用于高压场景下。
附图说明
图1是现有的线性稳压器的结构示意图。
图2是本申请的无基准自启动的线性稳压器的结构示意图。
具体实施方式
下面结合附图对本发明的具体实施方式做进一步说明。
本申请公开了一种无基准自启动的线性稳压器，如图2所示，线性稳压器包括电压产生电路和自启动电路，在电压产生电路中：PMOS管P0的源极连接工作电源VDD、漏极通过采样电路接地。PMOS管P0的漏极还连接至线性稳压器的电压输出端Vout。
采样电路的采样输出端VFB连接反馈调节电路。具体的，采样电路包括电阻R1和电阻R0，PMOS管P0的漏极依次通过电阻R1和电阻R0接地，电阻R1和电阻R0的公共端作为采样输出端。
偏置电流IB通过第一电流镜连接自启动电路中由t1个PMOS管构成的第一上拉分支并连接至工作电源VDD，第一上拉分支与第一电流镜的公共端作为自启动电路的输出端VA连接二极管D0的阴极，二极管D0的阳极连接至PMOS管P0的栅极。自启动电路中的PMOS管P9的源极连接工作电源VDD、漏极连接自启动电路的输出端VA。P9的栅极连接反馈调节电路。
工作电源VDD上电时产生偏置电流IB，偏置电流IB将自启动电路的输出端VA的电压拉低至VDD-t1×VGS，继而将PMOS管P0的栅极的电压拉至VDD-t1×VGS+VD0而导通，VGS为每个PMOS管的栅源电压，VD0是二极管D0的正向导通压降，VDD是工作电源的电压。
具体的，在自启动电路中，第一上拉分支包括三个PMOS管P6、P7和P8，PMOS管P6的源极连接工作电源VDD，PMOS管P6的漏极与栅极相连并连接PMOS管P7的源极，PMOS管P7的漏极与栅极相连并连接PMOS管P8的源极，PMOS管P8的漏极与栅极相连并连接至自启动电路的输出端VA。
第一电流镜包括尺寸相同的NMOS管N1和NMOS管N3，NMOS管N1的栅极与NMOS管N3的栅极相连并连接NMOS管N1的漏极以及偏置电流IB，NMOS管N1的源极接地，NMOS管N3的源极接地，NMOS管N3的漏极连接至第一上拉分支。VDD上电启动时产生偏置电流IB，偏置电流IB流过NMOS管N1，NMOS管N3镜像N1的电流，述自启动电路的输出端VA的电压被拉低至VDD-3VGS，继而将PMOS管P0的栅极的电压拉至VDD-3VGS+VD0而导通。
PMOS管P0导通后，线性稳压器的电压输出端Vout的输出电压开始上升，电压输出端Vout的输出电压升高带动采样输出端VFB的电压升高，直至反馈调节电路在采样输出端VFB的作用下驱动PMOS管P9达到高于偏置电流IB的稳定电流，自启动电路的输出端VA被拉高至靠近VDD使得自启动电路关闭。
在反馈调节电路中，尺寸相同的PMOS管P1和PMOS管P2连接形成电流镜结构，PMOS管P1的源极与PMOS管P2的源极相连并连接工作电源VDD，PMOS管P1的栅极与PMOS管P2的栅极相连并连接PMOS管P1的漏极。PMOS管P1的漏极连接至三极管Q0的集电极，三极管Q0的发射极接地，三极管Q0的基极与三极管Q1的基极相连，三极管Q1的发射极通过电阻R3接地，三极管Q1的集电极连接至PMOS管P2的漏极。三极管Q2的发射极接地，三极管Q2的集电极与基极相连并连接三极管Q0的基极以及采样输出端；PMOS管P2的漏极连接二极管D0的阳极以及PMOS管P0的栅极，PMOS管P1的漏极连接PMOS管P9的栅极。
三极管Q0与三极管Q1的尺寸比例为1：N，PMOS管P1和P2的尺寸相同，因此三极管Q0与三极管Q1的电流相同，I＝(Vt*ln N)/R3，其中，Vt为热电压。三极管Q0与三极管Q2的尺寸相同，因此流过Q2的电流也是I＝(Vt*ln N)/R3。当电压输出端Vout的电压升高带动采样输出端VFB的电压升高至超过三极管的开启电压Vbe时，三极管Q0、Q1和Q2均导通，PMOS管P9镜像PMOS管P1的电流且稳定电流为I＝(Vt*ln N)/R3。设计中保证PMOS管P9的稳定电流I＝(Vt*ln N)/R3大于偏置电流IB，那么VA会被拉高至接近VDD，启动电路关闭，最终该线性稳压器的电压输出端Vout的输出电压稳定为Vout＝Vt*ln N*(R1/R3)+Vbe2(1+R1/R0)，Vbe2为电阻R0两端的电压。其中，Vt*ln N*(R1/R3)为正温度系数的电压，Vbe2(1+R1/R0)为负温度系数的电压，通过调节R0、R1和R3可以调节Vout的大小以及Vout的温度系数，也即线性稳压器的输出电压与电阻R0、R1和R3相关，输出电压的温度系数与电阻R0、R1和R3相关。
当电源快速上电或输出Iload突然短路时，如果不限制线性稳压器的输出电流，PMOS管P0会出现达到安培级的大电流产生极大热量，这可能会烧坏P0，甚至输出电压Vout会出现过冲现象烧坏下游的电子元件。因此本申请的线性稳压器中还包括限流保护电路。NMOS管N0的漏极连接工作电源VDD、源极连接PMOS管P0的栅极，限流保护电路的输出端VB连接NMOS管N0的栅极，限流保护电路还感应PMOS管P0上的输出电流Iload。
偏置电流IB通过第二电流镜连接限流保护电路提供电流阈值，限流保护电路在输出电流Iload大于电流阈值时通过输出端驱动NMOS管N0导通、将PMOS管P0的栅极电压拉高，使得输出电流Iload降低直至等于电流阈值。
偏置电流IB通过第二电流镜连接限流保护电路中由t2个PMOS管构成的第二上拉分支并连接至工作电源VDD，PMOS管P3的源极连接工作电源VDD。PMOS管P3的栅极连接PMOS管P0的栅极并镜像检测输出电流Iload。第二上拉分支与第二电流镜的公共端连接PMOS管P3的漏极并作为限流保护电路的输出端VB。当PMOS管P0的输出电流Iload大于电流阈值时，PMOS管P3将限流保护电路的输出端VB的电压从VDD-t2×VGS拉升至VDD驱动NMOS管N0导通，NMOS管N0又拉高PMOS管P0的栅极VG的电压，从而减小P0的VGS，限制输出电流Iload。
在限流保护电路中，第二上拉分支包括两个PMOS管P4和P5，PMOS管P4的源极连接工作电源VDD，PMOS管P4的漏极与栅极相连并连接PMOS管P5的源极，PMOS管P5的漏极与栅极相连并连接至限流保护电路的输出端VB。第二电流镜包括尺寸比例为1：n的NMOS管N1和NMOS管N2，NMOS管N1的栅极与NMOS管N2的栅极相连并连接NMOS管N1的漏极以及偏置电流IB，NMOS管N1的源极接地，NMOS管N2的源极接地，NMOS管N2的漏极连接至第二上拉分支。
PMOS管P4和P5的加入可以使得电路在正常工作情况下限流保护电路的输出端VB的电压为VDD-t2×VGS＝VDD-2×VGS，这接近VDD的电压，因此当出现快速上电或短路时，PMOS管P3的电流大于N2的电流时，可以更快的将VB节点的电压拉至VDD，加快了限流的响应速度。
且由此可以得到，输出电流Iload的电流阈值Iloadmax＝m×n×IB，其中，IB是偏置电流IB的电流值，m是PMOS管P0与PMOS管P3的尺寸之比，n是第二电流镜中输出电流与输入电流之比，因此通过改变m、n或者IB的大小可以灵活的改变输出电流的电流阈值。
另外，电压产生电路、自启动电路和限流保护电路中分别连接有高压管，各个高压管的栅极分别受控于工作电源上电时产生的低压偏置Vbias，由此使得该线性稳压器可以用于高压场景下。具体的，如图2所示，在电压产生电路中，PMOS管P1与三极管Q0之间连接高压管NHV3，PMOS管P2与三极管Q1之间连接高压管NHV4。在自启动电路中，第一上拉分支与第一电流镜之间连接高压管NHV2，具体的，也即PMOS管P8与NMOS管N3之间连接高压管NHV2。在限流保护电路中，第二上拉分支与第二电流镜之间连接高压管NHV1，具体的，也即PMOS管P5与NMOS管N2之间连接高压管NHV1。
以上的仅是本申请的优选实施方式，本发明不限于以上实施例。可以理解，本领域技术人员在不脱离本发明的精神和构思的前提下直接导出或联想到的其他改进和变化，均应认为包含在本发明的保护范围之内。

Claims (9)

1.一种无基准自启动的线性稳压器，其特征在于，所述线性稳压器包括电压产生电路和自启动电路，在所述电压产生电路中：PMOS管P0的源极连接工作电源、漏极通过采样电路接地，PMOS管P0的漏极还连接至所述线性稳压器的电压输出端，所述采样电路的采样输出端连接反馈调节电路；
偏置电流IB通过第一电流镜连接所述自启动电路中由t1个PMOS管构成的第一上拉分支并连接至工作电源，所述第一上拉分支与所述第一电流镜的公共端作为所述自启动电路的输出端VA连接二极管D0的阴极，所述二极管D0的阳极连接至PMOS管P0的栅极；所述自启动电路中的PMOS管P9的源极连接所述工作电源、漏极连接所述自启动电路的输出端VA，PMOS管P9的栅极连接所述反馈调节电路；
所述工作电源上电时产生所述偏置电流IB，所述偏置电流IB将所述自启动电路的输出端VA的电压拉低至VDD-t1×VGS，继而将PMOS管P0的栅极的电压拉至VDD-t1×VGS+VD0而导通，VGS为每个PMOS管的栅源电压，VD0是二极管D0的正向导通压降，VDD是所述工作电源的电压；
所述线性稳压器的电压输出端的输出电压升高带动所述采样输出端的电压升高，直至所述反馈调节电路在所述采样输出端的作用下驱动PMOS管P9达到高于所述偏置电流IB的稳定电流，所述自启动电路的输出端VA被拉高使得所述自启动电路关闭。
2.根据权利要求1所述的线性稳压器，其特征在于，在所述反馈调节电路中，尺寸相同的PMOS管P1和PMOS管P2连接形成电流镜结构，PMOS管P1的源极与PMOS管P2的源极相连并连接所述工作电源，PMOS管P1的栅极与PMOS管P2的栅极相连并连接PMOS管P1的漏极，PMOS管P1的漏极连接至三极管Q0的集电极，三极管Q0的发射极接地，三极管Q0的基极与三极管Q1的基极相连，三极管Q1的发射极通过电阻R3接地，三极管Q1的集电极连接至PMOS管P2的漏极；三极管Q2的发射极接地，三极管Q2的集电极与基极相连并连接三极管Q0的基极以及所述采样输出端；PMOS管P2的漏极连接所述二极管D0的阳极以及PMOS管P0的栅极，PMOS管P1的漏极连接PMOS管P9的栅极；
三极管Q0与三极管Q2的尺寸相同，三极管Q0与三极管Q1的尺寸比例为1：N，当电压输出端的电压升高带动所述采样输出端的电压升高至超过三极管的开启电压时，三极管Q0、Q1和Q2均导通，PMOS管P9镜像PMOS管P1的电流且稳定电流为I＝(Vt*lnN)/R3，其中，Vt为热电压。
3.根据权利要求2所述的线性稳压器，其特征在于，所述采样电路包括电阻R1和电阻R0，PMOS管P0的漏极依次通过电阻R1和电阻R0接地，所述电阻R1和电阻R0的公共端作为所述采样输出端，则所述线性稳压器的电压输出端的输出电压为Vout＝Vt*lnN*(R1/R3)+Vbe2(1+R1/R0)，Vbe2为电阻R0两端的电压，所述线性稳压器的输出电压与电阻R0、R1和R3相关，输出电压的温度系数与电阻R0、R1和R3相关。
4.根据权利要求1所述的线性稳压器，其特征在于，在所述自启动电路中，所述第一上拉分支包括三个PMOS管P6、P7和P8，PMOS管P6的源极连接所述工作电源，PMOS管P6的漏极与栅极相连并连接PMOS管P7的源极，PMOS管P7的漏极与栅极相连并连接PMOS管P8的源极，PMOS管P8的漏极与栅极相连并连接至所述自启动电路的输出端；
所述第一电流镜包括尺寸相同的NMOS管N1和NMOS管N3，NMOS管N1的栅极与NMOS管N3的栅极相连并连接NMOS管N1的漏极以及偏置电流IB，NMOS管N1的源极接地，NMOS管N3的源极接地，NMOS管N3的漏极连接至所述第一上拉分支。
5.根据权利要求1-4任一所述的线性稳压器，其特征在于，所述线性稳压器还包括限流保护电路，NMOS管N0的漏极连接所述工作电源、源极连接PMOS管P0的栅极，所述限流保护电路的输出端VB连接所述NMOS管N0的栅极，所述限流保护电路还感应PMOS管P0上的输出电流；
所述偏置电流IB通过第二电流镜连接所述限流保护电路提供电流阈值，所述限流保护电路在所述输出电流大于所述电流阈值时通过输出端驱动NMOS管N0导通、将所述PMOS管P0的栅极电压拉高，使得所述输出电流降低直至等于所述电流阈值。
6.根据权利要求5所述的线性稳压器，其特征在于，所述偏置电流IB通过第二电流镜连接所述限流保护电路中由t2个PMOS管构成的第二上拉分支并连接至所述工作电源，PMOS管P3的源极连接所述工作电源，PMOS管P3的栅极连接PMOS管P0的栅极并镜像检测所述输出电流，所述第二上拉分支与所述第二电流镜的公共端连接PMOS管P3的漏极并作为所述限流保护电路的输出端；
当PMOS管P0的输出电流大于所述电流阈值时，PMOS管P3将所述限流保护电路的输出端的电压从VDD-t2×VGS拉升至VDD驱动NMOS管N0导通。
7.根据权利要求6所述的线性稳压器，其特征在于，所述输出电流的电流阈值Iloadmax＝m×n×IB，其中，IB是所述偏置电流的电流值，m是PMOS管P0与PMOS管P3的尺寸之比，n是所述第二电流镜中输出电流与输入电流之比。
8.根据权利要求6所述的线性稳压器，其特征在于，在所述限流保护电路中，所述第二上拉分支包括两个PMOS管P4和P5，PMOS管P4的源极连接所述工作电源，PMOS管P4的漏极与栅极相连并连接PMOS管P5的源极，PMOS管P5的漏极与栅极相连并连接至所述限流保护电路的输出端；
所述第二电流镜包括尺寸比例为1：n的NMOS管N1和NMOS管N2，NMOS管N1的栅极与NMOS管N2的栅极相连并连接NMOS管N1的漏极以及偏置电流IB，NMOS管N1的源极接地，NMOS管N2的源极接地，NMOS管N2的漏极连接至所述第二上拉分支。
9.根据权利要求5所述的线性稳压器，其特征在于，所述电压产生电路、所述自启动电路和所述限流保护电路中分别连接有高压管，各个高压管的栅极分别受控于所述工作电源上电时产生的低压偏置Vbias。
CN202111072516.3A 2021-09-14 2021-09-14 一种无基准自启动的线性稳压器 Active CN113778160B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111072516.3A CN113778160B (zh) 2021-09-14 2021-09-14 一种无基准自启动的线性稳压器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111072516.3A CN113778160B (zh) 2021-09-14 2021-09-14 一种无基准自启动的线性稳压器

Publications (2)

Publication Number Publication Date
CN113778160A CN113778160A (zh) 2021-12-10
CN113778160B true CN113778160B (zh) 2022-08-23

Family

ID=78843427

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111072516.3A Active CN113778160B (zh) 2021-09-14 2021-09-14 一种无基准自启动的线性稳压器

Country Status (1)

Country Link
CN (1) CN113778160B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117148909B (zh) * 2023-10-27 2023-12-26 无锡英迪芯微电子科技股份有限公司 线性稳压器的短路保护电路及线性稳压器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170099011A1 (en) * 2015-10-02 2017-04-06 Advanced Charging Technologies, LLC Electrical circuit for delivering power to consumer electronic devices
CN106774595A (zh) * 2017-01-09 2017-05-31 电子科技大学 一种用于低压差线性稳压器的过流保护电路
CN210691138U (zh) * 2019-12-19 2020-06-05 江苏悦腾半导体科技有限公司 线性稳压器电路
CN113342104A (zh) * 2021-06-02 2021-09-03 南京微盟电子有限公司 一种双节锂电保护芯片的带隙基准电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170099011A1 (en) * 2015-10-02 2017-04-06 Advanced Charging Technologies, LLC Electrical circuit for delivering power to consumer electronic devices
CN106774595A (zh) * 2017-01-09 2017-05-31 电子科技大学 一种用于低压差线性稳压器的过流保护电路
CN210691138U (zh) * 2019-12-19 2020-06-05 江苏悦腾半导体科技有限公司 线性稳压器电路
CN113342104A (zh) * 2021-06-02 2021-09-03 南京微盟电子有限公司 一种双节锂电保护芯片的带隙基准电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
一种适用于DDR内存驱动的LDO芯片设计;蔡胜凯等;《电子与封装》;20180430;第18卷(第4期);第13-17页 *

Also Published As

Publication number Publication date
CN113778160A (zh) 2021-12-10

Similar Documents

Publication Publication Date Title
JP5353548B2 (ja) バンドギャップレファレンス回路
JP5516320B2 (ja) レギュレータ用半導体集積回路
EP2952996B1 (en) A current sink stage for LDO
US20100289472A1 (en) Low dropout voltage regulator with low quiescent current
US9671804B2 (en) Leakage reduction technique for low voltage LDOs
CN109656299B (zh) Ldo电路
JP5631918B2 (ja) 過電流保護回路、および、電力供給装置
JP2019135610A (ja) 過電流制限回路、過電流制限方法及び電源回路
CN109164865B (zh) 一种过冲保护电路、线性稳压器及电源模块
CN113778160B (zh) 一种无基准自启动的线性稳压器
JP2005250664A (ja) 電圧レギュレータ
JP5885683B2 (ja) 降圧レギュレータ
US10423188B1 (en) Voltage generating circuit for improving stability of bandgap voltage generator
JP4374388B2 (ja) 電圧制御回路
JP5767855B2 (ja) レギュレータ回路
CN113031694B (zh) 一种低功耗的低压差线性稳压器及其控制电路
TWI342474B (en) Voltage regulator
CN109683655B (zh) 瞬态增强的ldo电路
CN110888487B (zh) 一种低压差线性稳压器及电子设备
US20200356126A1 (en) Regulator with reduced power consumption using clamp circuit
JP2011118865A (ja) 過電流保護回路及び定電圧電源回路
US10579082B2 (en) Temperature dependent current limit control for fast-charging and safe operating area (SOA) protection
CN110658880B (zh) 低压降电压稳压器
US8872490B2 (en) Voltage regulator
JP2021099734A (ja) 定電圧発生回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant