CN111052393A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN111052393A
CN111052393A CN201980003778.9A CN201980003778A CN111052393A CN 111052393 A CN111052393 A CN 111052393A CN 201980003778 A CN201980003778 A CN 201980003778A CN 111052393 A CN111052393 A CN 111052393A
Authority
CN
China
Prior art keywords
region
contact
semiconductor substrate
mesa
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980003778.9A
Other languages
English (en)
Other versions
CN111052393B (zh
Inventor
原田祐一
高桥美咲
横山浩大
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN111052393A publication Critical patent/CN111052393A/zh
Application granted granted Critical
Publication of CN111052393B publication Critical patent/CN111052393B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0635—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors and diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

在RC‑IGBT中，期望防止FWD区域中的耐破坏量降低。提供一种半导体装置，具有：第1导电型的阳极区，其在二极管区设置于半导体基板中；第2导电型的漂移区，其至少设置于二极管区，在半导体基板中位于比阳极区靠近下方的位置；第2导电型的蓄积区，其至少设置于二极管区，在半导体基板的深度方向上位于阳极区与漂移区之间；以及绝缘膜，其具有沿第1方向延伸的多个接触部，且设置于半导体基板的上表面上，多个接触部包含设置于二极管区的第1接触部，第1接触部在第1接触部的在第1方向上的端部具有与蓄积区在深度方向上不重叠的第1非重叠区。

Description

半导体装置
技术领域
本发明涉及半导体装置。
背景技术
已知在1个半导体基板具有IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极型晶体管)区域和FWD(Free Wheeling Diode：续流二极管)区域的反向导通型IGBT(Reverse Conducting IGBT。以下记载为RC-IGBT)(例如，参照专利文献1～8)。
现有技术文献
专利文献
专利文献1：国际公开2017/155122号公报
专利文献2：国际公开2016/098199号公报
专利文献3：日本特开2017-135255号公报
专利文献4：日本特开2017-103400号公报
专利文献5：日本特开2016-197678号公报
专利文献6：日本特开2011-243694号公报
专利文献7：日本国际公开2017/141998号公报
专利文献8：日本特开2017-28244号公报
发明内容
技术问题
在RC-IGBT中，期望防止FWD区域中的耐破坏量降低。
技术方案
在本发明的第1方式中，提供在1个半导体基板具有晶体管区和二极管区的半导体装置。半导体装置可以具有第1导电型的阳极区、第2导电型的漂移区、第2导电型的蓄积区和绝缘膜。阳极区在二极管区可以设置于半导体基板中。漂移区可以至少设置于二极管区。漂移区在半导体基板中可以位于比阳极区靠近下方的位置。蓄积区可以至少设置于二极管区。蓄积区在半导体基板的深度方向上可以位于阳极区与漂移区之间。绝缘膜可以具有沿第1方向延伸的多个接触部。绝缘膜可以设置于半导体基板的上表面上。多个接触部可以包含设置于二极管区的第1接触部。第1接触部可以具有第1非重叠区。第1非重叠区可以是第1方向上的第1接触部的端部与蓄积区在深度方向上不重叠的区域。
半导体装置还可以具备第1导电型的基区和漂移区。基区在晶体管区可以设置于半导体基板中。漂移区可以设置于晶体管区。漂移区在半导体基板中可以位于比基区更靠下方的位置。蓄积区还可以设置于晶体管区。蓄积区在半导体基板的深度方向上可以位于基区与漂移区之间。多个接触部可以包含设置于晶体管区的第2接触部。第2接触部可以具有第2非重叠区。第2非重叠区可以是第1方向上的第2接触部的端部与蓄积区在深度方向上不重叠的区域。
在第1方向上，第1非重叠区的长度与第2非重叠区的长度可以不同。第1非重叠区的第1方向上的长度可以比第2非重叠区的第1方向上的长度大。多个晶体管区可以具有内侧晶体管区。内侧晶体管区可以被二极管区夹持第2方向的两侧。内侧晶体管区中的蓄积区的第1方向上的端部可以比第2接触部的第1方向上的端部更靠半导体基板的外周端部。
半导体装置可以具有有源区。有源区可以包含多个晶体管区和多个二极管区。多个晶体管区可以分别是位于第2方向的端部的外侧晶体管区。第2方向可以是与第1方向正交的方向。多个接触部可以包含多个第2接触部。多个第2接触部可以设置于外侧晶体管区。多个第2接触部可以分别具有第2非重叠区。第2非重叠区可以是第1方向上的第2接触部的端部与蓄积区不重叠的区域。在第2方向上的端部处的外侧晶体管区中，第1方向上的第2非重叠区的长度可以在第2方向上越靠近半导体基板的外周端部就越长。
多个第2接触部中的在第2方向上最靠近半导体基板的外周端部的整个第2接触部可以与蓄积区不重叠。
二极管区可以具有多个虚设沟槽部和多个第1台面区。多个虚设沟槽部可以沿第1方向延伸。多个虚设沟槽部可以在第2方向上排列。第2方向可以与第1方向正交。多个第1台面区可以位于多个虚设沟槽部中的第2方向上相邻的各2个虚设沟槽部之间。多个第1台面区可以是半导体基板的一部分。多个第1台面区中的至少1个第1台面区可以在第1接触部的第1方向上的端部与至少1个第1台面区重叠的位置处不具有第1导电型的接触区。接触区可以具有比阳极区高的第1导电型的掺杂浓度。接触区可以与第1接触部连接。
晶体管区可以具有多个沟槽部和多个第2台面区。多个沟槽部可以沿第1方向延伸。多个沟槽部可以在第2方向上排列。第2方向可以与第1方向正交。多个第2台面区可以位于多个沟槽部中的在第2方向上相邻的各2个沟槽部之间。多个第2台面区可以是半导体基板的一部分。多个第2台面区中的至少1个第2台面区可以在多个接触部中的设置于晶体管区的第2接触部的第1方向上的端部与至少1个第2台面区重叠的位置处具有接触区。
多个第2台面区可以包含边界台面区。边界台面区在第2方向上可以与二极管区相邻。边界台面区可以不具有接触区。边界台面区可以具有第1导电型的基区。基区的第1导电型的掺杂浓度可以比接触区的第1导电型的掺杂浓度低。
多个第1台面区中的与晶体管区相邻的第1台面区可以在第1接触部的第1方向上的端部与第1台面区重叠的位置处具有接触区。多个第1台面区中的与晶体管区不相邻的至少1个第1台面区在第1接触部的第1方向上的端部与第1台面区重叠的位置处可以不具有接触区。
晶体管区可以具有第2导电型的集电区。集电区可以设置于半导体基板的下表面侧。二极管区可以具有第1导电型的阴极区。阴极区可以设置于半导体基板的下表面侧。下表面侧边界在第2方向上可以比上表面侧边界更位于二极管区一侧。下表面侧边界可以是集电区与阴极区的边界。第2方向可以与第1方向正交。上表面侧边界可以是半导体基板的上表面侧的晶体管区与二极管区的边界。
阴极区的第1后退长度可以是阴极区的第2后退长度以上。阴极区的第1后退长度可以是从下表面侧边界到上表面侧边界为止的第2方向上的长度。阴极区的第2后退长度可以是从半导体基板的外周端部到最靠近外周端部的阴极区的端部为止的第1方向上的长度。
应予说明，上述发明内容未列举本发明的所有必要特征。另外，这些特征群的子组合也另外能够成为发明。
附图说明
图1是表示半导体装置200的上表面的示意图。
图2是第1实施方式中的图1的区域A的放大图。
图3是表示图2中的A-A截面的图。
图4是表示图2中的B-B截面的图。
图5是表示图2中的C-C截面的图。
图6是表示图2中的D-D截面的图。
图7是表示图1中的E-E截面的图。
图8是第1变形例中的环状栅极流道部112附近的上表面放大图。
图9是第1变形例中的延伸栅极流道部114附近的上表面放大图。
图10是表示寿命控制区26的深度方向上的复合中心的浓度分布的图。
图11是表示FWD区域70的反向恢复时的耐破坏量相对于第1距离L1的图。
图12的(a)～图12的(d)是表示接触部54与蓄积区16的位置关系的图。
图13是图1中的区域B的放大图。
图14是第2实施方式中的图1的区域A的放大图。
图15是表示FWD区域70中的阳极-阴极间电压(VAK)和电流(IF)的时间变化的模拟结果。
图16是第3实施方式中的图1的区域A的放大图。
图17是第4实施方式中的图1的区域A的放大图。
符号说明
10··半导体基板，12··发射区，13··阳极区，14··基区，15··接触区，16··蓄积区，17··阱区，18··漂移区，19··端部，20··缓冲区，22··集电区，24··集电极，26··寿命控制区，27，28··连接层，30··虚设沟槽部，32··虚设沟槽绝缘膜，33··虚设沟槽导电部，34··虚设沟槽，36··绝缘膜，38··层间绝缘膜，40··栅极沟槽部，42··栅极绝缘膜，43··栅极导电部，44··栅极沟槽，46··栅极流道层，47··接触部，48··栅极金属层，50··发射极，52、53、54··接触部，55··端部，56··非重叠区，58··重叠区，60··台面区，61··边界台面区，62··上表面，64··下表面，66··外周端部，70··FWD区域，72··阴极区，74··上表面侧边界，80··IGBT区域，82··下表面侧边界，92··端部，94··端部，96··底部，98··端部，100··有源区，110··栅极流道部，112··环状栅极流道部，114··延伸栅极流道部，120··栅极焊盘部，130··边缘终端区，200··半导体装置
具体实施方式
以下，通过发明的实施方式说明本发明，但以下的实施方式不限定权利要求所涉及的发明。另外，实施方式中说明的特征的所有组合并不限定为发明的解决方案所必须的。
在本说明书中，将与半导体基板10的深度方向平行的方向上的一侧称为“上”，将另一侧称为“下”。另外，在本说明书中，将基板、区域、层或其他部件的2个主要的面中的一个面称为上表面，将另一个面称为下表面。“上”和“下”的方向不限于重力方向、或将半导体装置安装于布线基板等时的安装方向。
图1是表示半导体装置200的上表面的示意图。本例的半导体装置200是在1个半导体基板10具有IGBT区80和FWD区70的RC-IGBT。应予说明，IGBT区80是晶体管区的一个例子，FWD区70是二极管区的一个例子。本例的半导体基板10在俯视时具有大致矩形形状。本例的半导体基板10在Z轴正向的端部具有与X-Y平面平行的上表面(一个主面)，在Z轴负向的端部具有与X-Y平面平行的下表面(另一个主面)。
在本例中，X轴与Y轴彼此正交，Z轴与X-Y平面正交。X轴、Y轴和Z轴构成所谓的右手系。在本例中，Y轴方向是第1方向的一个例子，X轴方向是第2方向的一个例子。Z轴方向与半导体基板10的深度方向平行。
本例的半导体装置200具有有源区100、栅极流道部110、栅极焊盘部120和边缘终端区130。本例的栅极流道部110包含环状栅极流道部112和延伸栅极流道部114。本例的环状栅极流道部112与呈圆角的矩形形状对应。环状栅极流道部112可以在X-Y平面包围多个IGBT区80和多个FWD区70。本例的环状栅极流道部112包围多个IGBT区80和多个FWD区70整个的外周。
延伸栅极流道部114在Y轴方向上可以设置于彼此相邻的至少2个IGBT区80之间。本例的延伸栅极流道部114穿过在Y轴方向上相邻的IGBT区80之间和在Y轴方向上相邻的FWD区70之间而沿X轴方向延伸。本例的延伸栅极流道部114从矩形环状的环状栅极流道部112的与Y轴方向平行的一边延伸到相对于该一边在X轴方向上对置的另一边。
栅极流道部110可以具有栅极流道层和位于该栅极流道层上的栅极金属层。栅极流道层和栅极金属层可以在预定的接触部相互电连接。另外，栅极流道部110可以与栅极焊盘部120电连接。
栅极流道部110可以具有将从栅极焊盘部120传递的控制信号(例如，栅极电位)供给到IGBT区80的功能。可以通过键合线等将栅极焊盘部120与导线连接。可以从外部端子通过该导线将控制信号输入到栅极焊盘部120。栅极焊盘部120也可以与栅极流道部110同样地具有栅极流道层与栅极金属层的层叠结构。本例的栅极焊盘部120以切割X轴方向上的中央位置的IGBT区80的一部分的方式设置。
本例的有源区100是设置于栅极流道部110的内侧的区域。本例的有源区100具有第1有源区100-1和第2有源区100-2。第1有源区100-1被环状栅极流道部112的Y轴正向的一半和延伸栅极流道部114包围。与此相对，第2有源区100-2被环状栅极流道部112的Y轴负向的一半、栅极焊盘部120和延伸栅极流道部114包围。应予说明，有源区100可以是除了设置有延伸栅极流道部114的范围以外的范围，与设置有发射极50的X-Y平面的范围对应。在图1中，用虚线示出设置有发射极50的X-Y平面的范围。
在本例中，第1有源区100-1和第2有源区100-2分别包含多个IGBT区80和多个FWD区70。多个IGBT区80可以在X轴方向上以相互分离的方式设置。在本例中，3个IGBT区80在X轴方向上以预定间隔分离地设置。另外，在第1有源区100-1和第2有源区100-2，分别在X轴方向的两端部不设置FWD区70而是设置IGBT区80-L和IGBT区80-R。此外，在X轴方向的中央部设置有被FWD区70夹着X轴方向的两侧的IGBT区80-C。应予说明，IGBT区80-L和80-R是外侧晶体管区的一个例子，IGBT区80-C是内侧晶体管区的一个例子。
在本例中，1个FWD区70在X轴方向上相邻的2个IGBT区80之间，以分别与该2个IGBT区80接触的方式设置。因此，在有源区100中，FWD区70的数量可以比IGBT区80的数量少。在本例中，第1有源区100-1和第2有源区100-2分别具有2个FWD区70。应予说明，IGBT区80和FWD区70的数量为示例，可以设置比本例多的数量或少的数量的IGBT区80和FWD区70。
边缘终端区130可以设置在半导体基板10的外周端部66与环状栅极流道部112之间。边缘终端区130可以以包围位于有源区100的外侧的栅极流道部110的方式设置成环状。本例的边缘终端区130包围环状栅极流道部112的外侧。边缘终端区130可以具有缓和半导体基板10的上表面侧的电场集中的功能。边缘终端区130例如具有保护环、场板、降低表面电场和将它们组合而成的结构。
图2是第1实施方式中的图1的区域A的放大图。区域A包括上表面侧边界74与边缘终端区130相交的区域，所述上表面侧边界74是半导体基板10的上表面侧的IGBT区80与FWD区70的边界。在图2中，用单点划线表示上表面侧边界74。在本说明书中，上表面侧边界74是指位于边界台面区61的虚设沟槽部30中的FWD区70侧的虚设沟槽部30上，且与Y轴方向平行的虚拟的直线。另外，边界台面区61是指IGBT区80的多个台面区60-2中的、相对于具有N+型的发射区12的台面区60而与FWD区70侧相邻的台面区。边界台面区61是IGBT区80的台面区60-2中的在X轴方向上最靠近FWD区70且与FWD区70相邻的台面区60-2，是不具有N+型的发射区12的台面区60-2。
在本说明书中，将位于X轴方向上相邻的2个沟槽部之间且半导体基板10的上方的半导体基板10中的一部分称为台面区60。在本例中，FWD区70的台面区60-1是第1台面区的一个例子，IGBT区80的台面区60-2是第2台面区的一个例子。FWD区70的台面区60-1可以具有P-型的阳极区13、P+型的接触区15、N型的蓄积区16和P+型的阱区17。另外，IGBT区80的台面区60-2可以具有N+型的发射区12、P-型的基区14、P+型的接触区15、N型的蓄积区16和P+型的阱区17。
基区14可以作为沟道形成区而发挥功能，阳极区13可以作为阳极而发挥功能。应予说明，阳极区13和基区14只不过是根据所设置的区域而标记的不同的名称。阳极区13和基区14可以经过相同的掺杂剂注入工序而形成。在本例中，阳极区13和基区14具有相同的P型的掺杂浓度。本例的P型是第1导电型的例子，N型是第2导电型的例子。然而，在另一例中，可以将P型作为第2导电型，将N型作为第1导电型。另外，N或P分别表示电子或空穴为多数载流子。对于记载于N或P的+或-，+表示载流子浓度比未记载+的载流子浓度高，-表示载流子浓度比未记载-的载流子浓度低。
半导体装置200在半导体基板10的上表面上具有层间绝缘膜等绝缘膜，但是在图2中省略这些绝缘膜。层间绝缘膜等绝缘膜在X-Y平面的不同位置可以具有多个开口。在图2中，将多个开口示为接触部47、52、53和54。接触部47是将栅极金属层48与栅极流道层46连接的开口部。
接触部52是设置于IGBT区80的开口部，接触部53是设置于FWD区70的开口部。本例的接触部52将岛状的连接层27与发射极50连接。另外，本例的接触部53将沿X轴方向延伸的岛状的连接层28与发射极50连接。在本例中，栅极流道层46和连接层27和28是通过相同的堆积工序和蚀刻工序形成的多晶硅层。
本例的接触部54可以将发射极50和在半导体基板10的上表面露出的半导体区域连接。在本例中，接触部54延伸的延伸方向与Y轴方向平行。接触部54在FWD区70和IGBT区80中可以具有相同的形状。本例的接触部54具有比台面区60的X轴方向长度小的宽度且具有沿Y轴方向延伸的短条形状。在本例的接触部54中，Y轴方向上的端部55的位置在FWD区70和IGBT区80中都相同。在图2中，从栅极流道部110的Y轴负向的端部到接触部54的端部55为止的长度例如为10μm。应予说明，关于Y轴方向上的端部55的位置，IGBT区80的接触部54的Y轴方向上的端部55-2的位置可以比FWD区70的接触部54的Y轴方向上的端部55-1的位置更延伸到外侧的位置。
本例的半导体装置200具有从半导体基板10的上表面分别设置到预先确定的深度的虚设沟槽部30和栅极沟槽部40。应予说明，在本说明书中，有时将虚设沟槽部30和栅极沟槽部40统称为沟槽部。虽然向栅极沟槽部40的栅极导电部供给栅极电位，但是向虚设沟槽部30的虚设沟槽导电部不供给栅极电位，而是供给与发射极50相同的电位(发射极电位)。
本例的FWD区70具有多个虚设沟槽部30。FWD区70中的虚设沟槽部30包括2个长边部和1个短边部。在本例中，长边部是指与接触部54的延伸方向平行延伸的部分。在图2中，虚设沟槽部30中的2个长边部与1个短边部呈倒U字形状。2个长边部可以在X轴方向上相互对置且分别沿Y轴方向延伸。1个短边部可以将该2个长边部在Y轴方向上的端部连接。在本例中，虚设沟槽部30的长边部在X轴方向上以预定的间隔排列。因此，本例中的各台面区60-1的X轴方向上的宽度相同。
本例的IGBT区80具有多个虚设沟槽部30和多个栅极沟槽部40。栅极沟槽部40也包括2个长边部和1个短边部。在图2中，栅极沟槽部40中的2个长边部和1个短边部呈倒U字形状。2个长边部可以在X轴方向上相互对置且分别沿Y轴方向延伸。1个短边部可以将该2个长边部在Y轴方向上的端部连接。
在本例中，栅极沟槽部40的长边部以FWD区70中的虚设沟槽部30的长边部的间距的2倍的间距在X轴方向上排列。另外，在IGBT区80中，在X轴方向上相邻的2个栅极沟槽部40的长边部之间设置有2个虚设沟槽部30的长边部。
在本例的IGBT区80中，X轴方向上的虚设沟槽部30的长边部与栅极沟槽部40的长边部之间的距离与X轴方向上相邻的2个虚设沟槽部30的长边部之间的距离相等。在本例中，台面区60-1、台面区60-2和边界台面区61的X轴方向上的宽度分别为2.3μm。
在Y轴方向上，本例的栅极沟槽部40的长边部比虚设沟槽部30的长边部长。栅极沟槽部40在Y轴方向上到达栅极流道部110的下方。栅极沟槽部40的短边部位于栅极流道层46下，且与栅极流道层46连接。与此相对，虚设沟槽部30在Y轴方向上没有到达栅极流道部110。在本例中，栅极沟槽部40和虚设沟槽部30的短边部的底被阱区17覆盖。应予说明，各沟槽部的位于短边部附近的长边部的一部分底也被阱区17覆盖。
P+型的接触区15可以具有比阳极区13或基区14高的P型的掺杂浓度。接触区15在从半导体基板10向发射极50抽取空穴时可以作为对于空穴来说低阻抗的路径而发挥功能。在本例中，FWD区70的接触区15与台面区60-1上的第1接触部54-1连接。同样地，IGBT区80的接触区15也与台面区60-2上的第2接触部54-2连接。
P+型的阱区17可以设置于栅极流道部110的下方。本例的阱区17在Y轴方向上从栅极流道部110的外侧的端部94设置到栅极流道部110的内侧的端部92。在本例中，外侧的端部94位于比栅极流道部110的外侧端部更靠外侧的位置。另外，内侧的端部92位于虚设沟槽部30的短边部与接触部54的端部55之间。
阱区17也可以具有比阳极区13或基区14高的P型的掺杂浓度。阱区17可以具有将基区14和阳极区13与外周端部66附近分离的功能。阱区17可以在半导体基板10的上表面露出。其中，在本例中，由于在与阱区17对应的范围内的半导体基板10的上表面设置有绝缘膜，所以栅极流道层46和连接层27、28与阱区17电分离。
N+型的发射区12在向半导体基板10注入电子的情况下可以作为对于电子而言的低阻抗的路径而发挥功能。在本例中，发射区12仅设置于IGBT区80的台面区60-2。用虚线表示位于接触部54-2的下方的发射区12或接触区15。在本例中，在与FWD区70相邻的IGBT区80的台面区60-2即边界台面区61不设置为了降低电流的干扰的发射区12。由此，能够降低从IGBT区80的发射区12向漂移区注入的电子向FWD区70的阴极区72流出。应予说明，在另一例中，N+型的区域(例如，发射区12)可以设置于边界台面区61、FWD区70的台面区60-1。然而，此时，虽然该N+型的区域可以与虚设沟槽部30等相邻，但是优选不与栅极沟槽部40相邻。
IGBT区80中的台面区60-2具有在Y轴方向上交替地在上表面露出的发射区12和接触区15。在台面区60-2中，发射区12和接触区15横跨地设置在X轴方向上相邻的2个沟槽部间。本例的台面区60-2在接触部54-2的端部55-2的正下方具有接触区15。位于端部55-2的正下方的接触区15在Y轴方向上可以被基区14与发射区12夹持。
在IGBT区80的边界台面区61，在与台面区60-2相同的范围内设置有阱区17和基区14。然而，在边界台面区61，在除阱区17和基区14以外的范围内设置接触区15。在本例的边界台面区61，在Y轴方向上主要是P+型的接触区15在上表面露出。
另外，在FWD区70的台面区60-1，也在与台面区60-2相同的范围内设置有与阱区17和基区14对应的阳极区13。另外，在台面区60-1中，也在接触部54-1的端部55-1的正下方设置接触区15。台面区60-1中的接触区15在X轴方向上可以设置在与位于台面区60-2的端部55-2的正下方的接触区15对应的范围。台面区60-1中的其余的区域可以为阳极区13。
本例的半导体装置200在FWD区70和IGBT区80这两方具有N型的蓄积区16。在本例中，在半导体基板10的深度方向上，在阳极区13和基区14与漂移区之间设置蓄积区16。应予说明，针对漂移区，在图3中进行图示。由此，能够提高IGBT区80中的载流子注入促进效应(Injection Enhancement效应；IE效应)，降低IGBT的导通电压(Von)。
与其他掺杂剂注入区域同样地，蓄积区16也可以通过介由抗蚀掩模的开口区域向半导体基板10的预定深度范围进行N型掺杂剂的离子注入而形成。应予说明，由于在抗蚀掩模的开口端部发生掩模下垂(掩模的边缘部从直角形状变形为平缓的倾斜部)，所以在与开口端部对应的半导体基板10的位置，蓄积区16的深度范围容易偏离设计深度。假设在IGBT区80设置蓄积区16，但在FWD区70完全不设置蓄积区16的情况下，从IGBT区80到FWD区70，蓄积区16不连续。在该不连续部分形成偏离了设计深度的蓄积区16。在本例中，为了防止由于偏离了设计深度的蓄积区16形成于台面区60-2而对IGBT中的栅极阈值电压等特性造成影响，除了在IGBT区80设置蓄积区16以外，也在FWD区70设置蓄积区16。
N型的蓄积区16具有在深度方向上在蓄积区16与漂移区之间蓄积空穴的功能。因此，蓄积区16可能妨碍空穴被从接触部54抽出。因此，在本例中，在比接触部54的Y轴正向的端部55更靠内侧的位置设置蓄积区16的Y轴正向的端部19。因此，在本例中，容易通过接触部54向发射极50抽取载流子(在本例中为空穴)。由此，在FWD区70中，由于能够降低反向恢复动作时的载流子的量，所以与第1接触部54-1与蓄积区16完全重叠的情况相比，能够提高反向恢复耐量。
FWD区70具有在X轴方向上以相互分离的方式设置且沿Y轴方向分别延伸的多个第1接触部54-1。在本例中，设置于FWD区70的第1接触部54-1具有第1非重叠区56-1和第1重叠区58-1。第1非重叠区56-1是Y轴方向上的第1接触部54-1与蓄积区16在深度方向上不重叠的区域。与此相对，第1重叠区58-1是Y轴方向上的第1接触部54-1与蓄积区16在深度方向上重叠的区域。
在本例中，在第1接触部54-1中的第1非重叠区56-1的正下方设置有P+型的接触区15。因此，空穴容易通过第1非重叠区56-1正下方的接触区15被抽向发射极50。与此相对，在本例中，在第1重叠区58-1的正下方不设置接触区15，而设置阳极区13。
本例的蓄积区16的Y轴正向上的端部19与X轴方向平行。在本例中，蓄积区16的Y轴正向上的端部19位于接触部54-1的端部55-1和接触部54-2的端部55-2与阴极区72的端部(即，下表面侧边界82)之间。从接触部54的端部55到蓄积区16的Y轴正向上的端部19为止的长度例如为数μm以上且20μm以下。因此，可以不考虑由偏离了蓄积区16的设计深度而引起的给IGBT的栅极阈值电压等的特性带来的影响。
IGBT区80具有在X轴方向上以相互分离的方式设置且沿Y轴方向分别延伸的多个第2接触部54-2。在本例中，设置于IGBT区80的第2接触部54-2具有第2非重叠区56-2和第2重叠区58-2。第2非重叠区56-2是Y轴方向上的第2接触部54-2与蓄积区16在深度方向上不重叠的区域。与此相对，第2重叠区58-2是Y轴方向上的第2接触部54-2与蓄积区16在深度方向上重叠的区域。
在本例中，第1非重叠区56-1和第2非重叠区56-2仅设置于接触部54的Y轴方向上的端部55-1和55-2附近，接触部54的大部分为第1重叠区58-1和第2重叠区58-2。因此，能够在FWD区70提高反向恢复耐量，并且在IGBT区80中能够得到足够的IE效应。
栅极金属层48可以介由接触部47与栅极流道层46电连接。栅极流道层46可以是由含有掺杂剂的多晶硅(poly-silicon)构成的导电层。栅极流道层46可以在形成由分别与其相同的多晶硅构成的栅极导电部、虚设沟槽导电部、连接层27和连接层28的工序中形成。
发射极50可以设置于整个有源区100。本例的发射极50以不与栅极金属层48短路的方式在Y轴方向上与栅极金属层48分离地设置。发射极50可以通过接触部54与台面区60的发射区12、阳极区13、基区14和接触区15中的一个以上电连接。本例的发射极50介由第1接触部54-1与FWD区70的阳极区13和接触区15电连接，并且介由第2接触部54-2与IGBT区80的发射区12和接触区15电连接。
另外，发射极50可以通过接触部52、53与虚设沟槽部30的虚设沟槽导电部电连接。本例的连接层27和连接层28与虚设沟槽部30的虚设沟槽导电部连接。其中，在连接层27和连接层28与虚设沟槽部30不重叠的区域中，在连接层27和连接层28与半导体基板10的上表面之间设置有氧化膜等绝缘膜。
发射极50和栅极金属层48可以分别为金属层。例如，各金属层由铝(Al)、铝(Al)-硅(Si)合金、或铝(Al)-硅(Si)-铜(Cu)合金形成。各金属层可以在由铝等形成的区域的下层具有由钛(Ti)或钛化合物等形成的势垒金属。另外，可以在接触部47、52、54内具有由钨(W)等形成的插塞。
在图2中，用虚线表示设置有在半导体基板10的下表面侧露出的N+型的阴极区72的范围。在本例中，在比蓄积区16的Y轴正向的端部19更靠内侧的位置设置阴极区72的Y轴正向的端部。从栅极流道部110的Y轴负向的端部到阴极区72的端部为止的长度例如为50μm。另外，从接触部54的端部55到阴极区72的端部为止的长度例如为20μm以上且40μm以下。应予说明，在本例中，阴极区72的X轴负向的端部(即，下表面侧边界82)与上表面侧边界74一致。然而，为了容易理解，在Y轴方向上重叠的下表面侧边界82和上表面侧边界74在X轴方向上错开地表示。
蓄积区16的端部19可以设置在比接触部54的端部55更靠近阴极区72的Y轴正向的端部的位置。应予说明，阴极区72的Y轴正向的端部可以是指在Y轴方向上位于比延伸栅极流道部114更靠环状栅极流道部112的位置，且与X轴方向平行延伸的下表面侧边界82。
P+型的集电区在半导体基板10的下表面侧可以设置在除阴极区72露出的区域以外的整个区域。因此，在图2中省略集电区的范围。本例的集电区设置于整个IGBT区80。
图3是表示图2中的A-A截面的图。A-A截面与X-Z平面平行，穿过半导体基板10的上表面62和下表面64。另外，A-A截面是比阴极区72的Y轴正向的端部更靠内侧的截面，穿过发射区12、蓄积区16和阴极区72等。在A-A截面中，示出半导体基板10、绝缘膜36和层间绝缘膜38、发射极50、集电极24。
本例的绝缘膜36和层间绝缘膜38是层叠地设置于沟槽部的上部的氧化膜。绝缘膜36可以是二氧化硅(SiO2)膜。绝缘膜36可以通过与各沟槽部的虚设沟槽绝缘膜32和栅极绝缘膜42相同的工序形成。层间绝缘膜38可以由BPSG(Boro-Phospho Silicate Glass：硼磷硅酸盐玻璃)、PSG(Phosphorus Silicate Glass：磷硅酸盐玻璃)和BSG(BorosilicateGlass：硼硅酸盐玻璃)中的一种以上的材料形成。
本例的发射极50以与上表面62和层间绝缘膜38接触的方式遍及IGBT区80和FWD区70而设置。集电极24与下表面64接触地设置于整个下表面64。集电极24的材料可以与发射极50相同。
A-A截面处的半导体基板10具有虚设沟槽部30和栅极沟槽部40。另外，A-A截面处的半导体基板10具有N+型的发射区12、P-型的阳极区13、P-型的基区14、P+型的接触区15、N型的蓄积区16、N-型的漂移区18、N型的缓冲区20、P+型的集电区22和N+型的阴极区72。
应予说明，N型、N+型和N-型的区域可以通过离子注入磷(P)或砷(As)作为掺杂剂而形成。但是，缓冲区20可以通过离子注入质子(H+)和硒(Se)中的任一方或双方作为掺杂剂而形成。另外，P型、P+型和P-型的区域可以通过离子注入硼(B)作为掺杂剂而形成。
在A-A截面处，IGBT区80的台面区60-2具有发射区12、基区14和蓄积区16。然而，边界台面区61具有基区14、接触区15和蓄积区16。接触区15从上表面62设置到比发射区12深的位置。基区14与发射区12和接触区15的底部接触。蓄积区16在半导体基板10的深度方向上位于基区14与漂移区18之间。FWD区70的台面区60-1具有阳极区13和蓄积区16。蓄积区16与阳极区13的底部接触。蓄积区16在半导体基板10的深度方向上位于阳极区13与漂移区18之间。
本例的栅极沟槽部40具有栅极绝缘膜42、栅极导电部43和栅极沟槽44。栅极沟槽44可以通过选择性地对上表面62进行蚀刻而形成。栅极绝缘膜42可以以与栅极沟槽44的内壁接触的方式设置。栅极绝缘膜42可以通过将栅极沟槽44的内壁的半导体氧化或氮化而形成。本例的栅极导电部43以与栅极绝缘膜42接触的方式设置于比栅极绝缘膜42更靠内侧的位置。栅极绝缘膜42可以将栅极导电部43与半导体基板10绝缘。栅极导电部43可以由多晶硅等导电材料形成。
本例的虚设沟槽部30具有虚设沟槽绝缘膜32、虚设沟槽导电部33和虚设沟槽34。虚设沟槽绝缘膜32和虚设沟槽导电部33可以通过与栅极绝缘膜42和栅极导电部43同样的方法而形成。各沟槽部贯穿阳极区13、基区14和蓄积区16而到达漂移区18。
本例的漂移区18在半导体基板10中位于比阳极区13和基区14更靠下方的位置。漂移区18和缓冲区20遍及FWD区70和IGBT区80而设置。FWD区70中的漂移区18和缓冲区20可以与阴极区72一起被视为FWD的阴极。
缓冲区20可以位于漂移区18的下方。本例的缓冲区20在Z轴方向上位于漂移区18与集电区22和阴极区72之间。缓冲区20可以具有在半导体装置200的关断时防止从IGBT区80的基区14的底部向下表面64扩散的耗尽层到达集电区22的功能。缓冲区20可以是在深度方向上N型的掺杂浓度分布具有离散的峰值的场截止(Field Stop)区域。
集电区22和阴极区72可以设置在从半导体基板10的下表面64起算为预先确定的深度范围。在本例中，作为集电区22与阴极区72的边界的下表面侧边界82的X轴负向的端部的位置与上表面侧边界74的X轴方向上的位置一致。因此，在比阴极区72的Y轴正向的端部更靠内侧的与X-Z平面平行的截面(A-A截面)中，在IGBT区80的下表面64侧设置有集电区22，在FWD区70的下表面64侧设置有阴极区72。集电区22和阴极区72设置于比缓冲区20更靠下方的位置。然而，阴极区72的X轴负向的端部(下表面侧边界82)可以与上表面侧边界74不一致，而阴极区72的X轴负向的端部向FWD区70侧后退。此时，在比阴极区72的Y轴正向的端部更靠内侧的与X-Z平面平行的截面中，在IGBT区80的下表面64侧设置有集电区22，在FWD区70的下表面64侧设置有集电区22和阴极区72。另外，阴极区72的X轴负向的端部可以延伸到IGBT区80侧。此时，在比阴极区72的Y轴正向的端部更靠内侧的与X-Z平面平行的截面中，在IGBT区80的下表面64侧设置有集电区22和阴极区72，在FWD区70的下表面64侧设置有阴极区72。
本例的IGBT区80在X轴正向上具有上表面侧边界74。IGBT区80在X轴负向上可以具有IGBT区80与FWD区70的上表面侧边界74。在本例中，X轴方向上的IGBT区80的范围是相邻的2个上表面侧边界74之间的范围。FWD区70可以被视为有源区100中的除IGBT区80以外的区域。
图4是表示图2中的B-B截面的图。B-B截面与X-Z平面平行，在Y轴方向上穿过接触部54的端部55与蓄积区16的端部19之间。另外，B-B截面穿过FWD区70和IGBT区80中的接触区15。B-B截面位于比阴极区72的Y轴正向的端部更靠Y轴正向的位置。因此，在B-B截面中，不存在阴极区72和下表面侧边界82。
图5是表示图2中的C-C截面的图。C-C截面与Y-Z平面平行，穿过FWD区70和栅极流道部110。C-C截面特别穿过FWD区70中的第1接触部54-1。位于栅极流道部110的下方的阱区17在Y轴方向上可以与FWD区70接触。在C-C截面中，阱区17的Y轴方向上的端部，即与边缘终端区130相反侧的端部为内侧的端部92。
在本说明书中，将比阱区17的内侧的端部92更靠内侧的范围作为FWD区70。应予说明，在延伸栅极流道部114的下方还设置有阱区17。在Y轴方向上，将被环状栅极流道部112的下方的阱区17与延伸栅极流道部114的下方的阱区17夹着的范围视为FWD区70。
在C-C截面中，将阱区17的内侧的端部92、第1接触部54-1的端部55-1、蓄积区16的端部19、阴极区72的端部(即下表面侧边界82)的各位置投影于上表面62并用虚线表示。如图所示，阱区17的内侧的端部92、与阴极区72的端部对应的下表面侧边界82、蓄积区16的端部19和接触部54的端部55在Y轴方向上相互对置。
阱区17能够蓄积空穴。例如，在IGBT的动作时从IGBT区80的集电区22向漂移区18注入的空穴蓄积在与IGBT区80相邻的阱区17的底部96附近。
另外，在FWD区70的正向动作时，空穴电流从阳极区13向下表面64流动。由此，向漂移区18供给的空穴的一部分作为空穴电流朝向下表面64流动，能够在阱区17的底部96附近蓄积空穴。然而，在本例中，使下表面侧边界82与阱区17的内侧的端部92分离。由此，与下表面侧边界82位于阱区17的内侧的端部92的正下方的情况相比，能够降低蓄积于与FWD区70相邻的阱区17的底部96附近的空穴的量。
搭载有RC-IGBT的半导体模块通常具有串联连接的构成上臂的上侧的RC-IGBT和构成下臂的下侧的RC-IGBT。并且，上侧的RC-IGBT和下侧的RC-IGBT根据动作模式分别成为导通和关断状态。由于该动作，RC-IGBT的FWD区70在预定时间的正向状态之后成为反向恢复状态。在反向恢复状态下，与正向电流反向地流通电流。换言之，在反向恢复状态下，空穴从下表面64向几乎朝向上表面62的方向流动。特别是，蓄积于阱区17的底部96附近的空穴在FWD区70处于反向恢复状态时被从第1接触部54-1抽出。此时，在第1接触部54-1的端部55-1附近，空穴容易集中。由于在反向恢复时空穴电流集中于端部55-1附近，所以FWD区70的耐破坏量可能降低。
因此，在本例中，使下表面侧边界82从阱区17的内侧的端部92后退。由此，由于能够降低蓄积于阱区17的底部96附近的空穴的量，所以能够降低第1接触部54-1的端部55-1附近的空穴电流的集中。在本例中，将阱区17的内侧的端部92和下表面侧边界82投影于上表面62的情况下的最短距离设为第1距离L1。第1距离L1可以比从半导体基板10的上表面62到阱区17的底部96为止的深度Dp大，且比从半导体基板10的上表面62到下表面64为止的厚度Tsub小。
深度Dp可以比从上表面62到沟槽部的底部为止的深度Dt大，也可以比半导体基板10的厚度Tsub的一半小。例如，深度Dp为10μm以上且20μm以下。半导体基板10的厚度Tsub可以根据耐压而确定，例如为100μm以上且200μm以下。本例的厚度Tsub为110μm。
由于在第1接触部54-1的端部55-1附近空穴容易集中，所以可以使第1接触部54-1的端部55-1与阱区17的内侧的端部92分离。由此，在从底部96到端部55-1附近为止，空穴在阻抗比阱区17高的阳极区13中移动。因此，与端部55和内侧的端部92在Y轴方向上一致的情况相比，能够降低端部55-1附近的空穴的集中。由此，能够防止FWD区70中的耐破坏量的降低。
在本例中，第1接触部54-1的端部55-1位于阱区17的内侧的端部92与下表面侧边界82之间。更具体而言，端部55-1位于内侧的端部92与蓄积区16的端部19之间。作为将阱区17的内侧的端部92和第1接触部54-1的端部55-1投影于上表面62的情况下的最短距离的第2距离L2可以比第1距离L1小。换言之，第1距离L1可以比第2距离L2大。第2距离L2可以为第1距离L1的40％以上且60％以下，也可以比第1距离L1的一半小。例如，第2距离L2为数μm以上且10μm以下，第1距离L1为数十μm以上且50μm以下。
作为将第1接触部54-1的端部55-1和蓄积区16的端部19投影于上表面62的情况下的最短距离的第4距离L4可以比作为将蓄积区16的端部19和阴极区72的端部投影于上表面62的情况下的最短距离的第5距离L5大。由此，能够防止蓄积区16妨碍空穴被从接触部54抽出，能够进一步促进载流子(在本例中为空穴)通过接触部54向发射极50抽出。应予说明，第2距离L2可以比第5距离L5大。由此，能够降低第1接触部54-1的端部55-1附近的空穴电流的集中，能够确保耐破坏量。
图6是表示图2中的D-D截面的图。D-D截面与Y-Z平面平行且穿过IGBT区80和栅极流道部110。D-D截面特别穿过IGBT区80中的第2接触部54-2。阱区17在Y轴方向上可以与IGBT区80接触。在本说明书中，将比阱区17的内侧的端部92更靠内侧的范围作为IGBT区80。应予说明，在Y轴方向上，可以将被环状栅极流道部112的下方的阱区17与延伸栅极流道部114的下方的阱区17夹着的范围视为IGBT区80。
D-D截面穿过栅极沟槽部40的短边部和虚设沟槽部30的短边部。因此，在D-D截面中，栅极沟槽部40和虚设沟槽部30存在于阱区17中。在D-D截面中，将阱区17的内侧的端部92和第2接触部54-2的端部55-2的各位置投影于上表面62并用虚线表示。将内侧的端部92和端部55-2投影于上表面62的情况下的最短距离设为第3距离L3。在本例中，第3距离L3与第2距离L2相等，但是在另一例中，第3距离L3可以比第2距离L2小。应予说明，在IGBT区80的下表面64侧不设置阴极区72而设置集电区22。
图7是表示图1中的E-E截面的图。E-E截面与Y-Z平面平行，且穿过环状栅极流道部112、FWD区70和延伸栅极流道部114。E-E截面特别穿过有源区100-1中的FWD区70的第1接触部54-1。
应予说明，出于容易理解的目的，在E-E截面中，将设置于延伸栅极流道部114的下方的阱区17示为17-A，将设置于环状栅极流道部112的下方的阱区17示为17-E。另外，将由阱区17-A规定的第1距离L1和第2距离L2分别设为L1-A和L2-A。即，将阱区17-A的Y轴正向的端部98和下表面侧边界82投影于上表面62的情况下的最短距离设为L1-A，将阱区17-A的端部98和接触部54-1的Y轴负向的端部55-1投影于上表面62的情况下的最短距离设为L2-A。同样地，将由阱区17-E规定的第1距离L1和第2距离L2分别设为L1-E和L2-E。
在RC-IGBT中，与IGBT区80相比，在FWD区70中容易产生由电流集中引起的破坏。此外，相比于与边缘终端区130连接的环状栅极流道部112的附近，有在延伸栅极流道部114的附近处的FWD区70容易产生破坏的趋势。因此，可以将延伸栅极流道部114附近的第1距离L1-A设为比环状栅极流道部112附近的第1距离L1-E长(L1-E＜L1-A)。此外，可以将第2距离L2-A设为比第2距离L2-E长(L2-E＜L2-A)。由此，在相对容易产生破坏的延伸栅极流道部114附近处的第1接触部54-1的端部55-1，能够防止因电流集中导致的破坏。
图8是第1变形例中的环状栅极流道部112附近的上表面放大图。在本例中，第3距离L3-E比第2距离L2-E小。换言之，在本例中，与IGBT区80中的第2接触部54-2的端部55-2相比，使FWD区70中的第1接触部54-1的端部55-1与阱区17-E分离。由此，能够在FWD区70中提高耐破坏量，并且能够使在IGBT区80中作为IGBT动作的有效区域比第1实施方式更宽广。
本例的下表面侧边界82在X轴方向上位于比上表面侧边界74更靠FWD区70一侧的位置。换言之，在本例中，阴极区72的X轴负向的端部与上表面侧边界74分离第1后退长度Lx。第1后退长度Lx是X轴方向上的从下表面侧边界82到上表面侧边界74为止的长度。第1后退长度Lx可以是Y轴方向上的从阱区17的内侧的端部92到最靠近外周端部66的阴极区72的端部为止的第1距离L1-E以上。阴极区72的第1后退长度Lx可以是数十μm以上且数百μm。在本例中，第1后退长度Lx为100μm。在FWD区70中，通过使阴极区72在Y轴方向和X轴方向上后退，从而能够进一步提高耐破坏量。应予说明，第1后退长度Lx是X轴方向上的从下表面侧边界82到上表面侧边界74为止的长度，上表面侧边界74位于有源区100内。与此相对，第1距离L1-E是Y轴方向上的从阱区17的内侧的端部92到最靠近外周端部66的阴极区72的端部为止的长度，P阱的端部92位于有源区100的端部。由于该有源区100内的位置的不同，作为后退量，将第1后退长度Lx设为第1距离L1-E以上。
另外，本例的半导体基板10在FWD区70具有寿命控制区26。寿命控制区26可以是指通过导入氦(He)等杂质而形成于半导体基板10的内部的点缺陷(空穴、多个空穴和悬挂键等)区域。寿命控制区26可以具有为了形成点缺陷而导入的杂质本身。寿命控制区26可以具有在半导体基板10中由点缺陷和杂质中的至少任一个形成的载流子的复合中心。由此，与不设置寿命控制区26的情况相比，能够减少反向恢复时的单位时间的载流子(例如空穴)的数量。因此，能够提高FWD区70的耐破坏量。
本例的寿命控制区26在俯视时设置在比阴极区72宽广的范围。在本例中，寿命控制区26的X轴负向的端部与上表面侧边界74一致。与此相对，寿命控制区26的Y轴正向的端部超过FWD区70的Y轴正向的端部而还设置于栅极流道部110的下方。
然而，如果寿命控制区26到达半导体基板10的外周端部66，则可能介由寿命控制区26流通漏电流。因此，寿命控制区26在环状栅极流道部112的下方可以以与环状栅极流道部112的Y轴方向上的长度的一部分对应的方式设置。在本例中，寿命控制区26的Y轴正向的端部位于阱区17-E中的内侧的端部92与外侧的端部94之间。本例的寿命控制区26能够有效地降低蓄积于阱区17-E的空穴集中于第1接触部54-1的情况。因此，能够提高FWD区70中的耐破坏量。
应予说明，寿命控制区26可以除了设置于FWD区70以外，还设置于IGBT区80。寿命控制区26可以从FWD区70沿X轴方向延伸，设置到IGBT区80的边界台面区61、边界台面区61侧的台面区60-2为止。
图9是第1变形例中的延伸栅极流道部114附近的上表面放大图。在本例中，第3距离L3-A也比第2距离L2-A小。在位于有源区100-1与100-2之间的延伸栅极流道部114的下方，寿命控制区26可以遍及延伸栅极流道部114的Y轴方向上的整个长度而设置。由此，在本例中，能够可靠地防止半导体基板10的外周端部66处的漏电流，并且能够减少有源区100-1与100-2的边界区域中的从整个阱区17-A朝向第1接触部54-1的载流子的量。
蓄积区16的Y轴负向的端部19可以与接触部54的端部55分离数μm以上且20μm以下的长度。在本例中，蓄积区16的Y轴负向的端部19在有源区100-1中位于第2个位于Y轴负向的端部的接触区15的下方。应予说明，虽未图示，寿命控制区26可以以与设置于栅极焊盘部120的下方的整个P+型的阱区17重叠的方式设置。然而，如上所述，为了防止漏电流，优选寿命控制区26不到达外周端部66。通过使阱区17和寿命控制区26尽可能在深度方向上重叠，从而能够提高FWD区70的耐破坏量。
图10是表示寿命控制区26的深度方向上的复合中心的浓度分布的图。在图10的中央示出FWD区70中的A-A截面的一部分，在图10的左侧示出FWD区70中的C-C截面的一部分。在图10的右侧示出深度方向上的复合中心的浓度分布(cm-3)。复合中心的浓度可以被读作寿命控制剂的浓度。如图所示，寿命控制区26在比阱区17的底部96更靠半导体基板10的下表面64的位置可以具有寿命控制剂的浓度分布的峰。
例如，通过以加速得能量24MeV从上表面62进行He的离子注入，从而能够形成峰深度位置Dpk距离上表面62为18μm且半值宽10μm的寿命控制剂的浓度分布。此时，从上表面62到阱区17的底部96为止的深度Dp例如为10μm。这样，通过使寿命控制区26形成得比阱区17深，从而能够减少在FWD区70的正向状态时蓄积于阱区17的空穴的量。由此，能够提高FWD区70的反向恢复时的耐破坏量。
图11是表示FWD区70的反向恢复时的耐破坏量相对于第1距离L1的图。纵轴是反向恢复时的耐破坏量(kW)。横轴是从阱区17的内侧的端部92到FWD区70中的下表面侧边界82为止的第1距离L1(μm)(参照图5的C-C截面)。如图11所示，确认了第1距离L1越大，则反向恢复时的耐破坏量越高。
表1是电源电压Vcc＝800V，半导体基板10的结温＝150℃，半导体基板10的厚度Tsub＝110μm，FWD区70的X轴方向上的宽度＝200μm情况下的其他实验结果。在本实验中，相对于预定的第1距离L1，改变在FWD区70中反向恢复时流通的电流的峰(reverse-recoverypeak current：以下记为Irp)，测定半导体装置200中产生破坏的Irp。在表1中，“○”表示半导体装置200未被破坏(未破坏)，“×”表示半导体装置200被破坏。距离L1＝10μm和L1＝30μm分别有2栏来表示各进行2次测定。在本实验中，也确认了第1距离L1越大则反向恢复时的耐破坏量越高。
【表1】
Figure BDA0002379542850000211
图12的(a)～图12的(d)是表示接触部54与蓄积区16的位置关系的图。图12表示环状栅极流道部112附近的FWD区70和IGBT区80。在图12的(a)～图12的(d)中，在右侧示出FWD区70的第1接触部54-1与蓄积区16的端部19的位置关系，在右侧示出IGBT区80的第2接触部54-2与蓄积区16的端部19的位置关系。
图12的(a)与图2所示的第1实施方式相对应。与此相对，在图12的(b)～图12的(d)中，蓄积区16的端部19的位置在FWD区70和IGBT区80不同。因此，在Y轴方向上，第1非重叠区56-1的长度与第2非重叠区56-2的长度不同。应予说明，非重叠区56的Y轴方向上的长度相当于C-C截面所示的第1距离L1与第2距离L2之差。
在图12的(b)中，Y轴方向上的第1非重叠区56-1的长度比Y轴方向上的第2非重叠区56-2的长度小。与此相对，在图12的(c)和图12的(d)中，Y轴方向上的第1非重叠区56-1的长度比Y轴方向上的第2非重叠区56-2的长度大。由此，在图12的(c)和图12的(d)中，能够在FWD区70中确保反向恢复时的耐破坏量，能够使在IGBT区80中能够得到IE效应的范围比图12的(a)和图12的(b)的例子更宽广。
应予说明，在图12的(d)的例子中，IGBT区80是与内侧晶体管区对应的IGBT区80-C。IGBT区80-C中的蓄积区16的Y轴方向上的端部19可以比第2接触部54-2的Y轴方向上的端部55-2更靠近半导体基板10的外周端部66。在图12的(d)中，蓄积区16设置于比第2接触部54-2更宽广的范围。由此，与图12的(c)的例子相比，能够得到IGBT区80中的更高的IE效应。
图13是图1中的区域B的放大图。区域B是包含IGBT区80-R中的X轴和Y轴的各正向的端部附近的区域。在图13中，将IGBT区80-R中靠近半导体基板10的外周端部66的4个第2接触部54-2示为54-2a～54-2d。第2接触部54-2a在X轴方向上最靠近半导体基板10的外周端部66。应予说明，IGBT区80-R是有源区100的X轴方向上的端部处的外侧晶体管区的一个例子。
IGBT区80-R中的第2接触部54-2分别与IGBT区80-C同样地具有第2非重叠区56-2。然而，在IGBT区80-R中，Y轴方向上的第2非重叠区56-2的长度在X轴方向上越靠近半导体基板10的外周端部66则越长。
应予说明，在本例中，IGBT区80-R中的蓄积区16包含具有曲率的角部。在本例中，蓄积区16的端部19的曲线部分横切第2接触部54-2b、54-2c和54-2d。因此，第2非重叠区56-2的Y轴方向上的长度可以为各个第2接触部54-2中的X轴正向的端部55-2中的第2非重叠区56-2的Y轴方向的长度。
代替上述情况，可以为各个第2接触部54-2中的X轴负向的端部55-2处的第2非重叠区56-2的Y轴方向上的长度，也可以为各个第2接触部54-2中的X轴方向的中央处的第2非重叠区56-2的Y轴方向上的长度。根据任一定义，在本例中，第2非重叠区56-2的Y轴方向上的长度均按照第2非重叠区56-2a、56-2b、56-2c和56-2d的顺序变大。
特别是，整个第2接触部54-2a与蓄积区16不重叠。由此，能够将蓄积于位于环状栅极流道部112的下方的阱区17的空穴从第2接触部54-2a抽取。因此，与第2接触部54-2a与蓄积区16在Z轴方向上重叠的情况相比，能够降低从IGBT区80绕向FWD区70的空穴的量。
图14是第2实施方式中的图1的区域A的放大图。在本例的FWD区70中，在第1接触部54-1的Y轴方向上的端部55-1与台面区60-1重叠的位置处，至少1个台面区60-1不具有P+型的接触区15。这一方面与第1实施方式不同。其它方面可以与第1实施方式和其变形例相同。特别是，在本例中，FWD区70中的所有的台面区60-1在端部55-1的下方不具有P+型的接触区15。
像第1实施方式那样在台面区60-1设置沿Y轴方向具有预定长度的接触区15的情况下，能够一定程度地防止接触部54-1的端部55-1处的载流子的集中。然而，由于通过在台面区60-1设置接触区15而阳极侧的载流子局部增加，所以Irp能够增加。因此，在本例中，在至少1个台面区60-1中不设置台面区60-1中的接触区15。由此，与第1实施方式相比，能够抑制Irp。
然而，IGBT区80具有寄生晶闸管结构(N-P-N-P结构)。本例的N-P-N-P结构包括N+型的发射区12、P-型的基区14和P+型的接触区15、N型的蓄积区16、N-型的漂移区18和N型的缓冲区20和P+型的集电区22。在此，假设在使P+型的接触区15为P-型的基区14的情况下，存在容易产生闩锁的问题。
因此，在本例的IGBT区80中，残留位于台面区60-2的Y轴正向的端部附近的接触区15。换言之，在本例的IGBT区80中，在第2接触部54-2的Y轴方向上的端部55-2与至少1个台面区60-2重叠的位置，至少1个台面区60-2具有接触区15。特别是，在本例中，IGBT区80中的所有的台面区60-2在端部55-2的下方具有P+型的接触区15。由此，能够抑制IGBT区中的闩锁的发生。
图15是表示FWD区70中的、阳极-阴极间电压(VAK)和电流(IF)的时间变化的模拟结果。纵轴表示阳极-阴极间电压(VAK)和电流(IF)。横轴表示时间。以下，将1个RC-IGBT中的多个FWD区70总体作为1个功能元件FWD，并且同样地将多个IGBT区80总体作为1个功能元件IGBT而进行说明。应予说明，IGBT的发射极50和FWD的阳极电极是共用的，IGBT的集电极24和FWD的阴极电极是共用的。
从时刻T0到T1，在FWD，沿正向(从阳极朝向阴极的方向)流通回流电流。其后，在时刻T2，FWD的IF开始反向恢复，在时刻T3，FWD的IF成为Irp。其后，在时刻T4，IF几乎接近于零，在时刻T5为零。在图15中，用虚线表示第1实施方式的IF，用实线表示第2实施方式的IF。与第1实施方式相比，确认了第2实施方式能够更抑制Irp。应予说明，在第1实施方式(虚线)和第2实施方式(实线)这两者中，时刻T0～T5之间的VAK相同。
图16是第3实施方式中的图1的区域A的放大图。应予说明，考虑到附图的易读性，在图16中省略图2所示的蓄积区16和阴极区72，但是可以适当应用在上述实施方式和变形例中叙述的蓄积区16和阴极区72。在本例中，IGBT区80的边界台面区61不具有接触区15，而具有基区14。换言之，用P-型的基区14包围FWD区70的X轴和Y轴方向。通过该构成，与第2实施方式相比，能够进一步降低从IGBT区80向FWD区70移动的空穴的量。因此，与第2实施方式相比，能够进一步提高FWD区70的反向恢复时的耐破坏量。
然而，与IGBT区80相邻的FWD区70的台面区60-1在接触部54-1的端部55-1与台面区60-1重叠的位置可以具有接触区15。在本例中，FWD区70中的IGBT区80侧的3个台面区60-1具有接触区15。因此，由于能够通过上表面侧边界74附近的3个台面区60-1向发射极50抽取空穴，所以与在台面区60-1完全不设置接触区15的情况相比，能够降低FWD区70中的反向恢复时的空穴的量。
然而，与IGBT区80不相邻的至少1个台面区60-1在接触部54-1的Y轴方向上的端部55-1与台面区60-1重叠的位置可以不具有接触区15。在本例中，在除靠IGBT区80侧的3个台面区60-1以外的台面区60-1不设置接触区15。由此，在FWD区70中，能够通过靠IGBT区80侧的多个台面区60-1抽取空穴，并且能够利用除靠IGBT区80侧的多个台面区60-1“以外”的台面区60-1抑制从阱区17向FWD区70注入空穴。在本例中，也可以适当采用第1实施方式和其变形例。
图17是第4实施方式中的图1的区域A的放大图。本例的IGBT区80的虚设沟槽部30不具有短边部而仅具有长边部。换言之，在本例中，IGBT区80的虚设沟槽部30为直线形状。另外，在IGBT区80中，虚设沟槽部30和栅极沟槽部40在X轴方向上交替设置。本例主要在上述方面与第1～第3实施方式不同。另外，为了节省空间，在图17中省略蓄积区16和阴极区72。其中，当然可以将第1～第3实施方式和这些变形例的技术思想应用于本例。
以上，使用实施方式说明了本发明，但本发明的技术范围不限于上述实施方式中记载的范围。本领域技术人员知晓可以对上述实施方式进行各种变更或改良。根据权利要求书的记载可知，实施了那样的变更或改良的方式显然也包括在本发明的技术范围内。
应当注意的是，在权利要求书、说明书和附图中所示的装置、系统、程序和方法中的动作、顺序、步骤和阶段等各处理的执行顺序只要未特别明示“在……之前”，“事先”等，另外，只要不是在后续处理中使用之前处理的结果，就可以按任意顺序实现。关于权利要求书、说明书和附图中的动作流程，即使为方便起见而使用“首先”，“接下来”等进行说明，也不表示一定要按照该顺序实施。
权利要求书(按照条约第19条的修改)
1.一种半导体装置，其特征在于，在1个半导体基板具有晶体管区和二极管区，
所述半导体装置具有：
第1导电型的阳极区，其在所述二极管区设置于所述半导体基板中；
第2导电型的漂移区，其至少设置于所述二极管区，在所述半导体基板中位于比所述阳极区更靠下方的位置；
第2导电型的蓄积区，其至少设置于所述二极管区，在所述半导体基板的深度方向上位于所述阳极区与所述漂移区之间；以及
绝缘膜，其具有沿第1方向延伸的多个接触部，且设置于所述半导体基板的上表面上，
所述多个接触部包含设置于所述二极管区的第1接触部，
所述第1接触部具有所述第1方向上的所述第1接触部的端部与所述蓄积区在所述深度方向上不重叠的第1非重叠区。
2.根据权利要求1所述的半导体装置，其特征在于，所述半导体装置还具备：
第1导电型的基区，其在所述晶体管区设置于所述半导体基板中；以及
所述漂移区，其设置于所述晶体管区，且在所述半导体基板中位于比所述基区更靠下方的位置，
所述蓄积区还设置于所述晶体管区，并且在所述半导体基板的深度方向上位于所述基区与所述漂移区之间，
所述多个接触部包含设置于所述晶体管区的第2接触部，
所述第2接触部具有所述第1方向上的所述第2接触部的端部与所述蓄积区在所述深度方向上不重叠的第2非重叠区。
3.根据权利要求2所述的半导体装置，其特征在于，在所述第1方向上，所述第1非重叠区的长度与所述第2非重叠区的长度不同。
4.根据权利要求3所述的半导体装置，其特征在于，所述第1非重叠区的所述第1方向上的长度比所述第2非重叠区的所述第1方向上的长度大。
5.根据权利要求3所述的半导体装置，其特征在于，多个所述晶体管区具有所述第2方向的两侧被所述二极管区夹持的内侧晶体管区，
所述内侧晶体管区中的所述蓄积区的所述第1方向上的端部比所述第2接触部的所述第1方向上的端部更靠所述半导体基板的外周端部。
6.根据权利要求1～5中任一项所述的半导体装置，其特征在于，所述半导体装置具有包含多个所述晶体管区和多个所述二极管区的有源区，
多个所述晶体管区分别是位于与所述第1方向正交的第2方向上的端部的外侧晶体管区，
多个接触部包含设置于所述外侧晶体管区的多个第2接触部，
所述多个第2接触部分别具有所述第1方向上的第2接触部的端部与所述蓄积区不重叠的第2非重叠区，
在所述第2方向上的所述端部处的所述外侧晶体管区中，所述第2非重叠区的所述第1方向上的长度在所述第2方向上越靠近所述半导体基板的外周端部就越长。
7.根据权利要求6所述的半导体装置，其特征在于，所述多个第2接触部中的在所述第2方向上最靠近所述半导体基板的外周端部的整个第2接触部与所述蓄积区不重叠。
8.根据权利要求1～7中任一项所述的半导体装置，其特征在于，所述二极管区具有：
多个虚设沟槽部，其沿所述第1方向延伸，并且在与所述第1方向正交的第2方向上排列；以及
多个第1台面区，其位于所述多个虚设沟槽部中的在所述第2方向上相邻的各2个虚设沟槽部之间，是所述半导体基板的一部分，
所述多个第1台面区中的至少1个第1台面区在所述第1接触部的所述第1方向上的端部与所述至少1个第1台面区重叠的位置处不具有第1导电型的接触区，所述第1导电型的接触区具有比所述阳极区高的第1导电型的掺杂浓度且与所述第1接触部连接。
9.根据权利要求8所述的半导体装置，其特征在于，所述晶体管区具有：
多个沟槽部，其沿所述第1方向延伸，且在与所述第1方向正交的第2方向上排列；以及
多个第2台面区，其位于所述多个沟槽部中的在所述第2方向上相邻的各2个沟槽部之间，是所述半导体基板的一部分，
所述多个第2台面区中的至少1个第2台面区在所述多个接触部中的设置于所述晶体管区的第2接触部的所述第1方向上的端部与所述至少1个第2台面区重叠的位置处具有所述接触区。
10.根据权利要求9所述的半导体装置，其特征在于，所述多个第2台面区包含在所述第2方向上与所述二极管区相邻的边界台面区，
所述边界台面区不具有所述接触区，且具有第1导电型的掺杂浓度比所述接触区的第1导电型的掺杂浓度低的第1导电型的基区。
11.根据权利要求8～10中任一项所述的半导体装置，其特征在于，所述多个第1台面区中的与所述晶体管区相邻的第1台面区在所述第1接触部的所述第1方向上的端部与所述第1台面区重叠的位置处具有所述接触区，
所述多个第1台面区中的与所述晶体管区不相邻的至少1个第1台面区在所述第1接触部的所述第1方向上的端部与所述第1台面区重叠的位置处不具有所述接触区。
12.根据权利要求1～11中任一项所述的半导体装置，其特征在于，所述晶体管区具有设置于所述半导体基板的下表面侧的第2导电型的集电区，
所述二极管区具有设置于所述半导体基板的下表面侧的第1导电型的阴极区，
作为所述集电区与所述阴极区的边界的下表面侧边界在与所述第1方向正交的第2方向上，位于比所述半导体基板的上表面侧的作为所述晶体管区与所述二极管区的边界的上表面侧边界更靠所述二极管区一侧的位置。
13.(修改后)根据权利要求12所述的半导体装置，其特征在于，将所述第1接触部的端部和所述蓄积区的端部投影于所述半导体基板的上表面的情况下的最短距离比将所述蓄积区的端部和所述阴极区的端部投影于所述半导体基板的上表面的情况下的最短距离大。
14.(追加)根据权利要求12所述的半导体装置，其特征在于，所述半导体装置还具有第1导电型的阱区，其在所述二极管区设置于所述半导体基板中，
将所述阱区的内侧的端部和所述第1接触部的所述第1方向上的端部投影于所述半导体基板的上表面的情况下的最短距离比将所述蓄积区的端部和所述阴极区的端部投影于所述半导体基板的上表面的情况下的最短距离大。
15.(追加)根据权利要求14所述的半导体装置，其特征在于，所述半导体装置在所述晶体管区中还具有所述阱区，
所述多个接触部包含设置于所述晶体管区的第2接触部，
将所述阱区的内侧的端部和所述第2接触部的所述第1方向上的端部投影于所述半导体基板的上表面的情况下的最短距离比将所述阱区的内侧的端部和所述第1接触部的所述第1方向上的端部投影于所述半导体基板的上表面的情况下的最短距离小。
16.(追加)根据权利要求14或15所述的半导体装置，其特征在于，所述半导体装置还具有：
延伸栅极流道部，其设置于彼此相邻的至少2个所述晶体管区之间；以及
环状栅极流道部，其包围多个所述晶体管区和多个所述二极管区，
将设置于所述延伸栅极流道部的下方的所述阱区的内侧的端部和所述第1接触部的所述第1方向上的一个端部投影于所述半导体基板的上表面的情况下的最短距离比将设置于所述环状栅极流道部的下方的所述阱区的内侧的端部和所述第1接触部的所述第1方向上的另一个端部投影于所述半导体基板的上表面的情况下的最短距离大。
17.(追加)根据权利要求14～16中任一项所述的半导体装置，其特征在于，所述阴极区的第1后退长度为所述阴极区的第2后退长度以上，所述阴极区的第1后退长度为所述第2方向上的从所述下表面侧边界到所述上表面侧边界为止的长度，所述阴极区的第2后退长度为所述第1方向上的从所述阱区的内侧的端部到最靠近所述外周端部的所述阴极区的端部为止的长度。

Claims (13)

1.一种半导体装置，其特征在于，在1个半导体基板具有晶体管区和二极管区，
所述半导体装置具有：
第1导电型的阳极区，其在所述二极管区设置于所述半导体基板中；
第2导电型的漂移区，其至少设置于所述二极管区，在所述半导体基板中位于比所述阳极区更靠下方的位置；
第2导电型的蓄积区，其至少设置于所述二极管区，在所述半导体基板的深度方向上位于所述阳极区与所述漂移区之间；以及
绝缘膜，其具有沿第1方向延伸的多个接触部，且设置于所述半导体基板的上表面上，
所述多个接触部包含设置于所述二极管区的第1接触部，
所述第1接触部具有所述第1方向上的所述第1接触部的端部与所述蓄积区在所述深度方向上不重叠的第1非重叠区。
2.根据权利要求1所述的半导体装置，其特征在于，所述半导体装置还具备：
第1导电型的基区，其在所述晶体管区设置于所述半导体基板中；以及
所述漂移区，其设置于所述晶体管区，且在所述半导体基板中位于比所述基区更靠下方的位置，
所述蓄积区还设置于所述晶体管区，并且在所述半导体基板的深度方向上位于所述基区与所述漂移区之间，
所述多个接触部包含设置于所述晶体管区的第2接触部，
所述第2接触部具有所述第1方向上的所述第2接触部的端部与所述蓄积区在所述深度方向上不重叠的第2非重叠区。
3.根据权利要求2所述的半导体装置，其特征在于，在所述第1方向上，所述第1非重叠区的长度与所述第2非重叠区的长度不同。
4.根据权利要求3所述的半导体装置，其特征在于，所述第1非重叠区的所述第1方向上的长度比所述第2非重叠区的所述第1方向上的长度大。
5.根据权利要求3所述的半导体装置，其特征在于，多个所述晶体管区具有所述第2方向的两侧被所述二极管区夹持的内侧晶体管区，
所述内侧晶体管区中的所述蓄积区的所述第1方向上的端部比所述第2接触部的所述第1方向上的端部更靠所述半导体基板的外周端部。
6.根据权利要求1～5中任一项所述的半导体装置，其特征在于，所述半导体装置具有包含多个所述晶体管区和多个所述二极管区的有源区，
多个所述晶体管区分别是位于与所述第1方向正交的第2方向上的端部的外侧晶体管区，
多个接触部包含设置于所述外侧晶体管区的多个第2接触部，
所述多个第2接触部分别具有所述第1方向上的第2接触部的端部与所述蓄积区不重叠的第2非重叠区，
在所述第2方向上的所述端部处的所述外侧晶体管区中，所述第2非重叠区的所述第1方向上的长度在所述第2方向上越靠近所述半导体基板的外周端部就越长。
7.根据权利要求6所述的半导体装置，其特征在于，所述多个第2接触部中的在所述第2方向上最靠近所述半导体基板的外周端部的整个第2接触部与所述蓄积区不重叠。
8.根据权利要求1～7中任一项所述的半导体装置，其特征在于，所述二极管区具有：
多个虚设沟槽部，其沿所述第1方向延伸，并且在与所述第1方向正交的第2方向上排列；以及
多个第1台面区，其位于所述多个虚设沟槽部中的在所述第2方向上相邻的各2个虚设沟槽部之间，是所述半导体基板的一部分，
所述多个第1台面区中的至少1个第1台面区在所述第1接触部的所述第1方向上的端部与所述至少1个第1台面区重叠的位置处不具有第1导电型的接触区，所述第1导电型的接触区具有比所述阳极区高的第1导电型的掺杂浓度且与所述第1接触部连接。
9.根据权利要求8所述的半导体装置，其特征在于，所述晶体管区具有：
多个沟槽部，其沿所述第1方向延伸，且在与所述第1方向正交的第2方向上排列；以及
多个第2台面区，其位于所述多个沟槽部中的在所述第2方向上相邻的各2个沟槽部之间，是所述半导体基板的一部分，
所述多个第2台面区中的至少1个第2台面区在所述多个接触部中的设置于所述晶体管区的第2接触部的所述第1方向上的端部与所述至少1个第2台面区重叠的位置处具有所述接触区。
10.根据权利要求9所述的半导体装置，其特征在于，所述多个第2台面区包含在所述第2方向上与所述二极管区相邻的边界台面区，
所述边界台面区不具有所述接触区，且具有第1导电型的掺杂浓度比所述接触区的第1导电型的掺杂浓度低的第1导电型的基区。
11.根据权利要求8～10中任一项所述的半导体装置，其特征在于，所述多个第1台面区中的与所述晶体管区相邻的第1台面区在所述第1接触部的所述第1方向上的端部与所述第1台面区重叠的位置处具有所述接触区，
所述多个第1台面区中的与所述晶体管区不相邻的至少1个第1台面区在所述第1接触部的所述第1方向上的端部与所述第1台面区重叠的位置处不具有所述接触区。
12.根据权利要求1～11中任一项所述的半导体装置，其特征在于，所述晶体管区具有设置于所述半导体基板的下表面侧的第2导电型的集电区，
所述二极管区具有设置于所述半导体基板的下表面侧的第1导电型的阴极区，
作为所述集电区与所述阴极区的边界的下表面侧边界在与所述第1方向正交的第2方向上，位于比所述半导体基板的上表面侧的作为所述晶体管区与所述二极管区的边界的上表面侧边界更靠所述二极管区一侧的位置。
13.根据权利要求12所述的半导体装置，其特征在于，所述阴极区的第1后退长度为所述阴极区的第2后退长度以上，所述阴极区的第1后退长度为从所述下表面侧边界到所述上表面侧边界为止的所述第2方向上的长度，所述阴极区的第2后退长度为从所述半导体基板的外周端部到最靠近所述外周端部的所述阴极区的端部为止的所述第1方向上的长度。
CN201980003778.9A 2018-02-14 2019-01-25 半导体装置 Active CN111052393B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-024242 2018-02-14
JP2018024242 2018-02-14
PCT/JP2019/002594 WO2019159657A1 (ja) 2018-02-14 2019-01-25 半導体装置

Publications (2)

Publication Number Publication Date
CN111052393A true CN111052393A (zh) 2020-04-21
CN111052393B CN111052393B (zh) 2023-11-14

Family

ID=67618666

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980003778.9A Active CN111052393B (zh) 2018-02-14 2019-01-25 半导体装置

Country Status (4)

Country Link
US (1) US11107910B2 (zh)
JP (1) JP6969662B2 (zh)
CN (1) CN111052393B (zh)
WO (1) WO2019159657A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016051973A1 (ja) 2014-10-03 2016-04-07 富士電機株式会社 半導体装置および半導体装置の製造方法
JP7085975B2 (ja) * 2018-12-17 2022-06-17 三菱電機株式会社 半導体装置
JP7471192B2 (ja) 2020-10-01 2024-04-19 三菱電機株式会社 半導体装置
US20220149165A1 (en) * 2020-11-12 2022-05-12 Cree, Inc. Semiconductor devices including an offset metal to polysilicon gate contact
JP7488778B2 (ja) 2021-01-29 2024-05-22 株式会社東芝 半導体装置
US20220293778A1 (en) * 2021-03-10 2022-09-15 Kabushiki Kaisha Toshiba Semiconductor device and method for driving same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016219774A (ja) * 2015-05-15 2016-12-22 富士電機株式会社 半導体装置
JP2017010975A (ja) * 2015-06-17 2017-01-12 富士電機株式会社 半導体装置
JP2017028236A (ja) * 2015-07-16 2017-02-02 富士電機株式会社 半導体装置
JP2017028244A (ja) * 2015-07-15 2017-02-02 富士電機株式会社 半導体装置
JP2017147435A (ja) * 2016-02-16 2017-08-24 富士電機株式会社 半導体装置
CN107958906A (zh) * 2016-10-14 2018-04-24 富士电机株式会社 半导体装置
CN110785852A (zh) * 2017-12-06 2020-02-11 富士电机株式会社 半导体装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217419A (ja) 2000-02-03 2001-08-10 Denso Corp 半導体装置
JP4639431B2 (ja) 2000-05-24 2011-02-23 富士電機システムズ株式会社 トレンチゲート型半導体装置
JP5672766B2 (ja) 2010-05-17 2015-02-18 株式会社デンソー 半導体装置
US8716746B2 (en) 2010-08-17 2014-05-06 Denso Corporation Semiconductor device
JP5636808B2 (ja) * 2010-08-17 2014-12-10 株式会社デンソー 半導体装置
JP5126335B2 (ja) 2010-10-18 2013-01-23 富士電機株式会社 トレンチゲート型半導体装置
JP5321669B2 (ja) 2010-11-25 2013-10-23 株式会社デンソー 半導体装置
JP6056984B2 (ja) 2013-11-05 2017-01-11 トヨタ自動車株式会社 半導体装置
DE112014007266B4 (de) 2014-12-17 2024-05-29 Mitsubishi Electric Corporation Halbleitervorrichtung
JP6335829B2 (ja) 2015-04-06 2018-05-30 三菱電機株式会社 半導体装置
US10056370B2 (en) * 2015-07-16 2018-08-21 Fuji Electric Co., Ltd. Semiconductor device
JP6686398B2 (ja) 2015-12-03 2020-04-22 富士電機株式会社 半導体装置
JP6414090B2 (ja) 2016-01-27 2018-10-31 株式会社デンソー 半導体装置
DE112017000063T5 (de) * 2016-02-15 2018-03-22 Fuji Electric Co., Ltd. Halbleitervorrichtung
JP6668804B2 (ja) 2016-02-16 2020-03-18 富士電機株式会社 半導体装置
JP6604430B2 (ja) * 2016-03-10 2019-11-13 富士電機株式会社 半導体装置
JP6830767B2 (ja) 2016-06-14 2021-02-17 株式会社デンソー 半導体装置
US10237299B2 (en) * 2016-09-29 2019-03-19 Camelot Uk Bidco Limited Browser extension for contemporaneous in-browser tagging and harvesting of internet content
JP6624300B2 (ja) * 2016-10-17 2019-12-25 富士電機株式会社 半導体装置
EP3324443B1 (en) * 2016-11-17 2019-09-11 Fuji Electric Co., Ltd. Semiconductor device
CN109891595B (zh) * 2017-05-31 2022-05-24 富士电机株式会社 半导体装置
WO2019078131A1 (ja) * 2017-10-18 2019-04-25 富士電機株式会社 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016219774A (ja) * 2015-05-15 2016-12-22 富士電機株式会社 半導体装置
JP2017010975A (ja) * 2015-06-17 2017-01-12 富士電機株式会社 半導体装置
JP2017028244A (ja) * 2015-07-15 2017-02-02 富士電機株式会社 半導体装置
JP2017028236A (ja) * 2015-07-16 2017-02-02 富士電機株式会社 半導体装置
JP2017147435A (ja) * 2016-02-16 2017-08-24 富士電機株式会社 半導体装置
CN107958906A (zh) * 2016-10-14 2018-04-24 富士电机株式会社 半导体装置
CN110785852A (zh) * 2017-12-06 2020-02-11 富士电机株式会社 半导体装置

Also Published As

Publication number Publication date
US20200161460A1 (en) 2020-05-21
JP6969662B2 (ja) 2021-11-24
WO2019159657A1 (ja) 2019-08-22
CN111052393B (zh) 2023-11-14
US11107910B2 (en) 2021-08-31
JPWO2019159657A1 (ja) 2020-07-16

Similar Documents

Publication Publication Date Title
CN111033751B (zh) 半导体装置
CN111052393B (zh) 半导体装置
US11094810B2 (en) Semiconductor device and manufacturing method of semiconductor device
US11139291B2 (en) Semiconductor device
US20220139908A1 (en) Semiconductor device
CN110574169B (zh) 半导体装置
CN110574146B (zh) 半导体装置
JPWO2018151227A1 (ja) 半導体装置
CN111146197A (zh) 半导体装置及制造方法
US20230071170A1 (en) Semiconductor device
US20220328669A1 (en) Semiconductor device
US20200335497A1 (en) Semiconductor device
JP2021048337A (ja) 半導体装置及び半導体回路
US20220352316A1 (en) Semiconductor device and manufacturing method of semiconductor device
US20240047541A1 (en) Semiconductor device
WO2021145079A1 (ja) 半導体装置
CN115398645A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant