CN109216323B - 半导体器件以及形成半导体器件的方法 - Google Patents

半导体器件以及形成半导体器件的方法 Download PDF

Info

Publication number
CN109216323B
CN109216323B CN201711338029.0A CN201711338029A CN109216323B CN 109216323 B CN109216323 B CN 109216323B CN 201711338029 A CN201711338029 A CN 201711338029A CN 109216323 B CN109216323 B CN 109216323B
Authority
CN
China
Prior art keywords
die
conductive
redistribution structure
semiconductor device
molding material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711338029.0A
Other languages
English (en)
Other versions
CN109216323A (zh
Inventor
王垂堂
余振华
陈韦廷
陈颉彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN109216323A publication Critical patent/CN109216323A/zh
Application granted granted Critical
Publication of CN109216323B publication Critical patent/CN109216323B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02313—Subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明的实施例提供了一种半导体器件，包括嵌入在模塑材料中的第一管芯，其中，第一管芯的接触焊盘邻近模塑材料的第一侧。半导体器件还包括在模塑材料的第一侧上方的再分布结构、沿第一管芯的侧壁并且在第一管芯和模塑材料之间的第一金属涂层、以及沿模塑材料的侧壁并且在模塑材料的与第一侧相对的第二侧上的第二金属涂层。本发明的实施例还提供了另一种半导体器件以及形成半导体器件的方法。

Description

半导体器件以及形成半导体器件的方法
优先权和交叉引用
本申请要求于2017年6月30日提交的题目为“Semiconductor Device withShield for Electromagnetic Interference”的美国临时专利申请第62/527,879号的优先权，其全部内容通过引用结合于此。
技术领域
本发明涉及半导体领域，并且更具体地，涉及半导体器件以及形成半导体器件的方法。
背景技术
由于许多电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的不断提高，半导体产业经历了快速增长。在大多数情况下，集成度的这种改进来自最小部件尺寸的不断减小，这允许更多的组件集成到给定区域内。随着最近对更小的电子器件的需求增长，对半导体管芯的更小和更有创意的封装技术的需求也已经增长。
这些封装技术的实例是叠层封装(POP)技术。在PoP封装中，在底部半导体封装件的顶部上堆叠顶部半导体封装件以允许高水平的集成和组件密度。另一个实施例是多芯片模块(MCM)技术，其中，在一个半导体封装件中封装多个半导体管芯以提供具有集成功能的半导器件。
先进的封装技术的高集成水平，使半导体器件的生产具有增强的性能和小的引脚，这对于小型设备(如移动电话、平板电脑和数字音乐播放器)是有利的。另一个优势是连接半导体封装件内互通部分的导电路径的长度缩短。由于电路之间更短的互连布线，产生了更快的信号传输以及降低的噪声和串扰，提高了半导体器件的电性能。
发明内容
根据本发明的实施例，提供了一种半导体器件，包括：第一管芯，嵌入在模塑材料中，其中，第一管芯的接触焊盘邻近模塑材料的第一侧；再分布结构，在模塑材料的第一侧上方；第一金属涂层，沿第一管芯的侧壁并且在第一管芯和模塑材料之间；以及第二金属涂层，沿模塑材料的侧壁并且在模塑材料的与第一侧相对的第二侧上。
根据本发明的实施例，提供了一种半导体器件，包括：第一管芯，位于模塑层中；第一再分布结构，在模塑层的第一侧上并且包括电连接至第一管芯的接触焊盘的导电线；第二再分布结构，在模塑层的与第一侧相对的第二侧上；第一导电结构，在模塑层中并且与第一管芯横向隔开，其中，第一导电结构包括：第一介电区域，围绕第一管芯；以及导电涂层，在第一介电区域的相对侧上；以及通孔，在模塑层中，其中，通孔连接至第一再分布结构的第一导电线和第二再分布结构的第二导电线。
根据本发明的实施例，提供了一种形成半导体器件的方法，包括：将第一管芯附接至载体，其中，第一管芯的正面上的接触焊盘背向于载体；在载体上方并且围绕第一管芯形成模塑材料；在远离载体的模塑材料的第一侧上方形成再分布结构，其中，再分布结构包括电连接至第一管芯的导电线，其中，再分布结构的第一导电部件暴露在再分布结构的侧壁处；剥离所述载体；以及沿着模塑材料的侧壁和模塑材料的与第一侧相对的第二侧形成第一导电涂层，其中，第一导电涂层电连接到再分布结构的第一导电部件。
附图说明
当结合附图进行阅读时，根据下面详细的描述可以最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚地讨论，各个部件的尺寸可以任意地增加或减少。
图1至图2示出根据一些实施例的半导体管芯在不同制造阶段的截面图。
图3至图4示出根据一些实施例的在图2中示出的半导体管芯的放大图。
图5、图6、图7A、图7B、图7C和图8示出根据一些实施例的半导体器件在不同制造阶段的不同视图。
图9至图12示出根据一些实施例的半导体器件在不同制造阶段的截面图。
图13、图14、图15、图16、图17A和图17B示出根据一些实施例的半导体器件在不同制造阶段的不同视图。
图18示出在一些实施例中具有电磁防护罩的电子系统的截面图。
图19示出在一些实施例中用于形成半导体器件的方法流程图。
具体实施方式
以下公开内容提供了多种不同实施例或实例，以实现本发明的不同特征。以下将描述组件和布置的具体实例以简化本发明。当然，这些仅是实例并且不意欲限制本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件不直接接触的实施例。
此外，为了便于描述，本文中可以使用诸如“在...下方”、“在...下面”、“下部”、“在...上面”、“上部”等空间关系术语以描述如图所示的一个元件或部件与另一元件或部件的关系。除了图中示出的的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定位(旋转90度或在其他方位)，并且在本文中使用的空间关系描述符可以同样地作相应地解释。
图1至图2示出根据一些实施例的半导体管芯在不同制造阶段的截面图。在图1中，在半导体晶圆30’中可以形成多个半导体管芯30(参见图2)，其也可被称为集成电路管芯或管芯。数十、数百、甚至更多的半导体管芯30可以形成在半导体晶圆30’中，并将单独的(见图2)形成多个独立的半导体管芯30。
晶圆30’可以包括或是半导体衬底，诸如掺杂或未掺杂的硅或绝缘体上半导体(SOI)衬底的有源层。半导体衬底可以包括其他半导体材料，诸如锗；包括碳化硅、砷化镓、磷化镓、氮化镓、磷化铟、砷化铟和/或锑化铟的化合物半导体；包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP的合金半导体；或它们的组合。也可以使用其他衬底，诸如多层或梯度衬底。诸如晶体管、二极管、电容器、电阻器等的器件可以形成在半导体衬底中和/或上，并且可以通过例如通过位于半导体衬底上的一个或多个介电层中的金属化图案形成的互连结构互连以形成半导体半导体管芯30中的集成电路。
半导体管芯30还包括诸如铝焊盘的接触焊盘101，外部连接件形成至该焊盘。接触焊盘101位于可以称为半导体管芯30的对应有源侧的一侧或前侧上。钝化膜103位于半导体管芯30上或可以位于接触焊盘101的部分上。开口穿过钝化膜103至接触焊盘101。诸如导电柱(例如，包括诸如铜的金属)的管芯连接件105可以穿过钝化膜103延伸进入开口中并且机械地连接且电连接至相应的接触焊盘101。例如，可以通过电镀等形成管芯连接件105。管芯连接件105电连接半导体管芯30的相应的集成电路。在以下的描述中，管芯连接件105也可以被称为导电柱105。
介电材料107位于半导体管芯30的有源侧上，诸如位于钝化膜103和管芯连接件105上。介电材料107横向密封管芯连接件105。介电材料107可以是聚合物，诸如PBO、聚酰亚胺、BCB等；氮化物，诸如氮化硅等；氧化物，诸如氧化硅、PSG、BSG、BPSG等；或它们的组合，并且例如，可以通过旋涂、层压、化学汽相沉积(CVD)等来形成。在图1所示的实施例中，介电材料107的顶面延伸比导电柱105的顶面更远离接触焊盘101。
接下来，在图2中，晶圆30’的正面连接到胶带108(如切割胶带)，并沿着线31被切割成多个管芯30。导电涂层109(包括铜层或能够提供电磁屏蔽以减少电磁干扰(EMI)或降低电磁敏感度(EMS)的其他合适的材料)形成在管芯30的背面(例如，与正面相对的一侧)和管芯30的侧壁上方。导电涂层109可以包括一个或多个子层(参见图3和图4)，并且至少一个子层可以包括诸如铜的合适金属。在一些实施例中，导电涂层109共形地形成在管芯30的背面和侧壁上方。尽管未在附图2中示出，但是，导电涂层109还可以形成在胶带108的上表面上方。在以下的描述中，导电涂层109还可以被称为金属涂层109。
在一些实施例中，图3和图4分别示出了图2中的半导体管芯30的区域150和区域140的放大图。图3和图4中的导电涂层109的结构仅是非限制性的实施例，其他数量的子层和/或其他结构也是可能的并完全包括在本公开的范围内。
如图3所示，导电涂层109包括三个子层，诸如界面层159、阻挡层157和导电层154。界面层159形成在管芯30的背面和侧壁上，例如，管芯30和阻挡层157之间。界面层159可以包括诸如氧化硅的合适材料，并且可以通过热氧化、CVD、物理汽相沉积(PVD)、它们的组合等或其他合适的形成方法来形成。界面层159可充当半导体管芯30和随后形成的层(例如157)之间的粘附层，并且可以帮助随后形成的层(例如，157和109)粘附到半导体管芯30上。
如图3所示，阻挡层157形成在界面层159上方。可以形成阻挡层157以防止或减少金属涂层109的材料(例如，铜)扩散到例如半导体管芯30的衬底中。在一些实施例中，阻挡层157包括氮化钛，当然其他材料，如氮化钽、氧化钛、钽氧化物、钛、钽等也可以替换使用。可以使用诸如等离子体增强CVD(PECVD)的CVD工艺形成阻挡层157。然而，可以可选地利用诸如溅射或金属有机化学汽相沉积(MOCVD)、原子层沉积(ALD)的其他可选工艺。
接下来，在阻挡层157上方形成导电层154。导电层154可以包括诸如铜的合适的金属，并且可以具有大约3μm至大约5μm之间的厚度，诸如大约3μm，但是也可以是其他的尺寸。可以利用诸如溅射、旋涂或电镀的合适的沉积方法以形成导电层154。在一些实施例中，在阻挡层157上方形成晶种层(未示出)，然后使用电镀工艺在晶种层上方形成导电层154。
如图4所示，在通过热氧化半导体管芯30的衬底(例如，硅)形成界面层159(例如，氧化硅)的实施例中，半导体管芯30的区域140中的导电涂层109具有与区域150中的导电涂层109不同的结构。在区域140中的导电涂层109对应于沿着管芯30的介电材料107的侧壁设置的导电涂层109的部分。由于热氧化过程在介电材料107上方不产生例如氧化硅，所以，如图3所示的界面层159不在区域140中形成。因此，在区域140中的导电涂层109包括阻挡层157和导电层154，它们都是导电层。
图5、图6、图7A、图7B、图7C和图8示出根据一些实施例的半导体器件200在不同制造阶段的不同视图。在图5中，具有如图2所示的金属涂层109的管芯30通过粘附层121粘附于载体120，并且管芯30的正面远离载体120。与管芯30具有不同功能的第二管芯40同样被粘附于载体120，并且管芯40的正面远离载体120。
载体120可以由诸如硅、聚合物、聚合物复合材料、金属箔、陶瓷、玻璃、玻璃环氧树脂、氧化铍、胶带或其他用于结构支持的适合的材料制成。在一些实施例中，粘附层121被沉积或叠压在载体120上方。粘附层121可以是感光的，并且可以通过照射(例如，在随后的载体剥离工艺中在载体120上的紫外线(UV)光)很容易地从载体120上分离开。例如，粘附层121可以是通过明尼苏达圣保罗3M公司生产的光-热转换(LTHC)涂层。
在与如上所述管芯30的工艺步骤类似的步骤中形成管芯40，但没有金属涂层109。管芯40具有在钝化膜113中的接触焊盘111、与接触焊盘111连接的导电柱115以及导电柱115上方的介电材料117。管芯40的接触焊盘111、钝化膜113、导电柱115以及介电材料117可以包括分别与管芯30的接触焊盘101、钝化膜103、导电柱105以及介电材料107相同或相似的材料，并且可以通过使用相同或相似的方法形成。因此，不在此重复细节。
在一些实施例中，管芯30是射频(RF)管芯，并且管芯40是数字逻辑管芯。由于RF管芯(例如管芯30)可能比逻辑管芯(例如管芯40)更容易受到电磁干扰，所以管芯30具有金属涂层109以保护管芯30免受EMI。金属涂层109还可以控制(例如，限制)由管芯30产生的EM干扰，使得由管芯30产生的EM干扰对其他管芯(例如，管芯40)很少或根本没有干扰。在示出的实施例中，管芯40没有金属涂层109。在其他实施例中，管芯30和管芯40都具有金属涂层109，并且管芯40是按照如图1至图4所示的类似工艺步骤形成的。
接着，模塑材料123形成在载体120上方并环绕管芯30和40。被沉积的模塑材料123可以延伸到管芯30和40的上表面上方。作为实例，模塑材料123可以包括环氧树脂、有机聚合物、添加或没有添加硅基或玻璃填料的聚合物、聚酰胺或其他材料。在一些实施例中，模塑材料123包括在应用时为凝胶型液体的液态模塑化合物(LMC)。当应用时，模塑材料123还可以包括液体或固体。可以使用例如压缩成型、转移成型或其他方法来成型模塑材料123。
一旦被沉积，模塑材料123可以通过固化工艺被固化。固化工艺可以包括使用退火工艺或其他加热工艺将模塑材料123加热至预定温度持续预定的一段时间。固化工艺也可以包括紫外(UV)光曝光工艺、红外(IR)能量曝光工艺、它们的组合或具有加热工艺的组合。或者，可以使用其他方法固化模塑材料123。在一些实施例中，未执行固化工艺。
接着，可以执行诸如化学机械抛光(CMP)的平坦化工艺以去除模塑材料123的上部部分，以及暴露管芯30的导电柱105和暴露管芯40的导电柱115。平坦化工艺在导电柱(例如105、115)、介电材料(例如107、117)和模塑材料123之间实现基本共面的上表面。平坦化工艺可以去除介电材料107/117的上部部分，并且可以去除导电柱105/115的顶部。
接着，在图6中，再分布结构130形成在管芯30、管芯40和模塑材料123的上方。再分布结构130包括导电部件，诸如形成在一个或多个介电层132中的一层或多层的导电线131以及通孔133。在一些实施例中，一个或多个介电层132由聚合物形成，诸如聚苯并恶唑(PBO)、聚酰亚胺、苯并环丁烯(BCB)等。在其他的实施例中，介电层132由诸如氮化硅的氮化物；诸如氧化硅、磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、硼掺杂的磷硅酸盐玻璃(BPSG)等的氧化物等形成。可以通过诸如旋涂、化学汽相沉积(CVD)、层压等或它们的组合的任何可接受的沉积工艺来形成一个或多个介电层132。
在一些实施例中，再分布结构130的导电部件包括由合适的导电材料(诸如铜，钛，钨，铝等)形成的导电线131和/或导电通孔133。导电部件可以通过以下步骤形成，例如，在介电层132中形成开口以暴露下面的导电部件，在介电层132和开口中形成晶种层，在晶种层上方形成具有设计好的图案的图案化光刻胶，在设计好的图案中和晶种层上方镀层(如电镀或化学镀)导电材料，以及去除光刻胶和没有形成导电材料的晶种层的部分。
再分布结构130电连接至管芯30和管芯40。导电焊盘137(可以是金属下凸块(UBM)结构)可以形成在再分布结构130上方并且与再分布结构130电连接。如图6所示，再分布结构130的至少一个导电线131A延伸并暴露在再分布结构130的侧壁。导电线131A可以用来连接到随后形成的导电层119(参见图8)并且使导电层119接地。
如图6所示，管芯30的金属涂层109通过例如通孔133A电连接至导电线131A。在一些实施例中，导电线131A电连接至接地接触焊盘101A(例如，被配置为连接至电接地的接触焊盘)，诸如图6中最左边或最右边的接触焊盘。在一些实施例中，接地接触焊盘101A通过连接到导电焊盘137A的外部连接件143(例如，图8中所示的143A)连接至电气接地(未显示)。因此，管芯30的金属涂层109被接地，以为管芯30提供电磁干扰的保护。金属涂层109还可以防止或减少由管芯30产生的电磁干扰干扰系统中的其他管芯(例如管芯40)。
在一个实施例中，图7A是半导体器件200的部分截面图，示出了如图6所示的金属涂层109的接地细节。如图7A所示，接地接触焊盘101A连接至导电柱105A，导电柱105A可以形成具有从接地接触焊盘101A延伸至接近管芯30的边缘(例如侧壁)位置的延伸部分，并且因此接近金属涂层109从而便于与金属涂层109电连接。形成在再分布结构130的第一通孔层中(例如，最接近管芯30的再分布结构130的通孔层)的通孔133A连接导电柱105A至金属涂层109。
图7B是沿着图7A中横截面A-A的半导体器件200的截面图。横截面A-A穿过通孔133A，因此，导电柱105A和接地接触焊盘101A在横截面A-A的平面中是不可见的，且在图7B中如虚线所示。为简单起见，在图7B的俯视图中示出的不是半导体器件200的所有层也不是半导体器件200的所有元件。图7A是沿着图7B中的横截面B-B的半导体器件200的部分的截面图。
如图7B所示，导电涂层109包围管芯30的侧壁。图7A中的接触焊盘101和接地接触焊盘101A在同一直线上(如图7B中的横截面B-B所示)。图7B也示出了图7A中在接触焊盘101上方的通孔133，以及图7A中连接至接地接触焊盘101A的导电柱105A。此外，图7B中还示出了额外的接地接触焊盘101B，其在介电材料107中形成并且通过导电部件105’(例如，在介电材料107中形成的导电线)电连接至接地接触焊盘101A。由于接触焊盘101B和导电部件105’不在横截面B-B的直线上，所以，它们在图7A的截面图中不可见。
在图7B所示的实施例中，形成不同于再分布结构130的其他通孔(例如通孔133)的通孔133A，以便于在通孔133A和金属涂层109之间的电连接。特别的，在俯视图中，通孔133A可以具有纵长形状而不是例如圆形的形状。在一些实施例中，通孔133A的纵长形状沿着B-B方向比沿着垂直于B-B方向的方向具有更大的尺寸。纵长形状的通孔133A对用于形成图案化通孔133A的光刻过程的不精确性提供较大容差。例如，纵长形状使得在通孔133A和金属涂层109之间更容易实现可靠的电连接，即使通孔133A的实际位置与预期的位置(例如，设计位置)相比向左或向右移动一点(例如，几纳米)。
在图7B中，示出的通孔133A具有椭圆形状，但是也可以使用诸如矩形形状、赛道形状(例如，参见133B，在矩形的相对两侧上具有半圆形的矩形)以及其他合适形状的其他纵长的形状。图7A的截面图中未示出的第二通孔133B连接金属涂层109和导电部件105’。示出的第二通孔133B具有作为实施例的赛道形状。在其他实施例中，第二通孔133B可以具有同第一通孔133A相同的形状(例如，椭圆形)，或者也可以具有其他合适的形状。因此，在图7B的实施例中，金属涂层109通过通孔133A和通孔133B接地，因此，进一步增加了接地的金属涂层109的可靠性。
图7C示出了在图7A和图7B中示出的半导体器件200的截面图，但是仅沿着图7B的横截面B1-B1。如图7C所示，通孔133B电连接导电部件105’与金属涂层109。由于导电部件105’被连接至接地接触焊盘101A和101B(参见图7B)，所以金属涂层109是接地的。
接着，在图8中，在导电焊盘137的上方形成外部连接件143，载体120被剥离，并且在模塑材料123的侧壁和顶面上方形成导电层119。在一些实施例中，外部连接件143是诸如可控塌陷芯片连接(C4)凸块或球栅阵列(BGA)凸块的导电凸块，并且可以包括诸如锡的材料，或其他合适材料(如银或铜)。在外部连接件143是锡焊料凸块的实施例中，可以通过首先由诸如蒸发、电镀、印刷、焊料转印或植球等任何合适的方法形成锡层来形成外部连接件143。一旦已经在导电焊盘137上形成锡层，实施回流以将材料成形为期望的凸块形状。
然而，本领域普通技术人员应当认识到，虽然外部连接件143如上描述为C4凸块或BGA凸块，但是这些仅仅旨在是说明性的并且不旨在限制实施例。相反，任何合适类型的外部连接件，诸如微凸块、铜柱、铜层、镍层，无铅(LF)层、化学镀镍钯浸金(ENEPIG)层、Cu/LF层、Sn/Ag层、Sn/Pb，它们的组合等，也可以替代使用。任何合适的外部连接件、以及用于形成外部连接件的任何合适的工艺可以用于外部连接件143，并且所有这样的外部连接件完全旨在包括在实施例的范围内。
在一些实施例中，在导电焊盘137上形成外部连接件143之后载体120被分离。例如，倒装图6中的具有形成的外部连接件143的结构，并且外部连接件143附接至胶带(例如，未示出的划片胶带)。在一些实施例中，胶带是柔软的并且具有比外部连接件142的高度大的厚度。因此，半导体器件200可以被压到胶带上，使得外部连接件142被嵌入(例如，被压入)进胶带中。这可以阻止半导体器件200在随后的形成导电层119的工艺步骤中短路。
接着，可以通过诸如化学湿法蚀刻、等离子体干法蚀刻、机械剥离、CMP、机械研磨、热烘烤、激光扫描、或湿法剥离等合适的方法对载体120进行剥离。在一些实施例中，载体120是玻璃载体并且通过在载体120上进行光照对载体120进行剥离。例如，通过准分子激光器发出的紫外(UV)光可以穿过玻璃载体，并且在玻璃/粘合剂界面附近被吸收。紫外线光产生光化学过程，使得破坏粘附层121中的化学键。因此，玻璃载体120很容易被移除。
在其他实施例中，可以在形成外部连接件143之前执行载体剥离，例如，通过将再分布结构130附着于胶带，然后去除载体120。载体120剥离之后，半导体器件200从胶带上去除并且倒装，并且外部连接件143形成在导电焊盘137上方。这些和其他工艺步骤的变化完全旨在包含在本公开的范围内。在多个半导体器件200同时形成的实施例中，执行切割工艺(未显示)以形成多个独立的半导体器件200。
接下来，可以使用例如镀层、溅射、旋涂或其他合适的形成方法在半导体器件200上方形成导电层119，其可以包括铜或用于电磁干扰保护的其他合适的材料。导电层119的厚度在大约3μm至大约5μm(例如3μm)的范围内，但是其他尺寸也是可能的。
如图8所示，在管芯30/40的背面(例如，在粘附层121上方)和沿着模塑材料123的侧壁形成导电层119。由于导电层119(也可以被称为金属涂层119)不接触管芯30和管芯40的衬底，所以不需考虑导电层119的材料的扩散(例如，铜扩散)，因此，类似于阻挡层157(参见图3)的阻挡层在导电层119的形成中可以省略。因此，在一些实施例中，与具有下层阻挡层157和下层界面层159的导电涂层109(参见图3)不同，可以在模塑材料123的侧壁上方和粘附层121的上方形成导电层119，而在导电层119和管芯30/40之间没有阻挡层。在一些实施例中，导电层119具有单层结构，并且由诸如铜的合适材料形成，在这种情况下，导电层119(例如，铜)直接接触例如模塑材料123、粘附层121和一个或多个介电层132。在一些实施例中，例如，根据导电层119的材料，在导电层119以及例如模塑材料123、粘附层121和一个或多个介电层132之间可以有界面层。
如图8所示，在一些实施例中，导电层119是通过连接到暴露在再分布结构130的侧壁上的导电线131A接地的。图8还示出了再分布结构130的通孔133A，通孔133A连接至管芯30(与图7A和图7B中的相似)上方的导电涂层109。因此，导电层119和导电涂层109通过连接一个或多个接地接触焊盘101A而电接地，接地接触焊盘通过例如连接至电接地的一个或多个外部连接件143A而接地。
图9至图12示出根据一些实施例的半导体器件300在不同制造阶段的截面图。图9至图12中对应的标号代表同图3至图8对应的部件，因此，不在重复细节。如图9所示，半导体管芯30和40分别通过粘附层121附着于载体120上。注意，在图9的实施例中，管芯30和40在附着于载体120之前并没有涂覆导电涂层109。管芯30和40可以具有相同类型(例如，具有相同功能)或不同类型(例如，具有不同功能)。管芯30和40附着于载体120之后，导电涂层109共形地形成在管芯30、管芯40和载体120上方。
在图9中，区域150’中的导电涂层109的部分(例如，导电涂层109接触管芯30和40的半导体衬底的部分)具有如图3所示的相同结构。此外，导电涂层109的其他部分(例如，导电涂层109在介电材料107上方、在粘附层121上方和在载体120上方的部分)具有如图4中所示的相同结构。
接着，如图10所示，模塑材料123形成在载体120上方并环绕管芯30和40。可以实施固化工艺以固化模塑材料123。接着，平坦化(固化的)模塑材料123(例如，通过CMP工艺)以暴露管芯30的导电柱105和管芯40的导电柱115。平坦化工艺去除了导电涂层109在管芯30和40的正面上方的部分。因此，在图10的截面图中，平坦化之后，导电涂层109的剩余部分在管芯30和40之间具有U形形状，接近管芯30和40的外侧壁(例如，邻近半导体器件300的边缘的侧壁)具有L形形状。
接着，在图11中，再分布结构130形成在管芯30和40的正面上方，并且连接至管芯30和40。再分布结构130包括导电线131和通孔133。可以是UBM结构的导电焊盘137形成在再分布结构130的上表面上方。再分布结构130的至少一个导电线131A暴露在再分布结构130的侧壁处。
在图11所示的实施例中，与图7A和图7B中所示的实施例相似，导电涂层109通过连接再分布结构130(例如，通过通孔133A)和接地接触焊盘101A而接地。如图11所示，导电涂层109可以通过再分布结构130电连接至管芯40的接地接触焊盘111A。
接着，如图12所示，在导电焊盘137的上方形成外部连接件143，载体120被剥离，并且在管芯30/40的背面上方(例如，粘附层121上方)和模塑材料123的侧壁上方形成导电层119。在一些实施例中，导电层119是通过连接到由再分布结构130的侧壁暴露的导电线131A而接地的。
在一些实施例中，导电层119共形地形成，并且具有与同样是共形形成的导电涂层109的厚度相同的厚度。应该注意，在区域119D中，导电层119和导电涂层109合并以形成导电层(例如，铜)，使得其比与区域119D不同区域中的导电层119或导电涂层109厚(例如，大约两倍厚)。例如，管芯30和40之间(合并的)导电层的厚度可以是沿着管芯30和40侧壁的导电涂层109的厚度的两倍。如另一个实施例，管芯30和40之间(合并的)导电层的厚度可以是沿着模塑材料123的侧壁或粘附层121上方的导电层119的厚度的两倍。在图12的横截面图中，导电层119和导电涂层109在管芯30和40之间形成U形形状并且邻近管芯30和40的外侧壁。在其他实施例中，导电层119和导电涂层109具有不同的厚度。
图13、图14、图15、图16、图17A和图17B示出根据一些实施例的半导体器件400在不同制造阶段的不同视图。在图13中，诸如光敏介电层的介电膜形成在载体120上方。使用光刻和/或蚀刻工艺图案化介电膜以形成结构151和153。在一些实施例中，由于使用光刻工艺，在图13的截面图中，结构151(或153)的宽度随着结构151(或153)远离载体120而减小。例如，如图13所示，结构151和153具有梯形截面。有关结构151/153的更多细节将于下文介绍。
在图14中，在图13所示的结构上形成导电层155，例如铜或其他能够提供EMI屏蔽和/或保护的合适材料。导电层155可包括金属(例如，铜)，并且可以通过溅射、旋涂、镀层或其他合适的方法形成。在一些实施例中，导电层155的厚度在大约3μm至约5μm之间，但是其他尺寸也是可能的。
在一些实施例中，结构151是介电结构。暂时参考图17B，是半导体器件400沿着图17A中的横截面E-E的截面图，结构151可以包括围绕管芯30和/或管芯40的介电结构。如图17B所示，在一些实施例中，结构151可以是连续介电结构，其围绕管芯30和/或管芯40。在其他实施例中，结构151可以包括介电结构的多个离散部段(例如，未示出的在中间有间隙的部段)，其围绕管芯30和/或管芯40。虽然结构151由介电材料制成，但是通过覆盖导电层155后，被覆盖的结构151形成围绕半导体管芯30/40的电磁屏蔽结构以防止或减少EMI(参见图17A和图17B)。
重新参考图14，在一些实施例中，结构153是介电结构并且具有基本圆柱形或截锥形。在一些实施例中，覆盖导电层155后，每个被覆盖的结构153形成导电通孔。暂时参考图17B，根据一些实施例，被覆盖的结构153包括实心电介质芯(例如，结构153)，导电层155覆盖在电介质芯的外侧壁上。
现在参考图15，半导体管芯30和40通过粘附层121附着于载体120上。接着，沉积、固化(如果需要)模塑材料123，并且然后平坦化以暴露管芯30/40的导电柱105/115。如图15所示，平坦化工艺还去除导电层155的顶部(例如，远离载体120的在结构151/153的上表面上方的导电层155的部分)并且暴露结构151和153的介电材料。
接着，在图16中，再分布结构130形成在管芯30和管芯40的正面上方。再分布结构130可以包括导电线131和通孔133。导电焊盘137形成在再分布结构130上方并且与其电连接。如图16所示，导电层155例如经由通孔133A通过电连接至再分布结构130而接地，再分布结构130包括连接至接地接触焊盘101A/111A的导电线和/或通孔，其继而连接到电接地的一个或多个外部连接件143(参见图17B)。在一些实施例中，再分布结构130的导电线131A暴露在再分布结构130的侧壁。
接着，在图17A中，形成外部连接件143，载体120被剥离，并且半导体器件400的暴露表面(例如，接近管芯30/40的背面的表面)在载体剥离之后通过合适的研磨工艺和/或蚀刻工艺(例如CMP)凹进。在一些实施例中，凹进工艺去除导电层155在管芯30和40的背面上方的部分。凹进工艺也可以去除粘附层121。因此，在一些实施例中，在凹进工艺之后，暴露接近管芯30和40的背面的结构151/153的介电材料。
接着，在管芯30和40的背面上方形成另一个再分布结构160，并且可以使用与再分布结构130相同或相似的形成方法来形成。再分布结构160包括导电线161和通孔163，它们电连接至导电层155的剩余部分，诸如，导电层155的位于结构151的侧壁上方和结构153的侧壁上方的部分。在一些实施例中，再分布结构160的导电线161’包括接地面。接地面(例如161’)和具有导电涂层155的结构151在管芯30和40周围和上方形成EMI防护罩。EMI防护罩减少了对管芯30和40的EM干扰。EM防护罩也可控制，因此，减少了通过管芯30和40产生的EM干扰。
如图17A所示，在再分布机构160中形成开口164。开口164可以通过激光钻孔、蚀刻或其他合适的方法来形成。在一些实施例中，开口164暴露导电线161的一部分，该部分电连接至结构153上方的导电层155，以电连接再分布结构130和再分布结构160。导电线161的暴露部分还在管芯30和40的背面提供用于电连接的通道。例如，其他的半导体器件(未示出)可以放置在半导体器件400上方，并且电连接和机械连接至导电线161的暴露部分以形成PoP封装件。
图17B是图17A中的半导体器件400沿着横截面E-E的截面图，并且图17A是图17B中半导体器件400沿着横截面F-F的截面图。为了清楚起见，模塑材料123在图17B中未示出。如图17B所示，结构151包括围绕管芯30和40的连续结构，并且在结构151的相对侧壁上形成导电层155。图17B还示出了具有圆形截面的结构153以及在结构153的侧壁上方形成的导电层155。
图17B仅仅是结构151和结构153的非限制性实施例，并且用于结构151和结构153的其他形状和/或横截面也是可能的并且完全适用于包含在本公开的范围内。例如，结构151可以包括介电区域的多个分散(例如，分离)部段，其共同的围绕管芯30和40。如另一个实施例，结构153的截面可以具有其他合适的形状，诸如椭圆形、方形或矩形。
图18示出了具有EMI保护的电气系统500。电器系统500包括半导体器件510，其类似于图8中的半导体器件200，但是具有用于管芯30和40的金属涂层509。金属涂层509类似于图8中的金属涂层109。半导体器件510进一步包括导电层519，其可以类似于图8中的导电层119。电气系统500进一步包括衬底520，其可以是印刷电路板(PCB)，具有在其上和/或其中形成的导电迹线(例如，521/523/525)和导电焊盘(例如，527)。图18进一步示出了连接件530(例如，射频连接件)，其机械连接和电连接至衬底520。如图18所示，连接件530具有信号端子533和接地端子531。信号端子533可以是承载射频信号的端子(例如，通过电气系统500处理的射频输入信号)，接地端子531可以是电接地。在一些实施例中，接地端子531是围绕信号端子533的金属外壳或金属网以提供好的电磁干扰防护。
如图18所示，半导体器件510的两个外部连接件541和545电接地，并且分别连接至衬底520的导电线521和525，导电线521和525连接至连接件530的接地端子531。连接件530的信号端子533连接到半导体器件510的外部连接件543，外部连接件543用于连接信号(例如，来自连接件530的射频输入信号)。在一些实施例中，导电线521和525是接地面，并且在接地面521和525之间设置承载射频信号的导电线523。系统500具有极好的电磁干扰防护。例如，对于半导体器件500，有双重电磁干扰防护(例如，导电涂层509和519)。此外，在导电线523的上方和下方设置的接地面523和525为承载射频信号的导电线523提供增强的电磁干扰绝缘性能。这些部件(与由接地端子531提供的用于信号端子533的电磁干扰防护罩连接)在整个电气系统500的信号链中提供了良好的电磁干扰保护，从而对抵抗电磁干扰提供了极好的稳定性。
所公开的实施例的变化是可能的，且完全旨在包括在本公开的范围内。例如，半导体器件中使用了两个半导体管芯(例如，30和40)作为示例。然而，在所形成的半导体器件中可以使用多于或少于两个的管芯。如另一个实施例，结构151的形状(参见图17B)可以包括两个独立的环，每一个环周围管芯30/40中的一个。此外，两个独立的环中的每一个可以是连续的环，或者是由多个分散部段形成的环。又如另一个实施例，图17B示出的结构153的数量和位置在不脱离本公开的精神的情况下可以发生变化。
图19示出了根据一些实施例的用于形成半导体器件的方法流程图。应当理解，图19中所示的实施例方法是许多可能的实施例方法的实例。本领域的普通技术人员将意识到许多变化、替代和修改。例如，可以添加、去除、替换、重新布置和重复图19所示的各个步骤。
参考图19，在步骤1010中，第一管芯附着于载体，其中第一管芯的正面上的接触焊盘背向于载体。在步骤1020中，模塑材料形成在载体上方并且围绕第一管芯。在步骤1030中，再分布结构远离载体形成在模塑材料的第一侧上方，其中，再分布结构包括电连接至第一管芯的导电线，其中，再分布结构的第一导电部件暴露在再分布结构的侧壁。在步骤1040中，载体被剥离。在步骤1050中，沿着模塑材料的侧壁以及与第一侧相反的模塑材料的第二侧形成第一导电涂层，其中，第一导电涂层电连接至再分布结构的第一导电部件。
所公开的实施例具有很多优点。位于半导体管芯30/40上方的金属涂层109和/或位于模塑材料123的外表面上方的金属涂层119提供电磁干扰保护，因此，形成的半导体器件对电磁干扰具有较好的性能。本公开的电磁干扰保护结构可以很容易地集成到现有的制造流程中，很少或不需要额外的空间来容纳电磁干扰保护结构，从而允许具有小尺寸和增强的电磁干扰保护的低成本封装。用于连接金属涂层(例如，109)的诸如纵长通孔133A(参见图7B)的部件允许对光刻工艺的较大误差范围，并提供更可靠的金属涂层的接地。所公开的电磁干扰保护/绝缘结构也简化了形成的半导体器件的电磁性能分析，因此，分析半导体器件电磁性能的模拟时间大幅减少，从而缩短了设计周期以及缩短了产品上市时间。分析表明，一个近乎完美的法拉第笼(Faraday cage)可通过在再分布结构的第一通孔层(例如，通孔133A)处连接金属涂层(例如，109)与电接地来实现。双层金属涂层结构(例如，109和119)通过使用外部金属涂层(例如，119)来实现改善的电磁性能，以进一步减少到达半导体器件的电磁干扰。
在一个实施例中，一种半导体器件，包括：第一管芯，嵌入在模塑材料中，其中，第一管芯的接触焊盘邻近模塑材料的第一侧；再分布结构，在模塑材料的第一侧上方；第一金属涂层，沿第一管芯的侧壁并且在第一管芯和模塑材料之间；以及第二金属涂层，沿模塑材料的侧壁并且在模塑材料的与第一侧相对的第二侧上。在一个实施例中，第一金属涂层和第二金属涂层电连接至接地接触件。在一个实施例中，再分布结构包括电连接至第一金属涂层的通孔。在一个实施例中，通孔具有沿着第一方向的第一尺寸以及沿着垂直于第一方向的第二方向的第二尺寸，第二尺寸小于第一尺寸。在一个实施例中，第一管芯具有分别连接至接触焊盘中的一个的多个导电柱，其中多个导电柱中的至少一个电连接到第一金属涂层。在一个实施例中，远离接触焊盘的多个导电柱的上表面与模塑材料的第一侧齐平。在一个实施例中，第二金属涂层电连接到再分布结构的导电线，其中，导电线暴露在再分布结构的侧壁上。在一个实施例中，半导体器件进一步包括嵌入在模塑材料中且与第一管芯横向隔开的第二管芯，其中，第二管芯的接触焊盘电连接到再分布结构。在一个实施例中，第二管芯的侧壁不具有金属涂层。在一个实施例中，第一管芯和第二管芯具有不同的功能。在一个实施例中，第一金属涂层从第一管芯的侧壁连续延伸到第二管芯的侧壁。
在一个实施例中，一种半导体器件，包括：第一管芯，位于模塑层中；第一再分布结构，在模塑层的第一侧上并且包括电连接至第一管芯的接触焊盘的导电线；第二再分布结构，在模塑层的与第一侧相对的第二侧上；第一导电结构，在模塑层中并且与第一管芯横向隔开，其中，第一导电结构包括：第一介电区域，围绕第一管芯；以及导电涂层，在第一介电区域的相对侧上；以及通孔，在模塑层中，其中，通孔连接至第一再分布结构的第一导电线和第二再分布结构的第二导电线。在一个实施例中，通孔包括：第二介电区域；以及在第二介电区域的侧壁上的第二导电涂层。在一个实施例中，通孔位于第一管芯和第一导电结构之间。在一个实施例中，第一导电结构电连接到第一再分布结构的至少一条导电线以及第二再分布结构的至少一条导电线。在一个实施例中，第二再分布结构包括接地面，并且第一导电结构电连接到接地面。
在一个实施例中，一种方法包括：将第一管芯附接至载体，其中，第一管芯的正面上的接触焊盘背向于载体；在载体上方并且围绕第一管芯形成模塑材料；在远离载体的模塑材料的第一侧上方形成再分布结构，其中，再分布结构包括电连接至第一管芯的导电线，其中，再分布结构的第一导电部件暴露在再分布结构的侧壁处；剥离载体；以及沿着模塑材料的侧壁和模塑材料的与第一侧相对的第二侧形成第一导电涂层，其中，第一导电涂层电连接到再分布结构的第一导电部件。在一个实施例中，该方法进一步包括在将第一管芯附接至载体之前，在第一管芯的侧壁和背面上方形成第二导电涂层。在一个实施例中，第一管芯具有导电柱，导电柱在第一管芯的接触焊盘的上方并且电连接至第一管芯的接触焊盘，其中，导电柱中的第一个延伸到第一管芯的边缘，其中，导电柱的第一个通过再分布结构的通孔电连接到第二导电涂层。在一个实施例中，再分布结构的通孔电连接至第二导电涂层。在一个实施例中，通孔形成为在俯视图中具有椭圆形形状。
在一个实施例中，一种方法包括：在载体上形成第一介电结构；在第一介电结构上方形成导电层；将第一管芯附接至载体，其中，第一管芯与第一介电结构横向分隔开；在模塑层中包封第一管芯和第一介电结构；在模塑层的第一侧上形成第一再分布结构，第一再分布结构包括导电线，导电线电连接到第一管芯的接触焊盘并且连接到第一介电结构上方的导电层；剥离载体；以及在模塑层的与第一侧相对的第二侧上形成第二再分布结构，第二再分布结构包括电连接至第一介电结构上方的导电层的导电线。在一个实施例中，该方法进一步包括：在包封第一管芯和第一介电结构之后以及形成第一再分布结构之前，从模塑层的第一侧凹进模塑层，其中，凹进暴露第一管芯的导电柱和第一介电结构的第一表面。在一个实施例中，该方法进一步包括：在剥离载体之后，从模塑层的第二侧凹进模塑层，其中，凹进暴露与第一介电结构的第一面相对的第一介电结构的第二面。在一个实施例中，该方法进一步包括：在载体上形成第二介电结构，其中，第二介电结构由与第一介电结构相同的介电材料制成，其中，导电层形成于第二介电结构之上，并且第二介电结构上方的导电层电连接在第一再分布结构的导电线和第二再分布结构的导电线之间。
在一个实施例中，一种半导体器件包括：第一管芯；与第一管芯横向隔开的第二管芯；模塑材料，其中，第一管芯和第二管芯被模塑材料围绕；再分布结构，在模塑材料的第一侧上方，其中，再分布结构的导电线暴露于再分布结构的侧壁；以及第一导电层，在模塑材料的侧壁上和模塑材料的与第一侧相对的第二侧上，其中，第一导电层电连接至再分布结构的导电线。在一个实施例中，半导体器件进一步包括沿着第一管芯的侧壁的第二导电层。在一个实施例中，第二管芯的侧壁不具有第二导电层。
在一个实施例中，一种封装件包括：衬底；连接件，连接至衬底的第一导电焊盘，连接件包括信号端子和接地端子；以及半导体器件，电连接至衬底的第二导电焊盘，其中，半导体器件包括嵌入到模塑材料中的第一管芯，第一管芯具有在第一管芯的侧壁上的第一导电涂层；再分布结构，在模塑材料的第一侧上方，再分布结构具有连接至第一管芯的导电线；第二导电涂层，沿着模塑材料的侧壁和模塑材料的与第一侧相对的第二侧；以及外部连接件，附接至再分布结构，其中，外部连接件包括信号连接件、第一接地连接件和第二接地连接件，其中，信号连接件通过衬底的导电线连接至信号端子，其中，第一接地连接件和第二接地连接件分别通过衬底的第一接地面和第二接地面连接至接地端子，其中，导电线位于第一接地面和第二接地面之间。在一个实施例中，连接件是射频(RF)连接件。
根据本发明的实施例，提供了一种半导体器件，包括：第一管芯，嵌入在模塑材料中，其中，所述第一管芯的接触焊盘邻近所述模塑材料的第一侧；再分布结构，在所述模塑材料的所述第一侧上方；第一金属涂层，沿所述第一管芯的侧壁并且在所述第一管芯和所述模塑材料之间；以及第二金属涂层，沿所述模塑材料的侧壁并且在所述模塑材料的与所述第一侧相对的第二侧上。
根据本发明的实施例，所述第一金属涂层和所述第二金属涂层电连接至接地接触件。
根据本发明的实施例，所述再分布结构包括电连接至所述第一金属涂层的通孔。
根据本发明的实施例，所述通孔具有沿着第一方向的第一尺寸以及沿着垂直于所述第一方向的第二方向的第二尺寸，所述第二尺寸小于所述第一尺寸。
根据本发明的实施例，所述第一管芯具有分别连接至所述接触焊盘中的一个的多个导电柱，其中所述多个导电柱中的至少一个电连接到所述第一金属涂层。
根据本发明的实施例，远离所述接触焊盘的所述多个导电柱的上表面与所述模塑材料的所述第一侧齐平。
根据本发明的实施例，所述第二金属涂层电连接到所述再分布结构的导电线，其中，所述导电线暴露在所述再分布结构的侧壁上。
根据本发明的实施例，进一步包括嵌入在所述模塑材料中且与所述第一管芯横向隔开的第二管芯，其中，所述第二管芯的接触焊盘电连接到所述再分布结构。
根据本发明的实施例，所述第二管芯的侧壁不具有金属涂层。
根据本发明的实施例，所述第一管芯和所述第二管芯具有不同的功能。
根据本发明的实施例，所述第一金属涂层从所述第一管芯的侧壁连续延伸到所述第二管芯的侧壁。
根据本发明的实施例，提供了一种半导体器件，包括：第一管芯，位于模塑层中；第一再分布结构，在所述模塑层的第一侧上并且包括电连接至所述第一管芯的接触焊盘的导电线；第二再分布结构，在所述模塑层的与所述第一侧相对的第二侧上；第一导电结构，在所述模塑层中并且与所述第一管芯横向隔开，其中，所述第一导电结构包括：第一介电区域，围绕所述第一管芯；以及导电涂层，在所述第一介电区域的相对侧上；以及通孔，在所述模塑层中，其中，所述通孔连接至所述第一再分布结构的第一导电线和所述第二再分布结构的第二导电线。
根据本发明的实施例，所述通孔包括：第二介电区域；以及在所述第二介电区域的侧壁上的第二导电涂层。
根据本发明的实施例，所述通孔位于所述第一管芯和所述第一导电结构之间。
根据本发明的实施例，所述第一导电结构电连接到所述第一再分布结构的至少一条导电线以及所述第二再分布结构的至少一条导电线。
根据本发明的实施例，所述第二再分布结构包括接地面，并且所述第一导电结构电连接到所述接地面。
根据本发明的实施例，提供了一种形成半导体器件的方法，包括：将第一管芯附接至载体，其中，所述第一管芯的正面上的接触焊盘背向于所述载体；在所述载体上方并且围绕所述第一管芯形成模塑材料；在远离所述载体的所述模塑材料的第一侧上方形成再分布结构，其中，所述再分布结构包括电连接至所述第一管芯的导电线，其中，所述再分布结构的第一导电部件暴露在所述再分布结构的侧壁处；剥离所述载体；以及沿着所述模塑材料的侧壁和所述模塑材料的与所述第一侧相对的第二侧形成第一导电涂层，其中，所述第一导电涂层电连接到所述再分布结构的所述第一导电部件。
根据本发明的实施例，进一步包括在将所述第一管芯附接至所述载体之前，在所述第一管芯的侧壁和背面上方形成第二导电涂层。
根据本发明的实施例，所述第一管芯具有导电柱，所述导电柱在所述第一管芯的所述接触焊盘的上方并且电连接至所述第一管芯的所述接触焊盘，其中，所述导电柱中的第一个延伸到所述第一管芯的边缘，其中，所述导电柱的所述第一个通过所述再分布结构的通孔电连接到所述第二导电涂层。
根据本发明的实施例，所述再分布结构的通孔电连接至所述第二导电涂层。
上论述了若干实施例的部件，使得本领域的技术人员可以更好地理解本发明的各个方面。本领域技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改其他的处理和结构以用于达到与本发明所介绍实施例相同的目的和/或实现相同优点。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替代以及改变。

Claims (20)

1.一种半导体器件，包括：
第一管芯，嵌入在模塑材料中，其中，所述第一管芯的接触焊盘邻近所述模塑材料的第一侧，其中，所述第一管芯具有多个导电柱，所述多个导电柱中的每一个电耦合至相应的所述接触焊盘；
再分布结构，在所述模塑材料的所述第一侧上方；
第一金属涂层，物理接触地沿所述第一管芯的侧壁，所述第一金属涂层设置在在所述第一管芯和所述模塑材料之间，所述多个导电柱中的第一导电柱电耦合到所述第一金属涂层，
其中，所述再分布结构包括电连接至所述第一金属涂层的通孔，所述通孔具有接近所述第一管芯的第一表面，所述通孔的所述第一表面物理接触所述第一导电柱和所述第一金属涂层；以及
第二金属涂层，沿所述模塑材料的侧壁并且在所述模塑材料的与所述第一侧相对的第二侧上。
2.根据权利要求1所述的半导体器件，其中，所述第一金属涂层和所述第二金属涂层电连接至接地接触件。
3.根据权利要求1所述的半导体器件，其中，在截面图，所述通孔的所述第一表面的宽度大于所述第一金属涂层接触所述第一表面的接触面的宽度。
4.根据权利要求3所述的半导体器件，其中，所述通孔具有沿着第一方向的第一尺寸以及沿着垂直于所述第一方向的第二方向的第二尺寸，所述第二尺寸小于所述第一尺寸。
5.根据权利要求1所述的半导体器件，其中，所述第一管芯是射频管芯。
6.根据权利要求5所述的半导体器件，其中，远离所述接触焊盘的所述多个导电柱的上表面与所述模塑材料的所述第一侧齐平。
7.根据权利要求1所述的半导体器件，其中，所述第二金属涂层电连接到所述再分布结构的导电线，其中，所述导电线暴露在所述再分布结构的侧壁上。
8.根据权利要求1所述的半导体器件，进一步包括嵌入在所述模塑材料中且与所述第一管芯横向隔开的第二管芯，其中，所述第二管芯的接触焊盘电连接到所述再分布结构。
9.根据权利要求8所述的半导体器件，其中，所述第二管芯的侧壁不具有金属涂层。
10.根据权利要求9所述的半导体器件，其中，所述第一管芯和所述第二管芯具有不同的功能。
11.根据权利要求8所述的半导体器件，其中，所述第一金属涂层从所述第一管芯的侧壁连续延伸到所述第二管芯的侧壁。
12.一种半导体器件，包括：
第一管芯，位于模塑层中；
第一再分布结构，在所述模塑层的第一侧上并且包括电连接至所述第一管芯的接触焊盘的导电线；
第二再分布结构，在所述模塑层的与所述第一侧相对的第二侧上；
第一导电结构，在所述模塑层中并且与所述第一管芯横向隔开，其中，所述第一导电结构包括：
第一介电区域，围绕所述第一管芯；以及
导电涂层，在所述第一介电区域的相对侧上；以及
通孔，在所述模塑层中，其中，所述通孔电连接至所述第一再分布结构的第一导电线和所述第二再分布结构的第二导电线。
13.根据权利要求12所述的半导体器件，其中，所述通孔包括：
第二介电区域；以及
在所述第二介电区域的侧壁上的第二导电涂层。
14.根据权利要求12所述的半导体器件，其中，所述通孔位于所述第一管芯和所述第一导电结构之间。
15.根据权利要求12所述的半导体器件，其中，所述第一导电结构电连接到所述第一再分布结构的至少一条导电线以及所述第二再分布结构的至少一条导电线。
16.根据权利要求15所述的半导体器件，其中，所述第二再分布结构包括接地面，并且所述第一导电结构电连接到所述接地面。
17.一种形成半导体器件的方法，包括：
将第一管芯附接至载体，其中，所述第一管芯的正面上的接触焊盘背向于所述载体，其中，所述第一管芯具有多个导电柱，所述多个导电柱中的每一个电耦合至相应的所述接触焊盘；
在所述载体上方并且围绕所述第一管芯形成模塑材料；
在远离所述载体的所述模塑材料的第一侧上方形成再分布结构，其中，所述再分布结构包括电连接至所述第一管芯的导电线，其中，所述再分布结构的第一导电部件暴露在所述再分布结构的侧壁处；
剥离所述载体；以及
沿着所述模塑材料的侧壁和所述模塑材料的与所述第一侧相对的第二侧形成第一导电涂层，其中，所述第一导电涂层电连接到所述再分布结构的所述第一导电部件，
其中，将所述第一管芯附接至所述载体之前，在所述第一管芯的侧壁和背面上方物理接触地形成第二导电涂层，所述多个导电柱中的第一导电柱电耦合到所述第二导电涂层，
其中，所述再分布结构包括电连接至所述第二导电涂层的通孔，所述通孔具有接近所述第一管芯的第一表面，所述通孔的所述第一表面物理接触所述第一导电柱和所述第二导电涂层。
18.根据权利要求17所述的方法，其中，所述模塑材料可以包括环氧树脂、有机聚合物、添加或没有添加硅基或玻璃填料的聚合物、聚酰胺。
19.根据权利要求18所述的方法，其中，所述导电柱中的所述第一导电柱延伸到所述第一管芯的边缘，其中，所述导电柱的所述第一导电柱通过所述再分布结构的通孔电连接到所述第二导电涂层。
20.根据权利要求18所述的方法，其中，所述再分布结构的通孔物理地接触所述再分布结构的所述导电线。
CN201711338029.0A 2017-06-30 2017-12-14 半导体器件以及形成半导体器件的方法 Active CN109216323B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762527879P 2017-06-30 2017-06-30
US62/527,879 2017-06-30
US15/801,218 US10510679B2 (en) 2017-06-30 2017-11-01 Semiconductor device with shield for electromagnetic interference
US15/801,218 2017-11-01

Publications (2)

Publication Number Publication Date
CN109216323A CN109216323A (zh) 2019-01-15
CN109216323B true CN109216323B (zh) 2020-07-17

Family

ID=64738319

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711338029.0A Active CN109216323B (zh) 2017-06-30 2017-12-14 半导体器件以及形成半导体器件的方法

Country Status (4)

Country Link
US (4) US10510679B2 (zh)
KR (2) KR102102733B1 (zh)
CN (1) CN109216323B (zh)
TW (1) TWI653719B (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017111952A1 (en) 2015-12-22 2017-06-29 Intel Corporation Ultra small molded module integrated with die by module-on-wafer assembly
US10950554B2 (en) * 2018-07-16 2021-03-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages with electromagnetic interference shielding layer and methods of forming the same
US20200098698A1 (en) * 2018-09-26 2020-03-26 Intel Corporation Novel wafer level chip scale package (wlcsp), flip-chip chip scale package (fccsp), and fan out shielding concepts
KR102513085B1 (ko) * 2018-11-20 2023-03-23 삼성전자주식회사 팬-아웃 반도체 패키지
JP7070373B2 (ja) 2018-11-28 2022-05-18 三菱電機株式会社 半導体装置の製造方法、半導体装置、電力変換装置
US11069604B2 (en) * 2018-12-18 2021-07-20 Alpha And Omega Semiconductor (Cayman) Ltd. Grand Semiconductor package and method of making the same
WO2020185292A1 (en) * 2019-03-11 2020-09-17 Hrl Laboratories, Llc Method to protect die during metal-embedded chip assembly (meca) process
CN110098131A (zh) * 2019-04-18 2019-08-06 电子科技大学 一种功率mos型器件与集成电路晶圆级重构封装方法
US11121467B2 (en) * 2019-06-24 2021-09-14 Nxp Usa, Inc. Semiconductor package with compact antenna formed using three-dimensional additive manufacturing process
CN110534483B (zh) * 2019-07-25 2022-04-12 南通通富微电子有限公司 封装结构
CN110534440A (zh) * 2019-07-25 2019-12-03 南通通富微电子有限公司 封装结构及其形成方法
CN110534441B (zh) * 2019-07-25 2022-04-12 南通通富微电子有限公司 封装结构及其形成方法
CN110534484B (zh) * 2019-07-25 2022-04-12 南通通富微电子有限公司 封装结构
CN110517959B (zh) * 2019-07-25 2022-04-12 南通通富微电子有限公司 封装结构的形成方法
CN110504175B (zh) * 2019-07-26 2021-08-31 南通通富微电子有限公司 封装结构的形成方法
CN110504226B (zh) * 2019-07-26 2021-08-31 南通通富微电子有限公司 封装结构
CN110473859B (zh) * 2019-07-26 2021-07-02 南通通富微电子有限公司 封装结构
CN110534502B (zh) * 2019-07-26 2021-12-10 南通通富微电子有限公司 封装结构
CN110534445B (zh) * 2019-07-26 2021-08-27 南通通富微电子有限公司 封装结构的形成方法
US20220285287A1 (en) * 2019-07-26 2022-09-08 Nantong Tongfu Microelectronics Co., Ltd Packaging structure and fabrication method thereof
JP6885527B1 (ja) * 2019-08-29 2021-06-16 昭和電工マテリアルズ株式会社 電子部品装置を製造する方法、及び電子部品装置
US11728233B2 (en) * 2020-01-10 2023-08-15 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure with ring structure and method for forming the same
US11990408B2 (en) * 2020-03-27 2024-05-21 Intel Corporation WLCSP reliability improvement for package edges including package shielding
KR20220016689A (ko) * 2020-08-03 2022-02-10 삼성전자주식회사 반도체 패키지
TWI799916B (zh) * 2021-07-16 2023-04-21 大陸商春源科技（深圳）有限公司 使用cip封裝體架構的電子裝置及其cip封裝體架構

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102074551A (zh) * 2009-11-19 2011-05-25 日月光半导体制造股份有限公司 半导体装置封装件及其制造方法

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2799883B1 (fr) 1999-10-15 2003-05-30 Thomson Csf Procede d'encapsulation de composants electroniques
JP4185499B2 (ja) * 2005-02-18 2008-11-26 富士通マイクロエレクトロニクス株式会社 半導体装置
JP4509972B2 (ja) 2005-09-01 2010-07-21 日本特殊陶業株式会社 配線基板、埋め込み用セラミックチップ
US8350367B2 (en) * 2008-02-05 2013-01-08 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8138024B2 (en) * 2008-02-26 2012-03-20 Stats Chippac Ltd. Package system for shielding semiconductor dies from electromagnetic interference
US7981730B2 (en) * 2008-07-09 2011-07-19 Freescale Semiconductor, Inc. Integrated conformal shielding method and process using redistributed chip packaging
US8119454B2 (en) * 2008-12-08 2012-02-21 Stmicroelectronics Asia Pacific Pte Ltd. Manufacturing fan-out wafer level packaging
US7799602B2 (en) * 2008-12-10 2010-09-21 Stats Chippac, Ltd. Semiconductor device and method of forming a shielding layer over a semiconductor die after forming a build-up interconnect structure
US8432022B1 (en) 2009-09-29 2013-04-30 Amkor Technology, Inc. Shielded embedded electronic component substrate fabrication method and structure
US8105872B2 (en) 2010-06-02 2012-01-31 Stats Chippac, Ltd. Semiconductor device and method of forming prefabricated EMI shielding frame with cavities containing penetrable material over semiconductor die
KR101070799B1 (ko) * 2010-06-03 2011-10-06 삼성전기주식회사 반도체패키지 및 그 제조방법
KR101070814B1 (ko) 2010-06-03 2011-10-06 삼성전기주식회사 반도체패키지 및 그 제조방법
US8183130B2 (en) * 2010-06-15 2012-05-22 Stats Chippac, Ltd. Semiconductor device and method of forming shielding layer around back surface and sides of semiconductor wafer containing IPD structure
US9398694B2 (en) * 2011-01-18 2016-07-19 Sony Corporation Method of manufacturing a package for embedding one or more electronic components
TWM409527U (en) * 2011-02-23 2011-08-11 Azurewave Technologies Inc Forming integrated circuit module
KR101862370B1 (ko) * 2011-05-30 2018-05-29 삼성전자주식회사 반도체 소자, 반도체 패키지 및 전자 장치
US8872312B2 (en) * 2011-09-30 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. EMI package and method for making same
JP6133549B2 (ja) * 2012-04-26 2017-05-24 新光電気工業株式会社 配線基板及び配線基板の製造方法
US8772946B2 (en) * 2012-06-08 2014-07-08 Invensas Corporation Reduced stress TSV and interposer structures
KR20140023112A (ko) * 2012-08-17 2014-02-26 삼성전자주식회사 반도체 패키지를 포함하는 전자 장치 및 그 제조 방법
US8890628B2 (en) 2012-08-31 2014-11-18 Intel Corporation Ultra slim RF package for ultrabooks and smart phones
US9337073B2 (en) 2013-03-12 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. 3D shielding case and methods for forming the same
KR20140126107A (ko) 2013-04-22 2014-10-30 삼성전기주식회사 패키지 모듈
US9368455B2 (en) * 2014-03-28 2016-06-14 Intel Corporation Electromagnetic interference shield for semiconductor chip packages
US9496171B2 (en) * 2014-09-26 2016-11-15 Texas Instruments Incorporated Printed interconnects for semiconductor packages
JP2016076658A (ja) * 2014-10-08 2016-05-12 イビデン株式会社 電子部品内蔵配線板及びその製造方法
US9620463B2 (en) * 2015-02-27 2017-04-11 Qualcomm Incorporated Radio-frequency (RF) shielding in fan-out wafer level package (FOWLP)
US9659805B2 (en) 2015-04-17 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and methods forming the same
US20160329299A1 (en) * 2015-05-05 2016-11-10 Mediatek Inc. Fan-out package structure including antenna
US9806040B2 (en) 2015-07-29 2017-10-31 STATS ChipPAC Pte. Ltd. Antenna in embedded wafer-level ball-grid array package
KR20170019023A (ko) 2015-08-10 2017-02-21 에스케이하이닉스 주식회사 전자기 간섭 차폐부를 갖는 반도체 패키지 및 제조 방법
US9786618B2 (en) * 2015-11-16 2017-10-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
DE102015121044B4 (de) * 2015-12-03 2020-02-06 Infineon Technologies Ag Anschlussblock mit zwei Arten von Durchkontaktierungen und elektronische Vorrichtung, einen Anschlussblock umfassend
US10600759B2 (en) * 2016-01-12 2020-03-24 Advanced Semiconductor Engineering, Inc. Power and ground design for through-silicon via structure
US20170223839A1 (en) 2016-01-28 2017-08-03 Avago Technologies General Ip (Singapore) Pte. Ltd Printed circuit board with compartmental shields for electronic components and methods of fabricating the same
KR102052899B1 (ko) 2016-03-31 2019-12-06 삼성전자주식회사 전자부품 패키지
US10229887B2 (en) * 2016-03-31 2019-03-12 Intel Corporation Systems and methods for electromagnetic interference shielding
US9907179B2 (en) * 2016-04-25 2018-02-27 Tdk Corporation Electronic circuit package
US20180374717A1 (en) * 2017-06-23 2018-12-27 Powertech Technology Inc. Semiconductor package and method of forming the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102074551A (zh) * 2009-11-19 2011-05-25 日月光半导体制造股份有限公司 半导体装置封装件及其制造方法

Also Published As

Publication number Publication date
KR20200042450A (ko) 2020-04-23
TWI653719B (zh) 2019-03-11
KR102249680B1 (ko) 2021-05-11
KR20190003293A (ko) 2019-01-09
US20190109096A1 (en) 2019-04-11
KR102102733B1 (ko) 2020-04-22
US20190006288A1 (en) 2019-01-03
TW201906096A (zh) 2019-02-01
US20210134734A1 (en) 2021-05-06
US10510682B2 (en) 2019-12-17
US10867936B2 (en) 2020-12-15
US10510679B2 (en) 2019-12-17
US20200118938A1 (en) 2020-04-16
US11527486B2 (en) 2022-12-13
CN109216323A (zh) 2019-01-15

Similar Documents

Publication Publication Date Title
CN109216323B (zh) 半导体器件以及形成半导体器件的方法
CN109786266B (zh) 半导体封装件及其形成方法
US11482508B2 (en) Semiconductor package and manufacturing method thereof
CN109216219B (zh) 具有双侧金属布线的半导体封装件
US11270953B2 (en) Structure and formation method of chip package with shielding structure
CN108987380B (zh) 半导体封装件中的导电通孔及其形成方法
US9165878B2 (en) Semiconductor packages and methods of packaging semiconductor devices
CN110649001B (zh) 一种集成天线结构的2.5d多芯片封装结构及制造方法
TWI717652B (zh) 半導體封裝體及其形成方法
CN107706521B (zh) 扇出型天线封装结构及其制备方法
CN113140471A (zh) 封装件和半导体器件及其制造方法
US11195802B2 (en) Semiconductor package including shielding plate in redistribution structure, semiconductor package including conductive via in redistribution structure, and manufacturing method thereof
CN113314496A (zh) 半导体结构及其形成方法和封装件
US20240222291A1 (en) Semiconductor package with redistribution structure and manufacturing method thereof
US20220293482A1 (en) Semiconductor device and manufacturing method thereof
CN114975377A (zh) 封装件结构、封装件及其形成方法
CN114883196A (zh) 半导体器件及其制造方法
CN115394745A (zh) 半导体装置和制造半导体装置的方法
US11121077B2 (en) Semiconductor device and method of manufacturing a semiconductor device
US20230121621A1 (en) Semiconductor devices and methods of manufacturing semiconductor devices
CN115863178A (zh) 形成半导体器件的方法
CN116741715A (zh) 半导体器件及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant