CN113140471A - 封装件和半导体器件及其制造方法 - Google Patents

封装件和半导体器件及其制造方法 Download PDF

Info

Publication number
CN113140471A
CN113140471A CN202110053609.5A CN202110053609A CN113140471A CN 113140471 A CN113140471 A CN 113140471A CN 202110053609 A CN202110053609 A CN 202110053609A CN 113140471 A CN113140471 A CN 113140471A
Authority
CN
China
Prior art keywords
interconnect
layer
interconnect device
conductive
devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110053609.5A
Other languages
English (en)
Inventor
吴俊毅
余振华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN113140471A publication Critical patent/CN113140471A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种器件包括：互连器件，连接至再分布结构，其中，互连器件包括导电布线，所述导电布线连接至设置在互连器件的第一侧上的导电连接器；模制材料，至少横向地围绕互连器件；金属化图案，位于模制材料和互连器件的第一侧上方，其中，金属化图案电连接至导电连接器；第一外部连接器，连接至金属化图案；以及半导体器件，连接至第一外部连接器。本申请的实施例还涉及封装件和半导体器件及其制造方法。

Description

封装件和半导体器件及其制造方法
技术领域
本申请的实施例还涉及封装件和半导体器件及其制造方法。
背景技术
半导体工业通过不断减小最小特征尺寸来持续提高各种电子组件(例如晶体管、二极管、电阻器、电容器等)的集成密度，这允许将更多的组件、从而将更多的功能集成至给定的区域。具有高功能的集成电路需要很多输入/输出焊盘。然而，对于小型化很重要的应用而言，可能需要的是小封装。
集成扇出(InFO)封装技术正变得越来越流行，特别是当与晶圆级封装(WLP)技术结合使用时，其中将集成电路封装在通常包括再分布层(RDL)或者后钝化互连的封装件中，用以扇出用于封装件接触焊盘的布线，从而可以在比集成电路的接触焊盘更大的间距上进行电接触。这样得到的封装结构提供了具有相对低成本和高性能封装的高功能密度。
发明内容
根据本申请的一个方面，提供了一种形成半导体器件的方法，包括：将互连器件放置在第一载体上，其中，互连器件包括第一导电连接器和第二导电连接器；形成第一载体上的第一过孔和第二过孔；形成互连器件、第一过孔、和第二过孔上方的再分布结构，其中，再分布结构的第一侧连接至第一过孔和第二过孔；将互连结构连接至再分布结构的第二侧，其中，互连结构包括有机衬底和多个布线层；将互连结构连接至第二载体；将第一半导体管芯连接至互连器件的第一导电连接器和第一过孔；以及将第二半导体管芯连接至互连器件的第二导电连接器和第二过孔，其中，第二半导体管芯通过互连器件电连接至第一半导体管芯。
根据本申请的另一个方面，提供了一种半导体器件，包括：互连器件，连接至再分布结构，其中，互连器件包括导电布线，导电布线连接至设置在互连器件的第一侧上的多个导电连接器；模制材料，至少横向地围绕互连器件；金属化图案，位于模制材料和互连器件的第一侧上方，其中，金属化图案电连接至多个导电连接器；多个第一外部连接器，连接至金属化图案；以及多个半导体器件，连接至多个第一外部连接器。
根据本申请的又一个方面，提供了一种封装件，包括：再分布结构，包括多个绝缘层和多个再分布层；第一模制化合物层，位于再分布结构上；多个过孔，位于第一模制化合物层内；多个互连器件，位于第一模制化合物层内，其中，每个互连器件包括多个接触件；介电层，覆盖第一模制化合物层、过孔、和多个互连器件；以及多个半导体器件，位于介电层上方，其中，多个半导体器件穿过介电层电连接至过孔，并且穿过介电层电连接至多个互连器件的多个接触件，其中，多个半导体器件中的至少两个半导体器件通过多个互连器件中的至少一个互连器件电连接。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1至图6示出了根据一些实施例的形成包括互连器件的器件结构的中间步骤的截面图；
图7A-图7B示出了根据一些实施例的将互连结构连接至器件结构的中间步骤的截面图；
图8至图13示出了根据一些实施例的形成封装件的中间步骤的截面图；
图14示出了根据一些实施例的封装件的平面图；
图15A-图15B示出了根据一些实施例的封装件的部分的截面图；
图16示出了根据一些实施例的封装件的截面图；
图17示出了根据一些实施例的封装件的平面图；
图18A和图18B示出了根据一些实施例的在不同类型的载体衬底上形成器件结构的中间步骤。
具体实施方式
以下公开内容提供了许多用于实现本发明的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。另外，本发明可以在各个实例中重复参考数字和/或字母。该重复是出于简化和清楚的目的，其本身并不指示所讨论的各种实施例和/或结构之间的关系。
而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以容易地描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
在本发明中，描述了封装件及其形成的各个方面。在一些实施例中，结合在封装件内的互连器件可以电连接两个或者更多个半导体管芯。互连器件可以具有高布线密度，并且可以位于靠近半导体管芯的位置，这可以改善半导体管芯之间的通信带宽。互连器件还可以允许减小翘曲，并且提高封装件的连接可靠性。另外，可以以类似于互连器件的方式将诸如集成无源器件(IPD)或者集成电压调节器(IVR)的其他类型的电子器件结合至封装件中，以将另外的功能提供至封装件。
图1至图6示出了根据一些实施例的形成具有互连器件110的器件结构100(见图6)的中间步骤的截面图。图7A和图7B示出了根据一些实施例的将互连结构200连接至器件结构100的中间步骤的截面图。图8至图13示出了根据一些实施例的形成结合有例如器件结构100的封装件300(见图13)的中间步骤的截面图。图14示出了根据一些实施例的封装件350的平面图。图16示出了根据一些实施例的封装件400的截面图。图17示出了根据一些实施例的封装件450的平面图。
转至图1，其示出了根据一些实施例的第一载体衬底102，在其上已经形成了模制贯穿过孔(TMV)106。第一载体衬底102可以包括例如硅基的材料，例如硅衬底(例如硅晶圆)、玻璃材料、氧化硅、或者诸如氧化铝的其他材料等、或者组合。在一些实施例中，第一载体衬底102可以是平板结构，其可以是例如由诸如玻璃材料、塑料材料、或者有机材料的合适的介电材料形成的支撑衬底。平板结构可以是例如矩形平板。
作为说明性示例，根据一些实施例，图18A和图18B示出了使用不同类型的载体衬底102形成的器件结构100(见图6)。图18A示出载体衬底102是硅晶圆的实施例，并且图18B示出载体衬底102是平板结构的实施例。图18A-图18B示出了在载体衬底102上形成的多个器件结构100。以这种方式，可以使用不同类型的载体衬底102来形成多个器件结构100。随后，可以对第一载体衬底102上形成的结构进行单个化。
在一些实施例中，剥离层(未示出)可以形成在第一载体衬底102的顶面上，以利于随后的第一载体衬底102的剥离。在一些实施例中，剥离层可以通过聚合物基材料形成，其可以与第一载体衬底102一起从将要在后续步骤中形成的上覆结构去除。在一些实施例中，剥离层是环氧基热剥离材料，其在加热时会失去其粘合特性，例如光热转换(LTHC)剥离涂层。在另外的实施例中，剥离层可以是紫外线(UV)胶，其在暴露于紫外线下时会失去其粘合特性。剥离层可以以液体的形式进行分配并且进行固化，可以是层压在第一载体衬底102等上的层压膜。剥离层的顶面可以是水平的，并且可以具有高度的共平面度。在一些实施例中，可以使用管芯附着膜(DAF)(也未示出)来代替剥离层，或者，除了剥离层之外还可以使用管芯附着膜(DAF)。
在一个实施例中，可以通过首先形成晶种层104来形成TMV106。在一些实施例中，晶种层104是金属层，其可以是单层，或者是包括由不同的材料形成的多个子层的复合层。在一些实施例中，晶种层104包括钛层和钛层上方的铜层，但是在其他实施例中晶种层104可以包括不同的材料或者不同的层。晶种层104可以使用诸如PVD、CVD、溅射等的合适的工艺来形成。晶种层104形成在第一载体衬底102上方(或者在剥离层上方，如果存在)。然后可以形成光刻胶(也未示出)以覆盖晶种层104，然后进行图案化，以暴露随后将要形成TMV106的位置处的晶种层的那些部分。一旦形成了光刻胶并且对其进行了图案化，就可以在晶种层104上形成导电材料。该导电材料可以是诸如铜、钛、钨、铝、另一种金属等、或其组合的材料。可以通过诸如电镀、化学镀等的沉积工艺来形成导电材料。然而，尽管所讨论的材料和方法适合于形成导电材料，但是这些仅是示例。任何其他合适的材料或者任何其他合适的形成工艺(例如CVD或PVD)都可以可替代地用于形成TMV106。一旦形成了导电材料，就可以通过合适的去除工艺(例如灰化工艺)或者化学剥离工艺(例如使用氧等离子体等)，将光刻胶去除。在一些实施例中，在形成TMV106之后不去除晶种层104。在一些实施例中，TMV106可以具有在约3μm和约100μm之间的高度。
转至图2，根据一些实施例，互连器件110连接至第一载体衬底102。图2还示出了第一载体衬底102上的互连器件110和相邻TMV106的示例的放大图。在一些实施例中，互连器件110包括导电连接器112，其可以用于进行至互连器件110的电连接。图2所示的互连器件110具有在每个互连器件110的单侧上形成的导电连接器112，但是在一些实施例中，互连器件110可以具有在两侧上形成的导电连接器112。在一些实施例中，在连接之前，焊料材料114形成在每个导电连接器112上。图2示出了连接至第一载体衬底102的两个互连器件110，但是在另外的实施例中，可以仅连接一个互连器件110，或者可以连接两个以上的互连器件110。所连接的互连器件110可以包括多个类似的互连器件110，和/或包括一种以上不同类型的互连器件110。在一些实施例中，除了互连器件110之外，其他类型的器件也可以连接至第一载体衬底102，例如下面在图15A-图16中描述的电子器件410。
在一些实施例中，导电连接器112包括金属焊盘或者金属柱(例如铜柱)。导电连接器112可以包括的导电材料有例如焊料、铜、铝、金、镍、银、钯、锡等、或其组合。在一些实施例中，金属柱可以是无焊料的和/或具有基本垂直的侧壁。在一些实施例中，金属覆盖层形成在金属柱的顶部上。金属覆盖层可以包括镍、锡、锡铅、金、银、钯、铟、镍-钯-金、镍-金等、或其组合，并且可以通过镀敷工艺形成。在一些实施例中，导电连接器112的间距可以在约20μm和约80μm之间，导电连接器112的高度可以在约2μm和约30μm之间。
在一些实施例中，形成在导电连接器112上的焊料材料114可以是球栅阵列(BGA)连接器、焊球、可控塌陷芯片连接(C4)凸块、微凸块(例如μ凸块)、化学镀镍-化学钯-浸金技术(ENEPIG)形成的凸块等。焊料材料114可以包括的导电材料有例如焊料、铜、铝、金、镍、银、钯、锡等、或其组合。在一些实施例中，焊料材料114通过首先形成焊料层通过蒸发、电镀、印刷、焊料转移、焊球放置等而形成。一旦在导电连接器112上形成了焊料层，就可以实施回流，以使材料成形为所需要的形状。
可以例如使用例如拾取和放置工艺，将互连器件110放置在第一载体衬底102上。在一些实施例中，一旦互连器件110的焊料材料114与晶种层104物理接触，就可以实施回流工艺，以使焊料材料114接合至晶种层104，从而使互连器件110连接至第一载体衬底102。
在一些实施例中，互连器件110包括形成在衬底113中的一层或者多层电布线115(例如再分布层(RDL)、金属化图案、金属线、以及过孔等)。在一些实施例中，包括电布线115的互连器件110用于形成封装件中的其他器件之间的互连或者附加布线，所述其他器件可以是例如半导体器件(例如图13中所示的封装件300中的半导体器件320A-320C)、管芯、芯片等。在一些实施例中，互连器件110包括一个或者多个有源器件(例如晶体管、二极管等)和/或一个或者多个无源器件(例如电容器、电阻器、电感器等)。在一些实施例中，互连器件110包括电布线115，并且基本上没有有源器件或者无源器件。在一些实施例中，互连器件110可以具有在约10μm和约100μm之间的厚度(不包括导电连接器112或者焊料材料114)。在一些实施例中，互连器件110可以具有在约2mm乘2mm和约80mm乘80mm之间的横向尺寸，例如约2mm乘3mm或者50mm乘80mm。
互连器件110可以使用适用的制造工艺来形成。衬底113可以是例如半导体衬底，例如硅，其可以是掺杂的或者未被掺杂的，并且其可以是硅晶圆或者绝缘体上半导体(SOI)衬底的有源层等。半导体衬底可以包括其他半导体材料，例如：锗；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、和/或锑化铟；合金半导体，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、和/或GaInAsP；或其组合。也可以使用其他衬底，例如多层衬底或者梯度衬底。电布线115可以由电介质(例如低k电介质材料)和导电材料(例如铜)的交替层形成，具有使导电材料层互连的过孔，并且可以通过任何合适的工艺形成(例如沉积、镶嵌、双重镶嵌等)。
互连器件110的电布线115可以使用任何合适的工艺通过任何合适的导电材料形成。在一些实施例中，利用镶嵌工艺，其中利用光刻技术对相应的介电层进行图案化和蚀刻，以形成与金属化层和/或过孔的所需图案相对应的沟槽。可以沉积可选的扩散阻挡层和/或可选的粘附层，并且可以用导电材料填充沟槽。用于阻挡层的合适材料包括钛、氮化钛、钽、氮化钽、或其他替代物，用于导电材料的合适材料包括铜、银、金、钨、铝、其组合等。在一个实施例中，可以通过沉积铜或者铜合金的晶种层、并且通过电镀填充沟槽来形成金属化层。化学机械平坦化(CMP)可以用于从相应的介电层的表面去除过量的导电材料并且平坦化该表面，以用于后续工艺。
在一些实施例中，互连器件110的电布线115可以包括具有小于约1μm的间距的精细间距RDL。精细间距RDL可以例如使用如上所述的单镶嵌和/或双重镶嵌工艺形成。通过形成具有精细间距的电布线115，可以增加互连器件110中的电布线115的密度，从而提高互连器件110的布线能力。在一些情况下，互连器件110中的电布线115的较高密度可以允许更少量的布线(例如图5中的再分布结构120的RDL，或者图7A中的互连结构200的布线层212/213)形成在封装件(例如图13中所示的封装件300)中的其他地方。通过减小封装件内的布线间距，可以减小封装件的尺寸、降低封装件的工艺成本、或者提高性能。在一些情况下，精细间距形成工艺(例如镶嵌或者双重镶嵌工艺)的使用可以允许提高互连器件110内的导电性和连接可靠性。在一些情况下，在高速运算期间(例如大于约2Gbit/秒)，可以在导电组件的表面附近传导电信号。精细间距布线可能比其他类型的布线具有更小的表面粗糙度，因此可以减小高速信号所经受的阻力，并且还可以减小高速运算期间的信号损耗(例如插入损耗)。这可以提高例如串行器/解串器(“SerDes”)电路或者可以以更高速度运算的其他电路的高速运算的性能。
转至图3，根据一些实施例，使用密封剂108密封互连器件110和TMV106。在密封之前，在每个互连器件110和第一载体衬底102之间的间隙中沉积底部填充剂107。底部填充剂107的材料可以是例如模制化合物、环氧树脂、底部填充剂、模制底部填充剂(MUF)、树脂等。底部填充剂307可以保护导电连接器112并且为互连器件110提供结构支撑。在一些实施例中，底部填充剂107可以在沉积之后进行固化。可以在模制器件中实施密封，或者可以使用另一种技术来沉积密封剂108。密封剂108可以是例如模制化合物、诸如树脂、聚酰亚胺、PPS、PEEK、PES、环氧模制化合物(EMC)、另一种材料等、或其组合。如图3所示，密封剂108可以围绕和/或覆盖互连器件110和TMV106。
在图4中，根据一些实施例，在密封剂108上实施平坦化工艺。可以例如使用机械研磨工艺、化学机械抛光(CMP)工艺等实施平坦化工艺。平坦化工艺去除了密封剂108的多余部分并且暴露了TMV106。在一些情况下，平坦化工艺还可以暴露一个或者多个互连器件110。在平坦化工艺之后，TMV106和/或互连器件110可以具有与密封剂108的表面齐平的表面。
转至图5，根据一些实施例，再分布结构120形成在互连器件110、TMV106、和密封剂108上方。再分布结构120电连接至TMV106。在互连器件在与第一载体衬底102相对的一侧上具有导电连接器112的一些实施例中，再分布结构120可以电连接至这些导电连接器。所示的再分布结构120包括绝缘层122A-122E和123，以及包括再分布层(RDL)124A-124G。在另外的实施例中，在再分布结构120中可以形成与图5所示不同数量的绝缘层或者RDL。例如，在一些实施例中，再分布结构120可以包括在约1层和约15层之间的绝缘层或者RDL，或者其他数量的绝缘层或者RDL。在一些实施例中，绝缘层可以包括不同的材料，例如，绝缘层122A-122E与绝缘层123是不同的材料，下面将更详细地描述。在一些实施例中，再分布结构120可以是例如扇出结构。
仍然参考图5，第一绝缘层122A形成在互连器件110、TMV106、和密封剂108上方。绝缘层122A可以由一种或者多种合适的介电材料制成，所述介电材料可以是例如氧化物(例如氧化硅)、氮化物(例如氮化硅)、聚合物材料、聚酰亚胺材料、低k介电材料、模制材料(例如EMC等)、另一种介电材料等、或其组合。绝缘层122A可以通过诸如旋涂、层压、CVD等、或其组合的工艺来形成。绝缘层122A可以具有在约1μm和约50μm之间的厚度，例如约5μm，但是可以使用任何合适的厚度。在一些实施例中，可以使用合适的光刻掩模和蚀刻工艺来形成进入绝缘层122A中的开口。例如，光刻胶可以形成在绝缘层122A上方并且可以进行图案化，并且可以利用一个或者多个蚀刻工艺(例如，湿蚀刻工艺或干蚀刻工艺)来去除绝缘层122A的一部分。在一些实施例中，绝缘层122A由诸如PBO、聚酰亚胺、BCB等的光敏聚合物形成，其中可以使用光刻掩模和蚀刻工艺直接图案化开口。绝缘层122A中的开口可以暴露TMV106和互连器件110的导电连接器112(如果存在)。
然后，第一RDL 124A形成在绝缘层122A上方。RDL 124A可以是图案化的导电层(例如，金属化图案)，其包括位于绝缘层122A的主表面上并且沿着绝缘层122A的主表面延伸的线路部分(也称为导线)。RDL 124A进一步包括延伸穿过绝缘层122A以物理地和电地连接至TMV106(和互连器件110的导电连接器112，如果存在)的过孔部分(也称为导电过孔)。在一个实施例中，可以通过首先形成晶种层(未示出)来形成RDL 124A。在一些实施例中，晶种层是金属层，其可以是单层，或者是包括由不同材料形成的多个子层的复合层。在一些实施例中，晶种层包括钛层和钛层上方的铜层。晶种层可以使用诸如PVD、CVD、溅射等的合适的形成工艺来形成。晶种层形成在绝缘层122A上方和通过绝缘层122A中的开口暴露的TMV106(和互连器件110的导电连接器112，如果存在)上方。然后可以形成光刻胶(也未示出)以覆盖晶种层，然后进行图案化以暴露随后将要形成RDL 124A的位置处的晶种层的那些部分。一旦形成了光刻胶并且对其进行了图案化，就可以在晶种层104上形成导电材料。该导电材料可以是诸如铜、钛、钨、铝、另一种金属等、或其组合的材料。可以通过诸如电镀、化学镀等的沉积工艺来形成导电材料。然而，尽管所讨论的材料和方法适合于形成导电材料，但是这些仅是示例。任何其他合适的材料或者任何其他合适的形成工艺(例如CVD或PVD)都可以可替代地用于形成RDL 124A。一旦形成了导电材料，就可以通过合适的去除工艺(例如灰化工艺)或者化学剥离工艺(例如使用氧等离子体等)，将光刻胶去除。另外，在去除光刻胶之后，可以通过例如合适的湿蚀刻工艺或者干蚀刻工艺(其可以使用导电材料作为蚀刻掩模)来去除被光刻胶覆盖的晶种层的那些部分。晶种层的所剩部分和导电材料形成RDL 124A。在一些实施例中，在绝缘层122A上方延伸的RDL 124A的部分可以具有在约1μm和约25μm之间的厚度，但是可以使用任何合适的厚度。
然后，另外的绝缘层122B-122E/123和RDL 124B-124G可以形成在RDL 124A和绝缘层122A上方，以在再分布结构220内提供另外的布线以及电连接。绝缘层122B-122E/123和RDL 124B-124G可以形成在交替的层中。在一些实施例中，再分布结构120可以包括不同类型的绝缘层，例如由不同材料和/或不同工艺形成的绝缘层。作为说明性示例，图5所示的绝缘层122B-122E是与绝缘层123不同类型的绝缘层。在一些实施例中，绝缘层122A-122E可以由光敏聚合物形成，绝缘层123可以由模制化合物形成，但是在另外的实施例中，绝缘层122A-122E/123可以由与这些材料不同的材料形成。在一些实施例中，绝缘层123可以由类似于密封剂108的材料形成。再分布结构120可以具有不同类型的绝缘层的任何数量、组合、或者布置，包括与图5所示的示例不同的数量、组合、或者布置。例如，再分布结构120可以包括类似于绝缘层123的多个绝缘层，或者，再分布结构120的所有绝缘层可以是相同类型。
可以使用类似于用于绝缘层222A或者再分布层224A的那些工艺和材料来形成类似于绝缘层122A的绝缘层，例如绝缘层122B-122E。例如，可以形成绝缘层，然后使用合适的光刻掩模和蚀刻工艺形成穿过绝缘层用以暴露出下面的RDL的部分的开口。可以在绝缘层上方形成晶种层，并且在晶种层的部分上形成导电材料，从而形成上面的RDL。可以重复这些步骤，以形成具有合适数量和构造的绝缘层和RDL的再分布结构120。
绝缘层123或者类似于绝缘层123的绝缘层可以形成为不同于绝缘层122A-122E。例如，绝缘层123和类似的绝缘层可以由诸如EMC等的模制化合物来形成。在具有由模制化合物形成的绝缘层的一些实施例中，可以首先以与上述用于形成TMV106的工艺类似的工艺，使用晶种层和镀敷工艺，在下面的RDL(例如RDL 124B)上形成延伸穿过绝缘层的过孔(例如延伸穿过绝缘层123的RDL 124C的过孔部分)。然后模制化合物可以沉积在过孔上方，并且进行平坦化，以暴露过孔并且形成绝缘层(例如绝缘层123)。绝缘层(例如绝缘层123)可以具有在约1μm和约50μm之间的厚度，例如约10μm，但是可以使用任何合适的厚度。可以使用与上述用于形成RDL 124A的技术类似的技术来形成在绝缘层上方延伸的RDL的部分(例如在绝缘层123上方延伸的RDL 124C的金属线部分)。可以重复这些步骤，以形成具有合适数量和构造的绝缘层和RDL的再分布结构120。
在一些情况下，可以通过由不同材料形成的和/或具有不同厚度的一个或者多个绝缘层来控制诸如再分布结构120的再分布结构内的互连的阻抗。例如，通过由模制化合物形成绝缘层(例如绝缘层123)，可以根据特定的应用或者设计来控制相关的RDL(例如RDL124C)的阻抗。以这种方式控制互连阻抗可以允许封装件设计中的更大的灵活性，并且可以改善封装件的运算性能。
转至图6，外部连接器126形成在再分布结构120上，从而形成器件结构100。在一些实施例中，凸块下金属化结构(UBM，未示出)首先形成在再分布结构120的最顶部再分布层(例如图6中的再分布层124G)的部分上。UBM可以例如包括三层导电材料，例如钛层、铜层、和镍层。然而，可以使用其他材料和层的布置，例如适合于UBM的形成的铬/铬-铜合金/铜/金的布置、钛/钛钨/铜的布置、或者铜/镍/金的布置。可以用于UBM的任何合适的材料或者材料层都完全旨在包括在本申请的范围之内。可以通过在再分布结构120上方形成UBM的每一层来创建UBM。可以使用诸如电镀或者化学镀的镀敷工艺来实施每一层的形成，但是根据所需要的材料，可以可替代地使用诸如溅射、蒸发、或者PECVD工艺的其他形成工艺。一旦形成了所需要的层，就可以通过合适的光刻掩模和蚀刻工艺去除层的一部分，以去除不需要的材料，并且使UBM保持所需要的形状，例如圆形、八边形、正方形、或者矩形，但是可以可替代地形成任何所需要的形状。在一些实施例中，作为再分布结构220的形成的一部分，UBM形成在最顶部再分布层上方，其可以包括使用与用于形成最顶部再分布层的光刻步骤相同的光刻步骤。例如，UBM的层可以沉积在最顶部再分布层上方，然后在同一工艺中去除最顶部的再分布层和UBM的多余材料。在一些实施例中，UBM可以是再分布结构120的最顶部再分布层的一部分，并且可以例如延伸穿过再分布结构120的最顶部绝缘层(例如图6中的绝缘层122E)。
仍然参考图6，然后外部连接器126形成在再分布结构120的最顶部再分布层上(例如再分布层124G上或者UBM上，如果存在)。外部连接器126可以是球栅阵列(BGA)连接器、焊球、金属柱、受控塌陷芯片连接(C4)凸块、微凸块、化学镀镍-化学钯浸金技术(ENEPIG)形成的凸块等。外部连接器126可以包括导电材料，例如焊料、铜、铝、金、镍、银、钯、锡等、或其组合。在一些实施例中，外部连接器126通过首先形成焊料层通过蒸发、电镀、印刷、焊料转移、焊球放置等而形成。一旦在结构上形成了焊料层，就可以实施回流，以使材料成形为所需要的凸块形状。在另一个实施例中，外部连接器126包括通过溅射、印刷、电镀、化学镀、CVD等形成的金属柱(例如铜柱)。金属柱可以是无焊料的并且具有基本垂直的侧壁。在一些实施例中，金属覆盖层形成在金属柱的顶部上。金属覆盖层可以包括镍、锡、锡铅、金、银、钯、铟、镍-钯-金、镍-金等、或其组合，并且可以通过镀敷工艺形成。在一些实施例中，外部连接器126的间距可以在约150μm和约1250μm之间。
图7A-图7B示出了根据一些实施例的互连结构200至器件结构100的连接。互连结构200提供了至器件结构100的附加的布线和稳定性。例如，互连结构200可以减小器件结构100的翘曲，特别是对于具有大面积(例如大于约90mm2)的器件结构100。
转至图7A，示出了根据一些实施例的互连结构200。在一些实施例中，互连结构200可以是例如插件或者“半成品衬底”，并且可以没有有源器件。在一些实施例中，互连结构可以包括形成在中心衬底202上的布线层。中心衬底202可以包括的材料有例如味之素堆积膜(ABF)、预浸渍的复合纤维(预浸料)材料、环氧树脂、模制化合物、环氧模制化合物、玻璃纤维增强树脂材料、印刷电路板(PCB)材料、二氧化硅填料、聚合物材料、聚酰亚胺材料、纸张、玻璃纤维、无纺布、玻璃、陶瓷、其他层压板等、或其组合。在一些实施例中，中心衬底可以是双面覆铜层压板(CCL)衬底等。中心衬底202可以具有的厚度在约30μm和约2000μm之间，例如约500μm或者约1200μm。
互连结构200可以具有形成在中心衬底202的每一侧上的一个或者多个布线结构212/213，以及延伸穿过中心衬底202的过孔210。布线结构212/213和贯穿过孔210提供附加的电布线和互连。布线结构212/213可以包括一个或者多个布线层208/209，以及一个或者多个介电层218/219。在一些实施例中，布线层208/209和/或贯穿过孔210可以包括一层或者多层铜、镍、铝、其他导电材料等、或其组合。在一些实施例中，介电层218/219可以包括的材料有例如堆积材料、ABF、预浸材料、层压材料、与以上针对中心衬底202所描述的材料类似的另一材料等、或其组合。图7A所示的互连结构200示出了具有总共六个布线层的两个布线结构，但是在其他实施例中，可以在中心衬底202的任一侧上形成更多或者更少的布线层。
在一些实施例中，中心衬底202中的用于贯穿过孔210的开口可以填充有填充材料211。填充材料211可以为贯穿过孔210的导电材料提供结构支撑和保护。在一些实施例中，填充材料211可以是例如以下材料：模制材料、环氧树脂、环氧模制化合物、树脂、包括单体或者低聚物的材料、诸如丙烯酸酯化的氨基甲酸酯、橡胶改性的丙烯酸酯化的环氧树脂、或者多功能单体等、或其组合。在一些实施例中，填充材料211可以包括颜料或者染料(例如用于颜色)、或者其他填充剂和添加剂，其改变流变、改善粘附力、或者影响填充材料211的其他性能。在一些实施例中，贯穿过孔210的导电材料可以完全填充贯穿过孔210，从而省略填充材料211。
在一些实施例中，互连结构200可以包括形成在互连结构200的一个或者多个侧面上方的钝化层207。钝化层207可以是诸如氮化物、氧化物、聚酰亚胺、低温聚酰亚胺、阻焊剂、其组合等的材料。一旦形成，就可以图案化钝化层207(例如使用合适的光刻和蚀刻工艺)，以暴露出布线结构212/213的布线层208/209的部分。
图7B示出了根据一些实施例的互连结构200与器件结构100电连接的布置。在一个实施例中，使用例如拾取和放置工艺，将互连结构200放置成与器件结构100上的外部连接器126物理接触。互连结构200可以放置成使得布线结构(例如，布线结构213)的最顶部布线层的暴露区域与器件结构100的相应外部连接器126对准。一旦物理接触，就可以使用回流工艺，用以使器件结构100的外部连接器126接合至互连结构200。在一些实施例中，用形成在互连结构200上的外部连接器替代形成在器件结构100上的外部连接器126，或者，除了形成在器件结构100上的外部连接器126，还在互连结构200上形成外部连接器。在一些实施例中，外部连接器126没有形成在器件结构100上，而互连结构200使用诸如热压接合技术的直接接合技术接合至器件结构100。
在图8中，底部填充剂304沿着互连结构200的侧壁并且在互连结构200和器件结构100之间的间隙中沉积。底部填充剂304可以是例如以下材料：模制化合物、环氧树脂、底部填充剂、模制底部填充剂(MUF)、树脂等。底部填充剂304可以保护外部连接器126，并且为器件结构100提供结构支撑。在一些实施例中，底部填充剂304可以在沉积之后进行固化。在一些实施例中，底部填充剂304可以在沉积之后进行薄化。可以例如使用机械研磨或者CMP工艺来实施薄化。在一些实施例中，底部填充剂304可以沉积在布线结构212上方，并且薄化可以暴露布线结构212的最顶部布线层。
转至图9，剥离第一载体衬底102，以使第一载体衬底102分离(或者“剥离”)。然后，根据一些实施例，将结构翻转并且接合至第二载体衬底302。在一些实施例中，剥离包括：在第一载体衬底102上的剥离层上投射诸如激光或者UV光的光，使得该剥离层在光的热量下分解，并且可以去除第一载体衬底102。第二载体衬底302可以是类似于以上针对第一载体衬底102所描述的那些载体衬底。例如，第二载体衬底302可以是类似于图18A中所示的晶圆，或者类似于图18B中所示的平板。也可以用不同类型的第二载体衬底302形成多个封装件300(见图13)。随后可以将在第二载体衬底302上形成的结构单个化，以形成独立的封装件300。剥离层(未示出)可以形成在第二载体衬底302上，以促进该结构连接至第二载体衬底302。
如图9所示，互连结构200的一侧连接至第二载体衬底302。连接之后，可以在器件结构100上实施平坦化工艺(例如研磨工艺或者CMP工艺)。平坦化工艺可以去除密封剂108的一部分，并且还可以去除晶种层104和/或焊料材料114的所剩部分。以这种方式，平坦化工艺可以暴露TMV106和互连器件110的导电连接器112(或者焊料材料114)。下面的图15A中示出了通过平坦化工艺完全去除焊料材料114的实施例，下面的图15B中示出了通过平坦化工艺暴露焊料材料114的实施例。
转至图10，根据一些实施例，RDL306和保护层308形成在结构上方。RDL306可以是例如金属化图案，其包括将互连器件110和再分布结构120电连接至外部器件的导线，所述外部器件例如是图12中所描述的半导体器件320A-320C。在一些实施例中，可以使用类似于再分布结构120的RDL124A-124G的材料和工艺来形成RDL306。例如，可以形成晶种层，以用于RDL306的所需图案在晶种层的顶部上形成光刻胶并且进行图案化。可以图案化光刻胶以暴露TMV106和互连器件110的导电连接器112。然后可以使用例如镀敷工艺在光刻胶的图案化的开口中形成导电材料。然后可以去除光刻胶，并且通过蚀刻去除晶种层，从而形成RDL306。以这种方式，RDL306可以在TMV106和互连器件110的导电连接器112之间进行电连接。
在形成RDL306之后，保护层308可以形成在结构上方，覆盖RDL306。保护层308可以通过一种或者多种合适的介电材料形成，所述介电材料可以是例如聚苯并恶唑(PBO)、聚合物材料、聚酰亚胺材料、聚酰亚胺衍生物、氧化物、氮化物、模制化合物等、或其组合。保护层308可以通过旋涂、层压、CVD等、或其组合来形成。在一些实施例中，保护层308可以具有在约2μm和约50μm之间的厚度。
转至图11，根据一些实施例，凸块下金属化(UBM)件310和外部连接器312形成在结构上。UBM310延伸穿过保护层308，并且与RDL306形成电连接。在一些实施例中，可以通过例如在保护层308中形成开口、然后在保护层308上方和保护层308中的开口内形成UBM310的导电材料来形成UBM310。在一些实施例中，可以通过以下方式来形成保护层308中的开口：在保护层308上方形成光刻胶、图案化光刻胶、以及使用合适的蚀刻工艺(例如湿蚀刻工艺和/或干蚀刻工艺)通过图案化的光刻胶来蚀刻保护层308。
在一些实施例中，UBM310包括三层导电材料，例如钛层、铜层、和镍层。材料和层的其他布置，例如铬/铬-铜合金/铜/金的布置、钛/钛钨/铜的布置、或者铜/镍/金的布置，可以用于UBM310的形成。可以用于UBM310的任何合适的材料或者材料层完全旨在包括在本申请的范围内。UBM310的导电材料(例如一些层)可以使用一种或者多种镀敷工艺(例如电镀或者化学镀工艺)来形成，但是也可以可替代地使用其他形成工艺，例如溅射、蒸发、或者PECVD工艺。一旦形成了UBM310的导电材料，就可以通过合适的光刻掩模和蚀刻工艺去除导电材料的一部分，以去除不需要的材料。所剩的导电材料形成UBM310。在一些实施例中，UBM310可以具有在约20μm和约80μm之间的间距。
仍然参考图11，根据一些实施例，外部连接器312形成在UBM310上方。在一些实施例中，外部连接器312可以是球栅阵列(BGA)连接器、焊球、可控塌陷芯片连接(C4)凸块、微凸块(例如μ凸块)、化学镍-化学钯浸金技术(ENEPIG)形成的凸块等。外部连接器312可以包括导电材料，例如焊料、铜、铝、金、镍、银、钯、锡等、或其组合。在一些实施例中，外部连接器312通过首先形成焊料层通过蒸发、电镀、印刷、焊料转移、焊球放置等而形成。一旦在外部连接器312上形成了焊料层，就可以实施回流，以使材料成形为所需要的形状。
图12示出了根据一些实施例的半导体器件320A-320C至外部连接器312的连接。半导体器件320A-320C物理地和电地连接至外部连接器312，以在半导体器件320A-320C和RDL306之间进行电连接。以这种方式，半导体器件320A-320C还进行至互连器件110和/或TMV106的电连接。可以使用诸如拾取和放置工艺的合适的工艺，将半导体器件320A-320C放置在外部连接器312上。
在一些情况下，半导体器件320A-320C通过互连器件110至少部分地彼此连接。通过如本文所述的使得在器件结构100的层中形成的互连器件110靠近半导体器件320A-320C，可以减小半导体器件320A-320C之间的连接的布线间距，这可以增加在半导体器件320A-320C之间通信的电信号的带宽或者速度，从而改善高速运算。另外，互连器件110中可获得的更大的布线密度可以提供半导体器件320A-C之间的更有效的布线，并且在一些情况下可以减小在再分布结构120中使用的RDL的数量，或者在互连结构200中使用的布线层的数量。在一些情况下，通过将半导体器件通过相对较薄的保护层308(例如与再分布结构120的绝缘层相比，例如)连接至RDL306，可以提高供给至半导体器件320A-320C的电源的完整性或者稳定性。
另外，在一些情况下，将半导体器件320A-320C连接至器件结构100而不是互连结构(例如互连结构200、有机中心衬底、具有附加布线的衬底等)，可以减小例如由于热膨胀系数(CTE)不匹配而导致的翘曲。使用互连器件110来互连半导体器件320A-320C、而不是使用单独的互连结构来互连半导体器件320A-320C，可以允许将半导体器件320A-320C直接连接至器件结构100，这可以减小结构的整体尺寸，以及减小翘曲。由于改善了与半导体器件320A-320C的CTE匹配，使得互连器件110的使用还可以提供具有减小的翘曲的电布线。对于至半导体器件320A-320C的电连接、特别是对于具有较大面积的半导体器件320A-320C或者封装件而言，这可以减小接触疲劳问题的风险。当连接半导体器件320A-320C时，减小翘曲还可以减小对准失配。
根据一些实施例，一个或者多个半导体器件320A-320C可以包括为预期目的而设计的器件，例如存储器管芯(例如DRAM管芯、堆叠的存储器管芯、高带宽存储器(HBM)管芯等)、逻辑管芯、中央处理器(CPU)管芯、I/O管芯、片上系统(SoC)、晶圆上的组件(CoW)、集成扇出结构(InFO)、封装件等、或其组合。在一些实施例中，根据特定功能的需要，一个或者多个半导体器件320A-320C中包括集成电路器件，例如晶体管、电容器、电感器、电阻器、金属化层、外部连接器等。图12示出了三个半导体器件的连接，但是在其他实施例中，一个、两个、或者三个以上的半导体器件可以连接至外部连接器312。在一些实施例中，连接至外部连接器312的半导体器件可以包括一个以上的相同类型的半导体器件，或者可以包括两个或者多个不同类型的半导体器件。
半导体器件320A-320C可以放置成使得半导体器件320A-320C的导电区域(例如接触焊盘、导电连接器、焊料凸块等)对准相应的外部连接器312。一旦物理地接触，就可以利用回流工艺将外部连接器312接合至半导体器件320A-320C。如图12所示，底部填充剂314可以沉积在每个半导体器件320A-320C和保护层308之间。底部填充剂314也可以至少部分地围绕外部连接器312或者UBM310。底部填充剂314的材料可以是例如模制化合物、环氧树脂、底部填充剂、模制底部填充剂(MUF)、树脂等，并且可以类似于先前描述的底部填充剂304或者底部填充剂107。
转至图13，根据一些实施例，剥离第二载体衬底302，并且外部连接器322形成在互连结构200上，以形成封装件400。在一些实施例中，剥离包括在第二载体衬底302上的剥离层上投射诸如激光或者UV光的光，使得该剥离层在光的热量下分解，并且可以去除第二载体衬底302。在一些实施例中，多个封装件300形成在第二载体衬底302上，然后进行单个化，以形成单独的封装件300。
仍然参考图13，外部连接器322可以形成在互连结构200的最顶部布线层的暴露部分上。在一些实施例中，UBM形成在互连结构200上，而外部连接器322形成在UBM上方。外部连接器322可以是例如接触凸块或者焊球，但是可以使用任何合适类型的连接器。在外部连接器322是接触凸块的实施例中，外部连接器322可以包括的材料有例如锡或者诸如银、无铅锡、或者铜的其他合适的材料。在外部连接器322是焊料凸块的实施例中，外部连接器322通过首先形成焊料层使用诸如蒸发、电镀、印刷、焊料转移、焊球放置等这样的技术来形成。一旦在该结构上形成了焊料层，就可以实施回流，以将材料成形为用于外部连接器322所需的凸块形状。在一些实施例中，外部连接器322可以类似于以上关于图6所描述的外部连接器126。以这种方式，可以形成包括互连器件110的封装件300。
转至图14，根据一些实施例，示出了封装件350的说明性平面图。图14所示的封装件350是说明性示例，并且可以类似于图13所示的封装件300。例如，封装件350包括互连器件110和半导体器件320，其可以类似于图12中所描述的半导体器件320A-320C。为了清楚起见，省略了图14中所示的封装件350的一些部件。如图14所示，互连器件110可以位于相邻的半导体器件320之间的区域中。以这种方式，互连器件110构造成在相邻的半导体器件320之间提供电连接。图14所示的封装件350是说明性示例，半导体器件320或者互连器件110可以具有与所示的不同的尺寸、形状、布置、或者构造，或者存在与所示的不同的数量。
图15A-图15B示出了根据一些实施例的封装件300的放大的截面图。图15A和图15B的截面图中所示的区域大约是图13中所示的相应标记的区域。图15A所示的封装件300类似于图13所示的封装件300，其中通过先前针对图9所描述的平坦化工艺去除所有焊料材料114。如图15A所示，RDL306因此形成在互连器件110的导电连接器112上。图15B所示的封装件300类似于图13所示的封装件300，不同之处在于，没有通过先前针对图9描述的平坦化工艺去除焊料材料114，而是仅通过平坦化工艺暴露焊料材料114。如图15B所示，RDL306因此形成在互连器件110的焊料材料114上。
图16示出了根据一些实施例的包括互连器件110和电子器件410的封装件400。封装件400可以类似于图13所示的封装件300，不同之处在于，除了互连结构110，电子器件410也形成在器件结构100中。类似于互连器件110，电子器件410可以电连接至半导体器件320A-320C和/或器件结构100的再分布结构120。图16示出了一个电子器件410，但是在其他实施例中可以存在多个电子器件410。多个电子器件可以包括相似的电子器件410和/或不同的电子器件410。可以通过与以上图2中所描述的互连器件110相似的方式将其放置在第一载体衬底102上，而将电子器件410形成在器件结构100中。封装件400可以随后以与封装件300类似的方式形成。
电子器件410可以是例如管芯(例如集成电路管芯、功率集成电路管芯、逻辑管芯等)、芯片、半导体器件、存储器件(例如SRAM等)、无源器件(例如集成无源器件(IPD)、多层陶瓷电容器(MLCC)、集成稳压器(IVR)等)等、或其组合。电子器件410可以包括一个或者多个诸如晶体管、二极管等的有源器件，和/或一个或者多个诸如电容器、电阻器、电感器等的无源器件。以这种方式，不同的电子器件410可以实施在封装件中，从而提供附加的功能和特性益处。例如，通过将诸如连接至封装件400的电源布线的IPD或者IVR与电子器件410结合，可以改善供给至半导体器件320A-320C的电源的稳定性。在一些实施例中，电子器件410还可以提供半导体器件320A-320C之间的附加布线，类似于互连器件110所提供的布线。
转至图17，根据一些实施例，示出了封装件450的说明性平面图。图17所示的封装Jan450是说明性示例，并且可以类似于图16所示的封装件400。例如，封装件450包括互连器件110、电子器件410、和半导体器件320，其可以类似于图12中描述的半导体器件320A-320C。以这种方式，互连器件110可以提供附加的布线，并且电子器件410可以提供附加的功能(例如作为附加的有源器件和/或无源器件)。为了清楚起见，省略了图17所示的封装件450的一些特征。如图17所示，互连器件110可以位于相邻的半导体器件320之间的区域中。电子器件410可以位于相邻的半导体器件320之间的区域中和/或其他区域中，例如半导体器件320下面的区域中。以这种方式，包括电子器件410的封装件的设计是灵活的，例如，电子器件410可以位于适合其功能的区域中。图17所示的封装件450是说明性示例，并且半导体器件320、互连器件110、或者电子器件410可以具有与所示不同的尺寸、形状、布置、或者构造，或者存在与所示不同的数量。
还可以包括其他特征和工艺。例如，可以包括测试结构，以辅助3D封装或者3DIC器件的验证测试。测试结构可以包括例如形成在再分布层中或者衬底上的测试焊盘，其允许使用探针和/或探针卡等对3D封装或者3DIC进行测试。可以在中间结构以及最终结构上实施验证测试。另外，本文公开的结构和方法可以与结合了已知良好的管芯(known gooddies)的中间验证的测试方法结合使用，以增加产量并且降低成本。
通过利用本文描述的实施例，可以改善器件封装的性能，并且可以提高器件封装的可靠性。本文描述的实施例的不同特征可以组合，以实现这些和其他益处。在一些情况下，如上所述使用互连器件连接半导体器件，可以改善半导体器件之间的电连接的传导性和可靠性，并且允许在高速运算期间改善带宽。在一些情况下，本文描述的技术可以与其他典型的制造工艺一起在工艺流程中实施，因此相对于现有工艺只增加很少的成本或者不增加额外的成本。另外，使用所描述的工艺技术可以使得提高产量和改善连接可靠性，特别是对于具有较大面积的封装件而言。例如，本文描述的工艺技术可以减小翘曲。在一些情况下，除了可以提供附加功能的互连器件之外，电子器件也可以结合在封装件中。例如，包括IPD或者IVR的电子器件可以改善封装件的电源完整性。
在一些实施例中，一种方法包括：将互连器件放置在第一载体上，其中，互连器件包括第一导电连接器和第二导电连接器；形成第一载体上的第一过孔和第二过孔；形成互连器件、第一过孔、和第二过孔上方的再分布结构，其中，再分布结构的第一侧连接至第一过孔和第二过孔；将互连结构连接至再分布结构的第二侧，其中，互连结构包括有机衬底和布线层；将互连结构连接至第二载体；将第一半导体管芯连接至互连器件的第一导电连接器和第一过孔；以及将第二半导体管芯连接至互连器件的第二导电连接器和第二过孔，其中，第二半导体管芯通过互连器件电连接至第一半导体管芯。在一个实施例中，该方法包括：形成第一载体上方的模制化合物，该模制化合物围绕互连器件、第一过孔、和第二过孔。在一个实施例中，该方法包括：将集成电压调节器(IVR)管芯放置在第一载体上，并且包括将第一半导体管芯连接至IVR。在一个实施例中，该方法包括：形成第一载体上的晶种层，并且实施回流工艺，以使第一导电连接器和第二导电连接器接合至晶种层。在一个实施例中，第一半导体管芯在互连器件上方延伸，并且第二半导体管芯在互连器件上方延伸。在一个实施例中，该方法包括：形成位于互连器件和第一载体之间底部填充剂。在一个实施例中，形成再分布结构包括：形成模制化合物层和延伸穿过模制化合物层的再分布层。在一个实施例中，该方法包括：形成互连器件、第一过孔、和第二过孔上方的金属化图案，其中，金属化图案位于第一半导体管芯和互连器件之间。在一个实施例中，该方法包括：形成金属化图案上方的保护层。在一个实施例中，该方法包括：形成延伸穿过保护层并且接触金属化图案的外部连接器，其中，第一半导体管芯电连接至外部连接器。
在一个实施例中，一种器件包括：互连器件，连接至再分布结构，其中，互连器件包括导电布线，所述导电布线连接至设置在互连器件的第一侧上的导电连接器；模制材料，至少横向地围绕互连器件；金属化图案，位于模制材料和互连器件的第一侧上方，其中，金属化图案电连接至导电连接器；第一外部连接器，连接至金属化图案；以及半导体器件，连接至第一外部连接器。在一个实施例中，互连器件的导电布线具有小于1μm的间距。在一个实施例中，所述器件包括：集成无源器件(IPD)，连接至再分布结构，模制材料至少横向地围绕IPD。在一个实施例中，所述器件包括：第二外部连接器，位于再分布结构上；以及互连结构，连接至第二外部连接器。在一个实施例中，所述器件包括：底部填充剂，在再分布结构和互连结构之间延伸。在一个实施例中，所述器件包括：绝缘层，位于金属化图案上方，其中，第一外部连接器延伸穿过绝缘层。
在一个实施例中，一种封装件包括：再分布结构，所述再分布结构包括绝缘层和再分布层；第一模制化合物层，位于再分布结构上；过孔，位于第一模制化合物层内；互连器件，位于第一模制化合物层内，其中，每个互连器件包括接触件；介电层，覆盖第一模制化合物层、过孔、和互连器件；以及半导体器件，位于介电层上方，其中，半导体器件穿过介电层电连接至过孔，并且穿过介电层电连接至互连器件的接触件，其中，半导体器件中的至少两个半导体器件通过互连器件中的至少一个互连器件电连接。在一个实施例中，封装件包括：互连结构，电连接至再分布结构，所述互连结构包括：布线结构，形成在衬底上方；以及底部填充材料，在再分布结构和互连结构之间延伸。在一个实施例中，封装件包括集成无源器件(IPD)，位于第一模制化合物层内，其中，IPD电连接至半导体器件中的至少一个半导体器件。在一个实施例中，再分布结构的绝缘层中的绝缘层包括第二模制化合物层。
前面概述了若干实施例的特征，使得本领域的技术人员可以更好地理解本公开的各个方面。本领域的技术人员应该理解，他们可以容易地使用本公开作为用于设计或修改用于执行与本公开相同或类似的目的和/或实现相同或类似优点的其他工艺和结构的基础。本领域的技术人员还应该意识到，这种等效结构不背离本公开的精神和范围，并且可以进行各种改变、替换和变更而不背离本公开的精神和范围。

Claims (10)

1.一种形成半导体器件的方法，包括：
将互连器件放置在第一载体上，其中，所述互连器件包括第一导电连接器和第二导电连接器；
形成所述第一载体上的第一过孔和第二过孔；
形成所述互连器件、所述第一过孔、和所述第二过孔上方的再分布结构，其中，所述再分布结构的第一侧连接至所述第一过孔和所述第二过孔；
将互连结构连接至所述再分布结构的第二侧，其中，所述互连结构包括有机衬底和多个布线层；
将所述互连结构连接至第二载体；
将第一半导体管芯连接至所述互连器件的所述第一导电连接器和所述第一过孔；以及
将第二半导体管芯连接至所述互连器件的所述第二导电连接器和所述第二过孔，其中，所述第二半导体管芯通过所述互连器件电连接至所述第一半导体管芯。
2.根据权利要求1所述的方法，还包括：形成所述第一载体上方的模制化合物，所述模制化合物围绕所述互连器件、所述第一过孔、和所述第二过孔。
3.根据权利要求1所述的方法，还包括：将集成电压调节器(IVR)管芯放置在所述第一载体上，并且还包括将所述第一半导体管芯连接至所述集成电压调节器。
4.根据权利要求1所述的方法，还包括：形成所述第一载体上的晶种层，并且实施回流工艺，以使所述第一导电连接器和所述第二导电连接器接合至所述晶种层。
5.根据权利要求1所述的方法，其中，所述第一半导体管芯在所述互连器件上方延伸，并且其中，所述第二半导体管芯在所述互连器件上方延伸。
6.根据权利要求1所述的方法，还包括：形成位于所述互连器件和所述第一载体之间的底部填充剂。
7.根据权利要求1所述的方法，其中，形成所述再分布结构包括：形成模制化合物层和延伸穿过所述模制化合物层的再分布层。
8.根据权利要求1所述的方法，还包括：形成所述互连器件、所述第一过孔、和所述第二过孔上方的金属化图案，其中，所述金属化图案位于所述第一半导体管芯和所述互连器件之间。
9.一种半导体器件，包括：
互连器件，连接至再分布结构，其中，所述互连器件包括导电布线，所述导电布线连接至设置在所述互连器件的第一侧上的多个导电连接器；
模制材料，至少横向地围绕所述互连器件；
金属化图案，位于所述模制材料和所述互连器件的所述第一侧上方，其中，所述金属化图案电连接至所述多个导电连接器；
多个第一外部连接器，连接至所述金属化图案；以及
多个半导体器件，连接至所述多个第一外部连接器。
10.一种封装件，包括：
再分布结构，包括多个绝缘层和多个再分布层；
第一模制化合物层，位于所述再分布结构上；
多个过孔，位于所述第一模制化合物层内；
多个互连器件，位于所述第一模制化合物层内，其中，每个互连器件包括多个接触件；
介电层，覆盖所述第一模制化合物层、所述过孔、和所述多个互连器件；以及
多个半导体器件，位于所述介电层上方，其中，所述多个半导体器件穿过所述介电层电连接至所述过孔，并且穿过所述介电层电连接至所述多个互连器件的所述多个接触件，其中，所述多个半导体器件中的至少两个半导体器件通过所述多个互连器件中的至少一个互连器件电连接。
CN202110053609.5A 2020-01-17 2021-01-15 封装件和半导体器件及其制造方法 Pending CN113140471A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/746,115 US11616026B2 (en) 2020-01-17 2020-01-17 Semiconductor device and method of manufacture
US16/746,115 2020-01-17

Publications (1)

Publication Number Publication Date
CN113140471A true CN113140471A (zh) 2021-07-20

Family

ID=76650402

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110053609.5A Pending CN113140471A (zh) 2020-01-17 2021-01-15 封装件和半导体器件及其制造方法

Country Status (5)

Country Link
US (2) US11616026B2 (zh)
KR (1) KR102397032B1 (zh)
CN (1) CN113140471A (zh)
DE (1) DE102020101431B4 (zh)
TW (1) TWI765532B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10204893B2 (en) 2016-05-19 2019-02-12 Invensas Bonding Technologies, Inc. Stacked dies and methods for forming bonded structures
US11462419B2 (en) 2018-07-06 2022-10-04 Invensas Bonding Technologies, Inc. Microelectronic assemblies
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US11227812B2 (en) * 2019-08-28 2022-01-18 Taiwan Semiconductor Manufacturing Company, Ltd. Package and manufacturing method thereof
US11243573B2 (en) * 2020-04-28 2022-02-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package, display apparatus and manufacturing method of semiconductor package
US11296024B2 (en) * 2020-05-15 2022-04-05 Qualcomm Incorporated Nested interconnect structure in concentric arrangement for improved package architecture
US11355463B2 (en) 2020-05-20 2022-06-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method
DE102020124229A1 (de) 2020-05-20 2021-11-25 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung und verfahren
US11631647B2 (en) 2020-06-30 2023-04-18 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element
US11705378B2 (en) * 2020-07-20 2023-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming the same
KR20220018746A (ko) * 2020-08-07 2022-02-15 삼성전자주식회사 반도체 패키지
US11282756B2 (en) * 2020-08-17 2022-03-22 Taiwan Semiconductor Manufacturing Company Limited Organic interposer including stress-resistant bonding structures and methods of forming the same
US11764177B2 (en) 2020-09-04 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11728273B2 (en) * 2020-09-04 2023-08-15 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11574891B2 (en) * 2021-01-26 2023-02-07 Nanya Technology Corporation Semiconductor device with heat dissipation unit and method for fabricating the same
US11842935B2 (en) * 2021-02-18 2023-12-12 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a reconstructed package substrate comprising substrates blocks
US11664315B2 (en) * 2021-03-11 2023-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Structure with interconnection die and method of making same
TWI781009B (zh) * 2021-12-15 2022-10-11 力晶積成電子製造股份有限公司 半導體封裝及其製造方法
US20230230910A1 (en) * 2022-01-19 2023-07-20 Qualcomm Incorporated Double-sided redistribution layer (rdl) substrate for passive and device integration
FR3133482A1 (fr) * 2022-03-11 2023-09-15 Stmicroelectronics (Grenoble 2) Sas Substrat d’interconnexion et procédé de fabrication d’un tel substrat

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107665887A (zh) * 2016-07-29 2018-02-06 台湾积体电路制造股份有限公司 封装结构及其形成方法
US20190043792A1 (en) * 2016-03-21 2019-02-07 Agency For Science, Technology And Research Semiconductor package and method of forming the same
CN109786267A (zh) * 2017-11-15 2019-05-21 台湾积体电路制造股份有限公司 半导体封装件和方法
CN110299351A (zh) * 2018-03-23 2019-10-01 台湾积体电路制造股份有限公司 半导体封装件及其形成方法

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4581768B2 (ja) 2005-03-16 2010-11-17 ソニー株式会社 半導体装置の製造方法
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8797057B2 (en) 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
US8791536B2 (en) * 2011-04-28 2014-07-29 Aptina Imaging Corporation Stacked sensor packaging structure and method
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US9257333B2 (en) 2013-03-11 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US9263839B2 (en) 2012-12-28 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved fine pitch joint
US9111949B2 (en) 2012-04-09 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of wafer level package for heterogeneous integration technology
US9196532B2 (en) 2012-06-21 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit packages and methods for forming the same
US9443783B2 (en) 2012-06-27 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC stacking device and method of manufacture
US9275924B2 (en) 2012-08-14 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package having a recess filled with a molding compound
US9299649B2 (en) 2013-02-08 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US8993380B2 (en) 2013-03-08 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for 3D IC package
US9196559B2 (en) 2013-03-08 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Directly sawing wafers covered with liquid molding compound
US8987922B2 (en) 2013-03-11 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for wafer level packaging
US9275925B2 (en) 2013-03-12 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved interconnect structure
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
JP2014236188A (ja) * 2013-06-05 2014-12-15 イビデン株式会社 配線板及びその製造方法
US9275955B2 (en) * 2013-12-18 2016-03-01 Intel Corporation Integrated circuit package with embedded bridge
US9281254B2 (en) 2014-02-13 2016-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming integrated circuit package
US9425126B2 (en) 2014-05-29 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy structure for chip-on-wafer-on-substrate
US9496189B2 (en) 2014-06-13 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor devices and methods of forming same
EP2988577A1 (en) * 2014-08-20 2016-02-24 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Printed circuit board
JP6378616B2 (ja) * 2014-11-12 2018-08-22 イビデン株式会社 電子部品内蔵プリント配線板
US20180261535A1 (en) * 2014-12-15 2018-09-13 Bridge Semiconductor Corp. Method of making wiring board with dual routing circuitries integrated with leadframe
US9461018B1 (en) 2015-04-17 2016-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out PoP structure with inconsecutive polymer layer
US9666502B2 (en) 2015-04-17 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Discrete polymer in fan-out packages
US9595494B2 (en) * 2015-05-04 2017-03-14 Qualcomm Incorporated Semiconductor package with high density die to die connection and method of making the same
US9761571B2 (en) 2015-09-17 2017-09-12 Deca Technologies Inc. Thermally enhanced fully molded fan-out module
US9735131B2 (en) 2015-11-10 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stack package-on-package structures
US10312220B2 (en) * 2016-01-27 2019-06-04 Amkor Technology, Inc. Semiconductor package and fabricating method thereof
US9831148B2 (en) 2016-03-11 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out package including voltage regulators and methods forming same
US10026716B2 (en) * 2016-04-15 2018-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC formation with dies bonded to formed RDLs
US10840227B2 (en) 2017-11-02 2020-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Under-bump-metallization structure and redistribution layer design for integrated fan-out package with integrated passive device
US20190157222A1 (en) * 2017-11-20 2019-05-23 Nxp Usa, Inc. Package with isolation structure
US10483156B2 (en) * 2017-11-29 2019-11-19 International Business Machines Corporation Non-embedded silicon bridge chip for multi-chip module
US10163798B1 (en) 2017-12-22 2018-12-25 Intel Corporation Embedded multi-die interconnect bridge packages with lithotgraphically formed bumps and methods of assembling same
US11348897B2 (en) 2017-12-29 2022-05-31 Intel Corporation Microelectronic assemblies
CN110197793A (zh) * 2018-02-24 2019-09-03 华为技术有限公司 一种芯片及封装方法
US11373951B2 (en) 2018-03-27 2022-06-28 Intel Corporation Via structures having tapered profiles for embedded interconnect bridge substrates
US20190393112A1 (en) * 2018-06-25 2019-12-26 Elizabeth Nofen Encapsulant material containing fluorophores for in-situ visualization of stress in an organic package
US20200243449A1 (en) * 2019-01-30 2020-07-30 Powertech Technology Inc. Package structure and manufacturing method thereof
US11658122B2 (en) * 2019-03-18 2023-05-23 Intel Corporation EMIB patch on glass laminate substrate
US20200395300A1 (en) * 2019-06-13 2020-12-17 Intel Corporation Substrateless double-sided embedded multi-die interconnect bridge

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190043792A1 (en) * 2016-03-21 2019-02-07 Agency For Science, Technology And Research Semiconductor package and method of forming the same
CN107665887A (zh) * 2016-07-29 2018-02-06 台湾积体电路制造股份有限公司 封装结构及其形成方法
CN109786267A (zh) * 2017-11-15 2019-05-21 台湾积体电路制造股份有限公司 半导体封装件和方法
CN110299351A (zh) * 2018-03-23 2019-10-01 台湾积体电路制造股份有限公司 半导体封装件及其形成方法

Also Published As

Publication number Publication date
KR102397032B1 (ko) 2022-05-12
TWI765532B (zh) 2022-05-21
US20210225780A1 (en) 2021-07-22
US11616026B2 (en) 2023-03-28
TW202129899A (zh) 2021-08-01
DE102020101431A1 (de) 2021-07-22
KR20210093712A (ko) 2021-07-28
US12100672B2 (en) 2024-09-24
US20220352096A1 (en) 2022-11-03
DE102020101431B4 (de) 2024-01-18

Similar Documents

Publication Publication Date Title
US12100672B2 (en) Semiconductor device and method of manufacture
US11791275B2 (en) Semiconductor device and method of manufacturing
CN109216219B (zh) 具有双侧金属布线的半导体封装件
CN107808870B (zh) 半导体封装件中的再分布层及其形成方法
CN108122880B (zh) 半导体装置的制造方法
CN113140516B (zh) 封装件及其形成方法
US11355428B2 (en) Semiconductor package
CN112582365B (zh) 半导体封装件、封装件及其形成方法
KR102386542B1 (ko) 반도체 장치 및 제조 방법
US11532582B2 (en) Semiconductor device package and method of manufacture
CN112864119B (zh) 集成电路封装件及其形成方法
TWI771870B (zh) 半導體封裝及其形成方法
US12057410B2 (en) Semiconductor device and method of manufacture
TW202234537A (zh) 半導體封裝及其製備方法
CN115497913A (zh) 半导体封装和其制造方法
CN115497916A (zh) 半导体结构及形成半导体器件的方法
US11894318B2 (en) Semiconductor device and method of manufacture
US20240030151A1 (en) Semiconductor Device and Method of Manufacturing
CN112687666A (zh) 集成电路封装及其形成方法
US20240145433A1 (en) Integrated circuit package and method
US20240363366A1 (en) Semiconductor devices and methods of manufacturing
US20240355762A1 (en) Semiconductor Device and Method of Manufacture
CN113053758A (zh) 半导体器件的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination