TWI781009B - 半導體封裝及其製造方法 - Google Patents
半導體封裝及其製造方法 Download PDFInfo
- Publication number
- TWI781009B TWI781009B TW110146876A TW110146876A TWI781009B TW I781009 B TWI781009 B TW I781009B TW 110146876 A TW110146876 A TW 110146876A TW 110146876 A TW110146876 A TW 110146876A TW I781009 B TWI781009 B TW I781009B
- Authority
- TW
- Taiwan
- Prior art keywords
- wafer
- layer
- semiconductor package
- stack
- chip
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 85
- 238000004519 manufacturing process Methods 0.000 title claims description 41
- 238000000034 method Methods 0.000 claims description 33
- 239000000758 substrate Substances 0.000 claims description 28
- 239000000463 material Substances 0.000 claims description 15
- 238000005538 encapsulation Methods 0.000 claims description 12
- 238000007789 sealing Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 139
- 235000012431 wafers Nutrition 0.000 description 139
- 239000012790 adhesive layer Substances 0.000 description 11
- 238000005520 cutting process Methods 0.000 description 4
- 238000000465 moulding Methods 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000008393 encapsulating agent Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5386—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
一種半導體封裝，包括晶片堆疊結構。晶片堆疊結構包括晶片堆疊、模塑通孔與連接端子。晶片堆疊包括堆疊的多個晶片結構。每個晶片結構包括晶片、支撐層與重佈線層。支撐層設置在晶片的側邊。重佈線層設置在晶片與支撐層上。重佈線層電性連接至晶片。模塑通孔設置在多個重佈線層的至少一部份與多個支撐層的至少一部份中。模塑通孔電性連接至多個重佈線層。連接端子電性連接至模塑通孔。
Description
本發明是有關於一種半導體結構及其製造方法，且特別是有關於一種半導體封裝及其製造方法。
在積體電路的封裝過程中，可將半導體晶片進行堆疊，而形成三維(three-dimensional，3D)半導體封裝。然而，如何進一步防止晶片在製程中受損、降低製造成本以及提升半導體封裝的電性表現為目前持續努力的目標。
本發明提供一種半導體封裝及其製造方法，其可防止晶片在製程中受損、降低製造成本以及提升半導體封裝的電性表現。
本發明提出一種半導體封裝，包括晶片堆疊結構。晶片堆疊結構包括晶片堆疊、模塑通孔(through mold via)與連接端子。晶片堆疊包括堆疊的多個晶片結構。每個晶片結構包括晶片、支撐層與重佈線層(redistribution layer，RDL)。支撐層設置在晶片的側邊。重佈線層設置在晶片與支撐層上。重佈線層電性連接至晶片。模塑通孔設置在多個重佈線層的至少一部份與多個支撐層的至少一部份中。模塑通孔電性連接至多個重佈線層。連接端子電性連接至模塑通孔。
依照本發明的一實施例所述，在上述半導體封裝中，支撐層可圍繞晶片。
依照本發明的一實施例所述，在上述半導體封裝中，模塑通孔可貫穿多個重佈線層的至少一部份與多個支撐層的至少一部分。
依照本發明的一實施例所述，在上述半導體封裝中，更包括基板與包封體(encapsulant)。晶片堆疊結構設置在基板上。晶片堆疊結構可藉由連接端子來電性連接至基板。包封體覆蓋晶片堆疊結構。
本發明提出一種半導體封裝的製造方法，包括以下步驟。形成晶片堆疊結構。晶片堆疊結構的形成方法可包括以下步驟。形成晶片堆疊。晶片堆疊包括堆疊的多個晶片結構。每個晶片結構包括晶片、支撐層與重佈線層。支撐層設置在晶片的側邊。重佈線層設置在晶片與支撐層上。重佈線層電性連接至晶片。在多個重佈線層的至少一部份與多個支撐層的至少一部份中形成模塑通孔。模塑通孔電性連接至多個重佈線層。在模塑通孔上形成連接端子。連接端子電性連接至模塑通孔。
依照本發明的一實施例所述，在上述半導體封裝的製造方法中，晶片結構的形成方法可包括以下步驟。將至少一個晶片設置在第一載板上。晶片可具有相對的第一面與第二面。晶片的第一面可朝向第一載板。形成覆蓋晶片的支撐材料層。移除部分支撐材料層與部分晶片，而形成第一晶片層並使晶片薄化。第一晶片層可包括晶片與支撐層。將第一晶片層從第一載板轉移至第二載板。晶片的第二面可朝向第二載板。在第一晶片層的第一面上形成重佈線層，而形成第二晶片層，其中第二晶片層可包括至少一個晶片結構。
依照本發明的一實施例所述，在上述半導體封裝的製造方法中，更包括以下步驟。將第二晶片層與第二載板分離。將多個第二晶片層進行堆疊，而形成第一晶片層堆疊。第一晶片層堆疊可包括至少一個晶片堆疊。
依照本發明的一實施例所述，在上述半導體封裝的製造方法中，在更可包括以下步驟。在第一晶片層堆疊中形成模塑通孔。在模塑通孔上形成連接端子，而形成第二晶片層堆疊。第二晶片層堆疊可包括至少一個晶片堆疊結構。
依照本發明的一實施例所述，在上述半導體封裝的製造方法中，更可包括以下步驟。對第二晶片層堆疊進行切割製程。
依照本發明的一實施例所述，在上述半導體封裝的製造方法中，更可包括以下步驟。將晶片堆疊結構設置在基板上。晶片堆疊結構可藉由連接端子來電性連接至基板。形成覆蓋晶片堆疊結構的包封體。
基於上述，在本發明所提出的半導體封裝及其製造方法中，由於支撐層可用以支撐及保護晶片，因此可防止晶片在製程中受損。此外，藉由模塑通孔來電性連接堆疊的多個晶片，可減少打線接合(wire bonding process)製程與凸塊製程(bumping)，進而降低製造成本。另外，藉由模塑通孔來電性連接堆疊的多個晶片，可縮短電路長度並減少異質接面，因此可提升半導體封裝的電性表現。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
下文列舉實施例並配合附圖來進行詳細地說明，但所提供的實施例並非用以限制本發明所涵蓋的範圍。為了方便理解，在下述說明中相同的構件將以相同的符號標示來說明。此外，附圖僅以說明為目的，並未依照原尺寸作圖。另外，立體圖中的特徵、上視圖中的特徵與剖面圖中的特徵並非按相同比例繪製。事實上，為論述清晰起見，可任意增大或減小各種特徵的尺寸。
圖1A為根據本發明一些實施例的半導體封裝的製造方法的一個階段的立體示意圖。請參照圖1A，可將晶圓W切割成多個晶片100。舉例來說，可藉由晶圓切割刀DB來對晶圓W進行切割，但本發明並不以此為限。此外，在對晶圓W進行切割之前，可對晶圓W進行研磨，藉此可使晶片100薄化，進而縮小晶片100的尺寸。在本實施例中，晶片100可為動態隨機存取記憶體(dynamic random access memory，DRAM)晶片，但本發明並不以此為限。晶片100可具有相對的第一面S1與第二面S2。第一面S1與第二面S2可為晶片100的正面與背面中的一者與另一者。在本實施例中，第一面S1可為晶片100的正面，且第二面S2可為晶片的背面。此外，晶片100可具有位在第一面S1上的至少一個接墊(pad)102。在本實施例中，接墊102的數量是以多個為例，但接墊102的數量並不限於圖中所示的數量。只要接墊102的數量為至少一個，即屬於本發明所涵蓋的範圍。
圖1B為根據本發明一些實施例的半導體封裝的製造方法的一個階段的立體示意圖。請參照圖1B，可將至少一個晶片100設置在載板C1上。晶片100的第一面S1(如，正面)可朝向載板C1。晶片100可為良品晶粒(known good die，KGD)。在一些實施例中，將晶片100設置在載板C1上的方法例如是藉由黏著層104將晶片100的第一面S1(如，正面)黏貼在載板C1上。此外，載板C1可為面板型(panel type)載板或晶圓型(wafer type)載板。在本實施例中，載板C1是以面板型載板為例。在本實施例中，設置在載板C1上的晶片100的數量是以多個為例，但設置在載板C1上的晶片100的數量並不限於圖中所示的數量。只要設置在載板C1上的晶片100的數量為至少一個，即屬於本發明所涵蓋的範圍。
圖1C為根據本發明一些實施例的半導體封裝的製造方法的一個階段的立體示意圖。請參照圖1C，可形成覆蓋晶片100的支撐材料層106。支撐材料層106的材料例如是模製化合物(molding compound)。
圖1D為根據本發明一些實施例的半導體封裝的製造方法的一個階段的立體示意圖。請參照圖1D，可移除部分支撐材料層106與部分晶片100，而形成晶片層CL1並使晶片100薄化。晶片層CL1可包括晶片100與支撐層106a。部分支撐材料層106與部分晶片100的移除方法例如是對支撐材料層106與晶片100進行研磨製程。由於支撐層106a可用以支撐及保護晶片100，因此可避免晶片100在上述研磨製程中受損，且晶片100可研磨至較薄的厚度。
圖1E為根據本發明一些實施例的半導體封裝的製造方法的一個階段的立體示意圖。請參照圖1E，可將晶片層CL1從載板C1轉移至載板C2。晶片100的第二面S2(如，背面)可朝向載板C2。在一些實施例中，將晶片層CL1從載板C1轉移至載板C2的方法可先藉由黏著層108將載板C2黏貼在晶片100的第二面S2(如，背面)上，再移除位在晶片100的第一面S1(如，正面)上的黏著層104與載板C1。
圖1F為根據本發明一些實施例的半導體封裝的製造方法的一個階段的上視示意圖。請參照圖1F，可在晶片層CL1的第一面S1(如，正面)上形成重佈線層110，而形成晶片層CL2。在一些實施例中，在形成重佈線層110的製程中，可同時形成對準標記112。在後續製程中，對準標記112可用於進行對準，以提升製程精度。此外，在後續進行的切割製程中，對準標記112可作為切割標記使用。晶片層CL2可包括至少一個晶片結構CS1。在本實施例中，晶片層CL2是以包括多個晶片結構CS1為例，但晶片層CL2中的晶片結構CS1的數量並不限於圖中所示的數量。只要晶片層CL2包括至少一個晶片結構CS1，即屬於本發明所涵蓋的範圍。在另一些實施例中，當晶片層CL2僅包括一個晶片結構CS1時，晶片層CL2本身即為晶片結構CS1。
晶片結構CS1包括晶片100、支撐層106a與重佈線層110。支撐層106a設置在晶片100的側邊。在一些實施例中，支撐層106a可圍繞晶片100。重佈線層110設置在晶片100與支撐層106a上。重佈線層110電性連接至晶片100。舉例來說，重佈線層110可電性連接至晶片100的接墊102。此外，晶片結構CS1更可包括對準標記112。對準標記112可位在晶片結構CS1的角落處，但本發明並不以此為限。
在一些實施例中，可在重佈線層110與晶片100之間、重佈線層110與支撐層106a之間以及對準標記112與晶片100之間形成保護層(未示出)，且為了簡化圖式，於此省略其說明。在一些實施例中，可形成覆蓋重佈線層110與對準標記112的另一個保護層(未示出)，且為了簡化圖式，於此省略其說明。
圖1G為根據本發明一些實施例的半導體封裝的製造方法的一個階段的立體示意圖。請參照圖1G，可將晶片層CL2與載板C2分離。舉例來說，可藉由移除黏著層108來將晶片層CL2與載板C2分離。
接著，可將多個晶片層CL2進行堆疊，而形成晶片層堆疊SL1。藉此，可形成晶片堆疊CS2。晶片堆疊CS2包括堆疊的多個晶片結構CS1。晶片層堆疊SL1可包括至少一個晶片堆疊CS2。在本實施例中，晶片層堆疊SL1是以包括多個晶片堆疊CS2為例，但晶片層堆疊SL1中的晶片堆疊CS2的數量並不限於圖中所示的數量。只要晶片層堆疊SL1包括至少一個晶片堆疊CS2，即屬於本發明所涵蓋的範圍。在另一些實施例中，當晶片層堆疊SL1僅包括一個晶片堆疊CS2時，晶片層堆疊SL1本身即為晶片堆疊CS2。在一些實施例中，堆疊的晶片層CL2可藉由黏著層114而固定在一起。亦即，晶片堆疊CS2更可包括位在堆疊的晶片結構CS1之間的黏著層114。在一些實施例中，晶片堆疊CS2中的多個晶片100的第一面S1(如，正面)可朝向同一個方向。
圖1H為根據本發明一些實施例的半導體封裝的製造方法的一個階段的上視示意圖。請參照圖1H，可在晶片層堆疊SL1中形成模塑通孔116。舉例來說，在多個重佈線層110的至少一部份與多個支撐層106a的至少一部份中形成模塑通孔116(圖1K)。模塑通孔116可貫穿多個重佈線層110的至少一部份與多個支撐層106a的至少一部分(圖1K)。模塑通孔116電性連接至多個重佈線層110(圖1K)。在本實施例中，模塑通孔116是以貫穿全部重佈線層110與全部支撐層106a為例，但本發明並不以此為限。只要模塑通孔116的設置方式可使得模塑通孔116電性連接至多個重佈線層110，即屬於本發明所涵蓋的範圍。
在一些實施例中，模塑通孔116的形成方法可包括以下步驟。首先，可在晶片層堆疊SL1上形成保護膜(未示出)。接著，可對晶片層堆疊SL1進行雷射鑽孔製程，而形成貫穿多個重佈線層110的至少一部份與多個支撐層106a的至少一部分的開口(未示出)。在本實施例中，開口是以貫穿全部重佈線層110與全部支撐層106a為例，但本發明並不以此為限。此外，開口更可貫穿保護膜與圖1G中的黏著層114。然後，可形成填入開口的導電層(未示出)。導電層的材料例如是銅。導電層的形成方法例如是無電鍍法、電鍍法或其組合。接下來，可將保護膜移除，藉此可移除位在開口的外部的導電層，而形成模塑通孔116。
圖1I為根據本發明一些實施例的半導體封裝的製造方法的一個階段的立體示意圖。請參照圖1I，可在模塑通孔116上形成連接端子118，而形成晶片層堆疊SL2。連接端子118電性連接至模塑通孔116。藉此，可形成晶片堆疊結構CS3。在本實施例中，可先將晶片100的第二面S2(如，背面)朝上，再形成電性連接至模塑通孔116的連接端子118，亦即連接端子118可鄰近於晶片100的第二面S2(如，背面)，但本發明並不以此為限。在另一些實施例中，可先將晶片100的第一面S1(如，正面)朝上，再形成電性連接至模塑通孔116的連接端子118，亦即連接端子118可鄰近於晶片100的第一面S1(如，正面)。晶片堆疊結構CS3包括晶片堆疊CS2、模塑通孔116與連接端子118。晶片層堆疊SL2可包括至少一個晶片堆疊結構CS3。在本實施例中，晶片層堆疊SL2是以包括多個晶片堆疊結構CS3為例，但晶片層堆疊SL2中的晶片堆疊結構CS3的數量並不限於圖中所示的數量。只要晶片層堆疊SL2包括至少一個晶片堆疊結構CS3，即屬於本發明所涵蓋的範圍。在另一些實施例中，當晶片層堆疊SL2僅包括一個晶片堆疊結構CS3時，晶片層堆疊SL2本身即為晶片堆疊結構CS3。連接端子118可為凸塊(如，錫球)，但本發明並不以此為限。
圖1J為根據本發明一些實施例的半導體封裝的製造方法的一個階段的立體示意圖。請參照圖1J，可對晶片層堆疊SL2進行切割製程。藉此，可將晶片層堆疊SL2切割成彼此分離的多個晶片堆疊結構CS3。舉例來說，可藉由晶圓切割刀DB來對晶片層堆疊SL2進行切割，但本發明並不以此為限。在另一些實施例中，當晶片層堆疊SL2僅包括一個晶片堆疊結構CS3時，可對晶片層堆疊SL2進行切割製程，以縮小晶片堆疊結構CS3的尺寸。在另一些實施例中，當晶片層堆疊SL2僅包括一個晶片堆疊結構CS3時，亦可不對晶片層堆疊SL2進行切割製程。
圖1K為根據本發明一些實施例的半導體封裝的製造方法的一個階段的剖面示意圖。在圖1K中，省略接墊102，以簡化圖式。請參照圖1K，可將晶片堆疊結構CS3設置在基板120上。晶片堆疊結構CS3可藉由連接端子118來電性連接至基板120。基板120可為封裝基板。在一些實施例中，封裝基板可包括基底、重佈線層、介電層與通孔(via)，但本發明並不以此限。基板120的基底的材料可為矽(如，單晶矽或多晶矽)、玻璃、有機材料、陶瓷、複合材料或其組合。此外，在基板120的底部可具有連接端子122，藉此可將基板120與其他電子元件電性連接。連接端子122可為凸塊(如，錫球)，但本發明並不以此為限。
接著，可形成覆蓋晶片堆疊結構CS3的包封體124。包封體124可用以保護晶片堆疊結構CS3。此外，包封體124可位在基底120上。包封體124的材料例如是模製化合物。
以下，藉由圖1K來說明本實施例的半導體封裝10。此外，雖然半導體封裝10的形成方法是以上述方法為例進行說明，但本發明並不以此為限。
請參照圖1K，半導體封裝10包括晶片堆疊結構CS3。晶片堆疊結構CS3包括晶片堆疊CS2、模塑通孔116(through mold via)與連接端子118。晶片堆疊CS2包括堆疊的多個晶片結構CS1。此外，晶片堆疊CS2更可包括黏著層114。黏著層114設置在堆疊的晶片結構CS1之間。每個晶片結構CS1包括晶片100、支撐層106a與重佈線層110。支撐層106a設置在晶片100的側邊。在一些實施例中，支撐層106a可圍繞晶片100。重佈線層110設置在晶片100與支撐層106a上。重佈線層110電性連接至晶片100。另外，晶片結構CS1更可包括對準標記112(圖1H)。對準標記112可位在晶片結構CS1的角落處，但本發明並不以此為限。模塑通孔116設置在多個重佈線層110的至少一部份與多個支撐層106a的至少一部份中。模塑通孔116電性連接至多個重佈線層110。模塑通孔116可貫穿多個重佈線層110的至少一部份與多個支撐層106a的至少一部分。在本實施例中，模塑通孔116是以貫穿全部重佈線層110與全部支撐層106a為例，但本發明並不以此為限。只要模塑通孔116的設置方式可使得模塑通孔116電性連接至多個重佈線層110，即屬於本發明所涵蓋的範圍。連接端子118電性連接至模塑通孔116。在本實施例中，連接端子118可鄰近於晶片100的第二面S2(如，背面)，且晶片100的第二面S2(如，背面)朝向基板120，但本發明並不以此為限。
此外，半導體封裝10中，更包括基板120、包封體124與連接端子122。晶片堆疊結構CS3設置在基板120上。晶片堆疊結構CS3可藉由連接端子118來電性連接至基板120。包封體124覆蓋晶片堆疊結構CS3。連接端子122設置在基板120的底部。
此外，半導體封裝10的各構件的材料、詳細配置方式、形成方法與功效已於上述實施例進行詳盡地說明，於此不再重複說明。
基於上述實施例可知，在半導體封裝10及其製造方法中，由於支撐層106a可用以支撐及保護晶片100，因此可防止晶片100在製程中受損。此外，藉由模塑通孔116來電性連接堆疊的多個晶片100，可減少打線接合製程與凸塊製程，進而降低製造成本。另外，藉由模塑通孔116來電性連接堆疊的多個晶片100，可縮短電路長度並減少異質接面，因此可提升半導體封裝10的電性表現。
圖2為根據本發明另一些實施例的半導體封裝的剖面示意圖。請參照圖1K與圖2，圖2的半導體封裝20與圖1K的半導體封裝10的差異如下。在圖2的半導體封裝20中，連接端子118鄰近於晶片100的第一面S1(如，正面)，且晶片100的第一面S1(如，正面)朝向基板120。此外，半導體封裝20與半導體封裝10中相同的構件使用相同的符號表示，且半導體封裝20與半導體封裝10中相同或相似的內容，可參考上述實施例對半導體封裝10的說明，於此不再說明。
圖3為根據本發明另一些實施例的半導體封裝的剖面示意圖。
請參照圖2與圖3，圖3的半導體封裝30與圖2的半導體封裝20的差異如下。在圖3的半導體封裝30中，模塑通孔116僅貫穿多個支撐層106a中的一部分。此外，半導體封裝30與半導體封裝20中相同的構件使用相同的符號表示，且半導體封裝30與半導體封裝20中相同或相似的內容，可參考上述實施例對半導體封裝20的說明，於此不再說明。
圖4為根據本發明另一些實施例的半導體封裝的剖面示意圖。
請參照圖3與圖4，圖4的半導體封裝40與圖3的半導體封裝30的差異如下。在圖4的半導體封裝40中，將包封體124研磨至暴露出晶片堆疊結構CS3中的晶片100的第二面S2(如，背面)。如此一來，可將晶片100的第二面S2(如，背面)裸露，藉此可提供更好的散熱能力。此外，半導體封裝40與半導體封裝30中相同的構件使用相同的符號表示，且半導體封裝40與半導體封裝30中相同或相似的內容，可參考上述實施例對半導體封裝30的說明，於此不再說明。
綜上所述，上述實施例的半導體封裝及其製造方法中，由於半導體封裝包括支撐層與模塑通孔，因此可防止晶片在製程中受損、降低製造成本以及提升半導體封裝的電性表現。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10,20,30,40:半導體封裝
100:基底
102:接墊
104,108,114:黏著層
106:支撐材料層
106a:支撐層
110:重佈線層
112:對準標記
116:模塑通孔
118:連接端子
120:基板
122:連接端子
124:包封體
C1,C2:載板
CL1,CL2:晶片層
CS1:晶片結構
CS2:晶片堆疊
CS3:晶片堆疊結構
DB晶圓切割刀
S1:第一面
S2:第二面
SL1,SL2:晶片層堆疊
圖1A至圖1K為根據本發明一些實施例的半導體封裝的製造流程示意圖。
圖2為根據本發明另一些實施例的半導體封裝的剖面示意圖。
圖3為根據本發明另一些實施例的半導體封裝的剖面示意圖。
圖4為根據本發明另一些實施例的半導體封裝的剖面示意圖。
10:半導體封裝
100:基底
106a:支撐層
110:重佈線層
114:黏著層
116:模塑通孔
118:連接端子
120:基板
122:連接端子
124:包封體
CS1:晶片結構
CS2:晶片堆疊
CS3:晶片堆疊結構
S1:第一面
S2:第二面
Claims (10)
- 一種半導體封裝，包括晶片堆疊結構，其中所述晶片堆疊結構包括：晶片堆疊，包括堆疊的多個晶片結構，其中每個所述晶片結構包括：晶片；支撐層，設置在所述晶片的側邊；以及重佈線層，設置在所述晶片與所述支撐層上，且電性連接至所述晶片；模塑通孔，設置在多個所述重佈線層的至少一部份與多個所述支撐層的至少一部份中，且電性連接至多個所述重佈線層；以及連接端子，電性連接至所述模塑通孔。
- 如請求項1所述的半導體封裝，其中所述支撐層圍繞所述晶片。
- 如請求項1所述的半導體封裝，其中所述模塑通孔貫穿多個所述重佈線層的至少一部份與多個所述支撐層的至少一部分。
- 如請求項1所述的半導體封裝，更包括：基板，其中所述晶片堆疊結構設置在所述基板上，且所述晶片堆疊結構藉由所述連接端子來電性連接至所述基板；以及包封體，覆蓋所述晶片堆疊結構。
- 一種半導體封裝的製造方法，包括形成晶片堆疊結構，其中所述晶片堆疊結構的形成方法包括：形成晶片堆疊，其中所述晶片堆疊包括堆疊的多個晶片結構，且每個所述晶片結構包括：晶片；支撐層，設置在所述晶片的側邊；以及重佈線層，設置在所述晶片與所述支撐層上，且電性連接至所述晶片；在多個所述重佈線層的至少一部份與多個所述支撐層的至少一部份中形成模塑通孔，其中所述模塑通孔電性連接至多個所述重佈線層；以及在所述模塑通孔上形成連接端子，其中所述連接端子電性連接至所述模塑通孔。
- 如請求項5所述的半導體封裝的製造方法，其中所述晶片結構的形成方法包括：將至少一個所述晶片設置在第一載板上，其中所述晶片具有相對的第一面與第二面，且所述晶片的所述第一面朝向所述第一載板；形成覆蓋所述晶片的支撐材料層；移除部分所述支撐材料層與部分所述晶片，而形成第一晶片層並使所述晶片薄化，其中所述第一晶片層包括所述晶片與所述支撐層； 將所述第一晶片層從所述第一載板轉移至第二載板，其中所述晶片的所述第二面朝向所述第二載板；以及在所述第一晶片層的所述第一面上形成所述重佈線層，而形成第二晶片層，其中所述第二晶片層包括至少一個所述晶片結構。
- 如請求項6所述的半導體封裝的製造方法，更包括：將所述第二晶片層與所述第二載板分離；以及將多個所述第二晶片層進行堆疊，而形成第一晶片層堆疊，其中所述第一晶片層堆疊包括至少一個所述晶片堆疊。
- 如請求項7所述的半導體封裝的製造方法，其中更包括：在所述第一晶片層堆疊中形成所述模塑通孔；以及在所述模塑通孔上形成所述連接端子，而形成第二晶片層堆疊，其中所述第二晶片層堆疊包括至少一個所述晶片堆疊結構。
- 如請求項8所述的半導體封裝的製造方法，更包括：對所述第二晶片層堆疊進行切割製程。
- 如請求項5所述的半導體封裝的製造方法，更包括：將所述晶片堆疊結構設置在基板上，其中所述晶片堆疊結構藉由所述連接端子來電性連接至所述基板；以及形成覆蓋所述晶片堆疊結構的包封體。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW110146876A TWI781009B (zh) | 2021-12-15 | 2021-12-15 | 半導體封裝及其製造方法 |
| CN202111646276.3A CN116264211A (zh) | 2021-12-15 | 2021-12-30 | 半导体封装及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW110146876A TWI781009B (zh) | 2021-12-15 | 2021-12-15 | 半導體封裝及其製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI781009B true TWI781009B (zh) | 2022-10-11 |
| TW202326959A TW202326959A (zh) | 2023-07-01 |
Family
ID=85475753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW110146876A TWI781009B (zh) | 2021-12-15 | 2021-12-15 | 半導體封裝及其製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN116264211A (zh) |
| TW (1) | TWI781009B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20200212012A1 (en) * | 2017-09-30 | 2020-07-02 | Intel Corporation | Tsv-less die stacking using plated pillars/through mold interconnect |
| TW202117997A (zh) * | 2019-07-15 | 2021-05-01 | 南韓商愛思開海力士有限公司 | 包括橋接晶粒的半導體封裝件 |
| TW202129899A (zh) * | 2020-01-17 | 2021-08-01 | 台灣積體電路製造股份有限公司 | 半導體裝置、半導體裝置的製造方法以及半導體封裝件 |
| US20210366789A1 (en) * | 2020-05-25 | 2021-11-25 | International Business Machines Corporation | Precision thin electronics handling integration |
-
2021
- 2021-12-15 TW TW110146876A patent/TWI781009B/zh active
- 2021-12-30 CN CN202111646276.3A patent/CN116264211A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20200212012A1 (en) * | 2017-09-30 | 2020-07-02 | Intel Corporation | Tsv-less die stacking using plated pillars/through mold interconnect |
| TW202117997A (zh) * | 2019-07-15 | 2021-05-01 | 南韓商愛思開海力士有限公司 | 包括橋接晶粒的半導體封裝件 |
| TW202129899A (zh) * | 2020-01-17 | 2021-08-01 | 台灣積體電路製造股份有限公司 | 半導體裝置、半導體裝置的製造方法以及半導體封裝件 |
| US20210366789A1 (en) * | 2020-05-25 | 2021-11-25 | International Business Machines Corporation | Precision thin electronics handling integration |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116264211A (zh) | 2023-06-16 |
| TW202326959A (zh) | 2023-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11456251B2 (en) | Semiconductor structure, package structure, and manufacturing method thereof | |
| TWI587467B (zh) | 半導體封裝結構及形成該半導體封裝結構的方法 | |
| TWI556349B (zh) | 半導體裝置的結構及其製造方法 | |
| US8093711B2 (en) | Semiconductor device | |
| KR102649471B1 (ko) | 반도체 패키지 및 그의 제조 방법 | |
| US7425464B2 (en) | Semiconductor device packaging | |
| KR20210003923A (ko) | 멀티-티어 3d 집적용 다이 적층 | |
| US20120168935A1 (en) | Integrated circuit device and method for preparing the same | |
| US8207617B2 (en) | Electrical connections for multichip modules | |
| TW202121625A (zh) | 晶片封裝結構及其製造方法 | |
| US11309283B2 (en) | Packaging structure and manufacturing method thereof | |
| US20230170272A1 (en) | Semiconductor package and method of fabricating the same | |
| US10529693B2 (en) | 3D stacked dies with disparate interconnect footprints | |
| US11545469B2 (en) | Semiconductor package and manufacturing method thereof | |
| US10438887B2 (en) | Semiconductor chip and multi-chip package using thereof and method for manufacturing the same | |
| US20190164861A1 (en) | Electronic package and method for fabricating the same | |
| TWI781009B (zh) | 半導體封裝及其製造方法 | |
| US10991597B2 (en) | Method of fabricating a semiconductor device using an adhesive layer | |
| TWI710032B (zh) | 封裝堆疊結構及其製法暨封裝結構 | |
| KR20110044077A (ko) | 반도체 패키지 구조물 | |
| US20190035772A1 (en) | Semicondcutor package, package on package structure and method of froming package on package structure | |
| US20240055400A1 (en) | Substrate for vertically assembled semiconductor dies | |
| US12002768B2 (en) | Semiconductor package and manufacturing method thereof | |
| US9761535B1 (en) | Interposer, semiconductor package with the same and method for preparing a semiconductor package with the same | |
| KR20230172743A (ko) | 반도체 패키지 및 반도체 패키지의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent |