CN109192728B - 动态随机存取存储器及其制造方法 - Google Patents

动态随机存取存储器及其制造方法 Download PDF

Info

Publication number
CN109192728B
CN109192728B CN201810181597.2A CN201810181597A CN109192728B CN 109192728 B CN109192728 B CN 109192728B CN 201810181597 A CN201810181597 A CN 201810181597A CN 109192728 B CN109192728 B CN 109192728B
Authority
CN
China
Prior art keywords
word line
layer
recess
buried word
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810181597.2A
Other languages
English (en)
Other versions
CN109192728A (zh
Inventor
竹迫寿晃
真锅和孝
池田典昭
张维哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Publication of CN109192728A publication Critical patent/CN109192728A/zh
Application granted granted Critical
Publication of CN109192728B publication Critical patent/CN109192728B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种动态随机存取存储器及其制造方法。多个隔离结构位于衬底中，定义出沿第一方向排列的多个有源区域。所述衬底具有沿所述第一方向延伸且穿过所述多个隔离结构与所述多个有源区域的沟渠。埋入式字线设置于所述沟渠中。多个栅介电层位于所述多个有源区域所述沟渠中，覆盖部分所述沟渠的表面，且环绕包覆所述埋入式字线。盖层覆盖所述埋入式字线。穿过所述多个有源区域与所述多个隔离结构的所述埋入式字线的第二侧的顶面的高度低于所述埋入式字线的第一侧的顶面的高度。本发明可降低栅极引发漏极漏电流，提高动态随机存取存储器刷新效能。

Description

动态随机存取存储器及其制造方法
技术领域
本发明涉及一种动态随机存取存储器及其制造方法。
背景技术
随着动态随机存取存储器设计的尺寸不断缩小，半导体装置不断的往高积集度发展，动态随机存取存储器的效能，尤其是刷新效能(refresh performance)会受到栅极引发漏极漏电流(gate Induce drain leakage,GIDL)的影响。因此，如何有效地降低栅极引发漏极漏电流成为本领域重要的研究课题。
发明内容
本发明提供一种动态随机存取存储器及其制造方法，可降低栅极引发漏极漏电流，提高其刷新效能。
本发明实施例提出一种动态随机存取存储器，包括衬底、多个隔离结构、埋入式字线、多个栅介电层以及盖层。所述多个隔离结构位于所述衬底中，定义出沿第一方向排列的多个有源区域。所述衬底具有沿所述第一方向延伸且穿过所述多个隔离结构与所述多个有源区域的沟渠。埋入式字线，设置于所述衬底的所述沟渠中。所述埋入式字线沿所述第一方向延伸，穿过所述多个有源区域与所述多个隔离结构。所述多个栅介电层，位于所述多个有源区域中，覆盖部分所述沟渠的表面，且环绕包覆所述埋入式字线。盖层覆盖所述埋入式字线。穿过所述多个有源区域与所述多个隔离结构的所述埋入式字线的第二侧的顶面的高度低于所述埋入式字线的第一侧的顶面的高度。
本发明实施例又提出一种动态随机存取存储器的制造方法，包括以下步骤。在衬底中形成多个隔离结构，以定义出沿第一方向排列的多个有源区域。移除沿所述第一方向交替排列的部分所述多个隔离结构以及所述多个有源区域的部分衬底，以形成沿所述第一方向延伸的沟渠。在所述多个有源区域中形成多个栅介电层，以覆盖部分所述沟渠的表面。形成沿第一方向延伸的埋入式字线于所述沟渠中，所述埋入式字线穿过所述多个有源区域与所述多个隔离结构。形成所述埋入式字线包括形成第一导体层与第二导体层。所述第一导体层环绕所述第二导体层，覆盖所述第二导体层的底面与侧壁。移除部分所述第一导体层，以在所述埋入式字线与所述多个栅介电层之间形成第一凹陷，以及在所述埋入式字线与所述多个隔离结构之间形成第二凹陷，所述第一凹陷与所述第二凹陷彼此连通且构成沿第一方向延伸的凹陷。形成盖层，覆盖所述埋入式字线。
基于上述，本发明实施例的动态随机存取存储器及其制造方法，可降低栅极引发漏极漏电流，提高其刷新效能。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A至图5A为根据本发明的动态随机存取存储器的制造方法的第一实施例的上视图。图1B至图5B分别为图1A至图5A中沿B-B’线段的剖面图。
图1C至图5C分别为图1A至图5A中沿C-C’线段的剖面图。
图2D至图3D分别为根据本发明一些示范实施例中图2A至图3A沿B-B’线段的剖面图。图6A为根据本发明的动态随机存取存储器的制造方法的第二实施例的上视图。
图6B为图6A中沿B-B’线段的剖面图。
图6C为图6A中沿C-C’线段的剖面图。
图7A为根据本发明的动态随机存取存储器的制造方法的第三实施例的上视图。
图7B为图7A中沿B-B’线段的剖面图。
图7C为图7A中沿C-C’线段的剖面图。
附图标记说明
10：衬底
11：隔离结构
12：有源区域
13、19：图案化的掩模层
14：开口
15：沟渠
15a：第一沟渠
15b：第二沟渠
16：栅介电层
17：埋入式字线
18a：第一侧
18b：第二侧
19a：掩模图案
20：凹陷
20a：第一凹陷
20b：第二凹陷
21、21a：盖层
22、22a、24、29：介电层
23：源极与漏极区
25：位线接触窗
26：电容器接触窗
27：位线
28：电容器
30：气隙
30a:第一气隙
30b:第二气隙
37、37a：第一导体层
47、47a：第二导体层
具体实施方式
现将参照附图详述本发明的实施例。在以下不同的实施例中，相同元件符号在附图与描述中用来表示相同的组件，为简要起见，不重复提及其材料、形成方法等。
请参照图1A、图1B及图1C，提供衬底10，衬底10例如是半导体衬底、半导体化合物或是半导体合金。
接着在衬底10上形成隔离结构11，以定义出多个有源区域12。在第一方向D1上，隔离结构11与有源区域12交替排列。
请参照图1A，在一些实施例中，有源区域12呈条状且排列成一个阵列。相邻两列的有源区域12例如是彼此呈镜像配置。举例来说，图1中R1与R2为衬底10的两个有源区列R1与R2。在有源区列R1中，有源区域12的长边方向与第二方向D2呈现非正交而具有夹角θ。有源区列R2中的有源区域12的长边方向与第二方向D2呈现非正交而具有夹角(180°-θ)。但本发明并不仅限于此，相邻两个有源区列R1和R2也可以是非镜像配置。
请参照图1A与图1B，在衬底10上形成图案化的硬掩模层13。图案化的硬掩模层13具有开口14。开口14沿第一方向D1延伸，裸露出交替排列的部分隔离结构11与部分有源区域12。
请继续参照图1A、图1B及图1C，以图案化的硬掩模层13为掩模，移除开口14所裸露的部分隔离结构11以及有源区域12中的部分衬底10，以形成沟渠15。请参照图1C，沟渠15沿第一方向D1延伸，其包括位于有源区域12中的第一沟渠15a以及位于隔离结构11中的第二沟渠15b，且第一沟渠15a与第二沟渠15b彼此连通。在一些实施例中，位于有源区域12中的第一沟渠15a的底面为非平坦的表面，而呈凸起结构，例如是呈三角锥形。第二沟渠15b的底面例如为平坦的表面。但本发明并不以此为限，第一沟渠15a与第二沟渠15b的底面均可为平坦或非平坦的表面。
请继续参照图1A、图1B及图1C，接着于有源区域12中的第一沟渠15a所裸露的衬底10的表面上形成栅介电层16。栅介电层16覆盖第一沟渠15a的底面与侧壁。在一些实施例中，栅介电层16还覆盖图案化的硬掩模层13的表面(未示出)。栅介电层16的材料包括绝缘材料。绝缘材料例如是氧化硅。其形成的方法例如是热氧化法或化学气相沉积法。
接着，在沟渠15中形成埋入式字线17。埋入式字线17可为单层或多层结构。在一些实施例中，埋入式字线17为两层结构，其包括第一导体层37与第二导体层47。第一导体层37环绕包覆第二导体层47的底面与侧壁。第一导体层37可做为黏着层或阻障层。第一导体层37的材料例如是金属氮化物，例如是氮化钛或氮化钽。第二导体层47的材料例如是金属或金属合金，例如是钨、铝、铜或其合金。埋入式字线17形成的方法例如是利用化学气相沉积法或物理气相沉积法依序在衬底10上形成第一导体材料层与第二导体材料层。所述第一导体材料层与第二导体材料层覆盖衬底10的表面且填入沟渠15中。之后，以例如是回蚀刻的方式，移除衬底10表面以及部分沟渠15中的部分第一导体材料层与第二导体材料层，以形成第一导体层37与第二导体层47。
请参照图1A至图1C，埋入式字线17位于衬底10中，其沿第一方向D1延伸，穿过有源区域12与隔离结构11，并且沿第二方向D2排列。请参照图1A，在一些实施例中，同一有源区列R1或R2有两条埋入式字线17穿过。所述两条埋入式字线17的彼此相邻的两侧分别为第一侧(或称为内侧)18a；而与第一侧18a相对应的另一侧为埋入式字线17的第二侧(或称为外侧)18b。在有源区域12中的埋入式字线17的底面、第一侧18a与第二侧18b的侧壁被栅介电层16环绕包覆。在隔离结构11中的埋入式字线17的底面、第一侧18a与第二侧18b的侧壁被隔离结构11环绕包覆。
请参照图2A、图2B及图2C，在衬底10上形成图案化的掩模层19。
请参照图2A，图案化的掩模层19覆盖埋入式字线17的第一侧18a，而裸露出埋入式字线17的第二侧18b。更详细地说，图案化的掩模层19包括多个掩模图案19a。每个掩模图案19a沿着第一方向D1延伸，其覆盖穿过同一有源区列R1或R2的两条埋入式字线17的第一侧18a的第一导体层37以及第二导体层47的表面、其第一侧18a的侧壁上的栅介电层16，并且覆盖所述两条埋入式字线17中间的有源区域12与隔离结构11上的图案化的硬掩模层13。掩模图案19a与相邻的图案化的硬掩模层13之间的间隙G，裸露出埋入式字线17的第二侧18b的第一导体层37和第二导体层47表面，并且裸露出埋入式字线17的第二侧18b的侧壁上的栅介电层16。在一些实施例中，每个掩模图案19a的宽度L与相邻两个掩模图案19a之间的距离S的比例在1:1.5～1:2.5之间。在一示范实施例中，每个掩模图案19a的宽度L例如是54nm。相邻两个掩模图案19a之间的距离S例如是106nm，但本发明并不以此为限。宽度L与距离S的值可依据不同技术节点(technology node)的字线间距(pitch)来决定。
请参照图2D，在另一些示范性实施例中，在形成图案化的掩模层19之前，还包括形成绝缘层30，以覆盖衬底10的表面并且填入于沟渠15之中。所述绝缘层30可为单层或多层结构，其材料与图案化的硬掩模层13的材料可相同或不同。
请参照图3A、图3B及图3C，以图案化的掩模层19以及图案化的硬掩模层13为掩模，移除间隙G所裸露的部分第一导体层37，以形成具有凹陷20的第一导体层37a。埋入式字线17第二侧18b的第一导体层37a上具有凹陷20，而埋入式字线17第一侧18a的第一导体层37a上不具有凹陷20。换言之，埋入式字线17为不对称结构。在埋入式字线17的第一侧18a，第一导体层37因被图案化的掩模层19覆盖而未被移除，因此其高度较高；而在埋入式字线17的第二侧18b，第一导体层37因未被图案化的掩模层19覆盖而被部分移除，因此其高度较低。移除的方式例如是蚀刻，蚀刻包括干式蚀刻。干式蚀刻的蚀刻剂(etchant)例如是选择对于第一导体层37与第二导体层47之间具有高蚀刻选择比且对于第一导体层37与栅介电层16之间具有高蚀刻选择比者。干式蚀刻例如是使用卤素气体与钝气的混合气体。在一些实施例中，干式蚀刻使用氟气与氩气的混合气体。之后移除图案化的掩模层19，移除的方式例如是利用灰化过程(例如氧等离子灰化过程)、湿式移除过程或其组合。
在一些在图案化的掩模层19下方具有绝缘层30的实施例中(图3D)，图案化的过程是以图案化的掩模层19为掩模，蚀刻未被掩模层19覆盖的绝缘层30，使得图案化的掩模层13裸露出来。之后再以图案化的掩模层19以及图案化的掩模层13为掩模，蚀刻图案化的掩模层19与图案化的掩模层13之间的间隙G1(即，埋入式字线17的第二侧18b)所裸露的部分第一导体层37，以形成具有凹陷20的第一导体层37a。之后移除图案化的掩模层19以及绝缘层30。请继续参照图3B，在一些实施例中，凹陷20的剖面呈矩形、方形、圆形、椭圆形或其组合。请继续参照图3A，凹陷20沿第一方向D1延伸，穿过有源区域12与隔离结构11。凹陷20包括彼此连通的第一凹陷20a以及第二凹陷20b。第一凹陷20a位于有源区域12中；第二凹陷20b位于隔离结构11中。在有源区域12中，第一凹陷20a位于埋入式字线17的第二导体层47与栅介电层16之间。具体地说，第一凹陷20a的底面为埋入式字线17的第一导体层37a，其侧壁为第二导体层47与栅介电层16。在隔离结构11中，第二凹陷20b位于埋入式字线17的第二导体层47与隔离结构11之间。具体地说，第二凹陷20b的底面为埋入式字线17的第一导体层37，第二凹陷20b的侧壁为第二导体层47与隔离结构11。在有源区域12中的第一凹陷20a的一侧的侧壁为栅介电层16，而在隔离结构11中的第二凹陷20b的同一侧的侧壁为隔离结构11。由于栅介电层16与隔离结构11非共平面，因此，由第一凹陷20a与第二凹陷20b所组成的凹陷20，其上视图为沿着第一方向D1延伸的非直线的沟渠，例如是蜿蜒的沟渠。
请参照图4A、图4B及图4C，在衬底10上形成盖层21。在一些实施例中，盖层21覆盖图案化的掩模层13，并且填入于沟渠15之中，覆盖埋入式字线17的表面，并且填满凹陷20。盖层21的材料包括绝缘材料。绝缘材料例如是氧化硅、氮化硅、氮氧化硅或其组合。盖层21的形成方法例如是选择阶梯覆盖性佳的沉积法,例如是原子层化学气相沉积法(ALD)。接着在盖层21上形成介电层22，以覆盖盖层21并填满沟渠15。
请参照图5A、图5B及图5C，移除衬底10表面上的介电层22、盖层21以及图案化的掩模层13，留下介电层22a与盖层21a。介电层22a沿着第一方向D1延伸，覆盖盖层21a。盖层21a覆盖埋入式字线17的第二导体层47的顶面、第一导体层37a的顶面以及栅介电层16的部分侧壁并与的接触。在本实施例中，盖层21a填入于凹陷20之中，因此，在埋入式字线17的第二侧18b的盖层21a覆盖第二导体层47的顶面、顶角、部分侧壁、第一导体层37a的顶面以及栅介电层16的部分侧壁并与之接触。
接着在衬底10上形成其他构件。例如是在埋入式字线17两侧的有源区域12内的衬底10中形成源极与漏极区23。接着形成介电层24、位线接触窗25、电容器接触窗26、位线27、电容器28以及介电层29。位于埋入式字线17两侧的有源区域12中包括位线接触窗25与电容器接触窗26。位线27通过位线接触窗25与有源区域12的源极与漏极区23其中之一电性连接。电容器28通过电容器接触窗26与有源区域12的源极与漏极区23之另一电性连接。
请参照图5A，位线27位于衬底10上方，其沿第二方向D2延伸，穿过隔离结构11、有源区域12以及埋入式字线17，且沿第一方向D1排列。在一些实施例中，埋入式字线17及位线27彼此垂直。
在本实施例中，每一个有源区域12被两条埋入式字线17穿过。电容器28位于埋入式字线17第二侧18b的有源区域12中。同一有源区列R1/R2的电容器28沿着第一方向D1排成两列。而且，在一些实施例中，同一有源区列R1中相邻两个有源区域12的两个沿第一方向D1相邻的电容器28，会与相邻有源区列R2中相邻两个有源区域12的两个沿第一方向D1相邻的电容器28排成一行。换言之，在有源区列R1或R2上的电容器28排列成一个阵列。从另一方面来说，在沿第一方向D1上，设置在埋入式字线17的第二侧18b的电容器28排列成一列，其与位线27交替排列。在沿第二方向D2上，设置在位线27同一侧的电容器28排列成一行。在同一有源区列R1/R2中，同一行的两个电容器28则是位于不同的有源区12上且在相邻两条位线27的第二侧18b。
请参照图5B及图5C，在本实施例的动态随机存取存储器中，埋入式字线在其第二侧的顶面高较低于第一侧的顶面的高度。如此可降低栅极引发漏极漏电流(gate Inducedrain leakage,GIDL)，有助于提高刷新效能(refresh performance)。此外，由于凹陷仅是通过移除埋入式字线第二侧的部分第一导体层而形成的，第二导体层并未移除，因此埋入式字线的电阻值并不会受到太大的影响，从而也可维持其写入恢复时间(tWR)方面的效能。
请参照图6A至图6C，为了简要起见，图6A中未示出盖层21/21a以及介电层22/22a。第二实施例与第一实施例的差异在于盖层21并未填满凹陷20，仅是覆盖其上方，且在盖层21与第一导体层37之间的凹陷20处形成气隙(air gap)30。详细说明如下。
请参照图6A、图6B及图6C。在依照上述第一实施例中对应图3、图3B及图3C在埋入式字线17中形成凹陷20之后，在衬底10上形成盖层21。盖层21覆盖衬底10的上方，且填入沟渠15中，覆盖在沟渠15的侧壁以及沟渠15的底部。在本实施例中，盖层21未将凹陷20填满，甚至完全未填入凹陷20之中，而在第一导体层37a上形成气隙(air gap)30。在本实施例中，盖层21的形成方法是选择阶梯覆盖性较差的沉积法，其可以是化学气相沉积法(CVD)，例如是等离子增强化学气相沉积法(PECVD)。接着在盖层21上形成介电层22，以覆盖衬底10的上方并填入沟渠15中。介电层22的形成方法例如是化学气相沉积法。
请参照图6B，气隙30包括第一气隙30a与第二气隙30b。第一气隙30a形成在有源区域12中的第一凹陷20a内；第二气隙30b形成在隔离结构11中的第二凹陷20b内。在一些实施例中，气隙30中可填充气体，如空气或惰性气体。但本发明并不以此为限，在另一些实施例中，气隙30中也可以是真空，但并非高真空。
请参照图6A，在一些实施例中，气隙30位于埋入式字线17的第二侧18b，沿第一方向D1延伸，穿过有源区域12与隔离结构11。气隙30沿B-B’线段的剖面呈矩形、方形、圆形、椭圆形或其组合。在一些实施例中，气隙30与埋入式字线17大致平行设置，且两者的数量相同。
请继续参照图6A、图6B及图6C，气隙30包括位于有源区域12中的第一气隙30a以及位于隔离结构11中的第二气隙30b。在有源区域12中，第一气隙30a被埋入式字线17、栅介电层16以及盖层21环绕包覆。具体地说，在有源区域12中，第一气隙30a的底面为第一导体层37a，其顶面为盖层21，其两侧壁为第二导体层47以及栅介电层16。在隔离结构11中，第二气隙30b被埋入式字线17、隔离结构11以及盖层21环绕包覆。更具体地说，在隔离结构11中，气隙30的底面为第一导体层37，其顶面为盖层21，其两侧壁为第二导体层47以及隔离结构11。
接着可进行与第一实施例中对应图5A至图5C大致相同的过程。
本实施例的动态随机存取存储器具有气隙，且气体形成于埋入式字线的一侧，如此可降低埋入式字线与其侧边的源极与漏极区的之间的电场，可更佳地降低栅极引发漏极漏电流(gate Induce drain leakage,GIDL)，提高其刷新效能(refresh performance)。
请参照图7A至图7C，为了简要起见，图7A中未示出位于凹陷20之外的盖层21/21a以及介电层22/22a。第三实施例与第一/第二实施例的差异在于在形成凹陷20时，埋入式字线17第二侧18b的部分第二导体层47也同时被移除。且所形成的气隙30被盖层21环绕包覆。详细说明如下。
请参照图7A、图7B及图7C，在依照上述第一实施例中对应图2A、图2B及图2C在埋入式字线17第一侧18a上形成图案化的掩模层19的步骤之后，以图案化的掩模层19以及图案化的硬掩模层13为掩模，移除埋入式字线17第二侧18b的部分第一导体层37以及部分第二导体层47，以形成具有凹陷20的第一导体层37a以及第二导体层47a。移除的方式例如是蚀刻，蚀刻包括干式蚀刻。在一些实施例中，干式蚀刻例如是选择对于第一导体层37与第二导体层47的蚀刻选择比较低的蚀刻气体。第一导体层37对第二导体层47的蚀刻选择比约为1，例如是1:1～3:1。在一些示范实施例中，蚀刻气体例如是选用氯气。
请参照图7A、图7B及图7C，凹陷20包括位于有源区域12中的第一凹陷20a，以及位于隔离结构11中的第二凹陷20b。与第一及第二实施例不同的是，凹陷20的底面包括第一导体层37a与第二导体层47a。具体地说，在有源区域12中，第一凹陷20a的底面为第一导体层37a与第二导体层47a，其两侧壁为第二导体层47a与栅介电层16。在隔离结构11中，第二凹陷20b的底面为第一导体层37a与第二导体层47a，其两侧壁为第二导体层47a与隔离结构11。依据蚀刻剂对于第一导体层37与第二导体层47的蚀刻特性的不同，所形成的凹陷20可以是具有平坦的底面或是具有阶梯的底面(未示出)。
请参照图7B，接着形成盖层21。在一些实施例中，盖层21覆盖埋入式字线17，且部分填入于凹陷20中，但未填满凹陷20，仅覆盖凹陷20的底部、侧壁及上方，即环绕包覆凹陷20，以形成气隙30。在另一些实施例中，盖层21并未填入凹陷20中，与第二实施例类似，仅覆盖凹陷20的上方。相对应地，气隙30包括第一气隙30a与第二气隙30b。更详言之，第一气隙30a形成在有源区域12的第一凹陷20a中；第二气隙30b形成在隔离结构11的第二凹陷20b中。盖层21的形成方法与第二实施例相同，例如是采用阶梯覆盖性较差的沉积法。之后在盖层21上形成介电层22。
请参照图7A、图7B及图7C，气隙30位于埋入式字线17的第二侧18b，被盖层21环绕包覆，且沿第一方向D1延伸，穿过有源区域12与隔离结构11。换言之，气隙30包括位于有源区域12中的第一气隙30a以及位于隔离结构11中的第二气隙30b。在有源区域12中，第一气隙30a位于埋入式字线17与栅介电层16之间。在隔离结构11中，第二气隙30b位于埋入式字线17与隔离结构11之间。由于气隙30沿第一方向D1延伸，因此又可称为气隧道。
之后可进行与第一实施例中对应图5A至图5C大致相同的过程。
本实施例在形成凹陷时，同时移除部分第一导体层与部分第二导体层，因此后续形成的气隙比第二实施例的气隙更大，如此可进一步降低埋入式字线与其侧边的源极与漏极区的之间的电场，以降低栅极引发漏极漏电流(gate Induce drain leakage,GIDL)，提高其刷新效能(refresh performance)。
综上所述，本发明的动态随机存取存储器的埋入式字线具有不对称结构，在埋入式字线的第二侧的部分导体层被移除，使其高度较低于第一侧的导体层的高度，藉此可降低栅极引发漏极漏电流，提高其刷新效能。在一些实施例中，于埋入式字线的第二侧的高度较低的导体层上方形成气隙，可降低埋入式字线与其侧边的源极与漏极区的之间的电场，以进一步降低栅极引发漏极漏电流，提高其刷新效能。此外，由于仅去除埋入式字线一侧的部分的导体层，因此埋入式字线的电阻值并不会受到太大的影响，进而也可维持其写入恢复时间(tWR)方面的效能。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视所附权利要求所界定者为准。

Claims (15)

1.一种动态随机存取存储器，其特征在于包括：
衬底；
多个隔离结构，位于所述衬底中，定义出沿第一方向排列的多个有源区域，其中所述衬底具有沿所述第一方向延伸且穿过所述多个隔离结构与所述多个有源区域的沟渠；
埋入式字线，设置于所述沟渠中，其中所述埋入式字线沿所述第一方向延伸，穿过所述多个有源区域与所述多个隔离结构；
多个栅介电层，位于所述多个有源区域中，其中所述多个栅介电层覆盖部分所述沟渠的表面，且环绕包覆所述埋入式字线；以及
盖层，覆盖所述埋入式字线，
其中穿过所述多个有源区域与所述多个隔离结构的所述埋入式字线的第二侧的顶面的高度低于所述埋入式字线的第一侧的顶面的高度。
2.根据权利要求1所述的动态随机存取存储器，其中所述埋入式字线包括第一导体层与第二导体层，且
所述第二导体层，位于所述沟渠中；以及
所述第一导体层，环绕包覆所述第二导体层的底面及部分侧壁，且在所述埋入式字线的所述第二侧的所述第一导体层的顶面高度低于在所述埋入式字线的所述第一侧的所述第一导体层的顶面的高度。
3.根据权利要求2所述的动态随机存取存储器，其中所述盖层与所述埋入式字线的所述第一侧的所述第一导体层的所述顶面接触，且与所述埋入式字线的所述第二侧的所述第一导体层的所述顶面接触。
4.根据权利要求2所述的动态随机存取存储器，其中所述盖层未与所述埋入式字线的所述第二侧的所述第一导体层的所述顶面接触，而在所述盖层与所述埋入式字线的所述第二侧的所述第一导体层之间形成气隙。
5.根据权利要求2所述的动态随机存取存储器，其中在所述埋入式字线的所述第二侧的所述第二导体层的顶面的高度低于在所述埋入式字线的所述第一侧的部分所述第二导体层的顶面的高度。
6.根据权利要求2所述的动态随机存取存储器，其中所述埋入式字线的所述第二侧的所述第一导体层以及所述第二导体层的上方具有气隙，且所述气隙被所述盖层环绕包覆。
7.根据权利要求2所述的动态随机存取存储器，更包括多个电容器，位于所述埋入式字线的所述第二侧，与所述多个有源区域电性连接。
8.根据权利要求2所述的动态随机存取存储器，其中所述埋入式字线的所述第二侧的所述顶面上方具有凹陷，延伸穿过所述多个有源区域与所述多个隔离结构。
9.根据权利要求8所述的动态随机存取存储器，其中所述盖层未填满所述凹陷。
10.根据权利要求8所述的动态随机存取存储器，其中所述盖层覆盖所述凹陷的侧壁与底面，而在其中形成气隙。
11.一种动态随机存取存储器的制造方法，包括：
在衬底中形成多个隔离结构，以定义出沿第一方向排列的多个有源区域；
移除沿所述第一方向交替排列的部分所述多个隔离结构以及所述多个有源区域的部分所述衬底，以形成沿所述第一方向延伸的沟渠；
在所述多个有源区域中形成多个栅介电层，以覆盖部分所述沟渠的表面；
形成沿所述第一方向延伸的埋入式字线于所述沟渠中，所述埋入式字线穿过所述多个有源区域与所述多个隔离结构，其中形成所述埋入式字线包括形成第一导体层与第二导体层，所述第一导体层环绕所述第二导体层，覆盖所述第二导体层的底面与侧壁；
移除部分所述第一导体层，以在所述埋入式字线与所述多个栅介电层之间形成第一凹陷，并在所述埋入式字线与所述多个隔离结构之间形成第二凹陷，其中所述第一凹陷与所述第二凹陷彼此连通且构成沿所述第一方向延伸的凹陷；以及
形成盖层，覆盖所述埋入式字线。
12.根据权利要求11所述的动态随机存取存储器的制造方法，其中所述盖层更填满所述凹陷。
13.根据权利要求11所述的动态随机存取存储器的制造方法，其中所述盖层覆盖在所述凹陷的上方，并在所述盖层与所述第一导体层之间的所述凹陷处形成气隙。
14.根据权利要求11所述的动态随机存取存储器的制造方法，其中在移除部分所述第一导体层时，更包括移除部分所述第二导体层，且所述盖层部分填入所述凹陷，覆盖所述凹陷的表面和上方，以形成被所述盖层环绕包覆的气隙。
15.根据权利要求11至14中任一项所述的动态随机存取存储器的制造方法，更包括在所述埋入式字线的第二侧形成电容器，与所述衬底电性连接。
CN201810181597.2A 2017-06-22 2018-03-06 动态随机存取存储器及其制造方法 Active CN109192728B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/629,758 2017-06-22
US15/629,758 US9972626B1 (en) 2017-06-22 2017-06-22 Dynamic random access memory and method of fabricating the same

Publications (2)

Publication Number Publication Date
CN109192728A CN109192728A (zh) 2019-01-11
CN109192728B true CN109192728B (zh) 2020-12-01

Family

ID=62091523

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810181597.2A Active CN109192728B (zh) 2017-06-22 2018-03-06 动态随机存取存储器及其制造方法

Country Status (3)

Country Link
US (2) US9972626B1 (zh)
CN (1) CN109192728B (zh)
TW (1) TWI662656B (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110610940A (zh) * 2018-06-15 2019-12-24 长鑫存储技术有限公司 存储晶体管、存储晶体管的字线结构及字线制备方法
TWI678793B (zh) * 2019-01-31 2019-12-01 華邦電子股份有限公司 記憶元件及其製造方法
TWI678794B (zh) * 2019-02-01 2019-12-01 華邦電子股份有限公司 動態隨機存取記憶體及其製造方法
US10872811B2 (en) 2019-03-27 2020-12-22 Winbond Electronics Corp. Memory device and manufacturing method thereof
CN112309983B (zh) * 2019-07-23 2023-10-17 华邦电子股份有限公司 动态随机存取存储器及其制造方法
CN112447584A (zh) * 2019-08-30 2021-03-05 长鑫存储技术有限公司 半导体结构及其制备方法、存储装置
US11164816B2 (en) * 2019-09-05 2021-11-02 Nanya Technology Corporation Semiconductor device and method for fabricating the same
CN111640746A (zh) * 2019-09-17 2020-09-08 福建省晋华集成电路有限公司 半导体器件及其形成方法、存储器
CN112885833B (zh) * 2019-11-29 2022-09-27 长鑫存储技术有限公司 半导体器件及其制作方法
TWI717173B (zh) * 2019-12-26 2021-01-21 華邦電子股份有限公司 記憶體裝置及其製造方法
US11665916B2 (en) 2020-02-12 2023-05-30 Winbond Electronics Corp. Memory devices and methods for forming the same
CN115000069A (zh) * 2020-04-14 2022-09-02 福建省晋华集成电路有限公司 存储器
TWI749727B (zh) * 2020-08-24 2021-12-11 力晶積成電子製造股份有限公司 動態隨機存取記憶體及其形成方法
CN114267641A (zh) * 2020-09-16 2022-04-01 长鑫存储技术有限公司 埋入式字线晶体管的制作方法、晶体管及存储器
TWI809359B (zh) 2021-02-25 2023-07-21 華邦電子股份有限公司 動態隨機存取記憶體的製造方法
CN115116961A (zh) * 2021-03-19 2022-09-27 华邦电子股份有限公司 动态随机存取存储器及其制造方法
WO2022213530A1 (zh) * 2021-04-07 2022-10-13 芯盟科技有限公司 半导体结构及半导体结构的形成方法
CN113224058B (zh) * 2021-04-07 2023-03-10 芯盟科技有限公司 半导体结构及半导体结构的形成方法
TWI769797B (zh) * 2021-04-27 2022-07-01 華邦電子股份有限公司 動態隨機存取記憶體及其製造法方法
CN115346982A (zh) * 2021-05-13 2022-11-15 华邦电子股份有限公司 动态随机存取存储器及其制造方法
CN113192955B (zh) * 2021-06-29 2021-09-24 芯盟科技有限公司 半导体结构及半导体结构的形成方法
CN113707612B (zh) * 2021-07-19 2023-10-20 长鑫存储技术有限公司 存储器件及其形成方法
US11742402B2 (en) * 2021-07-21 2023-08-29 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof
CN116056445B (zh) * 2021-08-13 2024-05-14 长鑫存储技术有限公司 半导体结构及其制作方法
US11832432B2 (en) 2021-12-16 2023-11-28 Nanya Technology Corporation Method of manufacturing memory device having word lines with reduced leakage
TWI803217B (zh) * 2021-12-16 2023-05-21 南亞科技股份有限公司 具有減少洩漏的字元線的記憶體元件
CN117529100B (zh) * 2023-12-28 2024-03-26 长鑫集电(北京)存储技术有限公司 半导体器件及其形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140091845A (ko) * 2013-01-14 2014-07-23 삼성전자주식회사 증착 확장된 활성영역을 갖는 반도체 및 반도체 제조 방법
CN105719998A (zh) * 2014-12-18 2016-06-29 爱思开海力士有限公司 具有空气间隙的半导体器件及其制造方法
CN106504985A (zh) * 2015-09-04 2017-03-15 爱思开海力士有限公司 半导体结构及其制造方法
CN106876319A (zh) * 2015-12-10 2017-06-20 华邦电子股份有限公司 存储元件的制造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100530496B1 (ko) * 2004-04-20 2005-11-22 삼성전자주식회사 반도체 장치, 리세스 게이트 전극 형성 방법 및 반도체장치의 제조 방법
US7763513B2 (en) * 2005-09-09 2010-07-27 Qimonda Ag Integrated circuit device and method of manufacture
US7439135B2 (en) * 2006-04-04 2008-10-21 International Business Machines Corporation Self-aligned body contact for a semiconductor-on-insulator trench device and method of fabricating same
US7612406B2 (en) * 2006-09-08 2009-11-03 Infineon Technologies Ag Transistor, memory cell array and method of manufacturing a transistor
KR101051571B1 (ko) * 2009-06-30 2011-07-22 주식회사 하이닉스반도체 반도체 기억 소자 및 그 제조방법
KR101105433B1 (ko) * 2009-07-03 2012-01-17 주식회사 하이닉스반도체 매립게이트를 구비한 반도체장치 및 그 제조 방법
KR101139987B1 (ko) 2010-07-15 2012-05-02 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
TWI497713B (zh) * 2011-09-14 2015-08-21 Inotera Memories Inc 絕緣體的製作方法
US8603891B2 (en) * 2012-01-20 2013-12-10 Micron Technology, Inc. Methods for forming vertical memory devices and apparatuses
JP2014038960A (ja) * 2012-08-17 2014-02-27 Ps4 Luxco S A R L 半導体装置及びその製造方法
US20150255465A1 (en) * 2012-10-31 2015-09-10 Masahiro Yokomichi Semiconductor device, and manufacturing method for same
KR101847630B1 (ko) 2013-04-01 2018-05-24 삼성전자주식회사 반도체 소자 및 반도체 모듈
KR102014950B1 (ko) * 2013-08-26 2019-08-28 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
US9704871B2 (en) * 2014-09-18 2017-07-11 Micron Technology, Inc. Semiconductor device having a memory cell and method of forming the same
KR102336033B1 (ko) * 2015-04-22 2021-12-08 에스케이하이닉스 주식회사 매립금속게이트구조를 구비한 반도체장치 및 그 제조 방법, 그를 구비한 메모리셀, 그를 구비한 전자장치
US10312321B2 (en) * 2015-08-28 2019-06-04 International Business Machines Corporation Trigate device with full silicided epi-less source/drain for high density access transistor applications
US9837420B1 (en) * 2017-01-10 2017-12-05 Micron Technology, Inc. Arrays of memory cells individually comprising a capacitor and an elevationally-extending transistor, methods of forming a tier of an array of memory cells, and methods of forming an array of memory cells individually comprising a capacitor and an elevationally-extending transistor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140091845A (ko) * 2013-01-14 2014-07-23 삼성전자주식회사 증착 확장된 활성영역을 갖는 반도체 및 반도체 제조 방법
CN105719998A (zh) * 2014-12-18 2016-06-29 爱思开海力士有限公司 具有空气间隙的半导体器件及其制造方法
CN106504985A (zh) * 2015-09-04 2017-03-15 爱思开海力士有限公司 半导体结构及其制造方法
CN106876319A (zh) * 2015-12-10 2017-06-20 华邦电子股份有限公司 存储元件的制造方法

Also Published As

Publication number Publication date
TWI662656B (zh) 2019-06-11
CN109192728A (zh) 2019-01-11
US10074654B1 (en) 2018-09-11
US9972626B1 (en) 2018-05-15
TW201906089A (zh) 2019-02-01

Similar Documents

Publication Publication Date Title
CN109192728B (zh) 动态随机存取存储器及其制造方法
JP6684294B2 (ja) ダイナミックランダムアクセスメモリ及びその製造方法
KR101926027B1 (ko) 비대칭 비트라인 컨택을 갖는 반도체 소자 및 그 제조방법
KR100400033B1 (ko) 다층 배선 구조를 갖는 반도체 소자 및 그의 제조방법
US7923784B2 (en) Semiconductor device having saddle fin-shaped channel and method for manufacturing the same
US9613967B1 (en) Memory device and method of fabricating the same
KR102476141B1 (ko) 스페이서를 포함하는 반도체 소자 및 그 제조 방법
US10439048B2 (en) Photomask layout, methods of forming fine patterns and method of manufacturing semiconductor devices
CN109216357B (zh) 半导体结构及其制作方法
KR102505229B1 (ko) 반도체 소자 및 반도체 소자 제조 방법
US10424586B2 (en) Memory device including a trench isolation structure between buried word lines and manufacturing method thereof
US11056175B1 (en) Semiconductor device and manufacturing method thereof
JP2013149686A (ja) 半導体装置
US20120205810A1 (en) Semiconductor device and fabricating method thereof
KR20210032595A (ko) 반도체 소자 및 그의 제조 방법
JP2010153509A (ja) 半導体装置およびその製造方法
TWI602264B (zh) 動態隨機存取記憶體的主動區接觸窗及其製造方法
TWI769797B (zh) 動態隨機存取記憶體及其製造法方法
KR20220170401A (ko) 반도체 메모리 소자
JP2013235889A (ja) 半導体装置の製造方法
KR100906646B1 (ko) 반도체 메모리 소자 및 그 제조방법
KR100973266B1 (ko) 반도체 소자의 제조방법
KR100557956B1 (ko) 반도체 소자의 캐패시터 형성방법
TWI576993B (zh) 記憶元件的製造方法
KR100913016B1 (ko) 반도체 소자의 캐패시터 및 이의 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant