CN112447584A - 半导体结构及其制备方法、存储装置 - Google Patents
半导体结构及其制备方法、存储装置 Download PDFInfo
- Publication number
- CN112447584A CN112447584A CN201910817548.8A CN201910817548A CN112447584A CN 112447584 A CN112447584 A CN 112447584A CN 201910817548 A CN201910817548 A CN 201910817548A CN 112447584 A CN112447584 A CN 112447584A
- Authority
- CN
- China
- Prior art keywords
- layer
- material layer
- insulating material
- isolation
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 113
- 238000003860 storage Methods 0.000 title abstract description 6
- 238000002360 preparation method Methods 0.000 title abstract description 5
- 238000002955 isolation Methods 0.000 claims abstract description 172
- 239000000758 substrate Substances 0.000 claims abstract description 100
- 239000011810 insulating material Substances 0.000 claims description 143
- 239000000463 material Substances 0.000 claims description 66
- 238000000034 method Methods 0.000 claims description 30
- 230000000694 effects Effects 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 343
- 238000010586 diagram Methods 0.000 description 10
- 238000005530 etching Methods 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 230000001808 coupling effect Effects 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 238000007639 printing Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/764—Air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Element Separation (AREA)
Abstract
本公开提供了一种半导体结构及其制备方法、存储装置，属于半导体技术领域。该半导体结构包半导体层、第一栅极结构、第二栅极结构、第三栅极结构和隔离结构，其中，半导体层形成有隔离沟槽和多个具有一长轴方向的有源区；第一栅极结构至少部分设于沿长轴方向的两个有源区之间的隔离沟槽中；第二栅极结构设于有源区内；第三栅极结构设于隔离沟槽中，且连接第一栅极结构和第二栅极结构；隔离结构覆盖第一栅极结构和第三栅极结构以外的隔离沟槽，且隔离结构设置有气隙层；其中，任一有源区在衬底基板上的正投影，被与该有源区相邻的气隙层、第一栅极结构和第三栅极结构共同在衬底基板上的正投影包围。该半导体结构能够降低行锤效应。
Description
技术领域
本公开涉及半导体技术领域，尤其涉及一种半导体结构及其制备方法、存储装置。
背景技术
动态随机存取存储器(DRAM)中包括有源区域(Active Area)和浅槽隔离(shallowtrench isolation)区域。其中，源通栅极(active passing gate，APG)设于有源区域，用于控制有源区域中的凹槽通道晶体管的导通或者截止。场通栅极(field pass gate，FPG)设于浅槽隔离区域且与有源区域相邻，用于连通不同有源区域中的源通栅极。
随着存储器的尺寸减小，场通栅极与有源区域之间的耦合作用更强，这导致有源区域中的电荷在耦合作用下向场通栅极一侧转移更严重，容易导致连接于有源区域中的存储电容的电性状态发生改变，导致存储器中的数据丢失或者被干扰。
所述背景技术部分公开的上述信息仅用于加强对本公开的背景的理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种半导体结构及其制备方法、存储装置，降低半导体结构的行锤效应。
为实现上述发明目的，本公开采用如下技术方案：
根据本公开的第一个方面，提供一种半导体结构的制备方法，包括：
在衬底基板的一侧形成半导体层，
在所述半导体层远离所述衬底基板的表面形成隔离沟槽，且所述隔离沟槽使得所述半导体层远离所述衬底基板的部分被分割为多个有源区；
形成第一绝缘材料层，所述第一绝缘材料层覆盖所述隔离沟槽远离所述衬底基板的表面；
形成牺牲材料层，所述牺牲材料层覆盖所述第一绝缘材料层远离所述衬底基板的表面；
形成第二绝缘材料层，所述第二绝缘材料层覆盖所述牺牲材料层远离所述衬底基板的表面；
去除全部或者部分所述牺牲材料层，以在所述第一绝缘材料层和所述第二绝缘材料层之间形成气隙层；
形成封闭所述气隙层的开口的第三绝缘材料层；
形成栅极结构，所述栅极结构穿过所述隔离沟槽和所述有源区。
在本公开的一种示例性实施例中，形成牺牲材料层包括：
形成厚度为2～20nm的所述牺牲材料层，所述牺牲材料层的厚度为所述牺牲材料层在垂直于所述牺牲材料层的表面的方向的尺寸。
在本公开的一种示例性实施例中，形成第一绝缘材料层包括：
使用介电常数小于3.5的绝缘材料形成所述第一绝缘材料层；
形成第二绝缘材料层包括：
使用与所述第一绝缘材料层相同的绝缘材料形成所述第二绝缘材料层。
在本公开的一种示例性实施例中，去除全部或者部分所述牺牲材料层包括：
去除全部或者部分所述牺牲材料层以形成所述气隙层，且使得沿垂直于所述半导体层远离所述衬底基板的表面的方向，所述气隙层的尺寸为所述隔离沟槽的尺寸的0.4～0.8倍。
在本公开的一种示例性实施例中，所述半导体结构的制备方法还包括：
在形成所述第二绝缘材料层之前，去除所述牺牲材料层对应于所述隔离沟槽的底部的部分，以暴露所述第一绝缘材料层位于所述隔离沟槽的底部的部分，获得图案化的牺牲材料层；
形成第二绝缘材料层包括：
形成所述第二绝缘材料层，使得所述第二绝缘材料层覆盖所述图案化的牺牲材料层，并且覆盖所述第一绝缘材料层位于所述隔离沟槽的底部的暴露的部分。
在本公开的一种示例性实施例中，去除全部或者部分所述牺牲材料层包括：
去除全部的所述图案化的牺牲材料层。
在本公开的一种示例性实施例中，形成第二绝缘材料层包括：
形成第二绝缘材料层，使得所述第二绝缘材料层填充满所述隔离沟槽。
在本公开的一种示例性实施例中，所述半导体结构的制备方法还包括：
形成栅极结构前，对所述第二绝缘材料层和所述第三绝缘材料层进行平坦化，使得所述第二绝缘材料层、所述第三绝缘材料层和所述有源区的表面齐平。
根据本公开的第二个方面，提供一种半导体结构，包括：
半导体层，设于一衬底基板的一侧；
所述半导体层远离所述衬底基板的表面形成有隔离沟槽，且所述隔离沟槽使得所述半导体层远离所述衬底基板的部分被分割为多个有源区，所述有源区具有一长轴方向；
第一栅极结构，至少部分设于沿所述长轴方向的两个所述有源区之间的隔离沟槽中；
第二栅极结构，设于所述有源区内；
第三栅极结构，设于所述隔离沟槽中，且连接所述第一栅极结构和所述第二栅极结构，或者连接两个所述第二栅极结构；
隔离结构，覆盖所述第一栅极结构和所述第三栅极结构以外的所述隔离沟槽，且所述隔离结构设置有气隙层；
其中，任一所述有源区在所述衬底基板上的正投影，被与该有源区相邻的所述气隙层、所述第一栅极结构和所述第三栅极结构共同在所述衬底基板上的正投影包围。
在本公开的一种示例性实施例中，所述第一栅极结构的延伸方向、所述第二栅极结构的延伸方向和所述第三栅极结构的延伸方向平行。
在本公开的一种示例性实施例中，所述气隙层的厚度为2～20nm，其中，所述气隙层的厚度为所述气隙层在垂直于所述气隙层的表面的方向的尺寸。
在本公开的一种示例性实施例中，沿垂直于所述半导体层远离所述衬底基板的表面的方向，所述气隙层的尺寸为所述隔离沟槽的尺寸的0.4～0.8倍。
在本公开的一种示例性实施例中，所述隔离结构包括：
第一绝缘层，覆盖所述第一栅极结构和所述第三栅极结构以外的所述隔离沟槽；
第二绝缘层，覆盖所述第一绝缘层；所述第一绝缘层和所述第二绝缘层之间形成有所述气隙层；
第三绝缘层，封闭所述气隙层的开口。
在本公开的一种示例性实施例中，所述第一绝缘层和所述第二绝缘层为同一绝缘材料，且所述绝缘材料的介电常数小于3.5。
在本公开的一种示例性实施例中，在对应于所述隔离沟槽的底部的区域，所述第二绝缘层设置于所述第一绝缘层的表面。
在本公开的一种示例性实施例中，所述第二绝缘层远离所述衬底基板的表面，与所述有源区远离所述衬底基板的表面齐平。
根据本公开的第三个方面，提供一种存储装置，包括上述的半导体结构。
本公开提供的半导体结构及其的制备方法、存储装置中，先在整个隔离沟槽中形成隔离层，且隔离层中设置的气隙层使得该隔离层具有更小的介电常数。然后再形成穿过所述隔离沟槽和所述有源区的栅极结构，栅极结构在通过隔离沟槽时将嵌入隔离层中，使得隔离层在栅极结构以外的部分形成隔离结构。该隔离结构既可以隔离相邻的有源区，还可以隔离栅极结构位于隔离沟槽中的部分和有源区。如此，栅极结构位于隔离沟槽中的部分通过具有更小的介电常数的隔离结构与有源区隔离，其通过耦合作用对有源区上的电荷的改变更小，进而可以减小本公开的半导体结构的制备方法所制备的半导体结构的行锤效应。
附图说明
通过参照附图详细描述其示例实施方式，本公开的上述和其它特征及优点将变得更加明显。
图1是本公开实施方式的半导体结构的制备方法的流程示意图。
图2是本公开实施方式的形成半导体层的结构示意图。
图3是本公开实施方式的隔离沟槽的俯视结构示意图。
图4是本公开实施方式的隔离沟槽的剖视结构示意图，为图3中的MM’处的剖视结构示意图。
图5是本公开实施方式的形成第一绝缘材料层和牺牲材料层的结构示意图。
图6是本公开实施方式的形成图案化牺牲材料层的结构示意图。
图7是本公开实施方式的形成第二绝缘材料层的结构示意图。
图8是本公开实施方式的形成气隙层的结构示意图。
图9是本公开实施方式的形成第三绝缘材料层的结构示意图。
图10是本公开实施方式的形成栅极凹槽的俯视结构示意图。
图11是本公开实施方式的形成栅极结构的俯视结构示意图。
图12是本公开实施方式的形成栅极结构的剖视结构示意图，为图11的NN’处的剖视结构示意图。
图中主要元件附图标记说明如下：
100、衬底基板；200、半导体层；201、第一半导体层；202、第二半导体层；210、有源区；220、隔离沟槽；301、隔离层；302、隔离结构；310、第一绝缘材料层；311、第一绝缘层；320、牺牲材料层；321、图案化的牺牲材料层；330、气隙层；331、气隙层的开口；340、第二绝缘材料层；341、第二绝缘层；350、第三绝缘材料层；351、第三绝缘层；400、栅极结构；401、栅极绝缘层；402、栅极层；403、层间介质层；410、第一栅极结构；420、第二栅极结构；430、第三栅极结构；440、栅极凹槽；A、第一方向；B、第二方向；C、第三方向。
具体实施方式
现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施例使得本公开将更加全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。
在图中，为了清晰，可能夸大了区域和层的厚度。在图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
用语“第一”和“第二”等仅作为标记使用，不是对其对象的数量限制。
本公开实施方式中提供一种半导体结构的制备方法，如图1所示，该半导体结构的制备方法包括：
步骤S110，如图2所示，在衬底基板100的一侧形成半导体层200；
步骤S120，如图3和图4所示，在半导体层200远离衬底基板100的表面形成隔离沟槽220，且隔离沟槽220使得半导体层200远离衬底基板100的部分被分割为多个有源区210；
步骤S130，如图5所示，形成第一绝缘材料层310，第一绝缘材料层310覆盖隔离沟槽220远离衬底基板100的表面；
步骤S140，如图5所示，形成牺牲材料层320，牺牲材料层320覆盖第一绝缘材料层310远离衬底基板100的表面；
步骤S150，如图7所示，形成第二绝缘材料层340，第二绝缘材料层340覆盖牺牲材料层320远离衬底基板100的表面；
步骤S160，如图8所示，去除全部或者部分牺牲材料层320，以在第一绝缘材料层310和第二绝缘材料层340之间形成气隙层330；其中，该气隙层330为夹设于第一绝缘材料层310和第二绝缘材料层340之间的一个或者多个层状空腔；
步骤S170，如图9所示，形成封闭气隙层的开口331的第三绝缘材料层350；如此，在整个隔离沟槽220中均形成有隔离层301，隔离层301包括依次层叠设置于隔离沟槽220远离衬底基板100的表面的第一绝缘材料层310、气隙层330、第二绝缘材料层340以及用于封闭气隙层330开口的第三绝缘材料层350；
步骤S180，如图11所示，形成栅极结构400，栅极结构400穿过隔离沟槽220和有源区210。
本公开提供的半导体结构的制备方法中，先在整个隔离沟槽220中形成隔离层301，且隔离层301中设置的气隙层330使得该隔离层301具有更小的介电常数。然后再形成穿过隔离沟槽220和有源区210的栅极结构400，栅极结构400在通过隔离沟槽220时将嵌入隔离层301中，使得隔离层301在栅极结构400以外的部分形成隔离结构302。该隔离结构302既可以隔离相邻的有源区210，还可以隔离栅极结构400位于隔离沟槽220中的部分和有源区210。如此，栅极结构400位于隔离沟槽220中的部分通过具有更小的介电常数的隔离结构302与有源区210隔离，其通过耦合作用对有源区210上的电荷的改变更小，进而可以减小本公开的半导体结构的制备方法所制备的半导体结构的行锤效应。
下面结合附图对本公开实施方式提供的半导体结构的制备方法的各步骤进行详细说明：
在步骤S110中，所形成的半导体层200可以为一层或者多层结构。举例而言，在本公开的一种实施方式中，半导体层200为一层P型掺杂半导体层200，或者为一层N型掺杂半导体层200，或者为一层本征半导体层200。在本公开的另一种实施方式中，如图2所示，半导体层200可以为依次层叠于衬底基板100上的第一半导体层201和第二半导体层202；其中，第一半导体层201和第二半导体层202的掺杂类型相反，即一个为P型掺杂，另一个为N型掺杂。
可选的，衬底基板100的表面可以包括隔离区域和被隔离区域分割而成的多个有源区。在步骤S120中，所形成的隔离沟槽220在衬底基板100上的正投影与隔离区域重合。
在步骤S120中，可以通过光刻工艺形成隔离沟槽220和有源区210。举例而言，在本公开的一种实施方式中，步骤S120可以通过如下方法实现：
步骤S210，在半导体层200远离衬底基板100的表面形成一光刻胶层。该光刻胶层可以采用光刻正胶或者光刻负胶，本公开不予限制。
步骤S220，通过曝光和显影对光刻胶层进行图案化，使得图案化的光刻胶层具有隔离沟槽220的图案。可选的，半导体层200正对隔离区域的部分被图案化的光刻胶层暴露，且半导体层200正对有源区域的部分被图案化的光刻胶层覆盖。其中，在本公开中，如果没有专门的定义，当一个结构与一个区域正对时，则该结构在衬底基板100上的正投影与该区域在衬底基板100上的正投影相互重合。
步骤S230，刻蚀暴露的半导体层200，以在半导体层200远离衬底基板100的表面形成隔离沟槽220。可以理解的是，隔离沟槽220位于半导体层200远离衬底基板100的部分，且隔离沟槽220开口于半导体层200远离衬底基板100的表面。如此，半导体层200远离衬底基板100的部分中未被刻蚀的部分称为有源区210。
步骤S240，去除图案化的光刻胶层，以暴露有源区210。
可选的，在步骤S120中，如图3所示，所形成的所有有源区210具有同一长轴方向。举例而言，所有的有源区210的长轴方向均为第一方向A。
在步骤S130中，可以通过沉积、涂覆、印刷或者其他方法形成第一绝缘材料层310。可选的，第一绝缘材料层310所使用的绝缘材料的介电常数可以小于3.5，以便进一步降低隔离层301的介电常数。
在本公开的一种实施方式中，可以通过CVD(化学气相沉积)的方法形成第一绝缘材料层310，其中，第一绝缘材料层310的绝缘材料可以为氧化硅、碳掺杂的氧化硅或者氮掺杂的碳化硅。
在步骤S140中，可以通过沉积、涂覆、印刷或者其他方法形成牺牲材料层320。可选的，牺牲材料层320所使用的牺牲材料，相对于第一绝缘材料层310的绝缘材料可以具有大的刻蚀选择比。
在本公开的一种实施方式中，在本公开的一种实施方式中，可以通过CVD(化学气相沉积)的方法形成牺牲材料层320，其中，牺牲材料层320的牺牲材料可以为非晶硅。
可选的，牺牲材料层320的厚度可以为2～20nm。其中，在本公开中，牺牲材料层320的厚度为牺牲材料层320在垂直于牺牲材料层320的表面的方向的尺寸。
在步骤S150中，可以通过沉积、涂覆、印刷或者其他方法形成第二绝缘材料层340。可选的，第二绝缘材料层340所使用的绝缘材料的介电常数可以小于3.5，以便进一步降低隔离层301的介电常数。
在本公开的一种实施方式中，可以通过CVD(化学气相沉积)的方法形成第二绝缘材料层340。
在本公开的另一种实施方式中，第二绝缘材料层340的绝缘材料可以与第一绝缘材料层310的绝缘材料相同。
可选的，如图7所示，在形成第二绝缘材料层340时，可以使得第二绝缘材料层340填充满隔离沟槽220。
可以理解的是，牺牲材料层320远离衬底基板100的表面指的是，牺牲材料层320远离第一绝缘材料层310的表面，亦即牺牲材料层320与第一绝缘材料层310相接触的表面的对立面。
在步骤S160，如图8所示，可以通过刻蚀去除全部或者部分牺牲材料层320。其中，可以从牺牲材料层320远离衬底基板100的一端开始，逐渐向靠近衬底基板100的方向刻蚀，以去除全部或者部分牺牲材料层320；被去除牺牲材料层320的位置，将形成空腔结构。刻蚀完成后，所获得的空腔结构形成本公开的气隙层330。可以理解的是，气隙层的开口331，位于气隙层330远离衬底基板100的一端。
在本公开的一种实施方式中，可以通过控制刻蚀过程，例如通过控制刻蚀时间，进而控制刻蚀的深度，使得沿垂直于半导体层200远离衬底基板100的表面的方向，气隙层330的尺寸为隔离沟槽220的尺寸的0.4～0.8倍。
在本公开的一种实施方式中，在步骤S160中，牺牲材料层320对应于隔离沟槽220底部的部分，可以在刻蚀中被保留。如此，残留的牺牲层可以支撑第一绝缘材料层310和第二绝缘材料层340。
在本公开的另一种实施方式中，在步骤S150之前，如图6所示，可以去除牺牲材料层320对应于隔离沟槽220的底部的部分，以暴露第一绝缘材料层310位于隔离沟槽220的底部的部分，获得图案化的牺牲材料层321。在步骤S150中，如图7所示，形成第二绝缘材料层340时，第二绝缘材料层340可以覆盖图案化的牺牲材料层321，并且覆盖第一绝缘材料层310位于隔离沟槽220的底部的暴露的部分。
进一步地，可以使得沿垂直于半导体层200远离衬底基板100的表面的方向，图案化的牺牲材料层321的尺寸为隔离沟槽220的尺寸的0.4～0.8倍。
进一步地，在步骤S160中，如图8所示，可以去除全部的图案化的牺牲材料层321。如此，所形成的气隙层330被分割为至少两个层状空腔，且任一层状空腔均沿隔离沟槽220的侧壁方向延伸；不仅如此，任一层状空腔的伸展方向可以垂直于或者接近垂直于衬底基板100的表面，使得层状空腔呈斜壁状。
在步骤S170中，可以通过沉积、涂覆、印刷或者其他方法形成第三绝缘材料层350。如图8和图9所示，第三绝缘材料层350可以封闭气隙层的开口331，尤其是封闭气隙层330远离衬底基板100的一端。如此，第三绝缘材料层350可以支撑第一绝缘材料层310和第二绝缘材料层340，以使得气隙层330的气隙得以保持。
可选的，第三绝缘材料层350所使用的绝缘材料的介电常数可以小于3.5，以便进一步降低隔离层301的介电常数。
在本公开的一种实施方式中，可以通过CVD(化学气相沉积)的方法形成第三绝缘材料层350。
在本公开的另一种实施方式中，第三绝缘材料层350的绝缘材料可以与第一绝缘材料层310的绝缘材料相同。
在本公开的一种实施方式中，在步骤S180之前，还可以对第三绝缘材料层350进行平坦化，使得第三绝缘材料层350和有源区210的表面齐平。其中，第三绝缘材料层350和有源区210的表面齐平，指的是第三绝缘材料层350远离衬底基板100的表面以及有源区210远离衬底基板100的表面处于同一平面。
可选的，可以通过CMP工艺(化学机械抛光工艺)进行上述的平坦化操作。
可以理解的是，在平坦化过程中以及平坦化后，第三绝缘材料层350依然可以封闭气隙层330并达到支撑第一绝缘材料层310和第二绝缘材料层340的效果。
在步骤S180中，可以通过如下方法形成栅极结构400：
步骤S310，如图10所示，形成沿第二方向B延伸的栅极凹槽440，其中，栅极凹槽440依次形成于有源区210远离衬底基板100的表面和形成于隔离层301远离衬底基板100的表面，即在有源区210和隔离层301上形成栅极凹槽440。
如此，如图12所示，隔离层301被栅极凹槽440分割，形成位于隔离沟槽220内且位于栅极凹槽440以外的隔离结构302。其中，第一绝缘材料层310位于隔离结构302的部分形成第一绝缘层311，第二绝缘材料层340位于隔离结构302的部分形成第二绝缘层341，第三绝缘材料层350位于隔离结构302的部分形成第三绝缘层351，第一绝缘层311和第二绝缘层341之间设置有气隙层330。
在本公开的一种实施方式中，可以通过刻蚀的方法形成栅极凹槽440。可以理解的是，如图12所示，在刻蚀时，由于隔离层301和有源区210的材料不同，因此隔离层301和有源区210的刻蚀速率可以不同，进而导致栅极凹槽440在有源区210中的部分和在隔离沟槽220中的部分可以具有不同的深度。
可选的，栅极凹槽440在有源区210中的部分的深度，小于栅极凹槽440在隔离沟槽220中的部分的深度。
可选的，当栅极凹槽440通过隔离沟槽220时，隔离沟槽220中可以残留有部分隔离层301的材料，例如可以残留有第一绝缘材料层310和第二绝缘材料层340的绝缘材料。
步骤S320，如图12所示，形成栅极绝缘层401，栅极绝缘层401覆盖栅极凹槽440远离衬底基板100的表面。可以通过沉积、涂覆、印刷或者其他方法形成栅极绝缘层401。
在本公开的一种实施方式中，栅极绝缘层401的材料可以为氧化硅或者氮化硅。
步骤S330，如图12所示，形成栅极层402，栅极层402形成于栅极绝缘层401远离衬底基板100的表面，且位于栅极凹槽440以内。如此，栅极结构400可以包括形成于栅极凹槽440中的栅极绝缘层401和栅极层402。
可选地，如图10所示，第二方向B与第一方向A不平行且不相交。如此，任一栅极结构400可以包括三种相互连接且位于不同类型的位置的结构，即第一栅极结构410、第二栅极结构420和第三栅极结构430，其中，第一栅极结构410至少部分设于沿长轴方向(第一方向A)的两个有源区210之间的隔离沟槽220中；第二栅极结构420设于有源区210内；第三栅极结构430设于隔离沟槽220中，且第三栅极结构430连接第一栅极结构410和第二栅极结构420，或者第三栅极结构430连接两个第二栅极结构420。
如此，如图11和图12所示，本公开的半导体结构的制备方法所制备的半导体结构包括半导体层200、隔离结构302和栅极结构400。半导体层200设于一衬底基板100的一侧；半导体层200远离衬底基板100的表面形成有隔离沟槽220，且隔离沟槽220使得半导体层200远离衬底基板100的部分被分割为多个有源区210，有源区210具有一长轴方向。栅极结构400包括第一栅极结构410、第二栅极结构420和第三栅极结构430，其中，第一栅极结构410至少部分设于沿长轴方向的两个有源区210之间的隔离沟槽220中；第二栅极结构420设于有源区210内；第三栅极结构430设于隔离沟槽220中，且第三栅极结构430连接第一栅极结构410和第二栅极结构420，或者第三栅极结构430连接两个第二栅极结构420。隔离结构302覆盖第一栅极结构410和第三栅极结构430以外的隔离沟槽220，且隔离结构302设置有气隙层330；其中，任一有源区210在衬底基板100上的正投影，被与该有源区210相邻的气隙层330、第一栅极结构410和第三栅极结构430共同在衬底基板100上的正投影包围。
可选地，如图12所示，在形成栅极结构400时，还可以在栅极层402远离衬底基板100的表面形成层间介质层403，层间介质层403可以覆盖栅极层402且其远离衬底基板100的表面与有源区210远离衬底基板100的表面齐平。如此，栅极结构400还可以包括层间介质层403。
需要说明的是，尽管在附图中以特定顺序描述了本公开中方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等，均应视为本公开的一部分。
本公开还提供一种半导体结构，如图11和图12所示，该半导体结构包括半导体层200、隔离结构302和栅极结构400。其中，
半导体层200设于一衬底基板100的一侧；半导体层200远离衬底基板100的表面形成有隔离沟槽220，且隔离沟槽220使得半导体层200远离衬底基板100的部分被分割为多个有源区210，有源区210具有一长轴方向。栅极结构400包括第一栅极结构410、第二栅极结构420和第三栅极结构430，其中，第一栅极结构410至少部分设于沿长轴方向的两个有源区210之间的隔离沟槽220中；第二栅极结构420设于有源区210内；第三栅极结构430设于隔离沟槽220中，且第三栅极结构430连接第一栅极结构410和第二栅极结构420，或者第三栅极结构430连接两个第二栅极结构420。隔离结构302覆盖第一栅极结构410和第三栅极结构430以外的隔离沟槽220，且隔离结构302设置有气隙层330；其中，任一有源区210在衬底基板100上的正投影，被与该有源区210相邻的气隙层330、第一栅极结构410和第三栅极结构430共同在衬底基板100上的正投影包围。
本公开提供的半导体结构中，任一有源区210在衬底基板100上的正投影，被与该有源区210相邻的气隙层330、第一栅极结构410和第三栅极结构430共同在衬底基板100上的正投影包围。如此，在第一栅极结构410和第三栅极结构430与任一有源区210之间均设置有气隙层330，由于气隙层330具有很低的介电常数，因此可以减小第一栅极结构410和第三栅极结构430通过耦合作用对有源区210的影响，降低有源区210的电荷因第一栅极结构410和第三栅极结构430的影响而改变的风险，减小半导体结构的行锤效应。
下面结合附图对本公开实施方式提供的半导体结构的各部件进行详细说明：
半导体层200可以为一层或者多层结构。举例而言，在本公开的一种实施方式中，半导体层200为一层N型掺杂半导体层200，或者为一层N型掺杂半导体层200，或者为一层本征半导体层200。在本公开的另一种实施方式中，如图12所示，半导体层200可以为依次层叠于衬底基板100上的第一半导体层201和第二半导体层202；其中，第一半导体层201和第二半导体层202的掺杂类型相反，即一个为P型掺杂，另一个为N型掺杂。
衬底基板100的表面可以包括隔离区域和被隔离区域分割而成的多个有源区域。隔离沟槽220在衬底基板100上的正投影与隔离区域重合，有源区210在衬底基板100上的正投影与有源区域重合。
可选地，如图4所示，隔离沟槽220贯穿第二半导体层202，且隔离沟槽220的底部部分位于第一半导体层201中。如此，任一有源区210远离衬底基板100的部分位于第二半导体层202，靠近衬底基板100的部分位于第一半导体层201。
可选地，所有的有源区210的长轴方向均为第一方向A。
在本公开的一种实施方式中，如图11所示，隔离沟槽220包括沿第一方向A延伸的第一隔离沟槽220和沿第三方向C延伸的第二隔离沟槽220，且第一隔离沟槽220连接相邻的两个第二隔离沟槽220，第二隔离沟槽220连接相邻的两个第一隔离沟槽220。如此，有源区210被相邻的两个第一隔离沟槽220和相邻的两个第二隔离沟槽220包围。进一步地，第一方向A和第三方向C可以相互垂直。
在本公开的一种实施方式中，栅极结构400在衬底基板100上的正投影可以沿直线轨迹，即第一栅极结构410的延伸方向、第二栅极结构420的延伸方向和第三栅极结构430的延伸方向平行。
第一栅极结构410、第二栅极结构420和第三栅极结构430与衬底基板100之间的距离，可以相同或者不相同。在本公开的一种实施方式中，第一栅极结构410与衬底基板100之间的距离，小于第二栅极结构420与衬底基板100之间的距离；第一栅极结构410和第三栅极结构430与衬底基板100之间的距离相同。
可选地，如图10所示，半导体结构可以设置有栅极凹槽440，且栅极凹槽440设置于有源区210并嵌于隔离结构302之间，即栅极凹槽440通过有源区210和隔离沟槽220未设置隔离结构302的部分。即，隔离结构302设置于隔离沟槽220中未设置有栅极结构400的部分；其一部分可以设置于隔离沟槽220中不与栅极凹槽440交叠的区域；另一部分可以设置于隔离沟槽220中与栅极凹槽440交叠的区域，且不凸出于栅极凹槽440的表面。在本公开的一种实施方式中，在隔离沟槽220中，隔离结构302与栅极结构400互补设置。
栅极结构400包括覆盖栅极凹槽440远离衬底基板100的表面的栅极绝缘层401和设于栅极绝缘层401远离衬底基板100一侧的栅极层402，且栅极层402位于栅极凹槽440内。进一步地，栅极层402远离衬底基板100的表面位于第一半导体层201远离衬底基板100的一侧。
可选地，如图12所示，栅极结构400还可以包括设于栅极层402远离衬底基板100一侧的层间介质层403，层间介质层403可以覆盖栅极层402且其远离衬底基板100的表面与有源区210远离衬底基板100的表面齐平。
可选地，栅极结构400的延伸方向为第二方向B，且第二方向B与第一方向A、第三方向C均不垂直。
如图12所示，隔离结构302可以包括第一绝缘层311、第二绝缘层341和第三绝缘层351，其中，第一绝缘层311覆盖第一栅极结构410和第三栅极结构430以外的隔离沟槽220；第二绝缘层341覆盖第一绝缘层311，且位于第一栅极结构410和第三栅极结构430以外的隔离沟槽220中；第一绝缘层311和第二绝缘层341之间形成有气隙层330；第三绝缘层351，封闭气隙层的开口331，用于支撑第一绝缘层311和第二绝缘层341，以保持气隙层330。
可选地，第一绝缘材料层310所使用的绝缘材料的介电常数可以小于3.5，以便进一步降低隔离层301的介电常数。举例而言，第一绝缘材料层310的绝缘材料可以为氧化硅、碳掺杂的氧化硅或者氮掺杂的碳化硅。
可选地，第二绝缘材料层340所使用的绝缘材料的介电常数可以小于3.5，以便进一步降低隔离层301的介电常数。举例而言，第二绝缘材料层340的绝缘材料可以为氧化硅、碳掺杂的氧化硅或者氮掺杂的碳化硅。
进一步地，第一绝缘层311和第二绝缘层341为同一绝缘材料，且绝缘材料的介电常数小于3.5。
在本公开的一种实施方式中，在对应于隔离沟槽220的底部的区域，第二绝缘层341设置于第一绝缘层311的表面。
可选地，第三绝缘材料层350所使用的绝缘材料的介电常数可以小于3.5，以便进一步降低隔离层301的介电常数。举例而言，第三绝缘材料层350的绝缘材料可以为氧化硅、碳掺杂的氧化硅或者氮掺杂的碳化硅。
可选地，第二绝缘层341远离衬底基板100的表面，与有源区210远离衬底基板100的表面齐平。即，第二绝缘层341填平第一栅极结构410和第三栅极结构430以外的隔离沟槽220。
可选地，气隙层330的厚度为2～20nm，其中，气隙层330的厚度为气隙层330在垂直于气隙层330的表面的方向的尺寸。
可选地，沿垂直于半导体层200远离衬底基板100的表面的方向，气隙层330的尺寸为隔离沟槽220的尺寸的0.4～0.8倍。
本公开实施方式还提供一种存储装置，该存储装置包括上述半导体结构实施方式所描述的任意一种半导体结构。该存储装置可以为DRAM、SRAM或者其他类型的存储装置。由于该存储装置具有上述半导体结构实施方式所描述的任意一种半导体结构，因此具有相同的有益效果，本公开在此不再赘述。
应可理解的是，本公开不将其应用限制到本说明书提出的部件的详细结构和布置方式。本公开能够具有其他实施方式，并且能够以多种方式实现并且执行。前述变形形式和修改形式落在本公开的范围内。应可理解的是，本说明书公开和限定的本公开延伸到文中和/或附图中提到或明显的两个或两个以上单独特征的所有可替代组合。所有这些不同的组合构成本公开的多个可替代方面。本说明书的实施方式说明了已知用于实现本公开的最佳方式，并且将使本领域技术人员能够利用本公开。
Claims (17)
1.一种半导体结构的制备方法，其特征在于，包括：
在衬底基板的一侧形成半导体层，
在所述半导体层远离所述衬底基板的表面形成隔离沟槽，且所述隔离沟槽使得所述半导体层远离所述衬底基板的部分被分割为多个有源区；
形成第一绝缘材料层，所述第一绝缘材料层覆盖所述隔离沟槽远离所述衬底基板的表面；
形成牺牲材料层，所述牺牲材料层覆盖所述第一绝缘材料层远离所述衬底基板的表面；
形成第二绝缘材料层，所述第二绝缘材料层覆盖所述牺牲材料层远离所述衬底基板的表面；
去除全部或者部分所述牺牲材料层，以在所述第一绝缘材料层和所述第二绝缘材料层之间形成气隙层；
形成封闭所述气隙层的开口的第三绝缘材料层；
形成栅极结构，所述栅极结构穿过所述隔离沟槽和所述有源区。
2.根据权利要求1所述的半导体结构的制备方法，其特征在于，形成牺牲材料层包括：
形成厚度为2～20nm的所述牺牲材料层，所述牺牲材料层的厚度为所述牺牲材料层在垂直于所述牺牲材料层的表面的方向的尺寸。
3.根据权利要求1所述的半导体结构的制备方法，其特征在于，形成第一绝缘材料层包括：
使用介电常数小于3.5的绝缘材料形成所述第一绝缘材料层；
形成第二绝缘材料层包括：
使用与所述第一绝缘材料层相同的绝缘材料形成所述第二绝缘材料层。
4.根据权利要求1所述的半导体结构的制备方法，其特征在于，去除全部或者部分所述牺牲材料层包括：
去除全部或者部分所述牺牲材料层以形成所述气隙层，且使得沿垂直于所述半导体层远离所述衬底基板的表面的方向，所述气隙层的尺寸为所述隔离沟槽的尺寸的0.4～0.8倍。
5.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述半导体结构的制备方法还包括：
在形成所述第二绝缘材料层之前，去除所述牺牲材料层对应于所述隔离沟槽的底部的部分，以暴露所述第一绝缘材料层位于所述隔离沟槽的底部的部分，获得图案化的牺牲材料层；
形成第二绝缘材料层包括：
形成所述第二绝缘材料层，使得所述第二绝缘材料层覆盖所述图案化的牺牲材料层，并且覆盖所述第一绝缘材料层位于所述隔离沟槽的底部的暴露的部分。
6.根据权利要求5所述的半导体结构的制备方法，其特征在于，去除全部或者部分所述牺牲材料层包括：
去除全部的所述图案化的牺牲材料层。
7.根据权利要求1所述的半导体结构的制备方法，其特征在于，形成第二绝缘材料层包括：
形成第二绝缘材料层，使得所述第二绝缘材料层填充满所述隔离沟槽。
8.根据权利要求6所述的半导体结构的制备方法，其特征在于，所述半导体结构的制备方法还包括：
形成栅极结构前，对所述第二绝缘材料层和所述第三绝缘材料层进行平坦化，使得所述第二绝缘材料层、所述第三绝缘材料层和所述有源区的表面齐平。
9.一种半导体结构，其特征在于，包括：
半导体层，设于一衬底基板的一侧；
所述半导体层远离所述衬底基板的表面形成有隔离沟槽，且所述隔离沟槽使得所述半导体层远离所述衬底基板的部分被分割为多个有源区，所述有源区具有一长轴方向；
第一栅极结构，至少部分设于沿所述长轴方向的两个所述有源区之间的隔离沟槽中；
第二栅极结构，设于所述有源区内；
第三栅极结构，设于所述隔离沟槽中，且连接所述第一栅极结构和所述第二栅极结构，或者连接两个所述第二栅极结构；
隔离结构，覆盖所述第一栅极结构和所述第三栅极结构以外的所述隔离沟槽，且所述隔离结构设置有气隙层；
其中，任一所述有源区在所述衬底基板上的正投影，被与该有源区相邻的所述气隙层、所述第一栅极结构和所述第三栅极结构共同在所述衬底基板上的正投影包围。
10.根据权利要求9所述的半导体结构，其特征在于，所述第一栅极结构的延伸方向、所述第二栅极结构的延伸方向和所述第三栅极结构的延伸方向平行。
11.根据权利要求9所述的半导体结构，其特征在于，所述气隙层的厚度为2～20nm，其中，所述气隙层的厚度为所述气隙层在垂直于所述气隙层的表面的方向的尺寸。
12.根据权利要求9所述的半导体结构，其特征在于，沿垂直于所述半导体层远离所述衬底基板的表面的方向，所述气隙层的尺寸为所述隔离沟槽的尺寸的0.4～0.8倍。
13.根据权利要求9所述的半导体结构，其特征在于，所述隔离结构包括：
第一绝缘层，覆盖所述第一栅极结构和所述第三栅极结构以外的所述隔离沟槽；
第二绝缘层，覆盖所述第一绝缘层；所述第一绝缘层和所述第二绝缘层之间形成有所述气隙层；
第三绝缘层，封闭所述气隙层的开口。
14.根据权利要求13所述的半导体结构，其特征在于，所述第一绝缘层和所述第二绝缘层为同一绝缘材料，且所述绝缘材料的介电常数小于3.5。
15.根据权利要求13所述的半导体结构，其特征在于，在对应于所述隔离沟槽的底部的区域，所述第二绝缘层设置于所述第一绝缘层的表面。
16.根据权利要求13所述的半导体结构，其特征在于，所述第二绝缘层远离所述衬底基板的表面，与所述有源区远离所述衬底基板的表面齐平。
17.一种存储装置，其特征在于，包括权利要求9～16任一项所述的半导体结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910817548.8A CN112447584B (zh) | 2019-08-30 | 2019-08-30 | 半导体结构及其制备方法、存储装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910817548.8A CN112447584B (zh) | 2019-08-30 | 2019-08-30 | 半导体结构及其制备方法、存储装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112447584A true CN112447584A (zh) | 2021-03-05 |
| CN112447584B CN112447584B (zh) | 2024-10-18 |
Family
ID=74734723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910817548.8A Active CN112447584B (zh) | 2019-08-30 | 2019-08-30 | 半导体结构及其制备方法、存储装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112447584B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114267641A (zh) * | 2020-09-16 | 2022-04-01 | 长鑫存储技术有限公司 | 埋入式字线晶体管的制作方法、晶体管及存储器 |
| WO2023130607A1 (zh) * | 2022-01-06 | 2023-07-13 | 长鑫存储技术有限公司 | 半导体结构的制备方法、半导体结构及存储器 |
Citations (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050001252A1 (en) * | 2003-06-03 | 2005-01-06 | Samsung Electronics Co., Ltd | Semiconductor device with trench gate type transistor and method of manufacturing the same |
| US20080035991A1 (en) * | 2006-08-11 | 2008-02-14 | Sang-Hyeon Lee | Transistor Having Recess Channel Structure and Fin Structure, Semiconductor Device Employing the Transistor, and Method of Fabricating the Semiconductor Device |
| US20080124893A1 (en) * | 2006-07-03 | 2008-05-29 | Samsung Electronics Co., Ltd. | Method of manufacturing a semiconductor device |
| US20080258206A1 (en) * | 2007-04-17 | 2008-10-23 | Qimonda Ag | Self-Aligned Gate Structure, Memory Cell Array, and Methods of Making the Same |
| CN102054819A (zh) * | 2009-10-30 | 2011-05-11 | 海力士半导体有限公司 | 具有掩埋栅和掩埋位线的半导体器件及其制造方法 |
| US20120202335A1 (en) * | 2011-02-09 | 2012-08-09 | Samsung Electronics Co., Ltd. | Methods of fabricating nonvolatile memory devices including voids between active regions and related devices |
| KR20120121730A (ko) * | 2011-04-27 | 2012-11-06 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조방법 |
| US20140042516A1 (en) * | 2012-08-08 | 2014-02-13 | SK Hynix Inc. | Semiconductor memory device and manufacturing method thereof |
| CN104103638A (zh) * | 2013-04-01 | 2014-10-15 | 三星电子株式会社 | 半导体装置及半导体模块 |
| US20150221742A1 (en) * | 2014-02-04 | 2015-08-06 | Samsung Electronics Co., Ltd. | Semiconductor device and fabricating method thereof |
| KR20160087667A (ko) * | 2015-01-14 | 2016-07-22 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조 방법 |
| CN107039450A (zh) * | 2016-02-02 | 2017-08-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置及其制造方法 |
| CN107731907A (zh) * | 2016-08-12 | 2018-02-23 | 三星电子株式会社 | 半导体装置 |
| CN107851659A (zh) * | 2015-07-17 | 2018-03-27 | 英特尔公司 | 具有气隙间隔体的晶体管 |
| US9972626B1 (en) * | 2017-06-22 | 2018-05-15 | Winbond Electronics Corp. | Dynamic random access memory and method of fabricating the same |
| CN108231664A (zh) * | 2016-12-14 | 2018-06-29 | 台湾积体电路制造股份有限公司 | 半导体器件及其形成方法 |
| CN109148376A (zh) * | 2017-06-28 | 2019-01-04 | 长鑫存储技术有限公司 | 存储器及其形成方法、半导体器件 |
| CN109216357A (zh) * | 2017-06-30 | 2019-01-15 | 联华电子股份有限公司 | 半导体结构及其制作方法 |
| CN210156376U (zh) * | 2019-08-30 | 2020-03-17 | 长鑫存储技术有限公司 | 半导体结构、存储装置 |
-
2019
- 2019-08-30 CN CN201910817548.8A patent/CN112447584B/zh active Active
Patent Citations (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050001252A1 (en) * | 2003-06-03 | 2005-01-06 | Samsung Electronics Co., Ltd | Semiconductor device with trench gate type transistor and method of manufacturing the same |
| US20080124893A1 (en) * | 2006-07-03 | 2008-05-29 | Samsung Electronics Co., Ltd. | Method of manufacturing a semiconductor device |
| US20080035991A1 (en) * | 2006-08-11 | 2008-02-14 | Sang-Hyeon Lee | Transistor Having Recess Channel Structure and Fin Structure, Semiconductor Device Employing the Transistor, and Method of Fabricating the Semiconductor Device |
| US20080258206A1 (en) * | 2007-04-17 | 2008-10-23 | Qimonda Ag | Self-Aligned Gate Structure, Memory Cell Array, and Methods of Making the Same |
| CN102054819A (zh) * | 2009-10-30 | 2011-05-11 | 海力士半导体有限公司 | 具有掩埋栅和掩埋位线的半导体器件及其制造方法 |
| US20120202335A1 (en) * | 2011-02-09 | 2012-08-09 | Samsung Electronics Co., Ltd. | Methods of fabricating nonvolatile memory devices including voids between active regions and related devices |
| KR20120121730A (ko) * | 2011-04-27 | 2012-11-06 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조방법 |
| US20140042516A1 (en) * | 2012-08-08 | 2014-02-13 | SK Hynix Inc. | Semiconductor memory device and manufacturing method thereof |
| CN104103638A (zh) * | 2013-04-01 | 2014-10-15 | 三星电子株式会社 | 半导体装置及半导体模块 |
| US20150221742A1 (en) * | 2014-02-04 | 2015-08-06 | Samsung Electronics Co., Ltd. | Semiconductor device and fabricating method thereof |
| KR20160087667A (ko) * | 2015-01-14 | 2016-07-22 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조 방법 |
| CN107851659A (zh) * | 2015-07-17 | 2018-03-27 | 英特尔公司 | 具有气隙间隔体的晶体管 |
| CN107039450A (zh) * | 2016-02-02 | 2017-08-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置及其制造方法 |
| CN107731907A (zh) * | 2016-08-12 | 2018-02-23 | 三星电子株式会社 | 半导体装置 |
| CN108231664A (zh) * | 2016-12-14 | 2018-06-29 | 台湾积体电路制造股份有限公司 | 半导体器件及其形成方法 |
| US9972626B1 (en) * | 2017-06-22 | 2018-05-15 | Winbond Electronics Corp. | Dynamic random access memory and method of fabricating the same |
| CN109148376A (zh) * | 2017-06-28 | 2019-01-04 | 长鑫存储技术有限公司 | 存储器及其形成方法、半导体器件 |
| CN109216357A (zh) * | 2017-06-30 | 2019-01-15 | 联华电子股份有限公司 | 半导体结构及其制作方法 |
| CN210156376U (zh) * | 2019-08-30 | 2020-03-17 | 长鑫存储技术有限公司 | 半导体结构、存储装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114267641A (zh) * | 2020-09-16 | 2022-04-01 | 长鑫存储技术有限公司 | 埋入式字线晶体管的制作方法、晶体管及存储器 |
| CN114267641B (zh) * | 2020-09-16 | 2024-08-02 | 长鑫存储技术有限公司 | 埋入式字线晶体管的制作方法、晶体管及存储器 |
| WO2023130607A1 (zh) * | 2022-01-06 | 2023-07-13 | 长鑫存储技术有限公司 | 半导体结构的制备方法、半导体结构及存储器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112447584B (zh) | 2024-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10388666B1 (en) | Concurrent formation of memory openings and contact openings for a three-dimensional memory device | |
| EP3613078B1 (en) | Three-dimensional memory device having conductive support structures and method of making thereof | |
| US9613975B2 (en) | Bridge line structure for bit line connection in a three-dimensional semiconductor device | |
| US9502429B2 (en) | Set of stepped surfaces formation for a multilevel interconnect structure | |
| US9728499B2 (en) | Set of stepped surfaces formation for a multilevel interconnect structure | |
| KR101609254B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US20190371807A1 (en) | Three-dimensional memory device containing source contact to bottom of vertical channels of and method of making the same | |
| CN110581138B (zh) | 半导体元件及其制作方法 | |
| CN210156376U (zh) | 半导体结构、存储装置 | |
| US20160111437A1 (en) | Three-dimensional memory structure having self-aligned drain regions and methods of making thereof | |
| US20070066030A1 (en) | Method of manufacturing an isolation layer of a flash memory | |
| US9871045B2 (en) | Semiconductor device with damascene bit line and method for manufacturing the same | |
| KR20120057794A (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
| US20120037975A1 (en) | Semiconductor devices | |
| US9741611B2 (en) | Method of forming semiconductor device including protrusion type isolation layer | |
| US20150357336A1 (en) | Semiconductor device and method of manufacturing the same | |
| CN112447584B (zh) | 半导体结构及其制备方法、存储装置 | |
| KR20120126433A (ko) | 반도체 소자 및 그 제조 방법 | |
| TW202008591A (zh) | 記憶體結構及其形成方法 | |
| US20120181592A1 (en) | Methods and structures for customized sti structures in semiconductor devices | |
| EP3224865B1 (en) | Set of stepped surfaces formation for a multilevel interconnect structure | |
| US20100197109A1 (en) | Method of forming isolation structure of semiconductor device | |
| CN101599454A (zh) | 半导体元件隔离结构及其形成方法 | |
| US9287161B2 (en) | Method of forming wirings | |
| US20240250023A1 (en) | Three-dimensional memory device and method of making thereof including expanded support openings and double spacer word line contact formation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |